專利名稱：使用字線過度驅(qū)動和高k金屬柵極提升磁性隧道結(jié)的編程電流的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的來說涉及存儲器件，更具體地，涉及磁阻隨機(jī)存取存儲器(MRAM)器件 的寫入(編程)。
背景技術(shù)：
半導(dǎo)體用在電子應(yīng)用的集成電路中，該電子應(yīng)用包括無線電設(shè)備、電視、蜂窩電話 和任何計(jì)算裝置。一種已知的半導(dǎo)體器件是半導(dǎo)體存儲器件，諸如動態(tài)隨機(jī)存取存儲器 (DRAM)或閃速存儲器，它們都使用電荷來存儲信息。半導(dǎo)體存儲器件的近期開發(fā)涉及自旋電子技術(shù)，其將半導(dǎo)體技術(shù)與磁性材料和器 件相結(jié)合。電子的自旋極化(而不是電子電荷)被用于表示狀態(tài)“1”或“0”。如圖1所示， 一個這樣的自旋電子器件是自旋扭矩傳遞(STT)磁性隧道結(jié)(MTJ)器件10。MTJ器件10包括自由層12、隧道層14和固定層(pinned layer) 16。自由層12的 磁化方向可以由施加通過隧道層14的電流來反轉(zhuǎn)，這引起自由層12內(nèi)的注入極化電子對 自由層12的磁化施加所謂的自旋扭矩。固定層16具有固定的磁化方向。當(dāng)電流II在從 自由層12到固定層16的方向上流動時，電子在相反方向上流動，即，從固定層16向自由層 12流動。在通過固定層16，流過隧道層，然后流入并積聚在自由層12中之后，電子被極化 為固定層16的相同極化方向。最后，自由層12的磁化與固定層16的磁化平行，并且MTJ 器件10將處于低阻狀態(tài)。由電流II引起的電子注入被稱為主注入。當(dāng)施加從固定層16流向自由層12的電流12時，電子在從自由層12向固定層16 的方向上流動。極化方向與固定層16的磁化方向相同的電子能夠流過隧道層14并進(jìn)入固 定層16。相反，極化與固定層16的磁化不同的電子將被固定層16反射(阻擋)，并且將積 聚在自由層12中。最后，自由層12的磁化變得與固定層16的磁化逆平行，并且MTJ器件 10將處于高阻狀態(tài)。由電流12引起的相應(yīng)電子注入被稱為次注入。為了消除MRAM單元的寄生負(fù)載，當(dāng)MRAM單元被集成為MRAM陣列時，字線選擇器 被用于將未被選擇的MRAM單元與源極線電隔離。例如，圖2示出了包括連接至字線選擇 器20 (被字線22所控制)的MTJ器件10的MRAM單元。當(dāng)MTJ器件10被選擇用于寫入或 讀取時，字線22被設(shè)置為邏輯高，使得寫入電流I可以通過MTJ器件10。對于未被選擇的 行，字線22被施加有邏輯低電壓。然而，選擇器20的添加限制了可流過MTJ器件10的電 流。MTJ器件10的寫入電流被字線選擇器20的電流提供能力所限制。為了有效可靠地編 程MTJ器件10，寫入電流I需要非常高。然而，這要求字線選擇器20較大。字線選擇器20 尺寸的增加會引起每單元所需的芯片面積使用的增加。增加字線選擇器20的尺寸的需求與增加MRAM陣列密度的要求相沖突。因此需要一種解決方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，操作磁阻隨機(jī)存取存儲器(MRAM)單元的方法包括設(shè)置 MRAM單元，其包括磁性隧道結(jié)(MTJ)器件；以及設(shè)置具有串聯(lián)至MTJ器件的源極-漏極路 徑的選擇器。該方法還包括向選擇器的柵極施加過度驅(qū)動電壓以導(dǎo)通選擇器。根據(jù)本發(fā)明的另一方面，操作MRAM陣列的方法包括設(shè)置包括MRAM陣列和邏輯電 路的半導(dǎo)體芯片。MRAM陣列包括多個配置成行和列的MRAM單元。多個MRAM單元的每一個 都包括MTJ器件；以及選擇器，包括串聯(lián)至MTJ器件的源極-漏極路徑。MRAM陣列還包括 多條位線，彼此平行且在列方向上延伸；以及多條源極線，彼此平行且在行方向上延伸。多 個MRAM單元的每一個都連接在多條位線中的一條與多條源極線中的一條之間。MRAM陣列 還包括彼此平行且在行方向上延伸的多條字線，其中，同一行中多個MRAM單元的選擇器的 柵極連接至多條字線中的同一條。該方法還包括設(shè)置邏輯電源電壓，以操作邏輯電路；以 及向連接至多個MRAM單元中的所選一個MRAM單元的多條字線中的一條提供脈沖，以寫入 多個MRAM單元的所選一個MRAM單元。脈沖具有大于邏輯電源電壓的過度驅(qū)動電壓。根據(jù)本發(fā)明的又一方面，集成電路包括MRAM單元，其包括MTJ器件和具有串聯(lián)至 MTJ器件的源極-漏極路徑的選擇器。該集成電路還包括電源，連接至選擇器的柵極并被配 置為向選擇器的柵極提供脈沖，其中，脈沖具有過度驅(qū)動電壓。 根據(jù)本發(fā)明的再一方面，集成電路包括:MRAM單元，其進(jìn)一步包括MTJ器件和具有 串聯(lián)至MTJ器件的源極-漏極路徑的選擇器。選擇器包括金屬氧化物半導(dǎo)體(M0S)晶體 管，其包括具有大于約7. 0的k值的高k柵極介電層以及在高k柵極介電層上方的金屬柵 電極。本發(fā)明的優(yōu)勢特征包括在不要求增加字線選擇器的尺寸的情況下字線選擇器的 增加驅(qū)動能力。此外，不涉及附加的制造成本。


為了更全面地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在將參照結(jié)合附圖所進(jìn)行的以下描述，其 中圖1示出了傳統(tǒng)磁阻隨機(jī)存取存儲器(MRAM)單元的截面圖；圖2示出了被選擇器控制的傳統(tǒng)MRAM單元；圖3示出了具有提供過度驅(qū)動電壓的電源的MRAM陣列；圖4示意性示出了 MRAM單元和邏輯電路；以及圖5示出了示例性字線選擇器的截面圖。
具體實(shí)施例方式下面，詳細(xì)描述本發(fā)明優(yōu)選實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了 許多可以在具體環(huán)境下實(shí)現(xiàn)的許多可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅僅示出了制 造和使用本發(fā)明的具體方式，并不限制本發(fā)明的范圍。呈現(xiàn)了用于寫入磁阻隨機(jī)存取存儲器(MRAM)單元的新方法。然后，討論實(shí)施例的
5變化和操作。貫穿本發(fā)明的各附圖和示例性實(shí)施例，相同的參考標(biāo)號用于表示相同的元件。圖3示出了包括MRAM陣列100的一個實(shí)施例，該MRAM陣列包括以行(表示為行 0、行1、行2等)和列(表示為列0、列1、列2等)配置的多個MRAM單元30。位線B1 (表示 為BL0、BL1、BL2等)在列方向上延伸。字線WL(表示為WL0、WL1、WL2等)和源極線SL (表 示為SL0、SL1、SL2等)在行方向上延伸。應(yīng)該理解，行方向和列方向可以互換，取決于觀看 MRAM陣列100的方向。每個MRAM單元30都連接在一條位線BL和一條源極線SL之間。每個MRAM單元 30都包括磁性隧道結(jié)(MTJ)32和字線選擇器(還被稱為字線驅(qū)動器)40，其可以是n型金 屬氧化物半導(dǎo)體(M0S)晶體管。字線選擇器40的源極-漏極路徑串聯(lián)至相應(yīng)的MTJ器件 32，因此，在截止時它們還將MTJ器件32與相應(yīng)的源極線SL隔離。當(dāng)對一個MRAM單元30 執(zhí)行寫入或讀取操作時，相應(yīng)的字線選擇器40被導(dǎo)通，使得寫入電流或讀取電流可以流過 MRAM單元30。盡管圖3示出了字線選擇器40比相應(yīng)的位線BL接近相應(yīng)的源極線SL，但字 線選擇器40還可以放置為接近相應(yīng)的位線BL。在整個描述中，當(dāng)對所選MRAM單元執(zhí)行寫入或讀取操作時，所選MRAM單元中定位 的相應(yīng)行和相應(yīng)列分別被稱作所選行和所選列。在以下討論中，假設(shè)選擇了 MRAM單元30” 因此行0和列0分別為所選行和所選列。當(dāng)對所選MRAM單元30i執(zhí)行寫入操作時，字線WL0 被施加有邏輯高電壓，而未被選擇的字線施加有邏輯低電壓。因此，MRAM單元30i的字線選 擇器40i (以及行0中MRAM單元30的選擇器40)導(dǎo)通，而其他未選行中的字線選擇器40截 止。用于編程MTJ 32的寫入電流I可以通過向位線BL0和源極線SL0施加適當(dāng)?shù)碾妷簛?生成，位線BL0和源極線SL0之一為高電壓，而另一條處于低電壓。圖4示意性示出了半導(dǎo)體芯片50，其中形成圖3所示的MRAM陣列100。為了清楚 示出，僅示出了 MRAM陣列100中的一個MRAM單元30。然而，關(guān)于所示MRAM單元30的教導(dǎo) 應(yīng)用于MRAM陣列100中的所有其他MRAM單元30。字線電源52連接至字線選擇器40的柵 極42。在一個實(shí)施例中，字線電源52可包括多個輸出，每一個都連接至一條字線WL (也在 圖3中示出)，使得不同的字線WL可根據(jù)相應(yīng)行是否被選擇而具有不同電壓。芯片50還包括邏輯電路54，例如，邏輯電路54包括邏輯PM0S器件56和邏輯NM0S 器件58。如本領(lǐng)域所已知的，邏輯電路可以是組合地址解碼器或控制MRAM陣列100的操作 的任何其他電路。示例性邏輯電路可包括NAND門、NOR門、反相器、多路復(fù)用器等。邏輯電 路54的電源包括電源62，其提供正電源電壓VDD (下文稱為邏輯電源電壓VDD)以操作邏輯 電路54。在示例性實(shí)施例中，邏輯電源電壓VDD為1. 2V。然而，應(yīng)該理解，邏輯電路54的 邏輯電源電壓與特定電路設(shè)計(jì)和技術(shù)生成相關(guān)，并且可具有較高或較低值。與短脈沖相比， 邏輯電源電壓VDD可以連續(xù)形式施加于邏輯電路54和/或M0S器件56和58的柵極。在 一個實(shí)施例中，M0S器件58具有與字線選擇器40相同(或基本相同)的結(jié)構(gòu)，并且可以與 字線選擇器的形成同時形成。例如，M0S器件58和字線選擇器40的柵電極、柵極介電層、源 極和漏極區(qū)域(在圖4中未示出，請參照圖5)可以具有(或不具有)相同的材料和厚度。 此外，M0S器件58和字線選擇器40可以具有或不具有相同的柵極寬度-長度比。為了增加用于寫入MTJ器件32的寫入電流I，字線選擇器40被大于邏輯電源電壓 VDD的柵極電壓過度驅(qū)動。這通過字線電源52 (其向所選行的字線WL提供過度驅(qū)動電源電 壓VDDH)來實(shí)現(xiàn)。過度驅(qū)動電源電壓VDDH大于邏輯電源電壓VDD。在一個實(shí)施例中，過度驅(qū)動電源電壓VDDH可大于邏輯電源電壓VDD約2. 5伏以上。在可選實(shí)施例中，過度驅(qū)動電 源電壓VDDH可大于邏輯電源電壓VDD約110%以上。過度驅(qū)動電源電壓VDDH可以(或不 可以)很高，如果其被提供給M0S器件58的柵極，則由于M0S器件58的柵極電壓可以以連 續(xù)形式提供，M0S器件58可能被損壞。然而，應(yīng)該意識到，過度驅(qū)動電源電壓VDDH與邏輯電 源電壓VDD之間的最佳差由各種因素來確定，諸如字線選擇器40的尺寸、MTJ器件32的所 需寫入電流I、可被字線選擇器40保持而不引起損壞的最大電壓等，并且可通過實(shí)驗(yàn)得到。注意，不同于可在恒定電源電壓VDD下操作的邏輯電路器件56和58，過度驅(qū)動電 源電壓VDDH以短脈沖的形式被施加到字線選擇器40的柵極，其中，僅在執(zhí)行寫入操作或讀 取操作時才提供脈沖。在寫入操作或讀取操作結(jié)束之后，字線電源52向柵極42提供低電 壓(例如，VSS或0伏)。在圖4中示出了示例性脈沖59。在示例性實(shí)施例中，脈沖59具 有小于約微秒的持續(xù)時間AT，盡管還可以使用更長或更短脈沖。當(dāng)執(zhí)行寫入操作時，向位線BL和源極線SL施加高電壓和低電壓，而電壓的極性依 賴于寫入MTJ器件32的值并且可以被反轉(zhuǎn)。示例性低電壓為VSS，其可以是電接地。在一 個實(shí)施例中，高電壓等于邏輯電源電壓VDD。在其他實(shí)施例中，高電壓等于過度驅(qū)動電源電 壓VDDH。在又一實(shí)施例中，高電壓不同于邏輯電源電壓VDD和過度驅(qū)動電源電壓VDDH，例 如高于或低于過度驅(qū)動電源電壓VDDH。為了進(jìn)一步增加字線選擇器40的驅(qū)動電流，字線選擇器40可以包括高k介電材 料和金屬柵極。圖5示出了字線選擇器40的截面圖。柵極介電層60由高k介電材料形成， 例如，其具有大于約7.0的介電常數(shù)(k值)。k值還可以大于約12，或者甚至大于約20。示 例性高k材料包括含鋁介電層(諸如Al203、HfA10、HfA10N、AlZr0)、含Hf材料(諸如Hf02、 HfSiOx、HfA10x、HfZrSiOx)和/或其他材料(諸如LaA103和Zr02)。柵極介電層60還可以 包括氧化物、氮化物、氮氧化物、其多層或其組合。柵電極62可以是由金屬、金屬氮化物、金屬硅化物等形成的金屬柵極。在一個實(shí) 施例中，柵電極62可具有適合于形成NM0S器件的逸出功(workfunction)，逸出功可以在約 4. OeV與約4. 4eV之間，并且可以是導(dǎo)帶邊緣逸出功(接近硅的導(dǎo)帶，約為4. leV)。示例性 材料包括含鉭材料，諸如TaC、TaN、TaSiN及其組合。通過結(jié)合高k柵極介電層60和金屬柵 電極62，字線選擇器40的驅(qū)動電流可以進(jìn)一步增加。本發(fā)明的實(shí)施例具有若干優(yōu)勢。通過過度驅(qū)動字線選擇器40 (其可以包括高k柵 極介電層和金屬柵電極)，在不需要增加芯片面積使用的情況下，字線選擇器40的驅(qū)動電 流可以增加。因此，可以形成具有提高的可靠性和提高的寫入速度的高密度MRAM陣列。盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要 求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范 圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施 例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本 發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材 料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的 工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨(dú)的實(shí) 施例，并且多個權(quán)利要求和實(shí)施例的組合在本發(fā)明的范圍內(nèi)。
權(quán)利要求
一種操作磁阻隨機(jī)存取存儲器(MRAM)單元的方法，所述方法包括設(shè)置MRAM單元，所述MRAM單元包括磁性隧道結(jié)(MTJ)器件；和選擇器，包括串聯(lián)至所述MTJ器件的源極-漏極路徑；以及向所述選擇器的柵極施加過度驅(qū)動電壓以導(dǎo)通所述選擇器。
2.根據(jù)權(quán)利要求1所述的方法，還包括向邏輯電路提供正電源電壓，所述邏輯電路在 與所述MRAM單元相同的芯片中，其中，所述過度驅(qū)動電壓高于所述正電源電壓。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述過度驅(qū)動電壓比所述正電源電壓高大約2.5 伏以上。
4.根據(jù)權(quán)利要求2所述的方法，其中，所述過度驅(qū)動電壓比所述正電源電壓高大約 110%以上。
5.根據(jù)權(quán)利要求2所述的方法，其中，所述選擇器具有基本與所述邏輯電路中的邏輯 金屬氧化物半導(dǎo)體(M0S)器件相同的柵極結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述選擇器的柵極包括柵極介電層，具有大于 約7. 0的k值；以及金屬柵電極，在所述柵極介電層上方。
7.根據(jù)權(quán)利要求1所述的方法，其中，以脈沖形式施加所述過度驅(qū)動電壓，以及其中， 所述方法還包括在施加所述過度驅(qū)動電壓的周期內(nèi)，施加電流以寫入所述MTJ器件，其中，所述MRAM單元包括連接至位線的第一端和連接至源極線的第二端，以及其中， 施加所述電流的步驟包括向所述位線和所述源極線分別施加高電壓和低電壓。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述高電壓等于或者低于所述過度驅(qū)動電壓，。
9.一種操作磁阻隨機(jī)存取存儲器(MRAM)陣列的方法，所述方法包括 設(shè)置包括所述MRAM陣列和邏輯電路的半導(dǎo)體芯片，其中，所述MRAM陣列包括 多個MRAM單元，配置為行和列，其中所述多個MRAM單元的每一個都包括 磁性隧道結(jié)(MTJ)器件；和選擇器，包括串聯(lián)至所述MTJ器件的源極-漏極路徑； 多條位線，彼此平行且在列方向上延伸；多條源極線，彼此平行且在行方向上延伸，其中，所述多個MRAM單元的每一個都連接 在所述多條位線中的一條與所述多條源極線中的一條之間；和多條字線，彼此平行且在行方向上延伸，其中，同一行中的所述多個MRAM單元的選擇 器的柵極連接至所述多條字線中的同一條；提供邏輯電源電壓，以操作所述邏輯電路；以及向連接至所述多個MRAM單元中的所選MRAM單元的多條字線中的一條提供脈沖，以寫 入所述多個MRAM單元的所選一個MRAM單元，其中，所述脈沖具有大于邏輯電源電壓的過度 驅(qū)動電壓。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述過度驅(qū)動電壓比所述邏輯電源電壓高大約 2. 5伏以上。
11.根據(jù)權(quán)利要求9所述的方法，其中，所述過度驅(qū)動電壓比所述邏輯電源電壓高大約 110%以上。
12.根據(jù)權(quán)利要求9所述的方法，其中，提供所述半導(dǎo)體芯片的步驟包括在所述邏輯電路中同時形成所述選擇器和邏輯M0S器件，以及其中，所述邏輯M0S器件被所述邏輯電源 電壓操作。
13.根據(jù)權(quán)利要求9所述的方法，其中，所述選擇器包括M0S器件，所述M0S器件包括具 有大于約7. 0的k值的柵極介電層以及在所述柵極介電層上方的金屬柵電極。
14.根據(jù)權(quán)利要求9所述的方法，還包括在施加所述過度驅(qū)動電壓的周期內(nèi)，施加流 過所述多個MRAM單元中的所選一個的MTJ器件的電流；以及在所述周期內(nèi)，向連接至所述多個MRAM單元的所選一個的所述多條位線中的一條以 及連接至所述多個MRAM單元的所選一個的所述多條源極線中的一條分別施加高電壓和低 電壓。
15.根據(jù)權(quán)利要求14所述的方法，其中，所述高電壓等于或低于所述過度驅(qū)動電壓。
全文摘要
一種使用字線過度驅(qū)動和高k金屬柵極提升磁性隧道結(jié)的編程電流的方法，包括設(shè)置MRAM單元，其包括磁性隧道結(jié)(MTJ)器件；以及選擇器，包括串聯(lián)至MTJ器件的源極-漏極路徑。該方法還包括向選擇器的柵極施加過度驅(qū)動電壓以導(dǎo)通選擇器。
文檔編號G11C16/10GK101859599SQ20101014247
公開日2010年10月13日 申請日期2010年4月2日 優(yōu)先權(quán)日2009年4月3日
發(fā)明者莊建祥, 林春榮, 王郁仁, 王鴻森, 鐘道文 申請人:臺灣積體電路制造股份有限公司