專利名稱：用于存儲(chǔ)器安裝測(cè)試的主板和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
示例性實(shí)施例涉及一種存儲(chǔ)器測(cè)試系統(tǒng)，例如，一種用于存儲(chǔ)器安裝測(cè)試的主板 和具有所述主板的存儲(chǔ)器安裝測(cè)試系統(tǒng)。
背景技術(shù)：
可通過將半導(dǎo)體裝置連接到自動(dòng)測(cè)試裝備(ATE)，將預(yù)定信號(hào)模式施加到半導(dǎo)體 裝置，并分析半導(dǎo)體裝置的輸出信號(hào)，來執(zhí)行半導(dǎo)體裝置的測(cè)試。隨著半導(dǎo)體裝置的容量和 運(yùn)行速度的增加，用于測(cè)試半導(dǎo)體裝置的成本也增加。因?yàn)椴皇窃谡鎸?shí)使用條件下執(zhí)行所 述測(cè)試，而是在特殊設(shè)計(jì)的測(cè)試條件下執(zhí)行所述測(cè)試，所以半導(dǎo)體裝置的精確測(cè)試相對(duì)困難。為了在真實(shí)使用條件下執(zhí)行存儲(chǔ)器模塊的安裝測(cè)試，可在存儲(chǔ)器模塊安裝在主板 或母板上的同時(shí)對(duì)存儲(chǔ)器模塊進(jìn)行測(cè)試。在存儲(chǔ)器模塊的安裝測(cè)試中，可將在個(gè)人計(jì)算機(jī) 中使用的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)模塊安裝在主板上，并可執(zhí)行考慮到真實(shí)運(yùn)行條件 而設(shè)計(jì)的測(cè)試程序。當(dāng)個(gè)人計(jì)算機(jī)正常運(yùn)行時(shí)，可確定存儲(chǔ)器模塊沒有失效。另一方面，當(dāng) 個(gè)人計(jì)算機(jī)異常運(yùn)行時(shí)，可確定存儲(chǔ)器模塊失效。然而，這種在系統(tǒng)層面中對(duì)于相對(duì)高容量 的存儲(chǔ)器模塊的安裝測(cè)試需要增加的時(shí)間和成本。

發(fā)明內(nèi)容
示例性實(shí)施例涉及一種用于存儲(chǔ)器安裝測(cè)試的主板和包括所述主板的存儲(chǔ)器安 裝測(cè)試系統(tǒng)。根據(jù)示例性實(shí)施例的主板可包括基板和至少一個(gè)插座。所述至少一個(gè)插座可 在與基板平行的方向上將存儲(chǔ)器模塊連接到基板。所述至少一個(gè)插座可連接到基板的尾 部。所述主板還可包括中央處理單元、存儲(chǔ)器控制器以及/或輸入和輸出控制電路。 中央處理單元、存儲(chǔ)器控制器以及/或輸入和輸出控制電路可在基板的前表面上。所述至 少一個(gè)插座可連接到基板的前表面?；蛘?，所述至少一個(gè)插座可連接到基板的后表面，所述 后表面與所述前表面相對(duì)。所述至少一個(gè)插座還可包括第一插座和第二插座。第一插座可 連接到基板的前表面，第二插座可連接到基板的后表面，所述后表面與所述前表面相對(duì)。主板還可包括中央處理單元、存儲(chǔ)器控制器、輸入和輸出控制電路以及/或接口 電路，所述接口電路與外部裝置接口連接，基板可包括第一基板部分和第二基板部分。所述 第一基板部分可包括所述至少一個(gè)插座、中央處理單元、存儲(chǔ)器控制器以及輸入和輸出控 制電路，所述第二基板部分可包括與外部裝置接口連接的接口電路。根據(jù)示例性實(shí)施例的存儲(chǔ)器安裝測(cè)試系統(tǒng)可包括多個(gè)主板和測(cè)試電路。多個(gè)主板 中的每一個(gè)可包括基板和插座，所述插座可在與基板平行的方向上將存儲(chǔ)器模塊連接到基板。所述測(cè)試電路可電連接到所述多個(gè)主板，并通過將尋址信號(hào)、控制信號(hào)和/或數(shù)據(jù)信號(hào) 施加到所述多個(gè)主板來執(zhí)行安裝測(cè)試。所述存儲(chǔ)器模塊可具有兩排或更多排，且在安裝測(cè)試期間可被配置為具有一排。 存儲(chǔ)器模塊可包括第一輸入、第二輸入、第三輸入和第四輸入。在排平行測(cè)試板(PTB)模式 期間，第一輸入和第二輸入可彼此連接，第三輸入和第四輸入可彼此連接。在正常模式期 間，第一輸入可連接到第一排，并接收用于第一排的芯片選擇信號(hào)，第二輸入可連接到第二 排，并接收用于第二排的芯片選擇信號(hào)，第三輸入可連接到第一排，并接收用于第一排的時(shí) 鐘使能信號(hào)，第四輸入可連接到第二排，并接收用于第二排的時(shí)鐘使能信號(hào)。存儲(chǔ)器模塊還可包括第五輸入和第六輸入。在排PTB模式期間，第五輸入和第六 輸入可彼此連接。在正常模式期間，第五輸入可連接到第一排，并接收用于第一排的芯片上 終止信號(hào)，第六輸入可連接到第二排，并接收用于第二排的芯片上終止信號(hào)。在排PTB模式期間，第五輸入和第六輸入中的一個(gè)可接地。在正常模式期間，第五 輸入可連接到第一排，并接收用于第一排的芯片上終止信號(hào)，第六輸入可連接到第二排，并 接收用于第二排的芯片上終止信號(hào)。根據(jù)示例性實(shí)施例的另一存儲(chǔ)器安裝測(cè)試系統(tǒng)可包括多個(gè)主板和多個(gè)電源。所述 多個(gè)主板中的每一個(gè)可包括基板、連接器和插座，所述插座在與基板平行的方向上將存儲(chǔ) 器模塊連接到基板。所述連接器可從外部裝置接收尋址信號(hào)、控制信號(hào)和/或數(shù)據(jù)信號(hào)用 于對(duì)存儲(chǔ)器模塊執(zhí)行安裝測(cè)試。所述多個(gè)電源可向所述多個(gè)主板供電。所述電源中的每一 個(gè)可連接到所述多個(gè)主板中的至少一個(gè)(例如，兩個(gè)或更多個(gè))。存儲(chǔ)器模塊可具有兩排或更多排，且在安裝測(cè)試期間被配置為具有一排。存儲(chǔ)器 模塊可包括第一輸入、第二輸入、第三輸入和第四輸入。在排PTB模式期間，第一輸入和第 二輸入可彼此連接，第三輸入和第四輸入可彼此連接。在正常模式期間，第一輸入可連接到 第一排，并接收用于第一排的芯片選擇信號(hào)，第二輸入可連接到第二排，并接收用于第二排 的芯片選擇信號(hào)，第三輸入可連接到第一排，并接收用于第一排的時(shí)鐘使能信號(hào)，第四輸入 可連接到第二排，并接收用于第二排的時(shí)鐘使能信號(hào)。存儲(chǔ)器模塊還可包括第五輸入和第六輸入。在排PTB模式期間，第五輸入和第六 輸入可彼此連接。在正常模式期間，第五輸入可連接到第一排，并接收用于第一排的芯片上 終止信號(hào)，第六輸入可連接到第二排，并接收用于第二排的芯片上終止信號(hào)。在排PTB模式期間，第五輸入和第六輸入中的一個(gè)可接地。在正常模式期間，第五 輸入可連接到第一排，并接收用于第一排的芯片上終止信號(hào)，第六輸入可連接到第二排，并 接收用于第二排的芯片上終止信號(hào)。


當(dāng)結(jié)合附圖閱讀下面的詳細(xì)描述時(shí)，可更清楚地理解示出性、非限制性的示例性 實(shí)施例。圖1是示出根據(jù)示例性實(shí)施例的存儲(chǔ)器安裝測(cè)試系統(tǒng)的示圖。圖2是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的主板的側(cè)視圖。圖3是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的另一主板的側(cè)視圖。圖4是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的另一主板的側(cè)視圖。
圖5是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的主板的正視圖。圖6是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的另一主板的正視圖。圖7是示出根據(jù)示例性實(shí)施例的存儲(chǔ)器安裝測(cè)試系統(tǒng)的示圖。圖8和圖9是示出根據(jù)示例性實(shí)施例的具有3行2列的存儲(chǔ)器安裝測(cè)試系統(tǒng)的示 圖。圖10A、圖10B、圖11A、圖11B、圖12A、圖12B、圖12C和圖12D是示出根據(jù)示例性
實(shí)施例的為了更有效的安裝測(cè)試在存儲(chǔ)器控制器和具有兩排(rank)的存儲(chǔ)器模塊之間的 電連接的示圖。
具體實(shí)施例方式以下將參照附圖更全面地描述各種示例性實(shí)施例。然而，應(yīng)該理解，本發(fā)明構(gòu)思可 以以許多不同形式實(shí)現(xiàn)，不應(yīng)該被解釋為限于這里闡述的實(shí)施例。此外，僅僅提供了非限制 性的實(shí)施例以保證公開的徹底和完整，并將本發(fā)明構(gòu)思的范圍更全面地傳達(dá)給本領(lǐng)域的技 術(shù)人員。在本申請(qǐng)中，相同的標(biāo)號(hào)始終表示相同的元件。將理解，盡管這里可使用術(shù)語第一、第二等來描述各種元件，但這些元件不應(yīng)該由 這些術(shù)語限制。使用這些術(shù)語以將一個(gè)元件與另一個(gè)元件區(qū)分開來。例如，在不脫離本發(fā) 明構(gòu)思的情況下，第一元件可被稱為第二元件，類似地，第二元件可被稱為第一元件。如這 里所使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)列出項(xiàng)的任何組合和所有組合。將理解，當(dāng)元件被稱為“連接”或“結(jié)合”到另一元件時(shí)，該元件可直接連接或結(jié)合 到其他元件，或者可存在居間元件。相反，當(dāng)元件被稱為“直接連接，，或“直接結(jié)合”到另一 元件時(shí)，不存在居間元件。應(yīng)該以類似方式解釋用于描述元件間的關(guān)系的其他詞語(例如， “在...之間”與“直接在...之間”、“鄰近”與“直接相鄰”等)。這里使用的術(shù)語是為了描述特定實(shí)施例的目的，沒有意圖限制發(fā)明構(gòu)思的范圍。 如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還將理解 的是，當(dāng)在這里使用術(shù)語“包含”和/或“包括”時(shí)，特定所述特征、整體、步驟、操作、元件和 /或組件的存在，但不排除存在或附加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和
/或其組合。除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科技術(shù)語)具有與本 發(fā)明所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。將進(jìn)一步理解，除非這里明 確定義，否則術(shù)語例如在通用的字典中定義的術(shù)語應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的上下文 中它們的意思相同的意思，而不是理想地或者過于正式地解釋它們的意思。圖1是示出根據(jù)示例性實(shí)施例的存儲(chǔ)器安裝測(cè)試系統(tǒng)的示圖。參照?qǐng)D1，存儲(chǔ)器安 裝測(cè)試系統(tǒng)100可包括多個(gè)主板110和測(cè)試電路150。如將在下面所描述的，多個(gè)主板110 中的每個(gè)可包括插座(socket)，所述插座用于在與基板平行的方向?qū)⒋鎯?chǔ)器模塊直接連接 到基板。測(cè)試電路150可向電連接有存儲(chǔ)器模塊的多個(gè)主板110提供尋址信號(hào)、控制信號(hào) 和/或數(shù)據(jù)信號(hào)，并測(cè)試存儲(chǔ)器模塊以確定存儲(chǔ)器模塊是否失效。圖1的存儲(chǔ)器安裝測(cè)試 系統(tǒng)100可占用相對(duì)小的空間，這是因?yàn)榇鎯?chǔ)器模塊在與主板平行的方向上分別連接到多 個(gè)主板110。圖2是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的主板的側(cè)視圖。參照?qǐng)D2，主板110a可包括第一基板111和第一插座112，所述第一插座112在與第一基板111平行的方 向上將第一存儲(chǔ)器模塊116直接連接到第一基板111。第一基板111可包括印刷電路板。 可通過第一金屬線113將第一插座112電連接到第一基板111。第一存儲(chǔ)器模塊116可包 括第二基板117以及被置于第二基板117的每一側(cè)上的存儲(chǔ)器芯片118和119。主板110a 還可在第一基板111的前表面上包括存儲(chǔ)器控制器MCH 114和中央處理單元CPU 115。第 一插座112可連接到第一基板111的前表面。第一插座112還可連接到第一基板111的上 部，以使第一存儲(chǔ)器模塊116可更容易連接到第一插座112用于安裝測(cè)試。盡管沒有顯示， 但是主板110a還可包括附加電路，例如，輸入和輸出控制電路以及/或接口電路。圖3是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的另一主板的側(cè)視圖。參照?qǐng)D3，主 板110b可包括第一基板111和第二插座122，所述第二插座122在與第一基板111平行的 方向上將第二存儲(chǔ)器模塊126直接連接到第一基板111。第一基板111可包括印刷電路板。 可通過第二金屬線123將第二插座122電連接到第一基板111。第二存儲(chǔ)器模塊126可包 括第三基板127以及被置于第三基板127的每一側(cè)上的存儲(chǔ)器芯片128和129。主板110b 還可在第一基板111的前表面上包括存儲(chǔ)器控制器MCH 114和中央處理單元CPU 115。第 二插座122可連接到第一基板111的后表面，所述后表面是與前表面相對(duì)的表面。第二插 座122還可連接到第一基板111的上部，以使第二存儲(chǔ)器模塊126可更容易連接到第二插 座122用于安裝測(cè)試。雖然圖3中沒有示出，但是主板110b還可包括附加電路，例如，輸入 和輸出控制電路以及/或接口電路。圖4是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的另一主板的側(cè)視圖。參照?qǐng)D4，主 板110c可包括第一基板111、第一插座112和第二插座122，所述第一插座112在與第一基 板111平行的方向上將第一存儲(chǔ)器模塊116直接連接到第一基板111，所述第二插座122在 與第一基板111平行的方向上將第二存儲(chǔ)器模塊126直接連接到第一基板111。第一基板 111可包括印刷電路板?？赏ㄟ^第一金屬線113將第一插座112電連接到第一基板111，并 可通過第二金屬線123將第二插座122電連接到第一基板111。第一存儲(chǔ)器模塊116可包 括第二基板117以及被置于第二基板117的每一側(cè)上的存儲(chǔ)器芯片118和119，第二存儲(chǔ) 器模塊126可包括第三基板127以及被置于第三基板127的每一側(cè)上的存儲(chǔ)器芯片128和 129。主板110c還可在第一基板111的前表面上包括存儲(chǔ)器控制器MCH 114和中央處理單 元CPU 115。第一插座112可連接到第一基板111的前表面，第二插座122還可連接到第一 基板111的后表面，所述后表面是與前表面相對(duì)的表面。第一插座112和第二插座122還 可連接到第一基板111的上部，以使第一存儲(chǔ)器模塊116和第二存儲(chǔ)器模塊126可更容易 地分別連接到第一插座112和第二插座122，用于安裝測(cè)試。盡管沒有顯示，但是主板110c 還可包括附加電路，例如，輸入和輸出控制電路以及/或接口電路。圖5是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的主板的正視圖。參照?qǐng)D5，主板 200可包括基板210、插座220、中央處理單元CPU 230、存儲(chǔ)器控制器MCH 240、輸入和輸出 控制電路ICH 250以及接口電路260?；?10可包括印刷電路板。插座220可連接到基 板210的上部，以使存儲(chǔ)器模塊可更容易地連接到插座220用于安裝測(cè)試。主板200上的從 中央處理單元CPU230到存儲(chǔ)器控制器MCH 240的距離D1、從存儲(chǔ)器控制器MCH 240到插座 220的距離D2、從存儲(chǔ)器控制器MCH 240到輸入和輸出控制電路ICH 250的距離D3可依據(jù) 標(biāo)準(zhǔn)設(shè)計(jì)指南。因此，當(dāng)將插座220連接到基板210的上部以使存儲(chǔ)器模塊可更容易地連
7接到插座220用于安裝測(cè)試時(shí)，可按距離D1、D2和D3滿足標(biāo)準(zhǔn)設(shè)計(jì)指南的方式在基板210 上布置中央處理單元CPU 230、存儲(chǔ)器控制器MCH 240以及輸入和輸出控制電路ICH 250。 可在基板210的下部上設(shè)置與外部接口連接的接口電路260。圖6是可包括在圖1的存儲(chǔ)器安裝測(cè)試系統(tǒng)中的另一主板的正視圖。參照?qǐng)D6，主 板300可包括第一基板部分310、第二基板部分315、插座320、中央處理單元CPU 330、存儲(chǔ) 器控制器MCH340、輸入和輸出控制電路ICH350以及接口電路360?？蓪⒉遄?20、中央處理 單元CPU 330、存儲(chǔ)器控制器MCH340、輸入和輸出控制電路ICH 350置于第一基板部分310 上，并可將接口電路360置于第二基板部分315上。第一基板部分310和第二基板部分315 可包括印刷電路板。第一基板部分310和第二基板部分315還可通過連接器317和318電 連接。第一基板部分310和第二基板部分315可在物理上彼此分開。插座320可連接到第 一基板310的上部，以使存儲(chǔ)器模塊可更容易地連接到插座320用于安裝測(cè)試。主板300 上的從中央處理單元CPU330到存儲(chǔ)器控制器MCH340的距離D1、從存儲(chǔ)器控制器MCH 340 到插座320的距離D2、從存儲(chǔ)器控制器MCH 340到輸入和輸出控制電路ICH 350的距離D3 可依據(jù)標(biāo)準(zhǔn)設(shè)計(jì)指南。因此，當(dāng)將插座320連接到第一基板部分310的上部以使存儲(chǔ)器模 塊可更容易地連接到插座320用于安裝測(cè)試時(shí)，可按距離D1、D2和D3滿足標(biāo)準(zhǔn)設(shè)計(jì)指南的 方式在第一基板部分310上布置中央處理單元CPU 330、存儲(chǔ)器控制器MCH 340以及輸入和 輸出控制電路ICH 350。可在第二基板部分315上布置與外部接口連接的接口電路360。圖7是示出根據(jù)示例性實(shí)施例的存儲(chǔ)器安裝測(cè)試系統(tǒng)的示圖。參照?qǐng)D7，存儲(chǔ)器安 裝測(cè)試系統(tǒng)400可包括多個(gè)主板，每個(gè)主板可具有基板410、連接器420、中央處理單元425 和用于連接存儲(chǔ)器模塊的插座430?？砂匆?guī)則間隔垂直布置所述多個(gè)主板。插座430可在 與基板410平行的方向上將存儲(chǔ)器模塊直接連接到基板410。連接器420可從外部裝置接 收在對(duì)連接到所述多個(gè)主板的存儲(chǔ)器模塊執(zhí)行安裝測(cè)試中使用的尋址信號(hào)、控制信號(hào)和/ 或數(shù)據(jù)信號(hào)。存儲(chǔ)器安裝測(cè)試系統(tǒng)400可將通過連接器420接收的尋址信號(hào)、控制信號(hào)和 /或數(shù)據(jù)信號(hào)提供給存儲(chǔ)器模塊。存儲(chǔ)器安裝測(cè)試系統(tǒng)400還可包括多個(gè)電源PS 440。多 個(gè)電源440中的每一個(gè)可分別連接到多個(gè)主板中的每一個(gè)?；蛘?，多個(gè)電源440中的每一 個(gè)可連接到多個(gè)主板中的兩個(gè)或更多個(gè)。圖8示出根據(jù)示例性實(shí)施例的具有3行2列的存儲(chǔ)器安裝測(cè)試系統(tǒng)的前視圖。圖 9示出圖8的存儲(chǔ)器安裝測(cè)試系統(tǒng)的側(cè)視圖。具體地講，圖9表示圖8的從I到I’的示圖。 參照?qǐng)D8和圖9，存儲(chǔ)器安裝測(cè)試系統(tǒng)500可包括第一行510、第二行520、第三行530、第 一列540和第二列550。行510、520、530中的每一行都可包括第一站和第二站。例如，可 在每一站中布置20個(gè)主板。在這種示例中，可在行510、520、530中的每一行的第一列540 中布置40個(gè)主板?？梢栽诘谝恍?10和第三行530的第二列550中布置40個(gè)主板。可在 第二行520的第二列550中不布置主板。相反，可在第二行520的第二列550中布置托盤 (tray) 522和523。因此，可在第一行510和第三行530中布置80個(gè)主板，而可在第二行 520中總共布置40個(gè)主板?？稍诘谝恍?10的第一列540中布置主板511，可在第二行520 的第一列540中布置主板521，可在第三行530的第一列540中布置主板531，可在第一行 510的第二列550中布置主板512，可在第二行520的第二列550中布置托盤522和和523， 可在第三行530的第二列550中布置主板532。每個(gè)主板可包括用于連接存儲(chǔ)器模塊的插 座513。如圖8和圖9所示，包括多個(gè)主板的存儲(chǔ)器安裝測(cè)試系統(tǒng)500可占用相對(duì)小的空間，這是因?yàn)槎鄠€(gè)主板中的每一個(gè)具有在與主板平行的方向?qū)⒋鎯?chǔ)器模塊直接連接到各個(gè) 主板的插座513。圖10A、圖10B、圖11A、圖11B、圖12A、圖12B、圖12C和圖12D是示出根據(jù)示例性
實(shí)施例的為了更有效的安裝測(cè)試在存儲(chǔ)器控制器和具有兩排的存儲(chǔ)器模塊之間的電連接 的示圖。根據(jù)示例性實(shí)施例的存儲(chǔ)器安裝測(cè)試系統(tǒng)可采用排平行測(cè)試板(PTB)特征。排 PTB特征表示通過將具有兩排或更多排的存儲(chǔ)器模塊視為具有一排的存儲(chǔ)器模塊來測(cè)試存 儲(chǔ)器模塊的方法。參照?qǐng)D10A，存儲(chǔ)器控制器MCH可產(chǎn)生用于存儲(chǔ)器模塊M0的第一排的第一芯片選 擇信號(hào)CS0和用于存儲(chǔ)器模塊M0的第二排的第二芯片選擇信號(hào)CS1。存儲(chǔ)器模塊M0可包 括第一輸入I_CS0，連接到存儲(chǔ)器模塊M0的第一排，并被配置在正常模式下接收第一芯片 選擇信號(hào)CS0 ；和第二輸入I_CS1，連接到存儲(chǔ)器模塊M0的第二排，并被配置在正常模式下 接收第二芯片選擇信號(hào)CS1。如圖10A所示，在使用排PTB特征對(duì)存儲(chǔ)器模塊M0執(zhí)行安裝 測(cè)試的排PTB模式下，第一輸入I_CS0和第二輸入I_CS1可彼此電連接，以使第一輸入1_ CS0和第二輸入I_CS1接收第一芯片選擇信號(hào)CS0。參照?qǐng)D10B，當(dāng)主板在主板的前表面上包括第一插座并在主板的后表面上包括第 二插座，并且將第一存儲(chǔ)器模塊M01連接到第一插座，將第二存儲(chǔ)器模塊M02連接到第二插 座(例如，如圖4所示)時(shí)，存儲(chǔ)器管理器MCH可產(chǎn)生用于第一存儲(chǔ)器模塊M01的第一排的 第一芯片選擇信號(hào)A_CS0、用于第一存儲(chǔ)器模塊M01的第二排的第二芯片選擇信號(hào)々^^1、 用于第二存儲(chǔ)器模塊M02的第一排的第三芯片選擇信號(hào)8_〔30、用于第二存儲(chǔ)器模塊M02的 第二排的第四芯片選擇信號(hào)B_CS1。第一存儲(chǔ)器模塊M01可包括第一輸入I_A_CS0，連接到 第一存儲(chǔ)器模塊M01的第一排，并被配置在正常模式下接收第一芯片選擇信號(hào)々^^0 ；第二 輸入I_A_CS1，連接到第一存儲(chǔ)器模塊M01的第二排，并被配置在正常模式下接收第二芯片 選擇信號(hào)A_CS1。第二存儲(chǔ)器模塊M02可包括第三輸入I_B_CS0，連接到第二存儲(chǔ)器模塊 M02的第一排，并被配置在正常模式下接收第三芯片選擇信號(hào)8_〔30 ；第四輸入I_B_CS1，連 接到第二存儲(chǔ)器模塊M02的第二排，并被配置在正常模式下接收第四芯片選擇信號(hào)8^^1。 如圖10B所示，在使用排PTB特征對(duì)第一存儲(chǔ)器模塊M01和第二存儲(chǔ)器模塊M02執(zhí)行安裝 測(cè)試的排PTB模式下，第一存儲(chǔ)器模塊M01的第一輸入I_A_CS0和第二輸入I_A_CS1可彼 此電連接，以使第一輸入I_A_CS0和第二輸入I_A_CS1接收第一芯片選擇信號(hào)A_CS0，第二 存儲(chǔ)器模塊M02的第三輸入I_B_CS0和第四輸入I_B_CS1可彼此電連接，以使第三輸入1_ B_CS0和第四輸入I_B_CS1接收第三芯片選擇信號(hào)B_CS0。參照?qǐng)D11A，存儲(chǔ)器控制器MCH可產(chǎn)生用于存儲(chǔ)器模塊M0的第一排的第一時(shí)鐘使 能信號(hào)CKE0和用于存儲(chǔ)器模塊M0的第二排的第二時(shí)鐘使能信號(hào)CKE1。存儲(chǔ)器模塊M0可 包括第一輸入I_CKE0，連接到存儲(chǔ)器模塊M0的第一排，并被配置在正常模式下接收第一 時(shí)鐘使能信號(hào)CKE0 ；和第二輸入I_CKE1，連接到存儲(chǔ)器模塊M0的第二排，并被配置在正常 模式下接收第二時(shí)鐘使能信號(hào)CKE1。如圖11A所示，在使用排PTB特征對(duì)存儲(chǔ)器模塊M0執(zhí) 行安裝測(cè)試的排PTB模式下，第一輸入I_CKE0和第二輸入I_CKE1可彼此電連接，以使第一 輸入I_CKE0和第二輸入I_CKE1接收第一時(shí)鐘使能信號(hào)CKE0。參照?qǐng)D11B，當(dāng)主板在主板的前表面上包括第一插座并在主板的后表面上包括第 二插座，并且將第一存儲(chǔ)器模塊M01連接到第一插座，將第二存儲(chǔ)器模塊M02連接到第二插座(例如，如圖4所示)時(shí)，存儲(chǔ)器管理器MCH可產(chǎn)生用于第一存儲(chǔ)器模塊M01的第一排 的第一時(shí)鐘使能信號(hào)A_CKE0、用于第一存儲(chǔ)器模塊M01的第二排的第二時(shí)鐘使能信號(hào)八_ CKE1、用于第二存儲(chǔ)器模塊M02的第一排的第三時(shí)鐘使能信號(hào)B_CKE0、用于第二存儲(chǔ)器模 塊M02的第二排的第四時(shí)鐘使能信號(hào)B_CKE1。第一存儲(chǔ)器模塊M01可包括第一輸入I_A_ CKE0,連接到第一存儲(chǔ)器模塊M01的第一排，并被配置在正常模式下接收第一時(shí)鐘使能信 號(hào)八_0^0 ；第二輸入I_A_CKE1，連接到第一存儲(chǔ)器模塊M01的第二排，并被配置在正常模式 下接收第二時(shí)鐘使能信號(hào)A_CKE1。第二存儲(chǔ)器模塊M02可包括第三輸入I_B_CKE0，連接到 第二存儲(chǔ)器模塊M02的第一排，并被配置在正常模式下接收第三時(shí)鐘使能信號(hào)B_CKE0 ；第 四輸入I_B_CKE1，連接到第二存儲(chǔ)器模塊M02的第二排，并被配置在正常模式下接收第四 時(shí)鐘使能信號(hào)B_CKE1。如圖11B所示，在使用排PTB特性對(duì)第一存儲(chǔ)器模塊M01和第二存 儲(chǔ)器模塊M02執(zhí)行安裝測(cè)試的排PTB模式下，第一存儲(chǔ)器模塊M01的第一輸入I_A_CKE0和 第二輸入I_A_CKE1可彼此電連接，以使第一輸入I_A_CKE0和第二輸入I_A_CKE1接收第一 時(shí)鐘使能信號(hào)A_CKE0，第二存儲(chǔ)器模塊M02的第三輸入I_B_CKE0和第四輸入I_B_CKE1可 彼此電連接，以使第三輸入I_B_CKE0和第四輸入I_B_CKE1接收第三時(shí)鐘使能信號(hào)B_CKE0。參照?qǐng)D12A和圖12B，存儲(chǔ)器控制器MCH可產(chǎn)生用于存儲(chǔ)器模塊M0的第一排的第 一芯片上終止(on die termination)信號(hào)0DT0和用于存儲(chǔ)器模塊M0的第二排的第二芯 片上終止信號(hào)0DT1。存儲(chǔ)器模塊M0可包括第一輸入I_0DT0，連接到存儲(chǔ)器模塊M0的第 一排，并被配置在正常模式下接收第一芯片上終止信號(hào)0DT0 ；和第二輸入I_0DT1，連接到 存儲(chǔ)器模塊M0的第二排，并被配置在正常模式下接收第二芯片上終止信號(hào)0DT1。如圖12A 所示，在使用排PTB特征對(duì)存儲(chǔ)器模塊M0執(zhí)行安裝測(cè)試的排PTB模式下，第一輸入I_0DT0 和第二輸入I_0DT1可彼此電連接，以使第一輸入I_0DT0和第二輸入I_0DT1接收第一芯片 上終止信號(hào)0DT0?；蛘撸鐖D12B所示，在使用排PTB特征對(duì)存儲(chǔ)器模塊M0執(zhí)行安裝測(cè)試 的排PTB模式下，第一輸入I_0DT0可接收第一芯片上終止信號(hào)0DT0，第二輸入I_0DT1可接 地。參照?qǐng)D12C和圖12D，當(dāng)主板在主板的前表面上包括第一插座并在主板的后表面 上包括第二插座，并且將第一存儲(chǔ)器模塊M01連接到第一插座，將第二存儲(chǔ)器模塊M02連接 到第二插座(例如，如圖4所示)時(shí)，存儲(chǔ)器控制器MCH可產(chǎn)生用于第一存儲(chǔ)器模塊M01的 第一排的第一芯片上終止信號(hào)A_0DT0、用于第一存儲(chǔ)器模塊M01的第二排的第二芯片上終 止信號(hào)A_0DT1、用于第二存儲(chǔ)器模塊M02的第一排的第三芯片上終止信號(hào)B_0DT0、用于第 二存儲(chǔ)器模塊M02的第二排的第四芯片上終止信號(hào)B_0DT1。第一存儲(chǔ)器模塊M01可包括 第一輸入I_A_0DT0，連接到第一存儲(chǔ)器模塊M01的第一排，并被配置在正常模式下接收第 一芯片上終止信號(hào)A_0DT0 ；第二輸入I_A_0DT1，連接到第一存儲(chǔ)器模塊M01的第二排，并被 配置在正常模式下接收第二芯片上終止信號(hào)A_0DT1。第二存儲(chǔ)器模塊M02可包括第三輸 入I_B_0DT0，連接到第二存儲(chǔ)器模塊M02的第一排，并被配置在正常模式下接收第三芯片 上終止信號(hào)B_0DT0;第四輸入I_B_0DT1，連接到第二存儲(chǔ)器模塊M02的第二排，并被配置在 正常模式下接收第四芯片上終止信號(hào)B_0DT1。如圖12C所示，在使用排PTB特征對(duì)第一存儲(chǔ)器模塊M01和第二存儲(chǔ)器模塊M02 執(zhí)行安裝測(cè)試的排PTB模式下，第一存儲(chǔ)器模塊M01的第一輸入I_A_0DT0和第二輸入1_ A_0DT1可彼此電連接，以使第一輸入I_A_0DT0和第二輸入I_A_0DT1接收第一芯片上終止信號(hào)A_0DT0，第二存儲(chǔ)器模塊M02的第三輸入I_B_0DT0和第四輸入I_B_0DT1可彼此電連 接，以使第三輸入I_B_0DT0和第四輸入I_B_0DT1接收第三芯片上終止信號(hào)B_0DT0。或者， 如圖12D所示，在使用排PTB特征對(duì)第一存儲(chǔ)器模塊M01和第二存儲(chǔ)器模塊M02執(zhí)行安裝 測(cè)試的排PTB模式下，第一輸入I_A_0DT0可接收第一芯片上終止信號(hào)A_0DT0，第二輸入1_ A_0DT1可接地，第三輸入I_B_0DT0可接收第三芯片上終止信號(hào)B_0DT0，第四輸入I_B_0DT1 可接地。可使用輸入和輸出控制電路ICH的未使用管腳(即，NC管腳)來在正常模式和排 PTB模式之間進(jìn)行選擇。包括存儲(chǔ)器安裝測(cè)試系統(tǒng)的計(jì)算機(jī)系統(tǒng)的BIOS可通過使用當(dāng)啟 動(dòng)計(jì)算機(jī)時(shí)輸入和輸出控制電路ICH的未使用管腳來確定選擇正常模式還是選擇排PTB模 式。與正常模式下的具有兩排的存儲(chǔ)器模塊的安裝測(cè)試時(shí)間相比，排PTB模式下的具有兩 排的存儲(chǔ)器模塊的安裝測(cè)試時(shí)間可減半，這是因?yàn)樵谂臥TB模式下可將具有兩排的存儲(chǔ)器 模塊視為具有一排的存儲(chǔ)器模塊。如上所述，根據(jù)示例性實(shí)施例的主板可包括插座，所述插座在與基板平行的方向 上將存儲(chǔ)器模塊直接連接到基板?？蓪⑺霾遄B接到基板的前表面、基板的后表面、或基 板的前表面和后表面。根據(jù)示例性實(shí)施例的包括多個(gè)主板的存儲(chǔ)器安裝測(cè)試系統(tǒng)可占用較 小的空間，這是因?yàn)槎鄠€(gè)存儲(chǔ)器模塊在與主板平行的方向上連接到多個(gè)主板。根據(jù)示例性 實(shí)施例的包括多個(gè)主板的存儲(chǔ)器安裝測(cè)試系統(tǒng)可通過將具有兩排或更多排的存儲(chǔ)器模塊 視為具有一排的存儲(chǔ)器模塊來執(zhí)行安裝測(cè)試。因此，可減少安裝測(cè)試時(shí)間?？稍谑褂弥靼?的存儲(chǔ)器安裝測(cè)試系統(tǒng)中使用本發(fā)明構(gòu)思的示例性實(shí)施例。以上示出了本發(fā)明構(gòu)思，但不應(yīng)該解釋是限制性的。盡管已描述了各種示例性實(shí) 施例，但是本領(lǐng)域的技術(shù)人員將容易理解，在本質(zhì)上不脫離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點(diǎn) 的情況下，可進(jìn)行多種修改和變型。因此，所有這種修改和變型意在被包括在權(quán)利要求限定 的本發(fā)明構(gòu)思的范圍內(nèi)。因此，應(yīng)該理解，以上僅為各種實(shí)施例的說明，而不應(yīng)該被解釋為 限于這里公開的特定示例，對(duì)公開的示例性實(shí)施例的修改以及其他合適的實(shí)施例意在被包 括在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
一種主板，包括基板；和至少一個(gè)插座，在與基板平行的方向上將存儲(chǔ)器模塊連接到基板。
2.如權(quán)利要求1所述的主板，其中，所述至少一個(gè)插座連接到基板的端部。
3.如權(quán)利要求1所述的主板，所述主板還包括 中央處理單元；存儲(chǔ)器控制器；和 輸入和輸出控制電路，其中，中央處理單元、存儲(chǔ)器控制器以及輸入和輸出控制電路在基板的前表面上。
4.如權(quán)利要求3所述的主板，其中，所述至少一個(gè)插座連接到基板的前表面。
5.如權(quán)利要求3所述的主板，其中，所述至少一個(gè)插座連接到基板的后表面，所述后表 面與所述前表面相對(duì)。
6.如權(quán)利要求3所述的主板，其中，所述至少一個(gè)插座包括第一插座和第二插座，第一 插座連接到基板的前表面，第二插座連接到基板的后表面，所述后表面與所述前表面相對(duì)。
7.如權(quán)利要求1所述的主板，所述主板還包括 中央處理單元；存儲(chǔ)器控制器；輸入和輸出控制電路；以及接口電路，與外部裝置接口連接，其中，基板包括第一基板部分和第二基板部分，所述第一基板部分包括所述至少一個(gè) 插座、中央處理單元、存儲(chǔ)器控制器以及輸入和輸出控制電路，所述第二基板部分包括接口 電路。
8.一種存儲(chǔ)器安裝測(cè)試系統(tǒng)，包括 根據(jù)權(quán)利要求1的多個(gè)主板；和測(cè)試電路，電連接到所述多個(gè)主板，并通過將尋址信號(hào)、控制信號(hào)和數(shù)據(jù)信號(hào)施加到所 述多個(gè)主板來執(zhí)行安裝測(cè)試。
9.如權(quán)利要求8所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，所述存儲(chǔ)器模塊具有兩排或兩排 以上，且在安裝測(cè)試期間被配置為具有一排。
10.如權(quán)利要求9所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊包括第一輸入、第二 輸入、第三輸入和第四輸入，在排平行測(cè)試板PTB模式期間，第一輸入和第二輸入彼此連 接，第三輸入和第四輸入彼此連接，在正常模式期間，第一輸入連接到第一排，并接收用于第一排的芯片選擇信號(hào)，第二輸 入連接到第二排，并接收用于第二排的芯片選擇信號(hào)，第三輸入連接到第一排，并接收用于 第一排的時(shí)鐘使能信號(hào)，第四輸入連接到第二排，并接收用于第二排的時(shí)鐘使能信號(hào)。
11.如權(quán)利要求10所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊還包括第五輸入和 第六輸入，在排平行測(cè)試板模式期間，第五輸入和第六輸入彼此連接，在正常模式期間，第五輸入連接到第一排，并接收用于第一排的芯片上終止信號(hào)，第六 輸入連接到第二排，并接收用于第二排的芯片上終止信號(hào)。
12.如權(quán)利要求10所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊還包括第五輸入和第六輸入，在排平行測(cè)試板模式期間，第五輸入和第六輸入中的一個(gè)接地，在正常模式期間，第五輸入連接到第一排，并接收用于第一排的芯片上終止信號(hào)，第六 輸入連接到第二排，并接收用于第二排的芯片上終止信號(hào)。
13.一種存儲(chǔ)器安裝測(cè)試系統(tǒng)，包括根據(jù)權(quán)利要求1的多個(gè)主板，所述多個(gè)主板中的每一個(gè)還包括連接器，所述連接器從 外部裝置接收尋址信號(hào)、控制信號(hào)和數(shù)據(jù)信號(hào)用于執(zhí)行安裝測(cè)試；和多個(gè)電源，向所述多個(gè)主板供電。
14.如權(quán)利要求13所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，所述多個(gè)電源連接到所述多個(gè) 主板中的至少一個(gè)。
15.如權(quán)利要求13所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊具有兩排或兩排以 上，且在安裝測(cè)試期間被配置為具有一排。
16.如權(quán)利要求15所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊具有第一輸入、第 二輸入、第三輸入和第四輸入，在排平行測(cè)試板PTB模式期間，第一輸入和第二輸入彼此連 接，第三輸入和第四輸入彼此連接，在正常模式期間，第一輸入連接到第一排，并接收用于第一排的芯片選擇信號(hào)，第二輸 入連接到第二排，并接收用于第二排的芯片選擇信號(hào)，第三輸入連接到第一排，并接收用于 第一排的時(shí)鐘使能信號(hào)，第四輸入連接到第二排，并接收用于第二排的時(shí)鐘使能信號(hào)。
17.如權(quán)利要求16所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊還包括第五輸入和 第六輸入，在排平行測(cè)試板模式期間，第五輸入和第六輸入彼此連接，在正常模式期間，第五輸入連接到第一排，并接收用于第一排的芯片上終止信號(hào)，第六 輸入連接到第二排，并接收用于第二排的芯片上終止信號(hào)。
18.如權(quán)利要求16所述的存儲(chǔ)器安裝測(cè)試系統(tǒng)，其中，存儲(chǔ)器模塊還包括第五輸入和 第六輸入，在排平行測(cè)試板模式期間，第五輸入和第六輸入中的一個(gè)接地，在正常模式期間，第五輸入連接到第一排，并接收用于第一排的芯片上終止信號(hào)，第六 輸入連接到第二排，并接收用于第二排的芯片上終止信號(hào)。
全文摘要
本發(fā)明公開了一種用于存儲(chǔ)器安裝測(cè)試的主板和系統(tǒng)。根據(jù)示例性實(shí)施例的主板可包括基板和至少一個(gè)插座。所述至少一個(gè)插座可在與基板平行的方向上將存儲(chǔ)器模塊連接到基板。包括主板的存儲(chǔ)器安裝測(cè)試系統(tǒng)可占用較小的空間，這是因?yàn)樗龃鎯?chǔ)器模塊在與主板平行的方向上連接到主板。
文檔編號(hào)G11C29/56GK101859607SQ20101015833
公開日2010年10月13日 申請(qǐng)日期2010年3月30日 優(yōu)先權(quán)日2009年4月1日
發(fā)明者李廷國(guó), 李成熙 申請(qǐng)人:三星電子株式會(huì)社