專(zhuān)利名稱(chēng)：進(jìn)行高速緩存讀取的方法和器件的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)遵照35U. S. C § 119(a)而要求2004年3月30日提交的韓國(guó)專(zhuān)利申請(qǐng)第 2004-21654號(hào)的權(quán)益，其內(nèi)容全部通過(guò)援引而包含于此。
背景技術(shù)：
在諸如海量存儲(chǔ)器、代碼存儲(chǔ)器的存儲(chǔ)器應(yīng)用和其他多媒體應(yīng)用方面的最近發(fā) 展，愈來(lái)愈多地要求更高密度的存儲(chǔ)器器件。海量存儲(chǔ)器應(yīng)用可包括存儲(chǔ)卡(例如，用于移 動(dòng)計(jì)算機(jī))、固態(tài)存儲(chǔ)器(例如，耐用和/或可靠的存儲(chǔ)盤(pán))、數(shù)碼攝像機(jī)(用來(lái)記錄靜止或 運(yùn)動(dòng)圖像和聲音)和記錄近乎CD音質(zhì)用的語(yǔ)音或音頻錄音機(jī)。代碼存儲(chǔ)器應(yīng)用可包括基本輸入/輸出系統(tǒng)(BIOS)或網(wǎng)絡(luò)應(yīng)用(例如，個(gè)人計(jì)算 機(jī)、其他終端、路由器或集線器中的存儲(chǔ)器)、通信應(yīng)用(例如，交換機(jī))、移動(dòng)電話應(yīng)用(例 如，代碼和/或數(shù)據(jù))和其他電子手執(zhí)信息設(shè)備應(yīng)用(例如個(gè)人數(shù)字助理(PDA)用的代碼 和/或數(shù)據(jù)、掌上操作系統(tǒng)(POS)或個(gè)人通信助理(PCA))。一般地，海量存儲(chǔ)器應(yīng)用使用更低成本、更高密度和/或具有更好編程/擦除(P/ E)循環(huán)持久性的存儲(chǔ)器，而代碼存儲(chǔ)器應(yīng)用則具有更快的隨機(jī)存取和/或可適當(dāng)?shù)貓?zhí)行 (XIP)。相關(guān)技術(shù)存儲(chǔ)器可包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM)和非易失性存儲(chǔ)器(NVM)。非易失性存儲(chǔ)器可包括掩碼只讀存儲(chǔ)器(ROM)、可擦除 可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、閃存(例如，閃存擦除 EEPR0M)和鐵電存儲(chǔ)器。非易失性存儲(chǔ)器當(dāng)?shù)綦姇r(shí)不丟失數(shù)據(jù)，但一般不允許隨機(jī)存取并一 般慢于易失性存儲(chǔ)器。閃存可由可擦除可編程只讀存儲(chǔ)器(EPROM)和電可擦除可編程只讀存儲(chǔ)器 (EEPROM)的結(jié)合而形成。閃存可以是“NAND”或“NOR”閃存。可通過(guò)對(duì)各閃存單元施加不 同電壓而在閃存中執(zhí)行擦除和編程操作。一般地，NAND閃存因更小的單元尺寸、更高的密度、更低的功率和/或更好的持久 性而更宜于海量存儲(chǔ)器應(yīng)用，而NOR閃存則因更大的單元電流和/或更快的隨機(jī)存取而更 宜于代碼存儲(chǔ)器應(yīng)用。NAND閃存可包括串連的單元串(例如，16個(gè)單元可組成一串)。該串可包括一個(gè) 或更多串選擇晶體管。NAND閃存可具有較小的“導(dǎo)通”單元電流，并因而具有較慢的讀出 (sensing)時(shí)間(例如5 10毫秒)。NAND閃存可通過(guò)同時(shí)讀出頁(yè)單位(例如512字節(jié)) 并將該頁(yè)單位鎖存至頁(yè)緩沖器而執(zhí)行讀取操作。NAND閃存可從以較高速度(例如，50納 秒)鎖存的頁(yè)緩沖器中讀取數(shù)據(jù)。NAND閃存可通過(guò)隧道效應(yīng)(例如，F(xiàn)owler-Nordheim (F-N)隧道效應(yīng))來(lái)執(zhí)行編程和/或擦除操作。編程操作可包括將較快的串行數(shù)據(jù)載入頁(yè)緩沖器(例如，50納秒)，其中 單元(例如，512字節(jié))被同時(shí)編程。擦除操作可以是塊單位擦除，其中一些頁(yè)(例如，16K 字節(jié)單元的32頁(yè))被同時(shí)擦除?？煽康腇-N隧道效應(yīng)可以約10毫伏/厘米來(lái)執(zhí)行，其可導(dǎo)致更低的功耗，更低的 溫度依存性，更一致的編程/擦除操作和/或更容易的器件/電壓定量。NAND閃存編程操作可利用柵極和溝道間的耦合。例如，已編程的單元可比未編程 的單元具有更大的柵極和溝道間的差。NAND閃存編程操作還可利用例如圖1所示的閾值電 壓分布。圖1示出了未編程(或擦除)的單元和已編程的單元的字線電壓Vword line，讀 取電壓Vread和單元電壓分布Vth間的關(guān)系。NAND閃存可包括有助于數(shù)據(jù)轉(zhuǎn)入和轉(zhuǎn)出NAND閃存單元陣列的頁(yè)緩沖器。頁(yè)緩沖 器一般執(zhí)行兩項(xiàng)功能讀出和鎖存。在圖2中示出了相關(guān)技術(shù)頁(yè)緩沖器的示例。如圖示，示 例相關(guān)技術(shù)頁(yè)緩沖器可包括開(kāi)關(guān)晶體管、使得負(fù)載電流可流動(dòng)以允許讀出的負(fù)載晶體管、 和通過(guò)鎖存使能信號(hào)而觸發(fā)的用于鎖存讀出數(shù)據(jù)的鎖存器。圖3A和3B示出了相關(guān)技術(shù)頁(yè)緩沖器的示例和該相關(guān)技術(shù)頁(yè)緩沖器的示例的讀取 操作的示例。如圖3B所示，該示例相關(guān)技術(shù)頁(yè)緩沖器可按數(shù)個(gè)周期來(lái)工作，包括位線(B/L) 放電周期，位線(B/L)預(yù)充電周期，發(fā)展周期，讀出和鎖存周期以及復(fù)位(或恢復(fù))周期。圖4A和4B示出了另一相關(guān)技術(shù)頁(yè)緩沖器的示例和該相關(guān)技術(shù)頁(yè)緩沖器的示例的 讀取操作的另一示例。如圖4B所示，該示例相關(guān)技術(shù)頁(yè)緩沖器也可按數(shù)個(gè)周期來(lái)工作，包 括位線(B/L)放電周期和頁(yè)緩沖器復(fù)位周期、讀出周期、鎖存和數(shù)據(jù)輸出周期以及復(fù)位(或 恢復(fù))周期。圖5A和5B示出了再一相關(guān)技術(shù)頁(yè)緩沖器的示例和該相關(guān)技術(shù)頁(yè)緩沖器的示例的 讀取操作的再一示例。如圖5B所示，該示例相關(guān)技術(shù)頁(yè)緩沖器也可按數(shù)個(gè)周期來(lái)工作，包 括頁(yè)緩沖器復(fù)位和位線(B/L)放電周期、位線(B/L)預(yù)充電周期、讀出周期、數(shù)據(jù)鎖存周期、 復(fù)位(或恢復(fù))周期和數(shù)據(jù)輸出周期。圖6更詳細(xì)地示出了一例相關(guān)技術(shù)頁(yè)緩沖器的結(jié)構(gòu)。如圖所示，圖6的頁(yè)緩沖器 包括預(yù)充電塊、位線(B/L)選擇和偏置塊、第一和第二鎖存器和讀出塊以及列選通電路。圖5A 6的頁(yè)緩沖器可執(zhí)行交織操作，但也會(huì)成為較復(fù)雜的結(jié)構(gòu)，具有較大的布 局面積和/或較慢。

發(fā)明內(nèi)容
本發(fā)明的示例實(shí)施例指包括例如具有數(shù)據(jù)傳送時(shí)間減小的閃存的諸如半導(dǎo)體存 儲(chǔ)器器件的半導(dǎo)體器件。本發(fā)明的示例實(shí)施例指具有數(shù)據(jù)傳送時(shí)間被減小的編程方法。在示例實(shí)施例中，本發(fā)明指執(zhí)行高速緩存操作的方法和器件，例如高速緩存讀取 操作。在示例實(shí)施例中，本發(fā)明指從半導(dǎo)體器件讀取M(其中11是> 2的整數(shù))個(gè)數(shù)據(jù)的 方法，包括將第一數(shù)據(jù)從非易失性存儲(chǔ)器單元陣列傳送至頁(yè)緩沖器，同時(shí)將第一數(shù)據(jù)從頁(yè) 緩沖器傳送至緩沖器對(duì)的第一個(gè)，并將第二數(shù)據(jù)從非易失性存儲(chǔ)器單元陣列傳送至頁(yè)緩沖 器，和同時(shí)將第一數(shù)據(jù)從該對(duì)緩沖器的第一個(gè)傳送至主機(jī)，將第二數(shù)據(jù)從頁(yè)緩沖器傳送至該對(duì)緩沖器的第二個(gè)，并將第三數(shù)據(jù)從非易失性存儲(chǔ)器單元陣列傳送至頁(yè)緩沖器。在示例實(shí)施例中，本發(fā)明指從半導(dǎo)體器件讀取M(其中11是> 2的整數(shù))個(gè)數(shù)據(jù)的 方法，包括同時(shí)將第一數(shù)據(jù)從第一緩沖器傳送至主機(jī)，將第二數(shù)據(jù)從頁(yè)緩沖器傳送至第二 緩沖器和將第三數(shù)據(jù)從非易失性存儲(chǔ)器單元陣列讀入頁(yè)緩沖器。在示例實(shí)施例中，本發(fā)明指半導(dǎo)體器件，包括存儲(chǔ)M(其中M是> 2的整數(shù))個(gè)數(shù) 據(jù)的非易失性存儲(chǔ)器單元陣列、多個(gè)頁(yè)緩沖器、緩沖器對(duì)、和控制器、其控制非易失性存儲(chǔ) 器單元陣列、和頁(yè)緩沖器和緩沖器對(duì)，以便將第一數(shù)據(jù)從非易失性存儲(chǔ)器單元陣列傳送至 頁(yè)緩沖器，同時(shí)將第一數(shù)據(jù)從頁(yè)緩沖器傳送至緩沖器對(duì)的第一個(gè)，并將第二數(shù)據(jù)從非易失 性存儲(chǔ)器單元陣列讀入頁(yè)緩 沖器，和同時(shí)將第一數(shù)據(jù)從該對(duì)緩沖器的第一個(gè)傳送至主機(jī)， 將第二數(shù)據(jù)從頁(yè)緩沖器傳送至該對(duì)緩沖器的第二個(gè)，并將第三數(shù)據(jù)從非易失性存儲(chǔ)器單元 陣列讀入頁(yè)緩沖器。在示例實(shí)施例中，本發(fā)明指從半導(dǎo)體器件讀取M(其中11是> 2的整數(shù))個(gè)數(shù)據(jù)的 方法，包括同時(shí)將第一數(shù)據(jù)從第一緩沖器傳送至主機(jī)，將第二數(shù)據(jù)從頁(yè)緩沖器傳送至第二 緩沖器和將第三數(shù)據(jù)從非易失性存儲(chǔ)器單元陣列讀入頁(yè)緩沖器。在示例實(shí)施例中，本發(fā)明指半導(dǎo)體器件，包括控制器，其重疊tR，tT和tH中的至少 兩個(gè)，以減小半導(dǎo)體器件和主機(jī)設(shè)備間的總傳送時(shí)間，其中tR是讀取操作時(shí)間，tT是緩沖 器傳送時(shí)間，而tH是主機(jī)傳送時(shí)間。在示例實(shí)施例中，本發(fā)明指半導(dǎo)體器件中的讀取方法，包括以第一存儲(chǔ)器單元中 的數(shù)據(jù)來(lái)設(shè)定位線，并將位線上的數(shù)據(jù)存儲(chǔ)于寄存器，其中寄存器中的數(shù)據(jù)在以第二存儲(chǔ) 器單元中的數(shù)據(jù)來(lái)設(shè)定位線的同時(shí)，被傳送至數(shù)據(jù)總線。在示例實(shí)施例中，本發(fā)明指半導(dǎo)體器件中的讀取方法，包括初始化第一存儲(chǔ)器單 元的位線，以預(yù)充電電壓來(lái)給位線預(yù)充電，在位線上發(fā)展存儲(chǔ)器單元中的數(shù)據(jù)；初始化對(duì)應(yīng) 于位線的寄存器，和將位線上的數(shù)據(jù)存儲(chǔ)于寄存器，其中在執(zhí)行初始化、預(yù)充電、制作和初 始化以使用第二存儲(chǔ)器單元中的數(shù)據(jù)來(lái)設(shè)定位線的同時(shí)，將寄存器中的數(shù)據(jù)向外輸出。


從下面給出的詳細(xì)說(shuō)明和附圖可更充分地理解本發(fā)明，該詳細(xì)說(shuō)明和附圖是僅以 說(shuō)明為目的而給出的，因此并不限制本發(fā)明。圖1示出了未編程(或擦除)的單元和已編程的單元的字線電壓Vradline,讀取電 壓V,ead和單元電壓分布Vth間的關(guān)系。圖2中示出了相關(guān)技術(shù)頁(yè)緩沖器的示例。圖3A和3B示出了相關(guān)技術(shù)頁(yè)緩沖器的示例和該相關(guān)技術(shù)頁(yè)緩沖器的示例的讀取 操作的示例。圖4A和4B示出了另一相關(guān)技術(shù)頁(yè)緩沖器的示例和該相關(guān)技術(shù)頁(yè)緩沖器的示例的 讀取操作的另一示例。圖5A和5B示出了再一相關(guān)技術(shù)頁(yè)緩沖器的示例和該相關(guān)技術(shù)頁(yè)緩沖器的示例的 讀取操作的再一示例。圖6更詳細(xì)地示出了一例相關(guān)技術(shù)頁(yè)緩沖器的結(jié)構(gòu)。圖7示出了根據(jù)本發(fā)明的示例實(shí)施例的非易失性存儲(chǔ)器器件。
圖8是為了說(shuō)明根據(jù)本發(fā)明示例實(shí)施例的非易失性存儲(chǔ)器器件的讀取操作的時(shí) 序圖。圖9示出了根據(jù)本發(fā)明示例實(shí)施例的為了輸出最后所選頁(yè)的數(shù)據(jù)的讀取操作。圖10示出了根據(jù)本發(fā)明示例實(shí)施例的存儲(chǔ)器系統(tǒng)。圖IlA和IlB示出了根據(jù)本發(fā)明示例實(shí)施例的高速緩存讀取操作。圖12示出了根據(jù)本發(fā)明的另一示例實(shí)施例的存儲(chǔ)器器件的框圖。圖13A示出了根據(jù)本發(fā)明示例實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器單元陣列的 存儲(chǔ)器塊。圖13B示出了根據(jù)本發(fā)明示例實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器單元陣列的 扇區(qū)。
圖14A示出了根據(jù)本發(fā)明示例實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器單元陣列的 地址區(qū)。圖14B示出了根據(jù)本發(fā)明示例實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器單元陣列的 寄存器區(qū)。圖15示出了為了說(shuō)明根據(jù)本發(fā)明示例實(shí)施例的高速緩存讀取操作的示例流程 圖。圖16示出了根據(jù)本發(fā)明示例實(shí)施例的執(zhí)行高速緩存讀取操作的示例時(shí)序圖。圖17示出了根據(jù)本發(fā)明示例實(shí)施例的使用兩條第一高速緩存讀取命令而執(zhí)行高 速緩存讀取操作的示例時(shí)序圖。圖18示出了根據(jù)本發(fā)明示例實(shí)施例的僅使用第一高速緩存讀取命令而執(zhí)行高速 緩存讀取操作的示例時(shí)序圖。應(yīng)注意這些附圖意在說(shuō)明本發(fā)明的示例實(shí)施例的方法和器件的一般特征，目的 在于說(shuō)明此處的示例實(shí)施例。然而這些附圖不能定量而且不精確地反映任何給出的實(shí)施例 的特征，而且不能被解釋成定義或限制本發(fā)明范圍內(nèi)的示例實(shí)施例的值或特性的范疇。特別地，為了清楚起見(jiàn)，層或區(qū)的相對(duì)厚度和位置可被縮小或擴(kuò)大。進(jìn)而，當(dāng)某層 直接形成于基準(zhǔn)層或襯底，或形成于重疊于基準(zhǔn)層的另一層或圖案上時(shí)，認(rèn)為該層形成于 另一層或襯底“上”。
具體實(shí)施例方式在示例實(shí)施例中，本發(fā)明指執(zhí)行例如高速緩存操作的方法和器件，高速緩存讀取 操作。在示例實(shí)施例中，本發(fā)明指減小數(shù)據(jù)傳送時(shí)間的方法和器件。在示例實(shí)施例中，本發(fā)明指一種方法和器件，其重疊tR，tT和tH的至少兩個(gè)，以減 小總傳送時(shí)間，其中tR是讀取操作時(shí)間，tT是緩沖器傳送時(shí)間，而tH是主機(jī)傳送時(shí)間。在示例實(shí)施例中，本發(fā)明指?jìng)魉蛿?shù)據(jù)的方法和器件，其中數(shù)據(jù)包括η頁(yè)數(shù)據(jù)(其中 η是整數(shù))，而總傳送時(shí)間少于n* (tR+tT+tH)。在示例實(shí)施例中，本發(fā)明指?jìng)魉蛿?shù)據(jù)的方法和器件，其中數(shù)據(jù)包括η頁(yè)數(shù)據(jù)(其中 η是整數(shù))，而總傳送時(shí)間少于或等于(n+l)*tR+tH。在示例實(shí)施例中，本發(fā)明指?jìng)魉蛿?shù)據(jù)的方法和器件，其中數(shù)據(jù)包括η頁(yè)數(shù)據(jù)(其中η是整數(shù))，而總傳送時(shí)間少于或等于(n*tR+2*tH)。在示例實(shí)施例中，本發(fā)明指從器件中讀取數(shù)據(jù)的方法，其中該器件是半導(dǎo)體器件。在示例實(shí)施例中，本發(fā)明指從器件中高速緩存讀取數(shù)據(jù)的方法，其中該器件是半 導(dǎo)體器件。在示例實(shí)施例中，半導(dǎo)體器件可包括非易失性存儲(chǔ)器單元陣列、頁(yè)緩沖器、兩個(gè)或 更多緩沖器、和/或控制器。在示例實(shí)施例中，半導(dǎo)體器件可包括非易失性存儲(chǔ)器單元陣列、頁(yè)緩沖器、兩個(gè)或 更多緩沖器、和/或控制器，其可形成于襯底上以構(gòu)成單塊芯片。在示例實(shí)施例中，非易失性存儲(chǔ)器單元陣列可以是諸如一 NAND閃存器件的閃存。在示例實(shí)施例中，頁(yè)緩沖器可以是單鎖存器頁(yè)緩沖器。在示例實(shí)施例中，兩個(gè)或更多緩沖器可以是諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的 隨機(jī)存取存儲(chǔ)器(RAM)。在示例實(shí)施例中，控制器可由硬件、軟件或其結(jié)合來(lái)實(shí)現(xiàn)。圖7示出了根據(jù)本發(fā)明的示例實(shí)施例的非易失性存儲(chǔ)器器件。參照?qǐng)D7，本發(fā)明 的非易失性存儲(chǔ)器器件100可包括存儲(chǔ)器單元陣列110，其可進(jìn)一步包括一些各自連接至 位線的NAND串。在示例實(shí)施例中，該位線可配置成偶數(shù)/奇數(shù)對(duì)，BLOe和BLOo，BLle和 BLlo, . . . BLne和BLno，其中η是彡2的整數(shù)。頁(yè)緩沖器130_0 130_η可分別連接至位線對(duì)(BL0e，BL0o) (BLne，BLno)。頁(yè) 緩沖器130_0 (和/或各頁(yè)緩沖器130_n)可包括鎖存器131、NM0S晶體管TRl TR7和PMOS 晶體管TR8，其可如圖7所示那樣連接。頁(yè)緩沖器130_0 (和/或各頁(yè)緩沖器130_n)可作為 寄存器而工作，其被用來(lái)存儲(chǔ)被編程的數(shù)據(jù)或從存儲(chǔ)器單元陣列110讀出的數(shù)據(jù)。晶體管TRl和TR2可被用來(lái)在讀取操作的位線復(fù)位周期中使位線BLie和BLio (i =0 η)復(fù)位，和/或在其余周期中將未選擇的位線設(shè)為接地電壓。晶體管TR3和TR4可被用來(lái)將所選的位線電氣連接至NDl節(jié)點(diǎn)并將未選的位線從 NDl節(jié)點(diǎn)電氣絕緣。PMOS晶體管TR8可被用來(lái)給NDl節(jié)點(diǎn)充電，而NMOS晶體管TR6和TR7 可被用來(lái)將NDl節(jié)點(diǎn)的邏輯態(tài)傳送至鎖存器131。頁(yè)緩沖器130_1 130_η可像頁(yè)緩沖器130_0那樣配置。非易失性存儲(chǔ)器器件100可進(jìn)一步包括列選通(gate)電路140，包括NMOS晶體 管TR9. . . TRn和TR12，其可響應(yīng)于來(lái)自列解碼器150的選擇信號(hào)YAO YAn和YB而選擇 一個(gè)或更多頁(yè)緩沖器130_0 130_n的一部分，并可將所選的頁(yè)緩沖器電連接至數(shù)據(jù)總線 DB0盡管在圖7中只示出了一條數(shù)據(jù)線，但很明顯列選通電路140可被配置為連接頁(yè)緩沖 器130_0 130_n的更多條數(shù)據(jù)線。非易失性存儲(chǔ)器器件100可進(jìn)一步包括充放電電路160，包括PMOS晶體管TR13和 NMOS晶體管TR14，其可響應(yīng)于控制信號(hào)PRECHG而以電源電壓來(lái)給數(shù)據(jù)總線DB充電，并響 應(yīng)于控制信號(hào)DISCHG而使數(shù)據(jù)總線DB放電至接地電壓。非易失性存儲(chǔ)器器件100可進(jìn)一步包括對(duì)行(字線)和列(位線)解碼的X解碼器120和Y解碼器。元件110 160可受控制器電路170的控制，控制器電路170將在后 面更充分地說(shuō)明。圖8是為了說(shuō)明根據(jù)本發(fā)明示例實(shí)施例的非易失性存儲(chǔ)器器件的讀取操作的時(shí)序圖。圖8假設(shè)選擇了連接至頁(yè)緩沖器130_0的位線BLOe和BLOo的位線BLOe，而不選擇位線BLOo。圖8的頂部示出了頁(yè)緩沖器130_0的控制，而圖8的底部則示出了數(shù)據(jù)總線DB 的控制。如圖8所示，可在讀取操作期間(Tl T5)將電壓O伏施加于所選的位線，而在周 期T2 T4期間則將讀取電壓Vread施加于串選擇線SSL、接地選擇線GSL和未選擇的字線。在位線復(fù)位周期Tl期間，控制信號(hào)LVBLe，LVBLo, LBLSHFe和LBLSHFo可被激活 為高，而控制信號(hào)LPLOAD可被抑制為低。隨著控制信號(hào)LVBLe、LVBLo、LBLSHFe和LBLSHFo 被激活為高，位線BLOe和BLOo可在讀取操作期間電連接至具有接地電壓(例如，O伏)的 電源線VIRPWR。于是，位線BLOe和BLOo可被復(fù)位至接地電壓。特別地，控制信號(hào)LBLSLT 在位線復(fù)位周期Tl期間可保持為低，從而鎖存器131不復(fù)位。在位線BLOe和BLOo復(fù)位后，在位線預(yù)充電周期T2期間，所選的位線BLOe可由給 定的預(yù)充電電壓(例如，1.2伏)來(lái)預(yù)充電。隨著控制信號(hào)LVBLe和LBLSHF0變成低電平，所選的位線BLOe可與電源線VIRPWR 電氣絕緣，而未選擇的位線BLOo可與NDl節(jié)點(diǎn)電氣絕緣。因?yàn)榭刂菩盘?hào)LVBLo在位線預(yù)充 電周期T2期間可保持高電平，所以未選擇的位線BLOo可電氣連接至具有接地電壓的電源 線VIRPWR。這時(shí)，隨著控制信號(hào)LPLOAD被激活為低，PMOS晶體管TR8可被導(dǎo)通。從導(dǎo)通的 晶體管TR8供給的電流可經(jīng)NMOS晶體管TR3傳送至所選的位線BLOe。同時(shí)，如圖8所示， 由于電壓(例如2. O伏)被供給LBLSHFe線，故可由2. O伏-Vth的電壓來(lái)預(yù)充電，其中Vth 是晶體管TR3的閾值電壓。在位線發(fā)展周期T3期間，所選的位線BLOe的電壓可取決于所選的存儲(chǔ)器單元的 狀態(tài)(即，編程狀態(tài)或擦除狀態(tài))而保持在預(yù)充電電壓或降至接地電壓。此時(shí)，所選的位線 BLOe可懸浮。例如，隨著控制信號(hào)LBLSHFe變成接地電壓的低電平，NMOS晶體管TR3可被截 止。這使得所選的位線BLOe從NDl節(jié)點(diǎn)電氣絕緣。在這些條件下，若所選的存儲(chǔ)器單元具 有擦除狀態(tài)(或?qū)▎卧?，則所選的位線的預(yù)充電電壓經(jīng)所選的導(dǎo)通狀態(tài)的存儲(chǔ)器單元 而開(kāi)始被放電至接地電壓。另一方面，若所選的存儲(chǔ)器單元具有編程狀態(tài)(或截止單元)， 則保持所選的位線的預(yù)充電電壓。在示例實(shí)施例中，周期Tl T3可構(gòu)成一個(gè)周期，其中存儲(chǔ)于存儲(chǔ)器單元的單元數(shù) 據(jù)被設(shè)在位線上，該周期在下面被稱(chēng)作位線設(shè)定周期并被標(biāo)注為tT。在完成了位線設(shè)定周期Tl T3 (或tT)后，頁(yè)緩沖器130_0中的鎖存器131可在 鎖存復(fù)位周期T4期間被復(fù)位/初始化。鎖存器131的初始化可通過(guò)將ND2節(jié)點(diǎn)(或鎖存 器131)經(jīng)列選通電路140電氣連接至數(shù)據(jù)總線DB來(lái)實(shí)現(xiàn)。如圖8所示，提供給列選通電 路140的選擇信號(hào)YAO YAn和YB可同時(shí)被激活為高。此時(shí)，控制信號(hào)DISCHG變成高電 平，從而數(shù)據(jù)總線DB接地。結(jié)果，ND2節(jié)點(diǎn)(或鎖存器131)可經(jīng)列選通電路140電氣連接 至數(shù)據(jù)總線DB，而數(shù)據(jù)總線DB通過(guò)充放電電路160的NMOS晶體管TR14而接地。于是，鎖 存器131被復(fù)位/初始化。在讀出周期T5期間，反映在所選的位線BLOe上的單元數(shù)據(jù)可存儲(chǔ)于鎖存器 131。為了實(shí)現(xiàn)這一點(diǎn)，控制信號(hào)LPLOAD可被抑制為高，并可將電壓(例如1. 2伏)施加 于LBLSHFe線。在這些條件下，若擦除狀態(tài)(或?qū)☉B(tài))的存儲(chǔ)器單元連接至所選的位線 BLOeJU NDl節(jié)點(diǎn)的電源電壓可經(jīng)導(dǎo)通單元而放電。
在另一方面，若編程狀態(tài)(或截止態(tài))的存儲(chǔ)器單元連接至所選的位線BLOe，則可 保持NDl節(jié)點(diǎn)的電源電壓。這是因?yàn)镹MOS晶體管TR3 (Vg= 1.2伏，Vs= 1.2伏，Vd = VCC) 被關(guān)斷。在前一情形中可關(guān)斷NMOS晶體管TR6，而在后一種情形中可接通它。隨著控制信 號(hào)LCH的脈動(dòng)，在前一情形中，鎖存器131的ND3節(jié)點(diǎn)通過(guò)NMOS晶體管TR6和TR7而接地。 在后一種情形中，ND3節(jié)點(diǎn)處在初始態(tài)(例如，高)電平。
對(duì)于本發(fā)明的非易失性存儲(chǔ)器器件的示例，在位線設(shè)定周期Tl T3期間，頁(yè)緩沖 器130_0 130_n的鎖存器131中的一組數(shù)據(jù)可通過(guò)列選通電路140傳送至數(shù)據(jù)總線DB。 如圖8所示，這可以通過(guò)順序激活選擇信號(hào)YAO YAn并使選擇信號(hào)設(shè)在高電平來(lái)實(shí)現(xiàn)。數(shù) 據(jù)總線DB可在選擇信號(hào)YAO YAn的激活周期間用電源電壓來(lái)充電，其是通過(guò)每次充電間 隔激活充放電電路160的PMOS晶體管TR13來(lái)生成的。從以上說(shuō)明容易看出，先前存儲(chǔ)于頁(yè)緩沖器130_0 130_n中的數(shù)據(jù)可被傳送至 數(shù)據(jù)總線DB，同時(shí)讀出存儲(chǔ)于單元的數(shù)據(jù)并存儲(chǔ)于鎖存器(tR，Tl T5)。因?yàn)榇鎯?chǔ)于存儲(chǔ) 器單元的頁(yè)(行)中的頁(yè)數(shù)據(jù)可在另一頁(yè)(或行)的位線設(shè)定周期(Tl T3)期間向外輸 出，所以有可能減小持續(xù)的讀取操作所需的時(shí)間。在示例實(shí)施例中，在第一讀取操作期間輸出的頁(yè)數(shù)據(jù)可以是垃圾數(shù)據(jù)，而在第二 讀取操作期間輸出的頁(yè)數(shù)據(jù)可以是在第一讀取操作期間讀出的頁(yè)數(shù)據(jù)。如圖9所示，當(dāng)存 取了 η頁(yè)時(shí)，為了輸出第η所選頁(yè)的數(shù)據(jù)而再一次執(zhí)行讀取操作。在最后的讀取操作期間， 僅為了將頁(yè)緩沖器130_0 130_η中的存儲(chǔ)數(shù)據(jù)傳送至數(shù)據(jù)總線DB而進(jìn)行控制列選通電 路的操作。圖10示出了根據(jù)本發(fā)明的示例實(shí)施例的存儲(chǔ)器系統(tǒng)。如圖10所示，存儲(chǔ)器系統(tǒng) 200可包括主機(jī)210和存儲(chǔ)器器件220。存儲(chǔ)器器件220可在主機(jī)210的控制下執(zhí)行數(shù)據(jù)讀 /寫(xiě)操作，并可包括諸如非易失性存儲(chǔ)器核等非易失性存儲(chǔ)器230、第一緩沖器存儲(chǔ)器240、 第二緩沖器存儲(chǔ)器250和控制器260。非易失性存儲(chǔ)器230可進(jìn)一步包括非易失性存儲(chǔ)器 單元陣列231和頁(yè)緩沖器232，并可受控制器260的控制。非易失性存儲(chǔ)器230可與圖7的 非易失性存儲(chǔ)器器件同樣。主機(jī)210可以是微處理器單元(MPU)、中央處理單元(CPU)、存 儲(chǔ)器控制器或其它處理器或控制器。第一和第二緩沖器存儲(chǔ)器240和250可受控制器260的控制，以各自執(zhí)行讀/寫(xiě) 操作，并可被用來(lái)存儲(chǔ)來(lái)自非易失性存儲(chǔ)器230的數(shù)據(jù)(或?qū)⒋鎯?chǔ)于非易失性存儲(chǔ)器230 的數(shù)據(jù))。非易失性存儲(chǔ)器230可受控制器260的控制而與圖7的非易失性存儲(chǔ)器器件同
樣工作。如圖10所示，讀取操作時(shí)間tR可被定義為將頁(yè)數(shù)據(jù)從存儲(chǔ)器單元陣列231傳送 至頁(yè)緩沖器232所需的時(shí)間，緩沖器傳送時(shí)間tT可被定義為將頁(yè)數(shù)據(jù)從非易失性存儲(chǔ)器 230 (或從頁(yè)緩沖器232)傳送至緩沖器存儲(chǔ)器240、250所需的時(shí)間，而主機(jī)傳送時(shí)間tH可 被定義為將頁(yè)數(shù)據(jù)從緩沖器存儲(chǔ)器240、250傳送至主機(jī)210所需的時(shí)間。根據(jù)本發(fā)明的示例實(shí)施例的高速緩存讀取操作將結(jié)合圖IlA和IlB來(lái)說(shuō)明。如圖 IlA所示，在位線設(shè)定周期Tl T3(tT)期間，頁(yè)數(shù)據(jù)可從非易失性存儲(chǔ)器230傳送至第一 緩沖器存儲(chǔ)器240，而在讀取操作的全部周期Tl T5(tR)期間或在緩沖器傳送時(shí)間(tT) 期間，先前的頁(yè)數(shù)據(jù)可同時(shí)從第二緩沖器存儲(chǔ)器250傳送至主機(jī)210。
如圖IlB所示，在位線設(shè)定周期Tl T3(tT)期間，頁(yè)數(shù)據(jù)可從非易失性存儲(chǔ)器230傳送至第二緩沖器存儲(chǔ)器250，而在讀取操作的全部周期Tl T5(tR)期間，頁(yè)數(shù)據(jù)可 從第一緩沖器存儲(chǔ)器240傳送至主機(jī)210。在持續(xù)的讀取操作的情形中，將頁(yè)數(shù)據(jù)從緩沖器存儲(chǔ)器240，250傳送至主機(jī)210 所需的主機(jī)傳送時(shí)間tH可隱藏在讀取操作時(shí)間tR內(nèi)。或者，讀取操作時(shí)間tR可隱藏在主 機(jī)傳送時(shí)間tH內(nèi)。這意味著存儲(chǔ)器系統(tǒng)性能可得以改進(jìn)。圖12示出了根據(jù)本發(fā)明的另一示例實(shí)施例的存儲(chǔ)器器件的框圖。參照?qǐng)D12，根據(jù) 本發(fā)明的示例實(shí)施例的存儲(chǔ)器器件220可在主機(jī)210的控制下而存儲(chǔ)來(lái)自主機(jī)210的數(shù)據(jù) 或?qū)⒋鎯?chǔ)在內(nèi)的數(shù)據(jù)輸出至主機(jī)210。存儲(chǔ)器器件220可包括控制器260，其可進(jìn)一步包括 與主機(jī)210連接的主機(jī)接口 261。根據(jù)本發(fā)明的示例實(shí)施例，主機(jī)接口 261可由例如SRAM 接口或“NOR”接口等多種途徑來(lái)實(shí)現(xiàn)。在將數(shù)據(jù)從非易失性存儲(chǔ)器230傳送至主機(jī)210的情形中，數(shù)據(jù)可從非易失性存 儲(chǔ)器230讀出，而讀出的數(shù)據(jù)可存儲(chǔ)于第一和第二緩沖器存儲(chǔ)器240和250中任一個(gè)。存 儲(chǔ)器器件220可讀出緩沖器存儲(chǔ)器240、250中的數(shù)據(jù)并可將讀出數(shù)據(jù)傳送至主機(jī)210。當(dāng) 數(shù)據(jù)如上述可從緩沖器存儲(chǔ)器240、250傳送至主機(jī)210時(shí)，可同時(shí)在非易失性存儲(chǔ)器230 中執(zhí)行讀取操作，這將在后面更充分地說(shuō)明。在示例實(shí)施例中，例如緩沖器存儲(chǔ)器240、250可用SRAM或其他RAM來(lái)實(shí)現(xiàn)。在示例實(shí)施例中，控制塊260可進(jìn)一步包括寄存器262、調(diào)度器263、第一存儲(chǔ)器控 制器264、第二存儲(chǔ)器控制器265、和/或糾錯(cuò)和數(shù)據(jù)輸入/輸出部分266。寄存器262可被用來(lái)存儲(chǔ)從主機(jī)210經(jīng)主機(jī)接口 261傳來(lái)的地址和/或命令數(shù) 據(jù)。例如，寄存器數(shù)據(jù)REG_DATA可根據(jù)控制信號(hào)REG_CTRL而存儲(chǔ)于對(duì)應(yīng)于寄存器地址REG_ ADDR的寄存器262的區(qū)中。存儲(chǔ)于寄存器262中的數(shù)據(jù)可包括為了選擇第一和第二緩沖器 存儲(chǔ)器240和250的緩沖器選擇信息，非易失性存儲(chǔ)器230的塊和頁(yè)地址、命令和/或器件 ID信息等等。這些數(shù)值可存儲(chǔ)于寄存器地址REG_ADDR所指向的寄存器區(qū)中。在示例實(shí)施例中，調(diào)度器263可使用熟知的狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。例如，調(diào)度器263可基 于存儲(chǔ)于寄存器262中的第一高速緩存讀取命令、緩沖器選擇命令和/或地址信息來(lái)控制 第一存儲(chǔ)器控制器264、第二存儲(chǔ)器控制器265、和/或糾錯(cuò)(ECC)和數(shù)據(jù)輸入/輸出部分 266，這將在下面說(shuō)明。在示例實(shí)施例中，調(diào)度器263可生成標(biāo)志信號(hào)F_INT，其可作為中斷信號(hào)INT而通 過(guò)主機(jī)接口 261而輸出至主機(jī)210。當(dāng)將命令載入寄存器262時(shí)，中斷信號(hào)INT可激活為 低，而當(dāng)非易失性存儲(chǔ)器230的讀取命令結(jié)束時(shí)可抑制為高。在示例實(shí)施例中，主機(jī)210可確定響應(yīng)于中斷信號(hào)INT的邏輯狀態(tài)而將數(shù)據(jù)存儲(chǔ) 于寄存器262的時(shí)間點(diǎn)。第一存儲(chǔ)器控制器264可同時(shí)控制第一和第二緩沖器存儲(chǔ)器240 和250，從而將數(shù)據(jù)從非易失性存儲(chǔ)器230傳送至緩沖器存儲(chǔ)器以及將數(shù)據(jù)從緩沖器存儲(chǔ) 器240、250傳送至主機(jī)210。在示例實(shí)施例中，第二存儲(chǔ)器控制器265可響應(yīng)于各標(biāo)志信號(hào)F_INT而控制非易 失性存儲(chǔ)器230。在示例實(shí)施例中，糾錯(cuò)和數(shù)據(jù)輸入/輸出部分266可在調(diào)度器263的控制 下而糾正在第一存儲(chǔ)器控制器264和非易失性存儲(chǔ)器230間傳送的數(shù)據(jù)中的錯(cuò)誤。在示例 實(shí)施例中，糾錯(cuò)和數(shù)據(jù)輸入/輸出部分266還可通過(guò)對(duì)應(yīng)的總線ADDR和DATA分別將數(shù)據(jù)和地址信息輸出至非易失性存儲(chǔ)器230。在示例實(shí)施例中，傳送至非易失性存儲(chǔ)器230的地址(包括塊和頁(yè)地址信息)可存儲(chǔ)于寄存器262。在示例實(shí)施例中，諸如存儲(chǔ)器器件220的存儲(chǔ)器器件的全部組件可形成于襯底 上，以便構(gòu)成單塊芯片。即，在示例實(shí)施例中，本發(fā)明的存儲(chǔ)器器件可以是單塊芯片，通常也 稱(chēng)作“一 NAND閃存器件”。在一 NAND閃存器件中，諸如寄存器262的寄存器可被設(shè)定，并基 于寄存器中的該設(shè)定值而自動(dòng)執(zhí)行讀/寫(xiě)操作。一 NAND閃存器件不必使用可在現(xiàn)有的閃 存器件中利用的命令/地址/數(shù)據(jù)復(fù)用的I/O結(jié)構(gòu)。為此，地址傳送路徑和數(shù)據(jù)傳送路徑 可被分隔在主機(jī)接口 261的外部和/或內(nèi)部。在示例實(shí)施例中，諸如非易失性存儲(chǔ)器230的存儲(chǔ)器單元陣列的非易失性存儲(chǔ)器 的存儲(chǔ)器單元陣列可被劃分成多個(gè)存儲(chǔ)器塊。各存儲(chǔ)器塊可進(jìn)一步包括存儲(chǔ)主數(shù)據(jù)的主域 和存儲(chǔ)余數(shù)據(jù)(例如，糾錯(cuò)的奇偶校驗(yàn)信息)的余域。存儲(chǔ)器單元陣列的存儲(chǔ)器塊可由對(duì)應(yīng)的塊地址分別選擇，如圖13A所示。進(jìn)而，緩 沖器存儲(chǔ)器240、250可被劃分成存儲(chǔ)非易失性存儲(chǔ)器230的主數(shù)據(jù)的主域，和存儲(chǔ)非易失 性存儲(chǔ)器230的余數(shù)據(jù)的余域。如圖13B所示，各域可包括多個(gè)由對(duì)應(yīng)的地址選擇的扇區(qū)。例如，參照?qǐng)D14A，F(xiàn)000h的地址區(qū)可被指定為存儲(chǔ)器件ID信息(存儲(chǔ)器器件的制 造商、塊尺寸、頁(yè)尺寸等)的寄存器區(qū)，并可以是只讀區(qū)。在該寄存器區(qū)FOOOh的諸如器件 ID信息等數(shù)據(jù)可由主機(jī)210存取。地址區(qū)FOOlh可被指定為存儲(chǔ)閃存塊地址的寄存器區(qū)， 而地址區(qū)F002h可被指定為存儲(chǔ)閃存頁(yè)尺寸的寄存器區(qū)。地址區(qū)F003h可被指定為存儲(chǔ)選 擇緩沖器存儲(chǔ)器用的緩沖器選擇信息的寄存器區(qū)，而地址區(qū)F004h可被指定為存儲(chǔ)命令的 寄存器區(qū)。在示例實(shí)施例中，若數(shù)據(jù)“OOOOh”存儲(chǔ)于FOOlh寄存器區(qū)，則可選擇非易失性存儲(chǔ) 器核230中存儲(chǔ)器單元陣列的第0存儲(chǔ)器塊。若數(shù)據(jù)“OOOlh”存儲(chǔ)于FOOlh寄存器區(qū)，則 選擇非易失性存儲(chǔ)器核230中存儲(chǔ)器單元陣列的第1存儲(chǔ)器塊。若數(shù)據(jù)“0000h”存儲(chǔ)于 F002h寄存器區(qū)，則可選擇所選的存儲(chǔ)器塊的第0頁(yè)。若數(shù)據(jù)“0002h”存儲(chǔ)于F002h寄存 器區(qū)，則可選擇所選的存儲(chǔ)器塊的第2頁(yè)。若數(shù)據(jù)“0000h”存儲(chǔ)于F003h寄存器區(qū)，則可選 擇第一頁(yè)緩沖器240。若數(shù)據(jù)“OOOlh”存儲(chǔ)于F003h的寄存器區(qū)，則可選擇第二頁(yè)緩沖器 250。在示例實(shí)施例中，參照?qǐng)D14B，當(dāng)數(shù)據(jù)“OOOOh”存儲(chǔ)于F004h的寄存器區(qū)時(shí)，可進(jìn) 行非易失性存儲(chǔ)器230的讀取操作。在示例實(shí)施例中，當(dāng)數(shù)據(jù)“OOOlh”或“0002h”存儲(chǔ)于 F004h的寄存器區(qū)時(shí)，可進(jìn)行非易失性存儲(chǔ)器230的高速緩存讀取操作。如后述，若接收到 “OOOlh”的高速緩存讀取命令，則可與將單元數(shù)據(jù)設(shè)定在位線上的操作共同進(jìn)行將數(shù)據(jù)從 頁(yè)緩沖器傳送至緩沖器存儲(chǔ)器的操作。另一方面，若接收到“0002h”的高速緩存讀取命令， 則可僅進(jìn)行將數(shù)據(jù)從頁(yè)緩沖器傳送至緩沖器存儲(chǔ)器的操作，而不進(jìn)行將單元數(shù)據(jù)設(shè)定在位 線上的操作。在示例實(shí)施例中，“OOOlh”的高速緩存讀取命令可被稱(chēng)作第一高速緩存讀取命令， 而“0002h”的高速緩存讀取命令可被稱(chēng)作第二高速緩存讀取命令。在示例實(shí)施例中，當(dāng)數(shù)據(jù)“0003h”存儲(chǔ)于F004h的寄存器區(qū)時(shí)，可進(jìn)行非易失性存 儲(chǔ)器230的寫(xiě)操作，而當(dāng)數(shù)據(jù)“0004h”存儲(chǔ)于F004h的寄存器區(qū)時(shí)，可進(jìn)行非易失性存儲(chǔ)器 230的擦除操作。當(dāng)數(shù)據(jù)“0005h”存儲(chǔ)于F004h的寄存器區(qū)時(shí)，可進(jìn)行非易失性存儲(chǔ)器230的復(fù)位操作。圖14A和14B示出了上述命令條件。圖15示出了為了說(shuō)明根據(jù)本發(fā)明的示例實(shí)施例的高速緩存讀取操作的示例流程圖。如圖示，數(shù)據(jù)可在數(shù)據(jù)讀取時(shí)間tR期間從存儲(chǔ)器單元陣列傳送至頁(yè)緩沖器，這可包括 初始化位線(S100)；以預(yù)充電電壓給位線充電(S120)；使存儲(chǔ)器單元中的數(shù)據(jù)值反映在位 線上(S140)；初始化頁(yè)緩沖器中的鎖存器(S160)；并將位線上的數(shù)據(jù)值存儲(chǔ)在鎖存器中 (S180)。S100，S120和S140可組成位線設(shè)定周期，其中存儲(chǔ)器單元中的數(shù)據(jù)被反映在位線 上。數(shù)據(jù)可在緩沖器傳送時(shí)間tT期間從頁(yè)緩沖器傳送至緩沖器存儲(chǔ)器(S200)，這可 在數(shù)據(jù)讀取操作的SlOO S140期間進(jìn)行。在進(jìn)行數(shù)據(jù)讀取操作的同時(shí)，數(shù)據(jù)可在主機(jī)傳 送時(shí)間tH期間從緩沖器存儲(chǔ)器傳送至主機(jī)(S300)。在示例實(shí)施例中，數(shù)據(jù)讀取時(shí)間tR可 以是tR，tT和tH中最長(zhǎng)的。為此，時(shí)間tT和/或tH可隱藏在數(shù)據(jù)讀取時(shí)間tR內(nèi)。圖16示出了為了說(shuō)明根據(jù)本發(fā)明的示例實(shí)施例的高速緩存讀取操作的示例時(shí)序 圖。如圖16所示，在nCE(/芯片使能)信號(hào)從高電平過(guò)渡到低電平后，主機(jī)210可將應(yīng)存 儲(chǔ)于寄存器262的數(shù)據(jù)與地址共同輸出至存儲(chǔ)器器件220。存儲(chǔ)器器件220的寄存器262 可響應(yīng)于控制信號(hào)nAVD (/地址有效檢測(cè))由低到高的轉(zhuǎn)變而接收到地址REG_ADDR，而數(shù)據(jù) REG_DATA可與控制信號(hào)nWE由低到高的轉(zhuǎn)變同步存儲(chǔ)于接收地址的寄存器區(qū)。例如，如圖16所示，在寄存器區(qū)FOOlh中可存儲(chǔ)數(shù)據(jù)“OOOOh”而在寄存器區(qū)F002h 中可存儲(chǔ)數(shù)據(jù)“OOOOh”。數(shù)據(jù)“OOOlh”可存儲(chǔ)于寄存器區(qū)F003h，而數(shù)據(jù)“OOOlh”可存儲(chǔ)于 寄存器區(qū)F004h。這些條件可被求得以指示接收到第一高速緩存讀取命令，選擇第0存儲(chǔ)器 塊的第0頁(yè)，以及將所選頁(yè)的數(shù)據(jù)存儲(chǔ)于第二緩沖器存儲(chǔ)器250。在以地址和命令數(shù)據(jù)設(shè)定 寄存器262后，調(diào)度器263可將中斷信號(hào)INT激活為低?？捎尚薪獯a器120選擇存儲(chǔ)器塊中的存儲(chǔ)器塊(例如第0存儲(chǔ)器塊)，并可由行解 碼器120選擇所選的存儲(chǔ)器塊中的頁(yè)的第0頁(yè)。假設(shè)選擇了位線對(duì)BLie和BLio (i =0 η)中的偶數(shù)位線BLie，則在全部位線BLie和BLio都在位線復(fù)位周期Tl中復(fù)位至接地電 壓(圖15中的S100)后，可在位線預(yù)充電周期T2中以給出的預(yù)充電電壓來(lái)給所選的位線 BLie預(yù)充電(圖15中的S120)。在所選頁(yè)的存儲(chǔ)器單元中的單元數(shù)據(jù)可在位線發(fā)展周期T3中反映在所選的位線 BLie上(圖15中的S140)。在位線設(shè)定周期Tl T3后，頁(yè)緩沖器130_0 130_n的鎖存 器131可通過(guò)將鎖存器131經(jīng)列選通電路140電氣連接至數(shù)據(jù)總線DB而在鎖存復(fù)位周期 T4中復(fù)位(圖15中的S160)。所選的位線上的數(shù)據(jù)值可在讀出周期T5中傳送至對(duì)應(yīng)的鎖 存器131 (圖15中的S180)。在位線設(shè)定周期Tl T3期間，存儲(chǔ)于鎖存器131的數(shù)據(jù)值可通過(guò)列選通電路140 傳送至數(shù)據(jù)總線DB，而數(shù)據(jù)總線DB上的數(shù)據(jù)值可通過(guò)糾錯(cuò)和數(shù)據(jù)輸入/輸出部分266傳送 至第一存儲(chǔ)器控制器264。傳送的數(shù)據(jù)值可基于第一存儲(chǔ)器控制器264的控制而存儲(chǔ)于第二緩沖器存儲(chǔ)器 250 (圖15中的S200)。第一存儲(chǔ)器控制器264可響應(yīng)于來(lái)自調(diào)度器263的命令標(biāo)志信號(hào) CMD_FLAG和緩沖器選擇信號(hào)BUF_SEL而工作。命令標(biāo)志信號(hào)CMD_FLAG可指示寫(xiě)命令而緩 沖器選擇信號(hào)BUF_SEL可設(shè)為根據(jù)寄存器262中的數(shù)據(jù)而選擇第一緩沖器存儲(chǔ)器240。一旦接收到第一高速緩存讀取命令，則在調(diào)度器263的控制下自動(dòng)執(zhí)行高速緩存讀取操作。如上述，位線設(shè)定周期Tl T3期間鎖存器131中的數(shù)據(jù)值可在緩沖器傳送時(shí) 間tTO期間傳送至所選的緩沖器存儲(chǔ)器。若根據(jù)第一高速緩存讀取命令的輸入的讀取操作 終止或經(jīng)過(guò)了數(shù)據(jù)讀取時(shí)間tRl，則調(diào)度器263可將中斷信號(hào)INT抑制為高。主機(jī)210可響 應(yīng)于中斷信號(hào)INT由低到高的過(guò)渡并可輸出下次高速緩存讀取操作所需的地址和/或命令 數(shù)據(jù)。根據(jù)下次高速緩存讀取命令的存儲(chǔ)器器件的操作可與上述同樣，因而省略了其說(shuō)明。如圖16所示，在接收到第一高速緩存命令CACHE_CMD1后，在數(shù)據(jù)讀取時(shí)間tRl期間，頁(yè)數(shù)據(jù)(包括主數(shù)據(jù)和余數(shù)據(jù))可從非易失性存儲(chǔ)器230傳送至第二緩沖器存儲(chǔ)器 250 (例如SRAM) (tTO)。由于第一傳送的頁(yè)數(shù)據(jù)可以是無(wú)效數(shù)據(jù)，故主機(jī)210不必存取第二 緩沖器存儲(chǔ)器250。若再度接收到第一高速緩存讀取命令，則在數(shù)據(jù)讀取時(shí)間tR2(特別地， 位線設(shè)定周期Tl T3)期間，第一讀出的有效頁(yè)數(shù)據(jù)(圖16中，在tRl期間讀出的數(shù)據(jù)) 可傳送至第一緩沖器存儲(chǔ)器240 (tTl)。當(dāng)在數(shù)據(jù)讀取時(shí)間tR后再度接收到第一高速緩存讀取命令CACHE_CMD1時(shí)，第一 緩沖器存儲(chǔ)器240中的數(shù)據(jù)可根據(jù)主機(jī)的需要而傳送至主機(jī)210(tHl)。與此同時(shí)，在數(shù)據(jù) 讀取時(shí)間tR3(特別地，位線設(shè)定周期Tl T3)期間，第二讀出的有效頁(yè)數(shù)據(jù)(圖16中，在 tR2期間讀出的數(shù)據(jù))可傳送至第二緩沖器存儲(chǔ)器250 (tT2)。當(dāng)在數(shù)據(jù)讀取時(shí)間tR后，再度接收到第一高速緩存讀取命令CACHE_CMD1時(shí)，第 二緩沖器存儲(chǔ)器250中的數(shù)據(jù)可根據(jù)主機(jī)的需要通過(guò)第一存儲(chǔ)器控制器264傳送至主機(jī) 210(tH2)。與此同時(shí)，在數(shù)據(jù)讀取時(shí)間tR4(特別地，位線設(shè)定周期Tl T3)期間，第三讀出 的有效頁(yè)數(shù)據(jù)(圖16中，在tR3期間讀出的數(shù)據(jù))可傳送至第一緩沖器存儲(chǔ)器240 (tT3)。若在數(shù)據(jù)讀取時(shí)間tR后接收到第二高速緩存讀取命令CACHE_CMD2，則可不執(zhí)行 實(shí)際的數(shù)據(jù)讀出操作，同時(shí)可在緩沖器傳送時(shí)間tT4期間將第四讀出的有效頁(yè)數(shù)據(jù)(圖16 中在tR4期間讀出的數(shù)據(jù))傳送至第二緩沖器存儲(chǔ)器250。與此同時(shí)，第一緩沖器存儲(chǔ)器 240中的數(shù)據(jù)可根據(jù)主機(jī)的需要通過(guò)第一存儲(chǔ)器控制器264傳送至主機(jī)210 (tH3)。若最后 讀出的頁(yè)數(shù)據(jù)(圖16中，在tR4期間讀出的頁(yè)數(shù)據(jù))被傳送至第二緩沖器存儲(chǔ)器250，則調(diào) 度器263可將中斷信號(hào)INT抑制為高。主機(jī)210可在緩沖器傳送時(shí)間tT4后取出存儲(chǔ)于第 二緩沖器存儲(chǔ)器250的頁(yè)數(shù)據(jù)(tH4)。如圖17所示，中斷信號(hào)INT可在接收到第一高速緩存讀取命令并又過(guò)了數(shù)據(jù)讀取 時(shí)間tR后被抑制。主機(jī)210可響應(yīng)于激活的中斷信號(hào)INT而將第一 /第二高速緩存讀取 命令存儲(chǔ)于寄存器262中。在根據(jù)本發(fā)明的示例實(shí)施例使用高速緩存讀取操作和雙緩沖器方式的存儲(chǔ)器系 統(tǒng)中，可花費(fèi)(n*tR+2tH)的時(shí)間來(lái)傳送η頁(yè)數(shù)據(jù)，其中η是彡2的整數(shù)。在不使用高速緩存 讀取操作和雙緩沖方式的存儲(chǔ)器系統(tǒng)中，則花費(fèi)n*(tR+tT+tH)的時(shí)間來(lái)傳送η頁(yè)數(shù)據(jù)。因 而，通過(guò)使用本發(fā)明的示例實(shí)施例有可能減小整個(gè)讀取時(shí)間，從而可改進(jìn)存儲(chǔ)器系統(tǒng)性能。在另一示例實(shí)施例中，還有可能僅使用第一高速緩存讀取命令CACHE_CMD1，而代 替使用第一和第二高速緩存讀取命令CACHE_CMD1和CACHE_CMD2來(lái)執(zhí)行高速緩存讀取操 作。例如，圖18的時(shí)序圖除了第五輸入命令也是第一高速緩存讀取命令CACHE_CMD1以外， 與圖17是同樣的。由于最后的命令是第一高速緩存讀取命令CACHE_CMD1，故在tR5期間可 執(zhí)行實(shí)際的數(shù)據(jù)讀出操作。在tR5期間讀出的有效頁(yè)數(shù)據(jù)可傳送至第二緩沖器存儲(chǔ)器250。 與此同時(shí)，第一緩沖器存儲(chǔ)器240中的數(shù)據(jù)可根據(jù)主機(jī)的需要通過(guò)第一存儲(chǔ)器控制器264傳送至主機(jī)210 (tH)。在接收到第一高速緩存讀取命令CACHE_CMD1并又過(guò)了數(shù)據(jù)讀取時(shí)間 tR5后，調(diào)度器263可將中斷信號(hào)INT抑制為高。此后，主機(jī)210可取出存儲(chǔ)于第二緩沖器 存儲(chǔ)器250中的頁(yè)數(shù)據(jù)(tH4)。在圖18的時(shí)序圖中，可花費(fèi)((n+l)*tR+tH)的時(shí)間來(lái)傳送η頁(yè)數(shù)據(jù)。因而，通過(guò) 使用本發(fā)明的另一示例實(shí)施例有可能減小整個(gè)讀取時(shí)間，從而可改進(jìn)存儲(chǔ)器系統(tǒng)性能。本發(fā)明的示例實(shí)施例可以是半導(dǎo)體器件。本發(fā)明的示例實(shí)施例可以是非易失性存 儲(chǔ)器。本發(fā)明的示例實(shí)施例可以是閃存。本發(fā)明的示例實(shí)施例可以是NAND或NOR閃存。本 發(fā)明的示例實(shí)施例可以是一 NAND閃存。本發(fā)明的示例實(shí)施例適用于單級(jí)單元(SLC)和/ 或多級(jí)單元(MLC)。本發(fā)明的示例實(shí)施例適用于海量存儲(chǔ)器應(yīng)用和/或代碼存儲(chǔ)器應(yīng)用。本發(fā)明的示例實(shí)施例是指用于重疊tR，tT和tH中的至少兩個(gè)以減小總傳送時(shí)間 的方法和器件。本發(fā)明的示例實(shí)施例是指高速緩存讀取，但正如普通熟練的從業(yè)者所知，其他操 作也可被高速緩存。本發(fā)明的示例實(shí)施例利用一個(gè)頁(yè)緩沖器，但正如普通熟練的從業(yè)者所知，可利用 其他數(shù)量的頁(yè)緩沖器。本發(fā)明的示例實(shí)施例利用兩個(gè)緩沖器，但正如普通熟練的從業(yè)者所知，可利用其 他數(shù)量的緩沖器。本發(fā)明的示例實(shí)施例利用一個(gè)或兩個(gè)高速緩存讀取命令，但正如普通熟練的從業(yè) 者所知，可利用其他數(shù)量的高速緩存讀取命令。盡管本發(fā)明的示例實(shí)施例是針對(duì)電壓示例和期間示例而說(shuō)明的，但普通熟練的從 業(yè)者應(yīng)明白這些電壓的各個(gè)在不脫離本發(fā)明范圍和精神的條件下都是可變的(包括結(jié)合 相關(guān)技術(shù)而提到的值)。盡管本發(fā)明的示例實(shí)施例是針對(duì)某一電壓而說(shuō)明的，但正如普通熟練的從業(yè)者所 知，這些電壓的各個(gè)也可變或固定在某值。盡管本發(fā)明的示例實(shí)施例是作為使用邏輯態(tài)“低”和“高”而說(shuō)明的，但普通熟練 的從業(yè)者應(yīng)明白這些邏輯態(tài)在不脫離本發(fā)明范圍和精神的條件下是可互換的。盡管本發(fā)明的示例實(shí)施例是作為包括NMOS和PMOS晶體管而說(shuō)明的，但普通熟練 的從業(yè)者應(yīng)明白在不脫離本發(fā)明范圍和精神的條件下也可使用其他電路實(shí)現(xiàn)。對(duì)于熟練的從業(yè)者來(lái)說(shuō)明很明顯在不脫離本發(fā)明范圍的條件下，可以在上述示 例實(shí)施例中做出其他變形和修改，而且上述說(shuō)明所涵的全部實(shí)質(zhì)意在被解釋成說(shuō)明意味的 而不是限制意味的。
權(quán)利要求
一種半導(dǎo)體器件中的讀取方法，包括以第一存儲(chǔ)器單元中的數(shù)據(jù)來(lái)設(shè)定位線；和將所述位線上的所述數(shù)據(jù)存儲(chǔ)于寄存器中，其中所述寄存器中的數(shù)據(jù)在以第二存儲(chǔ)器單元中的數(shù)據(jù)來(lái)設(shè)定所述位線的同時(shí)，被傳送至數(shù)據(jù)總線。
2.根據(jù)權(quán)利要求1所述的讀取方法，進(jìn)一步包括在設(shè)定后和在存儲(chǔ)前對(duì)所述寄存器進(jìn) 行初始化。
3.根據(jù)權(quán)利要求2所述的讀取方法，其中所述寄存器是通過(guò)將所述寄存器經(jīng)開(kāi)關(guān)電路 電氣連接至所述數(shù)據(jù)總線而初始化的。
4.根據(jù)權(quán)利要求1所述的讀取方法，其中所述設(shè)定包括初始化所述位線；以預(yù)充電電壓對(duì)所述位線預(yù)充電；和在所述位線上發(fā)展所述第一和第二存儲(chǔ)器單元至少之一中的數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的讀取方法，其中初始化所述位線是保持著所述寄存器的狀態(tài) 而執(zhí)行的。
6.根據(jù)權(quán)利要求1所述的讀取方法，其中所述第一和第二存儲(chǔ)器單元包括閃存單元。
7.根據(jù)權(quán)利要求1所述的讀取方法，其中所述寄存器包括至少一個(gè)鎖存器，其配置為 與所述位線連接并存儲(chǔ)所述位線上的數(shù)據(jù)。
8.一種半導(dǎo)體器件中的讀取方法，包括初始化第一存儲(chǔ)器單元的位線；以預(yù)充電電壓來(lái)給所述位線預(yù)充電；發(fā)展所述位線上的存儲(chǔ)器單元中的數(shù)據(jù)；初始化對(duì)應(yīng)于所述位線的寄存器；和將所述位線上的數(shù)據(jù)存儲(chǔ)于所述寄存器中，其中在執(zhí)行所述初始化，預(yù)充電，制作和初 始化以便以第二存儲(chǔ)器單元中的數(shù)據(jù)來(lái)設(shè)定所述位線的同時(shí)，將所述寄存器中的所述數(shù)據(jù) 向外輸出。
9.根據(jù)權(quán)利要求8所述的讀取方法，其中所述寄存器是通過(guò)將所述寄存器經(jīng)開(kāi)關(guān)電路 電氣連接至數(shù)據(jù)線而初始化的。
10.根據(jù)權(quán)利要求8所述的讀取方法，其中初始化所述位線是保持著所述寄存器的狀 態(tài)而做出的。
11.根據(jù)權(quán)利要求8所述的讀取方法，其中所述寄存器包括至少一個(gè)鎖存器，其配置為 與所述位線連接并存儲(chǔ)所述位線上的數(shù)據(jù)。
全文摘要
提供一種半導(dǎo)體器件中的讀取方法。該方法包括以第一存儲(chǔ)器單元中的數(shù)據(jù)來(lái)設(shè)定位線；和將所述位線上的所述數(shù)據(jù)存儲(chǔ)于寄存器中，其中所述寄存器中的數(shù)據(jù)在以第二存儲(chǔ)器單元中的數(shù)據(jù)來(lái)設(shè)定所述位線的同時(shí)，被傳送至數(shù)據(jù)總線。
文檔編號(hào)G11C11/419GK101819813SQ20101016737
公開(kāi)日2010年9月1日 申請(qǐng)日期2005年3月29日 優(yōu)先權(quán)日2004年3月30日
發(fā)明者李真燁, 黃相元 申請(qǐng)人:三星電子株式會(huì)社