專利名稱：共享字線的分柵式閃存的擦除方法
技術領域：
本發(fā)明涉及半導體領域的數(shù)據(jù)存儲器，尤其涉及一種共享字線的分柵式閃存的擦 除方法。
背景技術：
閃存以其便捷，存儲密度高，可靠性好等優(yōu)點成為非揮發(fā)性存儲器中研究的熱點。 從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發(fā)展和各類電子產品對存儲的需 求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃存為一種非易變 性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達 到存儲數(shù)據(jù)的目的，使存儲在存儲器中的數(shù)據(jù)不會因電源中斷而消失，而閃存為電可擦除且 可編程的只讀存儲器的一種特殊結構。如今閃存已經占據(jù)了非揮發(fā)性半導體存儲器的大部 分市場份額，成為發(fā)展最快的非揮發(fā)性半導體存儲器?，F(xiàn)有的閃存在邁向更高存儲密度的時 候，由于受到編程電壓的限制，通過縮小器件尺寸來提高存儲密度將會面臨很大的挑戰(zhàn)，因而 研制高存儲密度的閃存是閃存技術發(fā)展的重要推動力。傳統(tǒng)的閃存在邁向更高存儲密度的時 候，由于受到結構的限制，實現(xiàn)器件的編程電壓進一步減小將會面臨著很大的挑戰(zhàn)。一般而言，閃存為分柵結構或堆疊柵結構或兩種結構的組合。分柵式閃存由于其 特殊的結構，相比堆疊柵閃存在編程和擦除的時候都體現(xiàn)出其獨特的性能優(yōu)勢，然而，目前 的現(xiàn)有技術中，分柵式閃存相對于堆疊柵閃存多了一個字線從而使得芯片的面積增加，請 參考圖1，圖1是現(xiàn)有技術共享字線的分柵式閃存的結構示意圖，從圖上可以看出，該閃存 包括半導體襯底100，其上具有間隔設置的源極區(qū)域200和漏極區(qū)域300 ；字線400，設置 于所述源極區(qū)域200和漏極區(qū)域300之間；第一存儲位單元500，位于所述字線400與所述 源極區(qū)域200之間；第二存儲位單元600，位于所述字線400與所述漏極區(qū)域300之間，其中 所述兩個存儲位單元500、600與所述字線400之間由隧穿氧化層700隔開，所述兩個存儲 位單元500、600分別具有第一控制柵510、第一浮柵520和第二控制柵610、第二浮柵620， 所述兩個控制柵510、610具有間隔地分別設置于所述兩個浮柵520、620上。所述兩個控制 柵510、610為多晶硅控制柵，所述兩個浮柵520、620為多晶硅浮柵，所述字線400為多晶硅 選擇柵，所述隧穿氧化層700為氧化硅層。為了擦除第一存儲位單元500和第二存儲位單元 600，現(xiàn)有技術采用的方法為在源極區(qū)域200、漏極區(qū)域300、第一控制柵510和第二控制柵 610上不施加電壓，即電壓為0，而在字線400上施加10V至12V的電壓，在字線400和第一 控制柵510、第二控制柵610之間電壓差的驅使下，電子分別從位于第一控制柵510之下的 第一浮柵520、位于第二控制柵610之下的第二浮柵620流向字線400，從而完成擦除的操 作。為了達到擦除的效果，該擦除方法需在字線400上施加10V以上的電壓，在字線400上 施加較高的電壓，會影響存儲器中隧穿氧化層的電場強度增大，從而降低存儲器的耐用度。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種擦除方法，解決共享字線的分柵式閃存在擦
3除過程中因字線施加電壓過大而引起隧穿氧化層的電場強度增大的問題。為了實現(xiàn)上述目的，本發(fā)明提出一種共享字線的分柵式閃存的擦除方法，所述閃 存包括半導體襯底，其上具有間隔設置的源極區(qū)域和漏極區(qū)域；字線，設置于所述源極區(qū) 域和漏極區(qū)域之間；第一存儲位單元，位于所述字線與所述源極區(qū)域之間；第二存儲位單 元，位于所述字線與所述漏極區(qū)域之間，其中所述兩個存儲位單元與所述字線之間由隧穿 氧化層隔開，所述兩個存儲位單元分別具有第一控制柵、第一浮柵和第二控制柵、第二浮 柵，所述兩個控制柵具有間隔地分別設置于所述兩個浮柵上；所述擦除方法包括分別對 所述字線、所述第一控制柵和所述第二控制柵施加電壓，實現(xiàn)對所述第一存儲位單元和所 述第二存儲單元的擦除，其中所述字線施加電壓范圍為7V至8V，所述第一控制柵上施加電 壓范圍為-8V至-6V，所述第二控制柵上施加電壓范圍為-6V至-8V?？蛇x的，在所述字線、所述第一控制柵和所述第二控制柵上施加電壓分別為 7V、-8V 禾口 -8V。可選的，在所述字線、所述第一控制柵和所述第二控制柵上施加電壓分別為 8V、-7V 和-7V。可選的，在所述字線、所述第一控制柵和所述第二控制柵上施加電壓分別為 7V、-7V 和-7V。可選的，在所述字線、所述第一控制柵和所述第二控制柵上施加電壓分別為 8V、-6V 禾口 -6V。可選的，所述第一控制柵和所述第二控制柵為多晶硅控制柵?？蛇x的，所述第一浮柵和所述第二浮柵為多晶硅浮柵?？蛇x的，所述字線為多晶硅選擇柵。可選的，所述隧穿氧化層為氧化硅層。本發(fā)明共享字線的分柵式閃存的擦除方法的有益效果主要表現(xiàn)在本發(fā)明提供 的共享字線的分柵式閃存的擦除方法通過在第一控制柵和第二控制柵上施加負電壓，在保 證擦除所需電壓差不低于現(xiàn)有技術中電壓差的基礎上，大大降低了施加于位線上所需的電 壓，從而避免了因位線上施加電壓過大而引起隧穿氧化層的電場強度增大的問題，提高了 閃存的耐用度。


圖1是現(xiàn)有技術共享字線的分柵式閃存的結構示意圖。圖2是本發(fā)明共享字線的分柵式閃存的擦除方法和現(xiàn)有技術電流平穩(wěn)度的效果 對比圖。圖3是本發(fā)明共享字線的分柵式閃存的擦除方法擦除前后電流對比圖。圖4是現(xiàn)有技術中閃存擦除前后電流對比圖。
具體實施例方式下面結合附圖，對本發(fā)明做進一步的闡述。本發(fā)明提出一種共享字線的分柵式閃存的擦除方法，所述閃存包括半導體襯底， 其上具有間隔設置的源極區(qū)域和漏極區(qū)域；字線，設置于所述源極區(qū)域和漏極區(qū)域之間；
4第一存儲位單元，位于所述字線與所述源極區(qū)域之間；第二存儲位單元，位于所述字線與所 述漏極區(qū)域之間，其中所述兩個存儲位單元與所述字線之間由隧穿氧化層隔開，所述兩個 存儲位單元分別具有第一控制柵、第一浮柵和第二控制柵、第二浮柵，所述兩個控制柵具有 間隔地分別設置于所述兩個浮柵上，所述第一控制柵和所述第二控制柵為多晶硅控制柵， 所述第一浮柵和所述第二浮柵為多晶硅浮柵，所述字線為多晶硅選擇柵，所述隧穿氧化層 為氧化硅層。上述共享字線的分柵式閃存的結構和現(xiàn)有技術的結構一樣，可以參考背景技 術中對圖1的詳細說明，下面，著重介紹本發(fā)明共享字線的分柵式閃存的擦除方法。在背景技術中提到，現(xiàn)有的擦除方法是在源漏極以及兩個控制柵上不施加電壓， 只在字線上施加擦除電壓，為了達到擦除的效果，在字線和控制柵之間的電壓差一般不能 低于10V，因此，字線上的電壓值也應在10V以上，字線上較高的電壓會形成較強的電場，導 致擦除后，閃存內電流的平穩(wěn)度降低，從而影響閃存的耐用度。針對上述問題，本發(fā)明提出了一種共享字線的分柵式閃存的擦除方法，即分別對 所述字線、所述第一控制柵和所述第二控制柵施加電壓，實現(xiàn)對所述第一存儲位單元和所 述第二存儲單元的擦除，其中所述字線施加電壓范圍為7V至8V，所述第一控制柵上施加電 壓范圍為-8V至-6V，所述第二控制柵上施加電壓范圍為-6V至-8V。本發(fā)明共享字線的分柵式閃存的擦除方法和現(xiàn)有技術的區(qū)別在于，本發(fā)明對第一 控制柵和第二控制柵上施加負電壓，在不影響擦除效果的前提下，可以降低字線上的電壓。下面，請參考幾個實施例。實施例一在字線上施加7V的電壓，在第一控制柵和第二控制柵上均施加-8V的 電壓，之間的電壓差均達到15V，滿足擦除的要求，同時也降低了字線上所施加的電壓。實施例二 在字線上施加8V的電壓，在第一控制柵和第二控制柵上均施加-7V的 電壓，之間的電壓差均達到15V，滿足擦除的要求，同時也降低了字線上所施加的電壓。實施例三在字線上施加7V的電壓，在第一控制柵和第二控制柵上均施加-7V的 電壓，之間的電壓差均達到14V，滿足擦除的要求，同時也降低了字線上所施加的電壓。實施例四在字線上施加8V的電壓，在第一控制柵和第二控制柵上均施加-6V的 電壓，之間的電壓差均達到14V，滿足擦除的要求，同時也降低了字線上所施加的電壓。上述實施例中在字線和兩個控制柵之間的電壓差均超過了 10V，擦除效果優(yōu)于現(xiàn) 有技術，而且，字線上所施加的電壓也大大的減小。下面，請參考圖2，圖2是本發(fā)明共享字線的分柵式閃存的擦除方法和現(xiàn)有技術電 流平穩(wěn)度的效果對比圖。圖中橫坐標為隨機采的點的標號，共六個點，縱坐標為閃存內的 電流值，單位為微安，曲線A為在字線上施加8V電壓，在第一控制柵和第二控制柵上均施 加-7V的電壓的條件下測得的電流值，曲線B為僅在字線上施加12V的電壓的條件下測得 的電流值，擦除過后，曲線A中顯示的電流值大于曲線B中所顯示的電流值。圖3是本發(fā) 明共享字線的分柵式閃存的擦除方法擦除前后電流對比圖，在字線上施加8V電壓，在第一 控制柵和第二控制柵上均施加-7V的電壓的條件下測得，圖中測了三點，分別為如圖所示 C、D、E，縱坐標所示的百分比為擦除過后的電流和初始狀態(tài)的電流之百分比，橫坐標為編程 /擦除的次數(shù)，從圖3可以看出，該三點所測得的百分比均在100%附近波動，波動范圍為 96%至102%之間，圖4是現(xiàn)有技術中閃存擦除前后電流對比圖，為僅在字線上施加10. 5V 的擦除電壓的條件下測得，圖中測了一點，從圖上可以看出，隨著時間的增加，擦除過后的
5電流和初始狀態(tài)的電流之百分比漸漸降低，直至90%附近，降幅較大，尤其在編程/擦除 50000次之后，電流變化比較明顯。 雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技 術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因 此，本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
一種共享字線的分柵式閃存的擦除方法，所述閃存包括半導體襯底，其上具有間隔設置的源極區(qū)域和漏極區(qū)域；字線，設置于所述源極區(qū)域和漏極區(qū)域之間；第一存儲位單元，位于所述字線與所述源極區(qū)域之間；第二存儲位單元，位于所述字線與所述漏極區(qū)域之間，其中所述兩個存儲位單元與所述字線之間由隧穿氧化層隔開，所述兩個存儲位單元分別具有第一控制柵、第一浮柵和第二控制柵、第二浮柵，所述兩個控制柵具有間隔地分別設置于所述兩個浮柵上；其特征在于所述擦除方法包括分別對所述字線、所述第一控制柵和所述第二控制柵施加電壓，實現(xiàn)對所述第一存儲位單元和所述第二存儲單元的擦除，其中所述字線施加電壓范圍為7V至8V，所述第一控制柵上施加電壓范圍為-8V至-6V，所述第二控制柵上施加電壓范圍為-6V至-8V。
2.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于在所述字 線、所述第一控制柵和所述第二控制柵上施加電壓分別為7V、-8V和-8V。
3.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于在所述字 線、所述第一控制柵和所述第二控制柵上施加電壓分別為8V、-7V和-7V。
4.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于在所述字 線、所述第一控制柵和所述第二控制柵上施加電壓分別為7V、-7V和-7V。
5.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于在所述字 線、所述第一控制柵和所述第二控制柵上施加電壓分別為8V、-6V和-6V。
6.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于所述第一 控制柵和所述第二控制柵為多晶硅控制柵。
7.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于所述第一 浮柵和所述第二浮柵為多晶硅浮柵。
8.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于所述字線 為多晶硅選擇柵。
9.根據(jù)權利要求1所述的共享字線的分柵式閃存的擦除方法，其特征在于所述隧穿氧化層為氧化硅層。
全文摘要
本發(fā)明提出一種共享字線的分柵式閃存的擦除方法，所述閃存包括半導體襯底；字線，設置于源極區(qū)域和漏極區(qū)域之間；第一存儲位單元，位于字線與源極區(qū)域之間；第二存儲位單元，位于字線與漏極區(qū)域之間，兩個存儲位單元分別具有第一控制柵、第一浮柵和第二控制柵、第二浮柵，兩個控制柵具有間隔地分別設置于兩個浮柵上；分別對字線、第一控制柵和第二控制柵施加電壓，實現(xiàn)對第一存儲位單元和第二存儲單元的擦除，其中字線施加電壓范圍為7V至8V，第一控制柵上施加電壓范圍為-8V至-6V，第二控制柵上施加電壓范圍為-6V至-8V。本發(fā)明在擦除操作時降低位線上的電壓，從而降低了隧穿氧化層的電場強度，進而改善閃存的耐用度。
文檔編號G11C16/14GK101853704SQ201010187348
公開日2010年10月6日 申請日期2010年5月28日 優(yōu)先權日2010年5月28日
發(fā)明者孔蔚然, 胡劍, 顧靖 申請人:上海宏力半導體制造有限公司