專利名稱：帶位線電容檢測的讀出放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種讀出放大器，特別是關(guān)于一種帶位線電容檢測的讀出放大器。
背景技術(shù)：
半導(dǎo)體存儲器通常被認為是數(shù)字集成電路中非常重要的組成部分，它們對于構(gòu)建 基于微處理器的應(yīng)用系統(tǒng)發(fā)揮著至關(guān)重要的作用。近年來人們越來越多地將各種存儲器嵌 入在處理其內(nèi)部，以便使處理器具有更高的集成度和更快的工作速度，因此存儲器陣列及 其外圍電路的性能就在很大程度上決定了整個系統(tǒng)的工作狀況，包括速度、功耗等。在半導(dǎo)體存儲器的各種外圍器件中最為重要的就是讀出放大器。由于讀出放大器 通常被用來在對存儲單元進行讀操作時采樣位線上的微小信號變化并進行放大，從而確定 相應(yīng)存儲單元的存儲信息，因此讀出放大器對于存儲器的存取時間有著決定性的影響。讀出放大器分電壓型和電流型兩大類。早期存儲器使用電壓型讀出放大器，這種 讀出放大器直接檢測存儲器位線上的電壓來判斷存儲單元里儲存的信息是“1”還是“0”， 當存儲器容量很大時，位線上的存儲單元比較多，雖然每次只選擇某個存儲單元，但其他未 選中的存儲單元的位線電容CBL對所選存儲單元影響極大，一般來說，位線上存儲單元越 多，則位線電容CBL越大，充放電時間常數(shù)大，訪問速度必然慢；同時隨著位線電容CBL越 大，檢測出來“ 1”和“ 0 ”的差異就越小，正確判斷“ 1”和“ 0 ”就越困難。雖然電流讀出放大 器使用預(yù)充電技術(shù)，采用合適的電路使位線上的電壓恒定，使得動態(tài)功耗下降，但在存儲容 量很大時，由于位線電容會成比例增大，可見，預(yù)充電電流大小和時間將直接決定電路響應(yīng) 速度(讀出和寫入速率)，因此，為了提高電路的響應(yīng)速度和精度，最好將位線電容控制在 一個合理的范圍，這就需要檢測位線電容的大小并對預(yù)充電電流大小進行控制。綜上所述，可知先前技術(shù)的讀寫放大器存在由于存儲容量大導(dǎo)致位線電容增大從 而影響電路的響應(yīng)速度和精度的問題，因此，實有必要提出改進的技術(shù)手段，來解決此一問 題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)存在的位線電容增大影響電路響應(yīng)速度的問題，本發(fā)明的主 要目的在于提供一種帶位線電容檢測的讀出放大器，通過比較位線電容與已知基準電容的 充電曲線來檢測位線電容的大小，以達到控制位線電容的目的，提高電路的響應(yīng)速度和精 度，并可對預(yù)充電電流大小進行控制，進一步提高電路的響應(yīng)速度與精度。為達上述及其它目的，本發(fā)明一種帶位線電容檢測的讀出放大器，其至少包含一位線電容，該位線電容通過一位線連接于存儲單元的漏極；預(yù)充電模塊，連接一預(yù)充電控制信號，用于對該位線電容進行充電；待測電容充電電壓產(chǎn)生電路，連接于該預(yù)充電模塊與一選通開關(guān)電路之間，用于 通過該選通開關(guān)電路獲取一不大于一第一基準電壓的位線電容充電電壓，并將該位線電容 充電電壓處理后產(chǎn)生一待測電容充電電壓；
選通開關(guān)電路，連接于該位線電容之間該待測電容充電電壓產(chǎn)生電路待測電容充 電電壓產(chǎn)生電路之間，該選通開關(guān)電路選通且該位線電容充電電壓小于該第一基準電壓 時，該預(yù)充電模塊對該位線電容充電；基準電容充電電壓產(chǎn)生電路，其利用多個已知的基準電容并聯(lián)獲得一基準電容充 電電壓；位線電容檢測電路，其輸入端分別連接至該待測電容充電電壓產(chǎn)生電路與該基準 電容充電電壓產(chǎn)生電路，用于對該待測電容充電電壓與該基準電容充電電壓進行比較，并 根據(jù)比較結(jié)果輸出一反饋信號；鏡像恒流源，其一端連接至該預(yù)充電模塊及該待測電容充電電壓產(chǎn)生電路；以及，輸出電路，連接于該鏡像恒流源的另一端，輸出該存儲單元的信息。進一步地，該待測電容充電電壓產(chǎn)生電路還包括第一反相比較器與第一 NMOS晶 體管，該第一反相比較器的正輸入端連接于該第一 NMOS晶體管源極，并與該選通開關(guān)電路 連接，其負輸入端連接于該第一基準電壓，輸出端經(jīng)反相后連接至該第一 NMOS晶體管的柵 極，該第一 NMOS晶體管的漏極輸出該待測電容充電電壓至該位線電容檢測電路。進一步地，該基準電容充電電壓電路還包括基準電容充電電壓產(chǎn)生模塊，包含一第二反相比較器與一第二 NMOS晶體管，該第 二反相比較器正輸入端連接至該第二 NMOS晶體管源極，負輸入端連接至該第一基準電壓， 輸出端反相后連接至該第二 NMOS晶體管柵極，該第二 NMOS晶體管漏極輸出基準電容充電 電壓至該位線電容檢測電路；選通電路，連接于該第二 NMOS晶體管的源極；以及基準電容模組，連接于該選通電路，其由多個已知帶開關(guān)的基準電容并聯(lián)構(gòu)成。進一步地，該第一反相比較器與該第二反相比較器的正輸入端均連接一放電模 塊。進一步地，該位線電容檢測電路還包括第三反相比較器，其正輸入端連接該待測電容充電電壓，負輸入端連接以第二基 準電壓，輸出端經(jīng)反相后連接至第一緩沖放大器；第四反相比較器，其正輸入端連接該基準電容充電電壓，負輸入端連接該第二基 準電壓，輸出端經(jīng)反相后連接至一第二緩沖放大器；第一緩沖放大器，用于對該第三反相比較器的輸出進行緩沖放大后輸出至一鑒相 器第一輸入端；第二緩沖放大器，用于對該第四反相比較器的輸出進行緩沖放大后輸出至一鑒相 器第二輸入端；以及，鑒相器，用于對該第一輸入端與該第二輸入端的輸入鑒相并比較后輸出該反饋信 號。進一步地，本發(fā)明之讀出放大器還包含一譯碼器，該譯碼器連接于該基準電容模 組，用于將該多個已知帶開關(guān)的基準電容譯碼為多個校正信號，并將該多個校正信號輸出 至該預(yù)充電模塊，以控制該預(yù)充電模塊電流的大小。進一步地，本發(fā)明在該鏡像恒流源與該待測電容充電電壓產(chǎn)生電路之間，還設(shè)置 一第一隔離電路，以用于在檢測位線電容時，將該鏡像恒流源斷開。
進一步地，本發(fā)明在該鏡像恒流源與該輸出電路之間，還設(shè)置一第二隔離電路。與現(xiàn)有技術(shù)相比，本發(fā)明一種帶位線電容檢測的讀出放大器，其利用待測電容充 電電壓產(chǎn)生電路和基準電容充電電壓產(chǎn)生電路獲得待測電容充電電壓與基準電容充電電 壓，并將其送至位線電容檢測電路進行檢測，通過位線電容檢測電路輸出的反饋信號獲得 檢測結(jié)果，達到了檢測位線電容大小的目的，使位線電容的大小可控，提高電路的響應(yīng)速度 和精度，同時，本發(fā)明通過譯碼器將多個已知基準電容信號譯碼成控制預(yù)充電模塊的調(diào)整 信號，使得預(yù)充電模塊成為可控的預(yù)充電模塊，預(yù)充電電流大小可以得到控制，進一步提高 了電路的響應(yīng)速度和進度。


圖1為本發(fā)明帶位線電容檢測的讀出放大器的電路結(jié)構(gòu)圖；圖2為本發(fā)明帶位線電容檢測的讀出放大器之待測電容充電電壓產(chǎn)生電路的時 序圖；圖3為本發(fā)明帶位線電容檢測的讀出放大器之基準電容充電電壓產(chǎn)生電路的電 路示意圖；圖4為本發(fā)明帶位線電容檢測的讀出放大器之位線電容檢測電路的電路示意圖；圖5為圖4之位線電容檢測電路之時序分析圖；圖6為本發(fā)明帶位線電容檢測的讀出放大器之預(yù)充電模塊調(diào)整電路圖。
具體實施例方式以下通過特定的具體實例并結(jié)合

本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可 由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同 的具體實例加以施行或應(yīng)用，本說明書中的各項細節(jié)亦可基于不同觀點與應(yīng)用，在不背離 本發(fā)明的精神下進行各種修飾與變更。圖1為本發(fā)明一種帶位線電容檢測的讀出放大器的電路結(jié)構(gòu)圖。如圖1所示，本 發(fā)明一種帶位線電容檢測的讀出放大器，包括預(yù)充電模塊101、待測電容充電電壓產(chǎn)生電 路102、基準電容充電電壓產(chǎn)生電路103、位線電容檢測電路104、選通開關(guān)電路105、位線電 容106、鏡像恒流源107以及輸出電路108。其中，預(yù)充電模塊101，以于選通開關(guān)電路105選通時對位線電容106進行充電，其 一端連接一預(yù)充電控制信號PRE，預(yù)充電控制信號PRE用于選擇是否預(yù)充電，其另一端接于 待測電容充電電壓產(chǎn)生電路102 ；待測電容充電電壓產(chǎn)生電路102，與選通開關(guān)電路105連 接，以于選通開關(guān)電路105選通時，獲得位線電容充電電壓C_RMP，并將位線電容充電電壓 C_RMP處理后產(chǎn)生一待測電容充電電壓C_RMP_0輸出至位線電容檢測電路104，該待測電容 充電電壓產(chǎn)生電路102還連接一放電模塊111 ；基準電容充電電壓產(chǎn)生電路103，其通過多 個已知基準電容并聯(lián)結(jié)構(gòu)產(chǎn)生一基準電容充電電壓R_RMP_0，并將其輸出至位線電容檢測 電路104 ；位線電容檢測電路104，用于對待測電容充電電壓C_RMP_0以及基準電容充電電 壓R_RMP_0進行比較，并輸出一反饋信號FB，通過反饋信號FB的電平輸出狀況，以獲知待測 電容充電電壓C_RMP_0是否與基準電容充電電壓R_RMP_0相等，由此獲得位線電容106的 大??；選通開關(guān)電路105，連接于待測電容充電電壓產(chǎn)生電路102與位線電容106之間；位線電容106，通過位線BL連接于存儲單元的漏極，而字線WL連接于存儲單元的控制柵極； 鏡像恒流源107，產(chǎn)生鏡像電流Iref，由柵極相連的兩個PMOS晶體管M3與M4構(gòu)成，其一端 與預(yù)充電模塊101及待測電容充電電壓產(chǎn)生電路102共接，另一端連接于輸出電路108，輸 出電路108則包括一輸出緩沖放大器，通過該輸出緩沖放大器的輸出端Dout輸出存儲單元 的信息，由于，鏡像恒流源107及輸出電路108均為現(xiàn)有讀出放大器的常用電路，在此不予 詳述。以下將進一步配合圖1對本發(fā)明之待測電容充電電壓產(chǎn)生電路102進行詳述。如 圖1所示，在本發(fā)明較佳實施例中，待測電容充電電壓產(chǎn)生電路102進一步包含一第一反相 比較器1021以及一第一 NMOS晶體管M1，第一反相比較器1021的正輸入端連接于NMOS晶 體管Ml源極及一放電模塊，并與選通開關(guān)電路105連接，其負輸入端連接一基準電壓Vref， 輸出端經(jīng)反相后連接至第一 NMOS晶體管Ml的柵極；第一 NMOS晶體管Ml漏極接至位線電 容檢測電路104，用于將位線電容充電電壓C_RMP隔離后生成待測電容充電電壓C_RMP_0送 至位線電容檢測電路104。圖2為本發(fā)明之待測電容充電電壓產(chǎn)生電路的時序圖，以下將繼續(xù)配合圖2說明 本發(fā)明的工作原理本發(fā)明于測試位線電容時，對選通開關(guān)電路105選通，本發(fā)明之較佳實 施例中，選通開關(guān)電路由105由三個NMOS晶體管YA/YB/YC相互串聯(lián)構(gòu)成，因此，只要是使 NMOS晶體管YA/YB/YC導(dǎo)通，則選通開關(guān)電路105選通，此時預(yù)充電模塊101向位線電容106 充電，起始時，位線電容充電電壓C_RMP (即位線電容CBL的電壓)比較低，由于位線電容充 電電壓C_RMP接第一反相比較器1021的正輸入端，第一反相比較器1021負輸入端接基準 電壓Vref，初始時，因Vref > C_RMP,故第一反相比較器1021經(jīng)反相后輸出高電平，從而使 得第一 NMOS管Ml導(dǎo)通，此時充電電流持續(xù)向位線電容106 (即CBL)充電，位線電容CBL上 的電壓(即位線電容充電電SC_RMP)持續(xù)上升，如圖2所示，若位線電容充電電壓C_RMP 大于基準電壓Vref，則第一比較器1021經(jīng)反相后輸出低電平，使第一 NMOS晶體管Ml截止， 從而預(yù)充電模塊的電流不能繼續(xù)流向位線電容CBL，從而位線電容充電電壓C_RMP因泄漏 而電壓下降，即位線電容充電電壓C_RMP下降，最終動態(tài)維持C_RMP不超過Vref，位線電容 充電電壓C_RMP經(jīng)NMOS晶體管Ml隔離后為待測電容充電電壓C_RMP_0，其被送至位線電容 檢測電路104。圖3為本發(fā)明帶位線電容檢測的讀出放大器之基準電容充電電壓產(chǎn)生電路的電 路示意圖。本發(fā)明之基準電容充電電壓產(chǎn)生電路103利用多個已知電容代替圖1之讀出放 大器的存儲位，其進一步包括基準電容充電電壓產(chǎn)生模塊1031、選通電路1032以及基準 電容模組1033，進一步地，基準電容充電電壓產(chǎn)生模塊1031包含一第二反相比較器1034及 一第二 NMOS晶體管M2，第二反相比較器1034正輸入端連接至第二 NMOS晶體管M2源極及 一放電模塊，其負輸入端連接至基準電壓Vref，輸出端反相后連接至第二NMOS晶體管M2之 柵極，第二 NMOS晶體管M2漏極輸出基準電容充電電壓R_RMP_0至位線電容檢測電路104， 其源極還連接至選通電路1032，同樣，選通電路1032可由相互串聯(lián)得NMOS晶體管YA/YB/ YC構(gòu)成，其另一端連接至已知電容模組1033，基準電容模組1033由多個已知的基準電容
CAP<0>、CAP<1>......CAP<m>相互并聯(lián)而構(gòu)成，每個已知的基準電容均由一開關(guān)SW控制。
與待測電容充電電壓產(chǎn)生電路之工作原理類似，起始時，NMOS晶體管YA/YB/YC接通預(yù)充電 模塊和m個已知的基準電容CAP<0>......CAP<m>，基準電容上的電壓R_RMP由低向高成指數(shù)增加，并充分逼近Vref，基準電容上的電壓R_RMP經(jīng)第二 NMOS晶體管M2隔離后得到基準 電容充電電壓R_RMP_0，然后被送至位線電容檢測電路104。圖4為本發(fā)明帶位線電容檢測的讀出放大器之位線電容檢測電路的電路示意圖， 位線電容檢測電路104連接一時鐘控制信號SAMP，其進一步包含第三反相比較器1041、第 一緩沖放大器1042、第四反相比較器1043、第二緩沖放大器1044以及一鑒相器1045，其中， 該第三反相比較器1041與第四反相比較器1043的負輸入端均連接一基準電壓Vref2，第 三反相比較器1041的正輸入端連接待測電容充電電壓C_RMP_0，其輸出端反相后連接至第 一緩沖放大器1042的輸入端，第四反相比較器1043的正輸入端連接基準電容充電電壓R_ RMP_0，其輸出反相后連接至第二緩沖放大器1044的輸出端，第一緩沖放大器1042及第二 緩沖放大器1044的輸出分別連接至鑒相器1045的第一輸入端與第二輸入端，鑒相器1045 輸出反饋信號FB。圖5為圖4之位線電容檢測電路之時序分析圖。以下根據(jù)圖4及圖5來分析本 發(fā)明之位線電容檢測電路的原理當待測電容充電電壓C_RMP_0和基準電容充電電壓R_ RMP_0被送至位線電容檢測電路104后，由于待測電容充電電壓C_RMP_0接至第三反相比 較器1041的正輸入端，其負輸入端接基準電壓Vref2，當C_RMP_0 < Vref2時，第三反相比 較器1041輸出為高電平，此輸出Vc經(jīng)第一緩沖放大器1042緩沖后被送至鑒相器1045 ；而 R_RMP_0與第四反相比較器1043的同相輸入端(正輸入端)連接，第四反相比較器1043的 負輸入端接基準電壓VRef2，當R_RMP_0 < Vref2時，第四反相比較器1043輸出為高電平， 此輸出Vr經(jīng)第二緩沖放大器1044緩沖后被送至鑒相器1045，VR和Vc經(jīng)鑒相器1045鑒相 后輸出反饋信號FB，如圖5所示，可見，當反饋信號FB無高電平輸出時，表明待測電容充電 電壓C_RMP_0以及基準電容充電電壓R_RMP_0完全相同，即所測位線電容和基準電容相等， 由此反饋信號則可測得位線電容CBL的大小。當然因基準電容實際上在改變，故充電電流應(yīng)相應(yīng)改變，為保證測量精度，本 發(fā)明還可根據(jù)基準電容接入情況，增加一譯碼器，請參照圖6所示，該譯碼器用于將
CAP<0......m>譯碼為相應(yīng)的校正信號TRIM<0......n>,同時將校正信號連接至預(yù)充電模
塊101，因此，通過校正信號TRIM<0......n>控制預(yù)充電模塊101電流的大小，使預(yù)充電模
塊101變?yōu)榭煽氐念A(yù)充電模塊，以進一步保證位線電容的測量精度與速度，提高電路響應(yīng) 速度。當然，為進一步保證測量精度與速度，本發(fā)明還設(shè)置一第一隔離電路109，請繼續(xù) 參照圖1，第一隔離電路109連接于鏡像恒流源107與待測電容充電電壓產(chǎn)生電路102之 間，具體可為一第一開關(guān)SW1，其用于本發(fā)明在測試位線電容時，可利用其將鏡像恒流源 107斷開，避免鏡像恒流源107影響測量精度；同理，本發(fā)明還可于鏡像恒流源107與輸出 電路108之間設(shè)置一第二隔離電路110，具體可為第二開關(guān)SW2。綜上所述，本發(fā)明一種帶位線電容檢測的讀出放大器，其利用待測電容充電電壓 產(chǎn)生電路和基準電容充電電壓產(chǎn)生電路獲得待測電容充電電壓與基準電容充電電壓，并將 其送至位線電容檢測電路進行檢測檢測，通過位線電容檢測電路輸出的反饋信號獲得檢測 結(jié)果，達到了檢測位線電容大小的目的，使位線電容的大小可控，提高電路的響應(yīng)速度和精 度，同時，本發(fā)明通過譯碼器將多個已知基準電容信號譯碼成控制預(yù)充電模塊的調(diào)整信號， 使得預(yù)充電模塊成為可控的預(yù)充電模塊，預(yù)充電電流大小可以得到控制，進一步提高了電路的響應(yīng)速度和進度。當然，于本發(fā)明之較佳實施例中，很多模塊，如第一隔離電路109、第 二隔離電路110以及放電模塊等也均連接有時鐘控制信號SAMP，此為常規(guī)設(shè)計，在此不予 詳述。 上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本 領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此， 本發(fā)明的權(quán)利保護范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
一種帶位線電容檢測的讀出放大器，至少包含一位線電容，該位線電容通過一位線連接于存儲單元的漏極；預(yù)充電模塊，連接一預(yù)充電控制信號，用于對該位線電容進行充電；待測電容充電電壓產(chǎn)生電路，連接于該預(yù)充電模塊與一選通開關(guān)電路之間，用于通過該選通開關(guān)電路獲取一不大于一第一基準電壓的位線電容充電電壓，并將該位線電容充電電壓處理后產(chǎn)生一待測電容充電電壓；選通開關(guān)電路，連接于該位線電容之間該待測電容充電電壓產(chǎn)生電路待測電容充電電壓產(chǎn)生電路之間，該選通開關(guān)電路選通且該位線電容充電電壓小于該第一基準電壓時，該預(yù)充電模塊對該位線電容充電；基準電容充電電壓產(chǎn)生電路，其利用多個已知的基準電容并聯(lián)獲得一基準電容充電電壓；位線電容檢測電路，其輸入端分別連接至該待測電容充電電壓產(chǎn)生電路與該基準電容充電電壓產(chǎn)生電路，用于對該待測電容充電電壓與該基準電容充電電壓進行比較，并根據(jù)比較結(jié)果輸出一反饋信號；鏡像恒流源，其一端連接至該預(yù)充電模塊及該待測電容充電電壓產(chǎn)生電路；以及，輸出電路，連接于該鏡像恒流源的另一端，輸出該存儲單元的信息。
2.如權(quán)利要求1所述的帶位線電容檢測的讀出放大器，其特征在于該待測電容充電 電壓產(chǎn)生電路還包括第一反相比較器與第一 NMOS晶體管，該第一反相比較器的正輸入端 連接于該第一 NMOS晶體管源極，并與該選通開關(guān)電路連接，其負輸入端連接于該第一基準 電壓，輸出端經(jīng)反相后連接至該第一 NMOS晶體管的柵極，該第一 NMOS晶體管的漏極輸出該 待測電容充電電壓至該位線電容檢測電路。
3.如權(quán)利要求1所述的帶位線電容檢測的讀出放大器，其特征在于，該基準電容充電 電壓電路還包括基準電容充電電壓產(chǎn)生模塊，包含一第二反相比較器與一第二 NMOS晶體管，該第二反 相比較器正輸入端連接至該第二 NMOS晶體管源極，負輸入端連接至該第一基準電壓，輸出 端反相后連接至該第二 NMOS晶體管柵極，該第二 NMOS晶體管漏極輸出基準電容充電電壓 至該位線電容檢測電路；選通電路，連接于該第二 NMOS晶體管的源極；以及基準電容模組，連接于該選通電路，其由多個已知帶開關(guān)的基準電容并聯(lián)構(gòu)成。
4.如權(quán)利要求3所述的帶位線電容檢測的讀出放大器，其特征在于，該第一反相比較 器與該第二反相比較器的正輸入端均連接一放電模塊。
5.如權(quán)利要求2或4所述的帶位線電容檢測的讀出放大器，其特征在于，該位線電容檢 測電路還包括第三反相比較器，其正輸入端連接該待測電容充電電壓，負輸入端連接一第二基準電 壓，輸出端經(jīng)反相后連接至第一緩沖放大器；第四反相比較器，其正輸入端連接該基準電容充電電壓，負輸入端連接該第二基準電 壓，輸出端經(jīng)反相后連接至一第二緩沖放大器；第一緩沖放大器，用于對該第三反相比較器的輸出進行緩沖放大后輸出至一鑒相器第 一輸入端；第二緩沖放大器，用于對該第四反相比較器的輸出進行緩沖放大后輸出至一鑒相器第 二輸入端；以及，鑒相器，用于對該第一輸入端與該第二輸入端的輸入鑒相并比較后輸出該反饋信號。
6.如權(quán)利要求5所述的帶位線電容檢測的讀出放大器，其特征在于該讀出放大器還 包含一譯碼器，該譯碼器連接于該基準電容模組，用于將該多個已知帶開關(guān)的基準電容譯 碼為多個校正信號，并將該多個校正信號輸出至該預(yù)充電模塊，以控制該預(yù)充電模塊電流 的大小。
7.如權(quán)利要求6所述的帶位線電容檢測的讀出放大器，其特征在于在該鏡像恒流源 與該待測電容充電電壓產(chǎn)生電路之間，還設(shè)置一第一隔離電路，以用于在檢測位線電容時， 將該鏡像恒流源斷開。
8.如權(quán)利要求6所述的帶位線電容檢測的讀出放大器，其特征在于在該鏡像恒流源 與該輸出電路之間，設(shè)置一第二隔離電路。
全文摘要
本發(fā)明公開一種帶位線電容檢測的讀出放大器，其利用待測電容充電電壓產(chǎn)生電路從位線電容獲得待測電容充電電壓，利用基準電容充電電壓產(chǎn)生分別獲得的已知基準電容的基準電容充電電壓，并將該待測電容充電電壓與該基準電容充電電壓送至位線電容檢測電路進行檢測比較，通過比較位線電容與已知基準電容的充電曲線來檢測位線電容的大小，以達到檢測并控制位線電容的目的，提高電路的響應(yīng)速度和精度。
文檔編號G11C7/06GK101937702SQ20101027862
公開日2011年1月5日 申請日期2010年9月10日 優(yōu)先權(quán)日2010年9月10日
發(fā)明者楊光軍 申請人:上海宏力半導(dǎo)體制造有限公司