專利名稱：具有埋置絕緣層下第二控制柵極的SeOI閃存存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域?yàn)榘雽?dǎo)體器件，更具體地，為包括多個(gè)存儲(chǔ)器單元的存儲(chǔ)器器件。更具體地，本發(fā)明涉及一種絕緣體上半導(dǎo)體(semiconductor on insulator, SeOI)襯底上的閃存型存儲(chǔ)器單元，由具有浮動(dòng)?xùn)艠O的場(chǎng)效應(yīng)晶體管FET形成。本發(fā)明還涉 及一種包括多個(gè)該類型的存儲(chǔ)器單元的存儲(chǔ)器陣列，以及一種控制該閃存存儲(chǔ)器單元的方法。
背景技術(shù)：
閃存型存儲(chǔ)器單元的結(jié)構(gòu)整體上與常規(guī)的MOSFET晶體管的結(jié)構(gòu)相似，除了閃存 晶體管具有兩個(gè)柵極而不是一個(gè)。頂柵極對(duì)應(yīng)于晶體管的控制柵極(對(duì)于其他MOS晶體管 的情況也一樣)，而另一個(gè)柵極，即浮動(dòng)?xùn)艠O布置在晶體管的控制柵極和溝道之間。控制柵 極和浮動(dòng)?xùn)艠O之間布置有柵極間介電層(inter-gate dielectric layer)，而在浮動(dòng)?xùn)艠O 和溝道之間布置有柵極介電層。這些介電層差不多使浮動(dòng)?xùn)艠O完全絕緣，電荷能夠以特別 持久的方式存儲(chǔ)在那里。包括NMOS晶體管的NOR型閃存單元的例子在下面描述。該單元在其靜止?fàn)顟B(tài)時(shí) 等價(jià)于邏輯“ 1 ”，因?yàn)橥ㄟ^(guò)在控制柵極上施加合適的電壓，有電流流過(guò)溝道。通過(guò)實(shí)現(xiàn)熱電子注入現(xiàn)象的如下過(guò)程，該單元可以被編程(以將其設(shè)置為“0”邏 輯狀態(tài))。對(duì)控制柵極和漏極施加非常高的電壓。溝道導(dǎo)通從而電子從源極流到漏極。那么 源極-漏極電流要足夠高，用于使高能量電子(熱電子源自電荷與溝道的晶格網(wǎng)絡(luò)的碰撞) 通過(guò)穿過(guò)柵極介電層到達(dá)浮動(dòng)?xùn)艠O。然后這些熱電子在浮動(dòng)?xùn)艠O中被俘獲，這改變了晶體管的閾值電壓。該機(jī)制減小 了浮動(dòng)?xùn)艠O的電壓，而增大了晶體管的表現(xiàn)閾值電壓(從而必須在控制柵極上施加更高的 電壓來(lái)使得晶體管能夠?qū)?ON狀態(tài))。然而，在正常的讀取狀態(tài)中，兩個(gè)柵極的耦合不足 以使晶體管導(dǎo)通。因此被編程單元的讀取電流為“0”。通過(guò)在控制柵極上施加低電壓可以擦除單元(重置為“1”邏輯狀態(tài))，從而晶體 管不導(dǎo)通(OFF狀態(tài))，其是否包含“0”或“1”(也就是說(shuō)，其是否被編程)無(wú)關(guān)緊要。在漏 極上施加非常高的電壓，從而在控制柵極和源極之間施加了與編程中實(shí)現(xiàn)的極性相反的高 電壓。兩個(gè)柵極之間的電場(chǎng)增大直到電子能夠通過(guò)溝道效應(yīng)穿過(guò)柵極介電層從浮動(dòng)?xùn)艠O逃 脫。在此擦除操作中，浮動(dòng)?xùn)艠O電壓減小且晶體管的表現(xiàn)閾值電壓減小。為了對(duì)單元讀取，在控制柵極上施加標(biāo)稱的讀取電壓VDD。取決于單元的狀態(tài)(編 程或擦除)，晶體管或者導(dǎo)通(如果其被擦除，為ON狀態(tài))或者截止(如果其被編程，為OFF 狀態(tài))。在漏極上還施加正電壓(低于VDD的任何值，以避免在獲得合適的讀取信號(hào)時(shí)有 干擾)。如果晶體管為0N，那么漏極將放電。然后分析放大器可以讀取電流降或電壓降。
這樣的閃存單元具有如下缺點(diǎn)，在編程操作中必須對(duì)控制柵極施加非常高的電 壓，以產(chǎn)生能夠穿過(guò)柵極介電層到達(dá)浮動(dòng)?xùn)艠O的熱電子。當(dāng)這發(fā)生時(shí)，盡可能不希望有這樣的高編程電壓，因?yàn)樗鼈冊(cè)龃罅送鈬娐返脑O(shè) 計(jì)復(fù)雜度(特別是需要實(shí)現(xiàn)了電荷泵的專用電路來(lái)產(chǎn)生這樣的高電壓)，它們可能會(huì)損壞 單元，甚至是干擾附近存儲(chǔ)器單元的操作。US 5，455，791A描述了一種構(gòu)造在SOI襯底上的EEPROM器件，SOI襯底具有由 埋置絕緣層隔開(kāi)的背半導(dǎo)體層和前半導(dǎo)體層。該EEPROM器件包括兩個(gè)隔開(kāi)的控制柵極、 前控制柵極和背控制柵極。背控制柵極由背半導(dǎo)體層和由傳導(dǎo)材料制成的背柵極接觸 (contact)形成，該傳導(dǎo)材料覆蓋整個(gè)背半導(dǎo)體層延伸且通過(guò)背半導(dǎo)體層與所述埋置絕緣 層隔開(kāi)。由于分隔背柵極接觸和溝道區(qū)域之間的距離，背控制柵極不適合于執(zhí)行編程操作。

發(fā)明內(nèi)容
本發(fā)明的目的是解決這些有關(guān)外圍電路的設(shè)計(jì)復(fù)雜度以及單元和電路的整體可 靠性的問(wèn)題。為此，根據(jù)第一方案，本發(fā)明提供了一種閃存存儲(chǔ)器單元，包括具有浮動(dòng)?xùn)艠O的 FET晶體管，所述浮動(dòng)?xùn)艠O在絕緣體上半導(dǎo)體襯底上，所述絕緣體上半導(dǎo)體襯底包括通過(guò)絕 緣層與基層襯底隔開(kāi)的半導(dǎo)體材料的薄膜，所述晶體管在所述薄膜中具有溝道，其特征在 于，所述存儲(chǔ)器單元包括兩個(gè)控制柵極，前控制柵極布置在浮動(dòng)?xùn)艠O上方并且通過(guò)柵極間 介電層與浮動(dòng)?xùn)艠O隔開(kāi)，背控制柵極布置在基層襯底內(nèi)直接在絕緣層下面，從而僅通過(guò)絕 緣層與溝道隔開(kāi)，該兩個(gè)控制柵極設(shè)計(jì)為組合使用來(lái)執(zhí)行單元編程操作。一種該存儲(chǔ)器單元的更優(yōu)選的但是非受限的方案如下-背控制柵極在單元的整個(gè)寬度下面延伸；-背控制柵極的位置為僅面向浮動(dòng)?xùn)艠O延伸；-背控制柵極的極性與晶體管的溝道的極性為相同類型；-背控制柵極在基層襯底中通過(guò)反向偏壓的阱絕緣；-單元還包括絕緣區(qū)域，其在深度上延伸到基層襯底內(nèi)以使背控制柵極絕緣；-單元為完全耗盡型；-浮動(dòng)?xùn)艠O布置在薄膜的表面上，并且通過(guò)柵極介電層與薄膜中的溝道絕緣；-浮動(dòng)?xùn)艠O形成于在溝道中制造的溝槽中，并且通過(guò)布置在該溝槽的壁上的柵極 介電層與溝道絕緣；-FET晶體管包括源極區(qū)和漏極區(qū)，它們非對(duì)稱地布置于形成在溝道中的浮動(dòng)?xùn)艠O 的任意一側(cè)的薄膜中，從而漏極區(qū)比源極區(qū)更靠近浮動(dòng)?xùn)艠O。根據(jù)另一方案，本發(fā)明涉及一種包括多個(gè)成行和成列布置的根據(jù)本發(fā)明的第一方 案所述的單元的存儲(chǔ)器陣列，其中背柵極線耦合到沿著一行或一列的每個(gè)單元的背控制柵 極。字線可以耦合到沿著一列的每個(gè)單元的前控制柵極，背柵極線平行于字線延伸。根據(jù)又一方案，本發(fā)明涉及一種包括成行或成列布置的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器 陣列，其中第一組單元包括多個(gè)根據(jù)本發(fā)明的第一方案的在溝道中隱藏有浮動(dòng)?xùn)艠O的閃存 單元，并且第二組單元包括具有浮動(dòng)溝道以及隱藏在溝道中的控制柵極的DRAM單元。
根據(jù)又一方案，本發(fā)明涉及一種構(gòu)造存儲(chǔ)器陣列的方法，所述存儲(chǔ)器陣列包括符 合本發(fā)明的第一方案的具有隱藏在溝道中的浮動(dòng)?xùn)艠O的第一組閃存存儲(chǔ)器單元，以及具有 浮動(dòng)溝道和隱藏在溝道中的控制柵極的第二組DRAM存儲(chǔ)器單元。所述方法包括-對(duì)于所述第一組和第二組單元通用的第一系列步驟，對(duì)于每個(gè)單元，包括〇在薄膜中形成溝槽，〇通過(guò)柵極介電層覆蓋溝槽的壁，O用柵極材料填充溝槽；-所述第一系列步驟之后為〇對(duì)于第一組的每個(gè)單元，在溝槽上形成柵極間介電層，以及在柵極間介電層上 形成前控制柵極，〇對(duì)于第二組的每個(gè)單元，直接在溝槽上形成控制柵極。本發(fā)明還擴(kuò)展到一種控制根據(jù)本發(fā)明第一方案的存儲(chǔ)器單元的方法，其中，在單 元編程操作中，通過(guò)對(duì)前控制柵極施加第一正電壓以及對(duì)背控制柵極施加第二正電壓，而 組合使用前控制柵極和背控制柵極，當(dāng)沒(méi)有電壓施加到背控制柵極時(shí)，所述第一電壓小于 對(duì)單元進(jìn)行編程所需的電壓。


通過(guò)閱讀下面的詳細(xì)的說(shuō)明書(shū)及其以非受限示例給出的優(yōu)選實(shí)施例，并且參照附 圖，本發(fā)明的其他方案、目的和優(yōu)點(diǎn)將變得更加明顯，其中-圖1表示根據(jù)本發(fā)明的完全耗盡平面閃存存儲(chǔ)器單元的一個(gè)可能實(shí)施例；-圖2表示根據(jù)本發(fā)明的具有完全耗盡隱藏式浮動(dòng)?xùn)艠O的閃存存儲(chǔ)器單元的一個(gè) 可能實(shí)施例；-圖3a_3k圖示了在基層襯底中形成和絕緣背控制柵極的過(guò)程的不同步驟；-圖4表示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的存儲(chǔ)器陣列的布局。
具體實(shí)施例方式參見(jiàn)圖1，顯示出閃存存儲(chǔ)器單元1包括具有浮動(dòng)?xùn)艠O的FET晶體管，該浮動(dòng)?xùn)艠O 在絕緣體上半導(dǎo)體襯底上，該絕緣體上半導(dǎo)體襯底包括通過(guò)絕緣層與基層襯底5隔開(kāi)的半 導(dǎo)體材料的薄膜，絕緣層典型地為埋置氧化物BOX層。絕緣體上半導(dǎo)體襯底例如為絕緣體上的硅(SOI)襯底。根據(jù)優(yōu)選的實(shí)施例，絕緣層為SiO2層。根據(jù)有利的變體，絕緣層包括夾在兩個(gè)S^2 層之間的Si3N4層。晶體管在所述薄膜中包括源極區(qū)2、漏極區(qū)3以及將源極區(qū)2和漏極區(qū)3隔開(kāi)的溝 道4。在圖1中，漏極D和源極S與埋置氧化物BOX層接觸，從而FET晶體管完全耗盡。因此源極S可以被兩個(gè)相鄰的存儲(chǔ)器單元共享(沿著在圖加的平面上延伸的存 儲(chǔ)器陣列的一行；垂直于圖加的平面延伸的存儲(chǔ)器陣列的一列)。這樣的共享意味著可以 減小存儲(chǔ)器單元占用的空間。應(yīng)理解本發(fā)明不限于完全耗盡存儲(chǔ)器單元，還能擴(kuò)展到部分耗盡％01上的存儲(chǔ)器單元。通常都知道，需要沿著存儲(chǔ)器陣列的行使單元絕緣，以使得相鄰單元的溝道彼此絕 緣。這通常利用從襯底的表面在深度上延伸到BOX的絕緣溝槽來(lái)實(shí)現(xiàn)(根據(jù)STI-“淺溝槽 隔離(shallow trench isolation)，，-技術(shù))。參照?qǐng)D1，閃存存儲(chǔ)器單元1包括浮動(dòng)?xùn)艠O10，其在溝道4上方在襯底的表面上延 伸。浮動(dòng)?xùn)艠O10通過(guò)柵極介電層11與溝道絕緣。前控制柵極12以公知的常規(guī)方式布置在浮動(dòng)?xùn)艠O10上方，在前控制柵極12和浮 動(dòng)?xùn)艠O10之間插入有柵極間介電層13。閃存存儲(chǔ)器單元1還包括背控制柵極6，其布置在基層襯底5內(nèi)直接在絕緣BOX層 下面，從而僅通過(guò)絕緣BOX層與溝道4隔開(kāi)。因此存儲(chǔ)器單元具有兩個(gè)控制柵極常規(guī)所用的前控制柵極12，以及本發(fā)明提供 的背控制柵極6，其特別設(shè)計(jì)為與前控制柵極組合使用來(lái)執(zhí)行單元編程操作。作為純示例性的例子，絕緣體上半導(dǎo)體襯底的薄膜的厚度在1. 5nm和50nm之間， 絕緣層的厚度在1. 5nm和50nm之間。圖2圖示了根據(jù)本發(fā)明的完全耗盡閃存存儲(chǔ)器單元10的另一個(gè)可能實(shí)施例，其中 浮動(dòng)?xùn)艠O不是布置在襯底的表面，而是相反，嵌入在溝道中。在該情況中，浮動(dòng)?xùn)艠O20填充 到以溝道4的厚度形成的溝槽中，柵極介電層21布置在溝槽的壁上，以便浮動(dòng)?xùn)艠O20與溝 道4絕緣。該第二實(shí)施例的優(yōu)點(diǎn)在于，背控制柵極6相對(duì)靠近隱藏在溝道中的浮動(dòng)?xùn)艠O20。 因此該第二實(shí)施例能允許更大的薄膜厚度，例如高達(dá)300nm。在上述的每個(gè)實(shí)施例中，背控制柵極6增大了單元編程操作過(guò)程中在溝道內(nèi)流動(dòng) 的電流(因此背控制柵極提供了升壓效應(yīng))。因?yàn)殡娏髯兏?，電流密度也增大，因?yàn)殚W存晶體管的尺寸基本上保持為最小。因 此，利用背控制柵極能夠在編程時(shí)以低電壓獲得熱電子。因此編程電壓被降低，這相當(dāng)有助 于外圍電路的設(shè)計(jì)并且增強(qiáng)了單元和電路在整體上的可靠性。用2009年實(shí)現(xiàn)的電流技術(shù)來(lái)作為示例性例子，用7至9V量級(jí)的電壓進(jìn)行編程， 用-4V至-6V量級(jí)的電壓進(jìn)行擦除。本發(fā)明總的使編程所需的電壓降低了大約40%，且因 此對(duì)于編程和擦除操作具有大概相同的幅度。應(yīng)注意到，除了降低編程電壓，還能夠利用相同幅度的編程電壓。背控制柵極的使 用能夠減少執(zhí)行編程所需的時(shí)間，這是常規(guī)的在寫(xiě)模式時(shí)不是非?？焖俚拈W存單元特別感 興趣的。優(yōu)選地，背控制柵極6的極性選擇為與晶體管的溝道的極性相同類型(或者對(duì)于 NPN型晶體管為N型極性，對(duì)于PNP晶體管為P型極性)。底部晶體管的閾值電壓以此方式 限定。然而，本發(fā)明還擴(kuò)展到具有工作電壓的背控制柵極(極性與FET晶體管的極性相 反)。然而，在該特別情況中，晶體管的閾值電壓增大，然后需要在單元編程操作中對(duì)背控制 柵極施加更高的電壓。根據(jù)未示出的一個(gè)實(shí)施例，F(xiàn)ET晶體管的源極區(qū)和漏極區(qū)不對(duì)稱地布置在形成于 溝道中的浮動(dòng)?xùn)艠O的任意一側(cè)的薄膜中，使得漏極區(qū)比源極區(qū)更靠近浮動(dòng)?xùn)艠O。單元擦除操作可以通過(guò)兩串耦合電容模擬，一個(gè)在漏極和浮動(dòng)?xùn)艠O之間，另一個(gè)在浮動(dòng)?xùn)艠O和前控制柵極之間。那么根據(jù)取決于這些耦合電容之間的比的耦合，浮動(dòng)?xùn)艠O 電壓跟隨漏極電壓。通過(guò)在漏極區(qū)實(shí)現(xiàn)額外的N-或N+注入，使得其相比于源極區(qū)其更靠 近浮動(dòng)?xùn)艠O，則漏極-浮動(dòng)?xùn)艠O耦合增大。那么前控制柵極和浮動(dòng)?xùn)艠O之間的電場(chǎng)增大，直 到電子通過(guò)溝道效應(yīng)穿過(guò)浮動(dòng)?xùn)艠O到達(dá)前控制柵極。圖3a_3k表示在基層襯底中構(gòu)造和絕緣背控制柵極的可能過(guò)程的不同步驟。這些 圖示出了 P型和N型背控制柵極兩種情況。圖3a表示了一種襯底，包括半導(dǎo)體材料的薄膜30，該薄膜通過(guò)絕緣BOX層與 基層襯底31隔開(kāi)。在第一步，在襯底中限定對(duì)齊標(biāo)記，以便在后面的掩膜和圖形形成步驟(形 成阱、背控制柵極、絕緣結(jié)構(gòu)等)中能夠進(jìn)行必要的對(duì)齊。因此該第一襯底標(biāo)記步驟包括在襯底中形成凹槽、溝槽、平臺(tái)(mesa)或任何其他 記號(hào)(例如十字)。為此，圖北圖示了通過(guò)表面層蝕刻形成平臺(tái)。對(duì)此，使用了標(biāo)準(zhǔn)CMOS構(gòu)造方法。圖3c、3d和!Be表示形成埋置在絕緣BOX層下方的“阱”的不同的可能方法，以最 終使得一個(gè)或多個(gè)背控制柵極相對(duì)于基層襯底31絕緣。在圖3c、3d和!Be的每個(gè)圖中，基層襯底31被摻雜，以便在其頂層上展示N型傳導(dǎo) 性。摻雜等級(jí)典型地在1 X IO15和5 X IO16cm-3之間。在圖3c中，通過(guò)摻雜注入，P型阱32已經(jīng)制成于N型基層襯底31中在絕緣BOX層 之下。因此P型阱32通過(guò)pn結(jié)與N型襯底絕緣。在圖3d中，P型阱32和N型阱33均已制成。阱32、33通過(guò)pn結(jié)彼此絕緣。在圖中，P型阱32和N型阱33均已制成，如同圖3d。STI型絕緣溝槽38也已 形成，其從襯底的表面，延伸到絕緣BOX層下方，在深度上進(jìn)入基層襯底31中，該溝槽 使得阱32、33之間絕緣。圖3c、3d和!Be中的阱的摻雜等級(jí)典型地在5 X IO16和5 X IO18CnT3之間。應(yīng)注意到，構(gòu)造圖3c、3d和!Be中所示的結(jié)構(gòu)所需的步驟是基于標(biāo)準(zhǔn)CMOS構(gòu)造方法。從圖3c (圖3d和!Be各自)中所示的結(jié)構(gòu)開(kāi)始，實(shí)現(xiàn)摻雜注入以在基層襯底內(nèi)，直 接在絕緣BOX層下面，形成背控制柵極34、35、36、37，如圖3f (圖3g和池各自)。形成背控制柵極的摻雜等級(jí)典型地在5 X IO18和5X 102°cm_3之間。如圖3g和汕所示，背控制柵極34、35、36、37通過(guò)反向偏壓的阱32、33與基層襯 底5絕緣(P型阱32用于N型背控制柵極34、36 ；N型阱33用于P型背控制柵極35、37)。在圖3f的情況中，已經(jīng)制成一個(gè)阱單獨(dú)用于單個(gè)背控制柵極偏壓(P阱32絕緣N 背控制柵極34，而P型背控制柵極35直接布置在N偏壓基層襯底31中)。應(yīng)注意到，通常要選擇阱電壓使得由背控制柵極和阱之間的電節(jié)點(diǎn)形成的二極管 總是被反置，那么二極管將背控制柵極與阱及其可能包含的任何部件(尤其是其他背控制 柵極)絕緣。根據(jù)圖池中所示的第一實(shí)施例，背控制柵極36、37在阱32、33的整個(gè)寬度下面延 伸。在該特定情況中，絕緣溝槽35使得背控制柵極37、38彼此絕緣。根據(jù)圖3g中所示的另一實(shí)施例，局限背控制柵極34、35以使得其僅覆蓋阱32、33的一部分寬度而延伸。應(yīng)注意到，當(dāng)背控制柵極被局限時(shí)也可以設(shè)置絕緣溝槽，如此有助于 阱的絕緣。根據(jù)未示出的變體實(shí)施例，在基層襯底中，在絕緣BOX層下面布置第二絕緣層，其 可以全部或部分地使得背控制柵極與基層襯底絕緣。從圖3f (圖3g和池各自)中所示的結(jié)構(gòu)開(kāi)始，平臺(tái)被填充，并且在合適的地方， 通過(guò)介電沉積還填充絕緣溝槽。該填充實(shí)現(xiàn)了側(cè)壁的標(biāo)準(zhǔn)鈍化處理、填充以及表面平坦化。然后一個(gè)或多個(gè)(相同類型的)晶體管可以形成在由絕緣區(qū)39限定的薄膜30的 每個(gè)區(qū)域中，絕緣區(qū)39由適當(dāng)沉積電介質(zhì)(duly depositeddielectric)形成。從前述可以理解，本發(fā)明提供了一種具有個(gè)別的背控制柵極的閃存存儲(chǔ)器單元。 至少，只有沿著存儲(chǔ)器陣列的同一行或同一列布置的單元共享相同的背控制柵極。因此，背 柵極線耦合到沿著一行或一列的每個(gè)單元的背控制柵極。以已知的方式，字線被耦合到沿著存儲(chǔ)器陣列的一列的每個(gè)單元的前控制柵極。 優(yōu)選地，設(shè)置背柵極線平行于字線延伸(背控制柵極在編程過(guò)程中有效地輔助前控制柵 極)。圖4示出了符合本發(fā)明的優(yōu)選實(shí)施例的存儲(chǔ)器陣列的布局。在該圖中，虛線標(biāo)識(shí) 了如前所述的兩個(gè)相鄰存儲(chǔ)器單元Cl和C2。還示出了到晶體管的不同區(qū)域的各種通路 或控制線連接每個(gè)晶體管的源極區(qū)S的源極線SL，用于訪問(wèn)每個(gè)晶體管的漏極區(qū)的位線 BLU BL2，連接每個(gè)晶體管的前控制柵極的字線WL1、WL2，用于訪問(wèn)每個(gè)晶體管的背控制柵 極的背柵極線BG1、BG2。在該圖4所示的優(yōu)選實(shí)施例中，與存儲(chǔ)器單元C1-C2相關(guān)聯(lián)的背 控制柵極BG1、BG2平行于耦合到形成該存儲(chǔ)器單元的晶體管的前控制柵極的字線WLl、ffL2 延伸。在本發(fā)明的文本中，個(gè)別的背控制柵極被動(dòng)態(tài)的使用根據(jù)單元控制操作的類型 (編程、擦除、讀取、保持)來(lái)有效地調(diào)制對(duì)其施加的電壓。根據(jù)優(yōu)選的實(shí)施例，背控制柵極電壓對(duì)于編程來(lái)說(shuō)是正的(這意味著要施加到前 控制柵極的編程電壓可以減小)，并且對(duì)于其他操作來(lái)說(shuō)是零。作為一個(gè)變體，施加到背控制柵極的電壓在保持操作中可以是負(fù)的，以能夠?qū)㈦?荷更好的保持在浮動(dòng)?xùn)艠O中。本發(fā)明的優(yōu)點(diǎn)還在于能夠容易地在同一個(gè)基板上構(gòu)造閃存型存儲(chǔ)器單元和具有 浮動(dòng)溝道的DRAM型存儲(chǔ)器單元(DRAM是“Dynamic Random Access Memory (動(dòng)態(tài)隨機(jī)訪問(wèn) 存儲(chǔ)器)”的首字母縮寫(xiě))。再參照?qǐng)D1和圖2，除去柵極間氧化物層13、23，或者更直接地將浮動(dòng)?xùn)艠O11、21 與前控制柵極12、22于單個(gè)控制柵極中相結(jié)合，使得能夠有效地從閃存存儲(chǔ)器單元變到 DRAM存儲(chǔ)器單元，在其中浮動(dòng)溝道4可以積聚電荷。應(yīng)注意到背控制柵極的優(yōu)點(diǎn)對(duì)于DRAM單元還在于，能夠修改有效閾值電壓。因此 背控制柵極的合適控制能夠減小有效閾值電壓(例如，施加到不起作用的背控制柵極的正 電壓)，這使得能夠增加傳導(dǎo)電流，操作中有利的是電路會(huì)盡可能的強(qiáng)大。有效閾值電壓還 可以增大(通過(guò)對(duì)不起作用的背控制柵極施加負(fù)電壓)，這能夠減小泄露，對(duì)電路的靜止?fàn)?態(tài)總體上有利。因此，本發(fā)明擴(kuò)展為一種構(gòu)造混合存儲(chǔ)器陣列的方法，該存儲(chǔ)器陣列包括第一組閃存存儲(chǔ)器單元以及第二組DRAM存儲(chǔ)器單元。該方法更具體的包括-對(duì)于所述第一組和第二組單元通用的第一系列步驟，對(duì)于每個(gè)單元，包括〇在薄膜中形成溝槽，〇通過(guò)柵極介電層覆蓋溝槽的壁，〇用柵極材料填充溝槽；-所述第一系列步驟之后為〇對(duì)于第一組的每個(gè)單元，通過(guò)在溝槽上形成柵極間介電層，以及在柵極間介電 層上形成前控制柵極，從而形成具有浮動(dòng)?xùn)艠O的閃存單元，〇對(duì)于第二組的每個(gè)單元，通過(guò)直接在溝槽上形成控制柵極，從而形成具有浮動(dòng) 柵極的DRAM單元。還應(yīng)注意，根據(jù)本發(fā)明的第一方案的閃存單元的后控制柵極還可用作DRAM單元 控制柵極，那么溝道4形成了用于DRAM單元的浮動(dòng)溝道。因此形成混合存儲(chǔ)器單元，其包 括在前面的閃存單元以及在背面的DRAM單元。
權(quán)利要求
1.一種閃存存儲(chǔ)器單元(1、10)，包括具有浮動(dòng)?xùn)艠O(10、20)的FET晶體管，所述浮動(dòng) 柵極在絕緣體上半導(dǎo)體襯底上，所述絕緣體上半導(dǎo)體襯底包括通過(guò)絕緣(BOX)層與基層襯 底(5)隔開(kāi)的半導(dǎo)體材料的薄膜，所述晶體管在所述薄膜中具有溝道G)，其特征在于，所 述存儲(chǔ)器單元包括兩個(gè)控制柵極，前控制柵極(12、2幻布置在浮動(dòng)?xùn)艠O(10、20)上方并且 通過(guò)柵極間介電層(13、2；3)與浮動(dòng)?xùn)艠O(10、20)隔開(kāi)，背控制柵極(6、34-37)布置在基層 襯底(5)內(nèi)直接在絕緣(BOX)層下面，從而僅通過(guò)絕緣(BOX)層與溝道(4)隔開(kāi)，該兩個(gè)控 制柵極(10、20 ；6,34-37)設(shè)計(jì)為組合使用而執(zhí)行單元編程操作。
2.根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器單元，其中背控制柵極(37、38)在單元的整個(gè)寬 度下面延伸。
3.根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器單元，其中背控制柵極(6、34、35)的位置為僅面 向浮動(dòng)?xùn)艠O(10,20)延伸。
4.根據(jù)前述權(quán)利要求中任意一項(xiàng)所述的閃存存儲(chǔ)器單元，其中背控制柵極的極性與晶 體管的溝道的極性為相同類型。
5.根據(jù)前述權(quán)利要求中任意一項(xiàng)所述的閃存存儲(chǔ)器單元，其中背控制柵極在基層襯底 (5,31)中通過(guò)反向偏壓的阱(32,33)絕緣。
6.根據(jù)前述權(quán)利要求中任意一項(xiàng)所述的閃存存儲(chǔ)器單元，還包括絕緣溝槽(38)，其在 深度上延伸到基層襯底內(nèi)以使背控制柵極絕緣。
7.根據(jù)前述權(quán)利要求中任意一項(xiàng)所述的閃存存儲(chǔ)器單元，其特征在于，其為完全耗盡型。
8.根據(jù)權(quán)利要求1至7其中一項(xiàng)所述的閃存存儲(chǔ)器單元(1)，其中浮動(dòng)?xùn)艠O(10)布置 在薄膜的表面上，并且通過(guò)柵極介電層(11)與薄膜中的溝道(4)絕緣。
9.根據(jù)權(quán)利要求1至7其中一項(xiàng)所述的閃存存儲(chǔ)器單元(10)，其中浮動(dòng)?xùn)艠O00)形成 于在溝道中制造的溝槽中，并且通過(guò)布置在該溝槽的壁上的柵極介電層與溝道絕緣。
10.根據(jù)權(quán)利要求9所述的閃存存儲(chǔ)器單元，其中所述FET晶體管包括源極區(qū)和漏極 區(qū)，它們非對(duì)稱地布置于形成在溝道中的浮動(dòng)?xùn)艠O的任意一側(cè)的薄膜中，從而漏極區(qū)比源 極區(qū)更靠近浮動(dòng)?xùn)艠O。
11.一種存儲(chǔ)器陣列，包括多個(gè)成行和成列布置的根據(jù)權(quán)利要求1至10中任一項(xiàng)所述 的單元，其中背柵極線耦合到沿著一行或一列的每個(gè)單元的背控制柵極。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器陣列，其中字線(WLl、ffL2)耦合到沿著一列的每個(gè) 單元(C1、C2)的前控制柵極，并且其中背柵極線(BG1、BG2)平行于字線延伸。
13.一種存儲(chǔ)器陣列，包括成行或成列布置的多個(gè)存儲(chǔ)器單元，其中所述多個(gè)單元的第 一組單元包括多個(gè)根據(jù)權(quán)利要求9或10所述的閃存單元，并且所述多個(gè)單元的第二組單元 包括具有浮動(dòng)溝道以及隱藏在溝道中的控制柵極的DRAM單元。
14.一種構(gòu)造根據(jù)權(quán)利要求13所述的存儲(chǔ)器陣列的方法，包括-對(duì)于所述第一組和第二組單元通用的第一系列步驟，對(duì)于每個(gè)單元，包括〇在薄膜中形成溝槽，〇通過(guò)柵極介電層覆蓋溝槽的壁，〇用柵極材料填充溝槽；-所述第一系列步驟之后為〇對(duì)于第一組的每個(gè)單元，在溝槽上形成柵極間介電層，以及在柵極間介電層上形成 前控制柵極，〇對(duì)于第二組的每個(gè)單元，直接在溝槽上形成控制柵極。
15. 一種控制根據(jù)權(quán)利要求1至10其中之一所述的存儲(chǔ)器單元的方法，其中，在單元編 程操作中，通過(guò)對(duì)前控制柵極施加第一正電壓以及對(duì)背控制柵極施加第二正電壓，而組合 使用前控制柵極和背控制柵極，當(dāng)沒(méi)有電壓施加到背控制柵極時(shí)，所述第一電壓小于對(duì)單 元進(jìn)行編程所需的電壓。
全文摘要
本發(fā)明公開(kāi)了一種具有埋置絕緣層下第二控制柵極的SeOI閃存存儲(chǔ)單元。第一方案涉及一種閃存存儲(chǔ)器單元，包括具有浮動(dòng)?xùn)艠O的FET晶體管，所述浮動(dòng)?xùn)艠O在絕緣體上半導(dǎo)體襯底上，所述絕緣體上半導(dǎo)體襯底包括通過(guò)絕緣層與基層襯底隔開(kāi)的半導(dǎo)體材料的薄膜，所述晶體管在所述薄膜中具有溝道，其特征在于所述存儲(chǔ)器單元包括兩個(gè)控制柵極，前控制柵極布置在浮動(dòng)?xùn)艠O上方并通過(guò)柵極間介電層與浮動(dòng)?xùn)艠O隔開(kāi)，背控制柵極布置在基層襯底內(nèi)直接在絕緣層下面，從而僅通過(guò)絕緣層與溝道隔開(kāi)，該兩個(gè)控制柵極設(shè)計(jì)為組合使用來(lái)執(zhí)行單元編程操作。本發(fā)明還擴(kuò)展到一種包括多個(gè)根據(jù)本發(fā)明的第一方案的存儲(chǔ)器單元的存儲(chǔ)器陣列，及一種構(gòu)造這種存儲(chǔ)器單元的方法。
文檔編號(hào)G11C16/06GK102088028SQ201010540988
公開(kāi)日2011年6月8日 申請(qǐng)日期2010年11月8日 優(yōu)先權(quán)日2009年12月8日
發(fā)明者C·馬聚爾, R·費(fèi)朗 申請(qǐng)人:S.O.I.Tec絕緣體上硅技術(shù)公司