專利名稱：用于電可擦寫只讀存儲(chǔ)器的讀出電路和讀出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于電可擦寫只讀存儲(chǔ)器的讀出電路和讀出方法。
背景技術(shù)：
常規(guī)的Flash EEPROM(電可擦寫只讀存儲(chǔ)器)包含若干存儲(chǔ)單元。這種存儲(chǔ)單元在P型半導(dǎo)體襯底上制造，每個(gè)單元包含一個(gè)η+型的漏端和一個(gè)η+型的源端。襯底上有一層相對(duì)薄的柵電介質(zhì)層，之上是多晶硅形成的浮柵。在浮柵上是第二層電介質(zhì)層，第二層電介質(zhì)層上是多晶硅形成的控制柵。襯底上的溝道區(qū)將源漏端隔離開。浮柵上的電荷量由浮柵中所包含的電子數(shù)目決定。在編程時(shí)，電子被注入到浮柵中，從而提高了存儲(chǔ)單元的閾值電壓。閾值電壓指使存儲(chǔ)單元導(dǎo)通所需要的控制柵和源端之間的最小電壓。在擦除時(shí)，浮柵中的電子被移除，從而降低存儲(chǔ)單元的閾值電壓。在編程狀態(tài)下，存儲(chǔ)單元的閾值電壓通常大于+6. 5V，而在擦除狀態(tài)下，存儲(chǔ)單元的閾值電壓通常小于+3. OV。為確定存儲(chǔ)單元是否被編程，在控制柵上加一個(gè)介于+3. OV到+6. 5V之間的電壓， 通常是+5.0V，源端加0V，漏端加1V-2V之間的電壓。如果存儲(chǔ)單元導(dǎo)通，電流會(huì)流過存儲(chǔ)單元的源漏之間，表示該單元處于擦除狀態(tài)，保存了數(shù)據(jù)“ 1” ；否則，則表示該單元處于編程狀態(tài)，保存了數(shù)據(jù)“0”。圖1是一個(gè)常規(guī)FLASH存儲(chǔ)器的簡(jiǎn)化功能框圖。100是一個(gè)常規(guī)的半導(dǎo)體存儲(chǔ)器電路，包括存儲(chǔ)陣列102，102由若干存儲(chǔ)單元MCll-MCnm組成。MCll-MCnm在電路中排列成nXm的矩陣。每個(gè)存儲(chǔ)單元包含一個(gè)晶體管(Qpll-Qpnm)，晶體管用來保存數(shù)據(jù)“0”或 “1”。每個(gè)晶體管的漏端與位線BLO-BLm-I中的一條相連，所有晶體管的源端接相同的公共地電位VSS。每個(gè)晶體管的控制柵與字線W^O-WLn-I中的一條相連。存儲(chǔ)器電路100還包括行譯碼器104，列譯碼器106，以及Y傳輸電路108。行譯碼器104根據(jù)行地址信號(hào)Ai從 WLO-WLn-I選中相應(yīng)的一條字線，列譯碼器根據(jù)列地址信號(hào)Aj從BLO-BLm-I中選中相應(yīng)的一條位線。Y傳輸電路108將陣列中被選中的位線與讀出或傳感電路110相連。讀出電路110中包含一個(gè)傳感放大器，該傳感器比較字線上的電流和參考電流， 傳感器的比較結(jié)果指示選中的存儲(chǔ)器單元保存的是“ 0，，還是“ 1 ”。圖2是讀出電路110的原理圖。電路中包含一個(gè)比較器120、阻值為R2的參考電阻122、阻值為Rl的傳感電阻124，存儲(chǔ)單元的晶體管QP，以及參考單元的晶體管QK1_QK4。參考電阻122的一端與一個(gè)電壓源VCC相連，典型電壓值為1.0V，另一端與比較器 120的同相輸入端在結(jié)點(diǎn)A相連。結(jié)點(diǎn)A通過參考單元線REF以及開關(guān)S1-S4與參考晶體管A1-Qk4的漏端相連。傳感電阻124的一端與電壓源VCC相連，另一端與比較器120的反相輸入端在結(jié)點(diǎn)B相連。結(jié)點(diǎn)B通過被選中的位線BL與存儲(chǔ)晶體管％的漏端相連。％和 Qei-Qr4的控制柵都連接到被選中的字線WL，接受相同的控制柵電壓VG_SENSE。在進(jìn)行讀操作時(shí)，開關(guān)Sl導(dǎo)通，存儲(chǔ)單元的電流ICELL與來自Qki的電流IREF進(jìn)行比較。
在進(jìn)行編程校驗(yàn)操作時(shí)，開關(guān)S2導(dǎo)通，存儲(chǔ)單元的電流ICELL與來自Qk2的電流 IREF進(jìn)行比較。在進(jìn)行擦除校驗(yàn)操作時(shí)，開關(guān)S3導(dǎo)通，存儲(chǔ)單元的電流ICELL與來自Qk3的電流 IREF進(jìn)行比較。在進(jìn)行過擦除校驗(yàn)操作時(shí)，開關(guān)S4導(dǎo)通，存儲(chǔ)單元的電流ICELL與來自Qk4的電流 IREF進(jìn)行比較。Qei的閾值電壓是RD_VT，Qe2的閾值電壓是PGM_VT，Qe3的閾值電壓是ERS_VT，Qe4 的閾值電壓是0EC_VT。這些閾值電壓滿足以下關(guān)系
0EC_VT < ERS_VT < RD_VT < PGM_VT
圖3中給出了參考單元中A1-Qk4的參考電流與控制柵電壓Ve的曲線圖。由于參考晶體管與存儲(chǔ)晶體管是相同的，因此IDS曲線A-D是平行的，與存儲(chǔ)晶體管的IDS曲線也是平行的。曲線A-D的差異是由于不同的閾值電壓導(dǎo)致的。在進(jìn)行讀操作時(shí)，開關(guān)Sl導(dǎo)通為和Qki的控制柵都加電壓VG_SENSE。比較器120 比較來自存儲(chǔ)晶體管的電流ICELL和來自知的參考電流RD_IREF。如果ICELL大于RD_ IREF，則比較器120輸出“1”，反之輸出“0”。在進(jìn)行編程校驗(yàn)時(shí)，開關(guān)S2導(dǎo)通，％和Qk2的控制柵都加電壓VG_SENSE。比較器 120比較來自存儲(chǔ)晶體管的電流ICELL和來自Qk2的參考電流PGM_IREF。如果ICELL小于 ERS_IREF，則比較器120輸出“0”，指示％通過編程校驗(yàn)。在進(jìn)行擦除校驗(yàn)時(shí)，開關(guān)S3導(dǎo)通，％和Qk3的控制柵都加電壓VG_SENSE。比較器 120比較來自存儲(chǔ)晶體管的電流ICELL和來自Qk3的參考電流ERS_IREF。如果ICELL大于 ERS_IREF,則比較器120輸出“ 1 ”，指示％通過擦除校驗(yàn)。在進(jìn)行過擦除校驗(yàn)時(shí)，開關(guān)S4導(dǎo)通，％和Qr4的控制柵都加電壓VG_SENSE。比較器120比較來自存儲(chǔ)晶體管的電流ICELL和來自Qk2的參考電流0EC_IREF。如果ICELL小于0EC_IREF，則比較器120輸出“0”，指示％通過過擦除校驗(yàn)。現(xiàn)有技術(shù)具有若干缺陷
1.為了對(duì)FLASH存儲(chǔ)陣列進(jìn)行讀出、編程校驗(yàn)、擦除校驗(yàn)以及過擦除校驗(yàn)，需要對(duì)4個(gè)參考單元Qki-Qk4的閾值電壓進(jìn)行配置。該配置過程需要對(duì)參考單元進(jìn)行反復(fù)的編程-校驗(yàn)過程，直到參考單元達(dá)到需要的閾值。因此配置過程消耗較多的時(shí)間，增加了成本。2.由于編程校驗(yàn)和過擦除校驗(yàn)所用到的參考單元Qk2和Qk4的閾值與中性閾值 υν_ντ (中性閾值指存儲(chǔ)單元的浮刪中沒有電荷時(shí)的閾值，中性閾值隨制造工藝而變化， NOR型Flash存儲(chǔ)器的典型值可能分布在2. 3-3. 5V之間)的偏差較大，因此在存在擾動(dòng)的情況下容易發(fā)生電荷丟失，從而導(dǎo)致閾值發(fā)生偏移，進(jìn)而影響編程后的閾值分布以及數(shù)據(jù)保存時(shí)間。

發(fā)明內(nèi)容
本發(fā)明提供的一種用于電可擦寫只讀存儲(chǔ)器的讀出電路和讀出方法，減少了制造過程中的配置時(shí)間，提高了參考單元的閾值電壓穩(wěn)定性。為了達(dá)到上述目的，本發(fā)明提供一種用于電可擦寫只讀存儲(chǔ)器的讀出電路，該讀出電路包含比較器，參考電阻，傳感電阻，所述參考電阻和傳感電阻的阻值相同。
5
該讀出電路還包含參考單元和存儲(chǔ)單元。參考電阻的一端接電壓源，另一端在參考結(jié)點(diǎn)處與比較器的同相輸入端相連。參考結(jié)點(diǎn)通過參考位線與參考單元的漏極端相連。傳感電阻的一端接電壓源，另一端在存儲(chǔ)結(jié)點(diǎn)處與比較器的反相輸入端相連。存儲(chǔ)結(jié)點(diǎn)通過被選中的位線與存儲(chǔ)單元的漏極端相連。參考單元的閾值電壓Vtk被調(diào)整為接近中性閾值電壓UV_VT。加在參考單元控制柵上的電壓是一個(gè)固定電壓RVG。加在存儲(chǔ)單元控制柵上的電壓VG_SENSE在不同的工作模式下則是不同的。1、在進(jìn)行讀操作時(shí)，令VG_SENSE=VG_RD ；
2、在進(jìn)行擦除校驗(yàn)操作時(shí)，令VG_SENSE=VG_ERS；
3、在進(jìn)行編程校驗(yàn)操作時(shí)，令VG_SENSE=VG_PGM；
4、在進(jìn)行過擦出校驗(yàn)操作時(shí)，令VG_SENSE=VG_0EC。上述4個(gè)電壓值滿足以下關(guān)系 VG_0EC < VG_ERS < VG_RD < VG_PGM
VG_0EC由過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值決定；VG_ERS由擦除后的存儲(chǔ)單元目標(biāo)閾值決定；VG_PGM由編程后的存儲(chǔ)單元目標(biāo)閾值決定；VG_RD由讀操作時(shí)的判決閾值決定。本發(fā)明還提供一種用于電可擦寫只讀存儲(chǔ)器的讀出方法，該方法包含以下步驟 步驟1、設(shè)置參考單元的閾值電壓Vtk ；
該閾值電壓Vtk被調(diào)整為接近中性閾值電壓UV_VT。步驟2、設(shè)置參考單元控制柵上的電壓RVG ； 將該電壓值RVG設(shè)置為固定值。步驟3、設(shè)置存儲(chǔ)單元控制柵上的電壓VG_SENSE。步驟3. 1、設(shè)置四個(gè)電壓值VG_0EC、VG_ERS、VG_RD、VG_PGM,上述4個(gè)電壓值滿足以下關(guān)系
VG_0EC < VG_ERS < VG_RD < VG_PGM。VG_0EC由過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值決定；VG_ERS由擦除后的存儲(chǔ)單元目標(biāo)閾值決定；VG_PGM由編程后的存儲(chǔ)單元目標(biāo)閾值決定；VG_RD由讀操作時(shí)的判決閾值決定。步驟3.2、在進(jìn)行讀操作時(shí)，令VG_SENSE=VG_RD。步驟3. 3、在進(jìn)行擦除校驗(yàn)操作時(shí)，令VG_SENSE=VG_ERS。步驟3. 4、在進(jìn)行編程校驗(yàn)操作時(shí)，令VG_SENSE=VG_PGM。步驟3. 5、在進(jìn)行過擦出校驗(yàn)操作時(shí)，令VG_SENSE=VG_0EC。步驟4、判斷存儲(chǔ)單元( )的閾值電壓(VTC)，根據(jù)閾值電壓(Vrc)的不同而輸出不同的結(jié)果。步驟4. 1、判斷電可擦寫只讀存儲(chǔ)器處于何種操作，若進(jìn)行擦除校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 2，若進(jìn)行編程校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 3，若進(jìn)行過擦除校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 4，若進(jìn)行讀操作，則跳轉(zhuǎn)到步驟4. 5。步驟4. 2、如果存儲(chǔ)單元(Qc)的閾值電壓Vrc < VG_ERS - RVG + VTK，則通過擦除校驗(yàn)。
步驟4. 3、如果存儲(chǔ)單元(Qc)的閾值電壓Vrc > VG_PGM - RVG + VTK，則通過編程校驗(yàn)。步驟4. 4、如果存儲(chǔ)單元(Qc)的閾值電壓Vrc > VG_0EC- RVG + VTK，則通過過擦除校驗(yàn)。步驟4. 5、如果存儲(chǔ)單元( )的閾值電壓Vtc > VG_RD - RVG + VTE,則讀出數(shù)據(jù)為 0，反之讀出數(shù)據(jù)為1。本發(fā)明在進(jìn)行讀操作、編程校驗(yàn)操作、擦除校驗(yàn)操作以及過擦除校驗(yàn)操作的過程中利用了同一個(gè)參考單元，并且參考單元控制柵上的電壓也是一個(gè)固定值，因此只需要配置一個(gè)參考單元，從而顯著減少了制造過程中的配置時(shí)間，而加在存儲(chǔ)單元控制柵上的閾值是隨工作模式變化的，同時(shí)，由于讀操作及編程校驗(yàn)操作時(shí)加在存儲(chǔ)單元控制柵上的電壓相對(duì)以往技術(shù)更低，因此柵電壓應(yīng)力效應(yīng)減少，參考單元的閾值電壓被設(shè)置在中性閾值電壓附近，使得參考單元的閾值電壓更加穩(wěn)定。


圖1是背景技術(shù)中常規(guī)FLASH存儲(chǔ)器的簡(jiǎn)化功能框圖。圖2是背景技術(shù)中讀出電路的原理圖。圖3是背景技術(shù)中參考單元中QR1-QR4的參考電流與控制柵電壓VG的曲線圖 (SQRT是平方根，IDS是被測(cè)單元的源漏電流，SQRT(IDS)就是被測(cè)單元源漏電流的平方根)。圖4是本發(fā)明提供的用于電可擦寫只讀存儲(chǔ)器的讀出電路的電路圖。圖5是本發(fā)明提供的讀出電路中參考電流IREF、存儲(chǔ)單元電流ICELL與控制柵電壓VG的關(guān)系圖。
具體實(shí)施例方式以下根據(jù)圖4和圖5，具體說明本發(fā)明的較佳實(shí)施例
如圖4所示，是本發(fā)明提供的用于電可擦寫只讀存儲(chǔ)器的讀出電路的電路圖，該讀出電路包含比較器420，阻值為R402的參考電阻412，阻值為R401的傳感電阻414， R402=R401o該讀出電路還包含參考單元％和存儲(chǔ)單元％。參考電阻412的一端接電壓源VCC，VCC的典型值為+1. 0V,另一端在參考結(jié)點(diǎn)Y處與比較器420的同相輸入端相連。參考結(jié)點(diǎn)Y通過參考位線REF與參考單元％的漏極端相連。傳感電阻414的一端與VCC相連，另一端在存儲(chǔ)結(jié)點(diǎn)X處與比較器420的反相輸入端相連。存儲(chǔ)結(jié)點(diǎn)X通過被選中的位線BL與存儲(chǔ)單元％的漏極端相連。與圖2所示的背景技術(shù)不同，參考單元中的晶體管A1-Qk4由一個(gè)參考單元A所取代。參考單元％的閾值電壓Vtk被調(diào)整為接近中性閾值電壓UV_VT，取值為3. 0V,因此
非常穩(wěn)定。加在參考單元％控制柵上的電壓是一個(gè)固定電壓RVG，取值為3. 5V。加在存儲(chǔ)單元％控制柵上的電壓VG_SENSE在不同的工作模式下則是不同的。
1、在進(jìn)行讀操作時(shí)，令VG_SENSE=VG_RD ；
2、在進(jìn)行擦除校驗(yàn)操作時(shí)，令VG_SENSE=VG_ERS；
3、在進(jìn)行編程校驗(yàn)操作時(shí)，令VG_SENSE=VG_PGM；
4、在進(jìn)行過擦出校驗(yàn)操作時(shí)，令VG_SENSE=VG_0EC。上述4個(gè)電壓值滿足以下關(guān)系 VG_0EC < VG_ERS < VG_RD < VG_PGM。VG_0EC由過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值決定，比如希望過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值大于0V，則VG_0EC可以取0+RVG-VTK之間；VG_ERS由擦除后的存儲(chǔ)單元目標(biāo)閾值決定，比如希望擦除后的存儲(chǔ)單元目標(biāo)閾值小于3. 2V，則VG_ERS可以取3. 2+RVG-VTE ； VG_PGM由編程后的存儲(chǔ)單元目標(biāo)閾值決定，比如希望編程后的存儲(chǔ)單元目標(biāo)閾值大于 6. 2V，則VG_PGM可以取6. 2+RVG_VTK ；VG_RD由讀操作時(shí)的判決閾值決定，比如取判決閾值為 4. 7V，當(dāng)存儲(chǔ)單元的閾值小于4. 7V時(shí)，讀出數(shù)據(jù)為1，當(dāng)存儲(chǔ)單元的閾值大于4. 7V時(shí)，讀出數(shù)據(jù)為0，此時(shí)VG_RD可以設(shè)置為4. 7+RVG-VTK?？扇G_RD=4. 4V, VG_ERS=3. 8V, VG_PGM=6. 5V, VG_0EC=0. 7V。本發(fā)明還提供一種用于電可擦寫只讀存儲(chǔ)器的讀出方法，該方法包含以下步驟 步驟1、設(shè)置參考單元％的閾值電壓Vtk ；
該閾值電壓Vtk被調(diào)整為接近中性閾值電壓UV_VT。中性閾值電壓UV_VT隨制造工藝會(huì)發(fā)生變化，可能在2. 5-3. 5V之間波動(dòng)。因此Vtk 可以設(shè)置在波動(dòng)范圍的中心值，取值為3. 0V。步驟2、設(shè)置參考單元％控制柵上的電壓RVG ； 將該電壓值RVG設(shè)置為固定值。RVG的值比閾值電壓Vtk略高，比如高0. 5V左右，取值為3. 5V。步驟3、設(shè)置存儲(chǔ)單元％控制柵上的電壓VG_SENSE。步驟3. 1、設(shè)置四個(gè)電壓值VG_0EC、VG_ERS、VG_RD、VG_PGM,上述4個(gè)電壓值滿足以下關(guān)系
VG_0EC < VG_ERS < VG_RD < VG_PGM。VG_0EC由過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值決定，比如希望過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值大于0V，則VG_0EC可以取0+RVG-VTK之間；VG_ERS由擦除后的存儲(chǔ)單元目標(biāo)閾值決定，比如希望擦除后的存儲(chǔ)單元目標(biāo)閾值小于3. 2V，則VG_ERS可以取3. 2+RVG-VTE ； VG_PGM由編程后的存儲(chǔ)單元目標(biāo)閾值決定，比如希望編程后的存儲(chǔ)單元目標(biāo)閾值大于 6. 2V，則VG_PGM可以取6. 2+RVG_VTK ；VG_RD由讀操作時(shí)的判決閾值決定，比如取判決閾值為 4. 7V，當(dāng)存儲(chǔ)單元的閾值小于4. 7V時(shí)，讀出數(shù)據(jù)為1，當(dāng)存儲(chǔ)單元的閾值大于4. 7V時(shí)，讀出數(shù)據(jù)為0，此時(shí)VG_RD可以設(shè)置為4. 7+RVG-VTK。步驟3.2、在進(jìn)行讀操作時(shí)，令VG_SENSE=VG_RD。步驟3. 3、在進(jìn)行擦除校驗(yàn)操作時(shí)，令VG_SENSE=VG_ERS。步驟3. 4、在進(jìn)行編程校驗(yàn)操作時(shí)，令VG_SENSE=VG_PGM。步驟3. 5、在進(jìn)行過擦出校驗(yàn)操作時(shí)，令VG_SENSE=VG_0EC。步驟4、判斷存儲(chǔ)單元Qc的閾值電壓VTC。步驟4. 1、判斷電可擦寫只讀存儲(chǔ)器處于何種操作，若進(jìn)行擦除校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 2，若進(jìn)行編程校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 3，若進(jìn)行過擦除校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 4，若進(jìn)行讀操作，則跳轉(zhuǎn)到步驟4. 5。步驟4. 2、如果存儲(chǔ)單元(Qe)的閾值電壓Vrc < VG_ERS - RVG + VTK，則通過擦除校驗(yàn)。在進(jìn)行擦除校驗(yàn)操作時(shí)，加在存儲(chǔ)單元Qc控制柵上的電壓VG_SENSE=VG_ERS。流過參考單元％的電流IREF為圖5中的501。當(dāng)滿足VG_ERS-VTe > RVG-Vte時(shí)，流過存儲(chǔ)單元Qc的電流ICELL為圖5中的502，大于IREF，比較器420的輸出端418輸出“1”，指示存儲(chǔ)單元為擦除狀態(tài)，反之，當(dāng)不滿足VG_ERS-VTe > RVG-Vtk時(shí)，流過存儲(chǔ)單元％的電流ICELL 為圖5中的503，小于IREF，比較器420的輸出端418輸出“0”。因此，只有當(dāng)Vrc < VG_ERS -RVG + Vtk時(shí)，存儲(chǔ)單元才能通過擦除校驗(yàn)。步驟4. 3、如果存儲(chǔ)單元(Qc)的閾值電壓Vrc > VG_PGM - RVG + VTK，則通過編程校驗(yàn)。在進(jìn)行編程校驗(yàn)操作時(shí)，加在存儲(chǔ)單元控制柵上的電壓VG_SENSE=VG_PGM。流過參考單元Qk的電流IREF為圖5中的501。當(dāng)滿足VG_PGM_Vrc < RVG-Vtk時(shí)，流過存儲(chǔ)單元％ 的電流ICELL為圖5中的503，小于IREF，比較器420的輸出端418輸出“0”，指示存儲(chǔ)單元為編程狀態(tài)；反之，當(dāng)不滿足VG_PGM-VTe < RVG-Vte時(shí)，流過存儲(chǔ)單元％的電流ICELL為圖 5中的502，大于IREF，比較器420的輸出端418輸出“1”。因此，只有當(dāng)Vrc > VG_PGM -RVG + Vtk時(shí)，存儲(chǔ)單元才能通過編程校驗(yàn)。步驟4. 4、如果存儲(chǔ)單元(Qc)的閾值電壓Vrc > VG_0EC- RVG + VTK，則通過過擦除校驗(yàn)。在進(jìn)行過擦除校驗(yàn)操作時(shí)，加在存儲(chǔ)單元控制柵上的電壓VG_SENSE=VG_0EC。流過參考單元％的電流IREF為圖5中的501。當(dāng)滿足VG_0EC-VTe < RVG-Vte時(shí)，流過存儲(chǔ)單元Qc的電流ICELL為圖5中的503，小于IREF，比較器420的輸出端418輸出“0”，指示存儲(chǔ)單元為未過擦除狀態(tài)；反之，當(dāng)不滿足VG_0EC-Vtc < RVG-Vtk時(shí)，流過存儲(chǔ)單元QC的電流 ICELL為圖5中的502，大于IREF，比較器420的輸出端418輸出“1”。因此，只有當(dāng)Vtc > VG_0EC - RVG + Vtk時(shí)，存儲(chǔ)單元才能通過過擦除編程校驗(yàn)。步驟4. 5、如果存儲(chǔ)單元( )的閾值電壓Vtc > VG_RD - RVG + VTE,則讀出數(shù)據(jù)為 0，反之讀出數(shù)據(jù)為1。在進(jìn)行讀操作時(shí)，加在存儲(chǔ)單元控制柵上的電壓VG_SENSE=VG_RD。流過參考單元 Qe的電流IREF為圖5中的501。如果存儲(chǔ)單元已經(jīng)通過擦除校驗(yàn)，則Vtc < VG_ERS - RVG + VTK，因此VG_RD_VTC > RVG-Vtk，此時(shí)流過存儲(chǔ)單元的電流IREF為圖5中的502，大于IREF，比較器420的輸出端 418輸出“ 1 ”，指示保存的數(shù)據(jù)為“ 1 ”。如果存儲(chǔ)單元已經(jīng)通過編程校驗(yàn)，則Vtc > VG_PGM - RVG + VTK，因此VG_RD_VTC < RVG-Vtk，此時(shí)流過存儲(chǔ)單元的電流IREF為圖5中的503，小于IREF，比較器420的輸出端 418輸出“0”，指示保存的數(shù)據(jù)為“0”。盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。
權(quán)利要求
1.一種用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，該讀出電路包含比較器 (420)，參考電阻(412)，傳感電阻(414)，該讀出電路還包含參考單元( )和存儲(chǔ)單元( );參考電阻(412)的一端接電壓源(VCC)，另一端在參考結(jié)點(diǎn)(Y)處與比較器(420)的同相輸入端相連，參考結(jié)點(diǎn)(Y)通過參考位線(REF)與參考單元( )的漏極端相連，傳感電阻 (414)的一端接電壓源(VCC)，另一端在存儲(chǔ)結(jié)點(diǎn)(X)處與比較器(420)的反相輸入端相連， 存儲(chǔ)結(jié)點(diǎn)(X)通過被選中的位線(BL)與存儲(chǔ)單元( )的漏極端相連。
2.如權(quán)利要求1所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，所述參考電阻(412)和傳感電阻(414)的阻值相同。
3.如權(quán)利要求1所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，所述參考單元(Qk)的閾值電壓(Vtk)被調(diào)整為接近中性閾值電壓(UV_VT)。
4.如權(quán)利要求1所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，加在參考單元( )控制柵上的電壓是一個(gè)固定電壓(RVG)。
5.如權(quán)利要求4所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，所述的加在參考單元( )控制柵上的固定電壓值(RVG)比閾值電壓(Vtk)高。
6.如權(quán)利要求1所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，加在存儲(chǔ)單元(％)控制柵上的電壓(VG_SENSE )在不同的工作模式下是不同的在進(jìn)行讀操作時(shí)，令VG_SENSE=VG_RD ；在進(jìn)行擦除校驗(yàn)操作時(shí)，令VG_SENSE=VG_ERS ；在進(jìn)行編程校驗(yàn)操作時(shí)，令VG_SENSE=VG_PGM ；在進(jìn)行過擦出校驗(yàn)操作時(shí)，令VG_SENSE=VG_0EC。
7.如權(quán)利要求6所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，4個(gè)電壓值滿足以下關(guān)系VG_0EC < VG_ERS < VG_RD < VG_PGM ；VG_0EC由過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值決定；VG_ERS由擦除后的存儲(chǔ)單元目標(biāo)閾值決定；VG_PGM由編程后的存儲(chǔ)單元目標(biāo)閾值決定；VG_RD由讀操作時(shí)的判決閾值決定。
8.一種用于電可擦寫只讀存儲(chǔ)器的讀出方法，其特征在于，該方法包含以下步驟步驟1、設(shè)置參考單元(Qk)的閾值電壓(Vtk)；該閾值電壓(Vtk)被調(diào)整為中性閾值電壓(UV_VT);步驟2、設(shè)置參考單元( )控制柵上的電壓(RVG)；將該電壓值RVG設(shè)置為固定值，該固定值比閾值電壓(Vtk )高；步驟3、設(shè)置存儲(chǔ)單元( )控制柵上的電壓(VG_SENSE)；步驟4、判斷存儲(chǔ)單元( )的閾值電壓(VTC)，根據(jù)閾值電壓(Vrc)的不同而輸出不同的結(jié)果。
9.如權(quán)利要求8所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，所述的步驟3包含以下步驟步驟3. 1、設(shè)置四個(gè)電壓值VG_0EC、VG_ERS、VG_RD、VG_PGM,上述4個(gè)電壓值滿足以下關(guān)系VG_0EC < VG_ERS < VG_RD < VG_PGM ；VG_0EC由過擦除糾正后的存儲(chǔ)單元目標(biāo)閾值決定；VG_ERS由擦除后的存儲(chǔ)單元目標(biāo)閾值決定；VG_PGM由編程后的存儲(chǔ)單元目標(biāo)閾值決定；VG_RD由讀操作時(shí)的判決閾值決定；步驟3. 2、在進(jìn)行讀操作時(shí)，令VG_SENSE=VG_RD ； 步驟3. 3、在進(jìn)行擦除校驗(yàn)操作時(shí)，令VG_SENSE=VG_ERS ； 步驟3. 4、在進(jìn)行編程校驗(yàn)操作時(shí)，令VG_SENSE=VG_PGM ； 步驟3. 5、在進(jìn)行過擦出校驗(yàn)操作時(shí)，令VG_SENSE=VG_0EC。
10.如權(quán)利要求8所述的用于電可擦寫只讀存儲(chǔ)器的讀出電路，其特征在于，所述的步驟4包含以下步驟步驟4. 1、判斷電可擦寫只讀存儲(chǔ)器處于何種操作，若進(jìn)行擦除校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 2，若進(jìn)行編程校驗(yàn)操作，則跳轉(zhuǎn)到步驟4. 3，若進(jìn)行過擦除校驗(yàn)操作，則跳轉(zhuǎn)到步驟 4. 4，若進(jìn)行讀操作，則跳轉(zhuǎn)到步驟4. 5 ；步驟4. 2、如果存儲(chǔ)單元( )的閾值電壓Vrc < VG_ERS - RVG + Vtk，則通過擦除校驗(yàn)； 步驟4. 3、如果存儲(chǔ)單元( )的閾值電壓Vrc > VG_PGM - RVG + Vtk，則通過編程校驗(yàn)； 步驟4. 4、如果存儲(chǔ)單元( )的閾值電壓Vtc > VG_0EC - RVG + VTK，則通過過擦除校驗(yàn)；步驟4. 5、如果存儲(chǔ)單元( )的閾值電壓Vtc > VG_RD - RVG + VTK，則讀出數(shù)據(jù)為0，反之讀出數(shù)據(jù)為1。
全文摘要
一種用于電可擦寫只讀存儲(chǔ)器的讀出電路和讀出方法，該讀出電路包含比較器，參考電阻，傳感電阻，參考單元和存儲(chǔ)單元，該讀出電路中僅需要配置一個(gè)參考單元，在進(jìn)行讀操作的過程中利用了同一個(gè)參考單元，參考單元的閾值電壓設(shè)置為中性閾值電壓，并且參考單元控制柵上的電壓也設(shè)置為固定值，從而顯著減少了制造過程中的配置時(shí)間，而加在存儲(chǔ)單元控制柵上的閾值是隨工作模式變化的，同時(shí)，由于讀操作及編程校驗(yàn)操作時(shí)加在存儲(chǔ)單元控制柵上的電壓相對(duì)以往技術(shù)更低，因此柵電壓應(yīng)力效應(yīng)減少，參考單元的閾值電壓被設(shè)置在中性閾值電壓附近，使得參考單元的閾值電壓更加穩(wěn)定。
文檔編號(hào)G11C16/26GK102467967SQ20101054184
公開日2012年5月23日 申請(qǐng)日期2010年11月12日 優(yōu)先權(quán)日2010年11月12日
發(fā)明者廖少武, 樓冰泳, 祝崇智 申請(qǐng)人:上海復(fù)旦微電子股份有限公司