專利名稱：產(chǎn)生感測放大器致能信號的裝置、方法與系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般是有關(guān)于一種應(yīng)用于半導(dǎo)體內(nèi)存組件的裝置與方法，且特別是有關(guān)于一種產(chǎn)生具有可程序化的延遲(Programmable Delay)的感測放大器致能(Sense Amplifier Enable ；SAE)信號的裝置與方法。
背景技術(shù)：
如動態(tài)隨機(jī)存取內(nèi)存(Dynamic Random Access Memory ；DRAM)或靜態(tài)隨機(jī)存取內(nèi)存(Static Random Access Memory ；SRAM)組件的多種型態(tài)的內(nèi)存組件是儲存信息于存儲單元(Memory Cells)中，其中存儲單元是配置成一可選擇性的行與列的陣列。連接每一行的線一般是稱之為字符線(Word Lines ；WL)。每一列通常包含有一位線(Bit Line)及其互補(bǔ)(Complement)位線。啟動WL以選擇欲做存儲操作的存儲單元。由每個存儲單元所儲存的數(shù)據(jù)通過位線而被傳送至感測放大器電路系統(tǒng)做放大。SA是由賦能信號所驅(qū)動，其中賦能信號是由SAE信號產(chǎn)生器所產(chǎn)生。上述SAE信號產(chǎn)生器通常接收來自于外部源的一外部時脈(Clock)信號，并產(chǎn)生一 SAE信號。為了在應(yīng)用來自于一外部源的地址之后執(zhí)行感測操作，儲存于存儲單元(位單元)的數(shù)據(jù)驅(qū)動一對位線至預(yù)定的位準(zhǔn)(Level)。上述SAE信號即被啟動。SAE信號產(chǎn)生器通常是配置以接收外部時脈信號，并接著在一預(yù)定時段的延遲而非一可程序化的延遲之后啟動SAE信號。已知使用于SAE信號產(chǎn)生器的自時(Self-Timed)方法是從時脈信號的上升邊緣產(chǎn)生SAE信號JL與SAE 二者的脈沖(Pulse)寬度是由內(nèi)部自我重置路徑Gelf-Resetting Path)所決定，其中自我重置路徑對于工藝過程、電壓與溫度(Processing，Voltage, and Temperature ；PVT)變異具有高度的敏感性。再者，不準(zhǔn)確的模型可能會造成與頻率無關(guān)的失效。其它已知以時脈為基礎(chǔ)的方法是于整個時脈高相位期間產(chǎn)生WL的信號。在時脈信號的下降邊緣，SAE信號是由SAE信號產(chǎn)生器所產(chǎn)生。由于在此時脈周期內(nèi)，字符線與感測放大器致能二者均處于活動中，位線將需要在一額外的時脈周期被預(yù)先充電 O^e-Charged)，因此另一時脈周期被使用于每次的讀取操作中，此狀況導(dǎo)致低的產(chǎn)出量。 同時，在較低的時脈頻率，WL脈沖可能太長，且此現(xiàn)象會浪費(fèi)能源。因此，需要一解決方案來產(chǎn)生SAE信號，以消除使用于已知以時脈為基礎(chǔ)的方法中的額外時脈周期，進(jìn)而增加產(chǎn)出量。亦需要一解決方案來消除在已知自時方法中的內(nèi)部自我重置路徑，使得產(chǎn)生的SAE信號對于PVT變異能夠有更多的容許，而在先進(jìn)半導(dǎo)體工藝中，隨著增加的PVT變異，上述SAE信號對于PVT變異能夠有更多的容許已經(jīng)變得日益困難了。

發(fā)明內(nèi)容
上述的問題以及其它問題一般可通過例示性實(shí)施例加以解決或回避，且一般可通過例示性實(shí)施例來達(dá)到技術(shù)優(yōu)勢，而上述的例示性實(shí)施例提供用以產(chǎn)生SAE信號的裝置、 系統(tǒng)與方法，其中SAE信號具有可程序化的延遲。在SAE信號產(chǎn)生器的一例示性實(shí)施例中，提供一例示性的產(chǎn)生感測放大器致能信號裝置，其中此裝置包含可程序化時脈截波器(Chopper)、低通濾波器(Filter)、偏壓產(chǎn)生器(Bias Generator)、比較器(Comparator)以及回饋控制模塊。可程序化時脈截波器接收輸入時脈信號與延遲因素(Factor)信號，并產(chǎn)生SAE信號。低通濾波器接收上述SAE信號并產(chǎn)生第一電壓。偏壓產(chǎn)生器根據(jù)工作周期(Duty Cycle)因素產(chǎn)生參考電壓。比較器比較參考電壓以及由低通濾波器所產(chǎn)生的第一電壓，并產(chǎn)生比較結(jié)果，其中回饋控制模塊使用上述的比較結(jié)果決定可程序化時脈截波器的延遲因素信號。在SAE信號產(chǎn)生器的一例示性實(shí)施例中，提供一例示性方法以產(chǎn)生SAE信號。此方法通過程序化一可程序化時脈截波器來產(chǎn)生SAE信號，其中可程序化時脈截波器是耦合至輸入時脈信號與延遲因素信號。接著對SAE信號執(zhí)行低通濾波，以產(chǎn)生第一電壓。以比較器比較上述第一電壓與一參考電壓，并產(chǎn)生一比較結(jié)果，其中參考電壓是對應(yīng)于一工作周期因素。最后，使用比較結(jié)果于一回饋控制模塊，以通過上述延遲因素信號選擇性地執(zhí)行可程序化時脈截波器的可程序化延遲單元的增加或減少步驟。在SAE信號產(chǎn)生器的一例示性實(shí)施例中，提供一例示性的產(chǎn)生感測放大器致能信號系統(tǒng)，其中此系統(tǒng)包含多個存儲單元及至少一 SA，其中SA是由SAE信號產(chǎn)生器產(chǎn)生的 SAE信號所控制。存儲單元是連接至位線及互補(bǔ)位線。SA接收其中一位線的信號及其互補(bǔ)信號并產(chǎn)生一輸出。SAE信號產(chǎn)生器還包含可程序化時脈截波器、低通濾波器、偏壓產(chǎn)生器、 比較器以及控制模塊。上述裝置、方法與系統(tǒng)的例示性實(shí)施例能夠在不使用額外的時脈周期的情況下產(chǎn)生SAE信號，其中額外的時脈周期是使用于已知以時脈為基礎(chǔ)的方法中，故可增加產(chǎn)出量。 裝置、方法與系統(tǒng)的例示性實(shí)施例具有可程序化的延遲，且消除使用于已知自時方法中的內(nèi)部自我重置路徑，使得產(chǎn)生的SAE信號對于PVT變異能夠有更多的容許性。


為了能夠?qū)Ρ景l(fā)明及其優(yōu)點(diǎn)有更完整的理解，請參照上述的詳細(xì)說明并配合相應(yīng)的附圖。相關(guān)附圖內(nèi)容說明如下。圖1是描繪SAE信號產(chǎn)生器內(nèi)嵌于SRAM內(nèi)存結(jié)構(gòu)之內(nèi)的例示性實(shí)施例的區(qū)塊圖；圖2是描繪時脈信號CLK、由例示性實(shí)施例的SAE信號產(chǎn)生器所產(chǎn)生的SAE信號、 以及內(nèi)存區(qū)塊的WL信號的時序圖；圖3是描繪SAE信號產(chǎn)生器的一例示性實(shí)施例的裝置的示意圖；圖4是描繪根據(jù)一實(shí)施例的產(chǎn)生SAE信號的例示性方法的流程圖；圖5是描繪根據(jù)一例示性實(shí)施例的可程序化時脈截波器的示意圖；圖6是描繪根據(jù)一例示性實(shí)施例的偏壓產(chǎn)生器的示意圖；圖7是描繪根據(jù)一例示性實(shí)施例的控制模塊的示意圖。以上的附圖、示意圖以及圖表是做為說明之用而并非意欲限制本發(fā)明的范圍，但其是本發(fā)明實(shí)施例的范例、為了說明的目的而被簡化、且并未依照比例加以繪制。主要組件符號說明
100SRAM內(nèi)存結(jié)構(gòu)101 譯碼器
111存儲單元121 感測放大器
131SAE信號產(chǎn)生器141 寫入驅(qū)動器電路
151閂鎖300 裝置
311可程序化時脈截波器321 低通濾波器
331偏壓產(chǎn)生器341 比較器
351控制模塊400 流程圖
411比較結(jié)果421 低通濾波器
431可程序化時脈截波器441 增加步驟
451減少步驟461 控制模塊
500可程序化時脈截波器511 與門
521可程序化延遲單元600 偏壓產(chǎn)生器
611電阻單元621 多任務(wù)器
631放大器700 控制模塊
711邏輯單元721 運(yùn)算邏輯單元
731正反器741 譯碼器
BL 位線BLB 位線
CLK時脈信號SAE 感測放大器致能
WL 字符線WL
-ffL [n]字符線
具體實(shí)施例方式本發(fā)明的實(shí)施例的產(chǎn)生與使用詳細(xì)討論如下。然而，應(yīng)該理解的是，本發(fā)明提供了許多可實(shí)施于多種特定背景中的可應(yīng)用的發(fā)明概念。以下所討論的特定實(shí)施例僅用以教示產(chǎn)生與使用所揭露的主題的特定方式，而并非用以限定不同實(shí)施例的范圍。以下將討論的例示性實(shí)施例是有關(guān)于回饋控制的SAE信號產(chǎn)生器，其中SAE信號產(chǎn)生器是用來產(chǎn)生SAE信號，借以控制使用于如DRAM與SRAM的內(nèi)存中的SA的操作。其它實(shí)施例考慮其它需要SA的情況，包含如閃存(FlashMemory)的非揮發(fā)性(Non-Volatile) 存儲單元，以及位于中央處理器(CentralftOcessing Unit ；CPU)中的緩存器(Register) 文件。圖1是繪示SAE信號產(chǎn)生器131內(nèi)嵌于SRAM內(nèi)存結(jié)構(gòu)100之內(nèi)的例示性實(shí)施例的區(qū)塊圖。多個存儲單元111是以行與列的方式做配置。字符線WL
至WL[n]是連接至每一行。位線BL及互補(bǔ)的位線BLB是數(shù)據(jù)的載線(CarryingLines)，且一般是以列的方式做配置。SA 121是耦合至位線BL與位線BLB。在內(nèi)存周期操作開始時，SA 121是失能的 (Disabled)，且位線BL與位線BLB被寫入驅(qū)動器(Writer Driver)電路141預(yù)先充電至匹配中間(Matchinghtermediary)電壓位準(zhǔn)。接著使得位線BL與位線BLB的預(yù)先充電為失能的。當(dāng)接收行地址后，通過譯碼器(Decoder) 101執(zhí)行行的譯碼操作，借以譯碼接收到的行地址，進(jìn)而選擇存儲單元陣列區(qū)塊的多條WL中，與上述被譯碼的行地址對應(yīng)的一 WL?；顒有盘?通常為高電壓)是置放在上述所選擇的WL中。接著，來自于連接至所選擇的WL的存儲單元的數(shù)據(jù)被傳送至位線BL與位線BLB。此時，啟動SAE信號產(chǎn)生器131以產(chǎn)生SAE信號，其中SAE信號使得SA 121開始感測操作。在操作中，介于位線BL與位線BLB之間的電壓差異被SA 121所感測，并由非常小的差分(Differential)電壓改變至大電壓(儲存于閂鎖(Latch) 151中)，且更將其輸出做為數(shù)據(jù)。圖2是時脈信號CLK、由例示性實(shí)施例的SAE信號產(chǎn)生器所產(chǎn)生的SAE信號、以及內(nèi)存區(qū)塊的WL信號的時序圖。時脈信號CLK的時脈高相位以及時脈低相位具有相同的寬度，因此，此時脈具有50%的時脈工作周期。例示性實(shí)施例的SAE信號產(chǎn)生器可產(chǎn)生SAE信號，其中SAE信號的高相位是可程序化的，且為上述時脈信號CLK的的工作周期，而是小于50%。同時，WL信號的高相位具有(50-N)%的工作周期。SAE信號以及WL信號的工作周期的縮減是通過可程序化的時脈截波器來達(dá)成的?？蛇x擇的直流電(DC)電壓用來調(diào)整、決定并設(shè)定SAE信號以及WL信號的工作周期。WL信號的高相位與SAE信號的高相位并無重疊，使得SAE信號以及WL信號二者的工作周期的總和等于50%。圖3是繪示圖1中的SAE信號產(chǎn)生器131的一例示性實(shí)施例的裝置300的示意圖。上述SAE信號產(chǎn)生器的裝置300所選擇的組件為可程序化時脈截波器311、低通濾波器 321、偏壓產(chǎn)生器331、比較器341、控制模塊351、輸入時脈信號CLK、規(guī)定工作周期因素的輸入信號、以及輸出信號，其中輸出信號即SAE信號。以上所示的配置是一例示性配置，且并不以此為限。信號與組件可以不同方式做實(shí)體配置。熟悉此技藝者將可理解，在一實(shí)施例中的例示性特征的配置可做不同的變化。在圖3中，可程序化時脈截波器311的例示性實(shí)施例是配置以接收輸入時脈信號 CLK以及延遲因素信號，并產(chǎn)生SAE信號，其中SAE信號是用來控制如圖1中所示的SA 121 的例示性SA。低通濾波器321是配置以接收上述SAE信號，并產(chǎn)生第一電壓，其中第一電壓是對應(yīng)于SAE信號的工作周期。偏壓產(chǎn)生器331是配置以產(chǎn)生參考電壓，其中參考電壓是對應(yīng)于使用者規(guī)定的工作周期因素。比較器341是配置以接收上述參考電壓與第一電壓， 并產(chǎn)生一比較結(jié)果。控制模塊351是配置以接收上述的比較結(jié)果，并產(chǎn)生可程序化時脈截波器的延遲因素信號。此延遲因素信號設(shè)定工作周期予SAE信號。因此，此電路是使用控制循環(huán)來控制SAE信號的工作周期。在圖5中，其是繪示根據(jù)一例示性實(shí)施例的可程序化時脈截波器500的示意圖?？沙绦蚧瘯r脈截波器500的組件為可程序化延遲單元521，與邏輯與門(AND gate) 5110上述與門511可為其它邏輯單元，例如與非門(NAND)與或非門(NOR)等，只要正確結(jié)合二波型 (Waveforms)的單元即可?？沙绦蚧舆t單元521是耦合至輸入時脈信號CLK以及延遲因素信號，其中可程序化延遲單元521是配置以產(chǎn)生被延遲的時脈輸出；且與門是耦合至輸入時脈信號CLK以及被延遲的時脈輸出，以產(chǎn)生可程序化時脈截波器500的輸出?？沙绦蚧舆t單元521可為數(shù)字延遲單元或模擬延遲單元。在操作中，SAE信號的上升邊緣將以一時間延遲的方式而緊隨于時脈信號CLK的上升邊緣之后，其中時間延遲是由可程序化延遲單元521所決定。SAE信號的下降邊緣是由時脈信號CLK所決定。在圖6中，其是繪示根據(jù)一例示性實(shí)施例的偏壓產(chǎn)生器600的示意圖，而偏壓產(chǎn)生器600所選擇的組件為多個電阻單元611、多任務(wù)器(Multiplexer) 621、以及放大器631。 上述多個電阻單元611是耦合至多任務(wù)器621，以從一電阻單元中選擇一輸入電壓做為多任務(wù)器621的輸出；而放大器631則耦合至上述多任務(wù)器621的輸出以及來自于放大器631 的一回饋輸入。上述放大器631的輸出是對應(yīng)于工作周期因素的參考電壓。
控制模塊可通過數(shù)字組件或模擬組件來實(shí)施。在圖7中，其是繪示根據(jù)一例示性實(shí)施例的控制模塊700的示意圖，且控制模塊700所選擇的組件為邏輯單元711、運(yùn)算邏輯單元(Arithmetic Logic Unit ；ALU) 721、正反器(Flip Flop) 731 以及譯碼器 741。邏輯單元711產(chǎn)生邏輯輸出；ALU 721接收上述邏輯單元711的邏輯輸出，以及來自于正反器731 的回饋信號。正反器731接收ALU 721的輸出并產(chǎn)生一輸出以饋入(i^eed) ALU 721做為一回饋輸入。譯碼器741接收正反器731的輸出并產(chǎn)生一輸出予控制模塊700，其中譯碼器 741所產(chǎn)生的輸出是用來程序化繪示于圖5中的可程序化時脈截波器的延遲因素，且為使用于例示性實(shí)施例的可程序化時脈截波器311中的延遲因素。在其它實(shí)施例中，控制模塊 700可包含如模擬數(shù)字轉(zhuǎn)換器(Analog to Digital Converter ；ADC)的模擬電路系統(tǒng)。圖4是繪示根據(jù)一實(shí)施例的產(chǎn)生SAE信號的例示性方法的流程圖400。SAE信號是借著根據(jù)接收到的輸入時脈信號CLK與延遲因素來程序化可程序化時脈截波器431的可程序化延遲單元而形成減少或增加的狀態(tài)。延遲因素是由控制模塊決定，借以選擇性地執(zhí)行可程序化時脈截波器431的可程序化延遲單元的增加步驟441與減少步驟451的其中一者。執(zhí)行增加步驟441或減少步驟451是根據(jù)來自于比較二電壓的比較結(jié)果411而決定， 其中上述二電壓包含由低通濾波器421根據(jù)接收到的SAE信號所產(chǎn)生的第一電壓，以及做為參考電壓的第二電壓，其中參考電壓是由工作周期因素所規(guī)定。假如比較器發(fā)現(xiàn)與來自于低通濾波器421的工作周期對應(yīng)的電壓小于由工作周期因素所規(guī)定的參考電壓，控制模塊461將以一延遲因素增加可程序化延遲。假如比較器發(fā)現(xiàn)與來自于低通濾波器421的工作周期對應(yīng)的電壓大于由工作周期因素所規(guī)定的參考電壓，控制模塊461將以一延遲因素減少可程序化時脈截波器431的可程序化延遲。通過設(shè)定參考電壓，使用者可決定的工作周期至SAE信號。溫度以及電源等的改變因此可得到補(bǔ)償，其中溫度以及電源等的改變將反向地影響SAE信號工作周期。雖然各實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳述如上，可理解的是，在不脫離所述權(quán)利要求所定義的本發(fā)明精神和范圍內(nèi)，當(dāng)可做各種的更動、替代和潤飾。例如，以上所討論的許多特征和功能可實(shí)施于軟件、硬件或韌體(Firmware)、或上述的組合中。如其它范例所示，熟悉此技藝者將可輕易地理解到，在本發(fā)明的范圍內(nèi)，本發(fā)明中許多特征和功能可加以變更。此外，本發(fā)明的范圍并非欲限制在本說明書所述的工藝、機(jī)器、制造、物質(zhì)組成、方式、方法以及步驟的特定實(shí)施例中。此技術(shù)領(lǐng)域中具有通常技藝者將可從本發(fā)明輕易地理解到前述的工藝、機(jī)器、制造、物質(zhì)組成、方式、方法或步驟，不論是已經(jīng)存在或后續(xù)將發(fā)展的，只要能夠如本發(fā)明相對應(yīng)的實(shí)施例一般執(zhí)行實(shí)質(zhì)相同功能或達(dá)到實(shí)質(zhì)相同的結(jié)果，均可根據(jù)本發(fā)明加以采用。因此，所附權(quán)利要求意欲將這類的工藝、機(jī)器、制造、物質(zhì)組成、方式、方法或步驟包含于其范圍中。
權(quán)利要求
1.一種產(chǎn)生感測放大器致能信號裝置，其特征在于，包含一可程序化時脈截波器，配置以接收一輸入時脈信號與一延遲因素信號，并產(chǎn)生一感測放大器致能信號，該可程序化時脈截波器包含一可程序化延遲單元，耦合至該輸入時脈信號以及該延遲因素信號，其中該可程序化延遲單元是配置以產(chǎn)生一被延遲的時脈輸出，該可程序化延遲單元是一數(shù)字延遲單元或一模擬延遲單元；以及一邏輯單元，耦合至該輸入時脈信號以及該被延遲的時脈輸出，其中該邏輯單元是配置以產(chǎn)生該感測放大器致能信號；一低通濾波器，配置以接收該感測放大器致能信號，并產(chǎn)生一第一電壓； 一偏壓產(chǎn)生器，配置以產(chǎn)生一參考電壓；一比較器，配置以接收該參考電壓與該第一電壓，比較器比較參考電壓以及由低通濾波器所產(chǎn)生的第一電壓，并產(chǎn)生一比較結(jié)果；以及一控制模塊，配置以接收該比較結(jié)果，并產(chǎn)生該可程序化時脈截波器的該延遲因素信號。
2.根據(jù)權(quán)利要求1所述的產(chǎn)生感測放大器致能信號裝置，其特征在于，該偏壓產(chǎn)生器還包含數(shù)個電阻單元，耦合至一多任務(wù)器，以從一電阻單元中選擇一輸入電壓做為該多任務(wù)器的一輸出；以及一放大器，耦合至該多任務(wù)器的該輸出，其中該放大器是配置以產(chǎn)生該參考電壓。
3.根據(jù)權(quán)利要求1所述的產(chǎn)生感測放大器致能信號裝置，其特征在于，該控制模塊還包含一邏輯單元，其中該邏輯單元產(chǎn)生來自于該比較器的一邏輯輸出； 一運(yùn)算邏輯單元，接收該邏輯輸出；一正反器，其中該正反器接收該運(yùn)算邏輯單元的輸出以做為該正反器的輸入，并配置以產(chǎn)生一輸出以饋入該運(yùn)算邏輯單元做為一回饋輸入；以及一譯碼器，接收該正反器的該輸出，并配置以產(chǎn)生該可程序化時脈截波器的該延遲因素信號。
4.根據(jù)權(quán)利要求1所述的產(chǎn)生感測放大器致能信號裝置，其特征在于，該裝置形成一回饋循環(huán)以控制該感測放大器致能信號的工作周期。
5.一種產(chǎn)生感測放大器致能信號的方法，其特征在于，包含通過程序化一可程序化時脈截波器而產(chǎn)生一感測放大器致能信號，其中該可程序化時脈截波器是耦合至一輸入時脈信號與一延遲因素信號，通過程序化該可程序化時脈截波器而產(chǎn)生該感測放大器致能信號的步驟還包含通過操作耦合至該輸入時脈信號的該可程序化時脈截波器的一可程序化延遲單元來產(chǎn)生一被延遲的時脈輸出，其中該可程序化延遲單元是一數(shù)字可程序化延遲單元或一模擬可程序化延遲單元；以及通過邏輯性地決定該輸入時脈信號與該被延遲的時脈輸出來產(chǎn)生該感測放大器致能信號；通過對該感測放大器致能信號執(zhí)行低通濾波來產(chǎn)生一第一電壓；執(zhí)行一比較步驟，以比較該第一電壓以及一參考電壓，并產(chǎn)生一比較結(jié)果，其中該參考電壓是對應(yīng)于被選出的一工作周期因素；以及通過該延遲因素信號選擇性地執(zhí)行該可程序化時脈截波器的一可程序化延遲單元的一增加步驟與一減少步驟的其中一者，其中該延遲因素信號是由該比較步驟所產(chǎn)生。
6.根據(jù)權(quán)利要求5所述的產(chǎn)生感測放大器致能信號的方法，其特征在于，通過該延遲因素信號選擇性地執(zhí)行該可程序化時脈截波器的該可程序化延遲單元的該增加步驟與該減少步驟的其中一者的步驟還包含通過耦合至該比較結(jié)果的一邏輯單元產(chǎn)生一邏輯輸出； 通過一運(yùn)算邏輯單元接收該邏輯輸出，并產(chǎn)生一運(yùn)算邏輯單元輸出； 通過一正反器接收該運(yùn)算邏輯單元輸出，并產(chǎn)生一正反器輸出至該運(yùn)算邏輯單元以做為一回饋輸入；以及通過一譯碼器接收該正反器輸出，并產(chǎn)生該延遲因素信號。
7.—種產(chǎn)生感測放大器致能信號系統(tǒng)，其特征在于，包含數(shù)個存儲單元，其中該些存儲單元耦合至數(shù)個位線以及數(shù)個互補(bǔ)位線； 至少一感測放大器，其中該感測放大器是由一感測放大器致能信號所控制，用以接收該些位線其中一者的一位線信號以及與該位線信號互補(bǔ)的一互補(bǔ)信號，并產(chǎn)生一輸出；以及一感測放大器致能信號產(chǎn)生器，用以產(chǎn)生一感測放大器致能信號，其中該感測放大器致能信號產(chǎn)生器還包含一可程序化時脈截波器，配置以接收一輸入時脈信號與一延遲因素信號，并產(chǎn)生該感測放大器致能信號，其中該可程序化時脈截波器還包含一可程序化延遲單元，耦合至該輸入時脈信號以及該延遲因素信號，其中該可程序化延遲單元是配置以產(chǎn)生一被延遲的時脈輸出；以及一邏輯單元，耦合至該輸入時脈信號以及該被延遲的時脈輸出，其中該邏輯單元是配置以產(chǎn)生該感測放大器致能信號；一低通濾波器，配置以接收該感測放大器致能信號，并產(chǎn)生一第一電壓，其中該第一電壓是對應(yīng)于該感測放大器致能信號的一工作周期； 一偏壓產(chǎn)生器，配置以產(chǎn)生一參考電壓；一比較器，配置以接收該參考電壓與該第一電壓，并產(chǎn)生一比較結(jié)果；以及一控制模塊，配置以接收該比較結(jié)果，并產(chǎn)生該可程序化時脈截波器的該延遲因素信號。
8.根據(jù)權(quán)利要求7所述的產(chǎn)生感測放大器致能信號系統(tǒng)，其特征在于，該控制模塊還包含一邏輯單元，其中該邏輯單元產(chǎn)生耦合至該比較結(jié)果的一邏輯輸出； 一運(yùn)算邏輯單元，接收來自于該邏輯輸出的一輸入；一正反器，其中該正反器接收來自于該運(yùn)算邏輯單元的輸出的一輸入，并產(chǎn)生一輸出以饋入該運(yùn)算邏輯單元做為一回饋輸入；以及一譯碼器，接收該正反器的該輸出以做為該譯碼器的輸入，并產(chǎn)生該延遲因素信號。
全文摘要
本發(fā)明提供產(chǎn)生感測放大器致能(Sense Amplifier Enable；SAE)信號的裝置、方法與系統(tǒng)，具有可程序化的延遲與回饋循環(huán)，以控制SAE信號的工作周期，此系統(tǒng)與方法可使用于SRAM、DRAM、或其它種類的存儲單元中。一例示性但并不受限的實(shí)施例包含有可程序化時脈截波器(Chopper)、低通濾波器(Filter)、偏壓產(chǎn)生器(Bias Generator)、比較器(Comparator)以及回饋控制模塊。
文檔編號G11C7/06GK102347054SQ201010578440
公開日2012年2月8日 申請日期2010年12月1日 優(yōu)先權(quán)日2010年7月26日
發(fā)明者劉逸群 申請人:臺灣積體電路制造股份有限公司