專利名稱：字符線驅(qū)動(dòng)器電路與內(nèi)存組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上是有關(guān)于半導(dǎo)體內(nèi)存設(shè)計(jì)，且特別是有關(guān)于一種內(nèi)存字符線驅(qū)動(dòng)器的設(shè)計(jì)。
背景技術(shù)：
半導(dǎo)體內(nèi)存的核心包含至少一二維內(nèi)存單元陣列(two-dimension memorycell array)，信息儲(chǔ)存在此二維內(nèi)存單元陣列中。傳統(tǒng)上，字符線選取行(rows)，且啟動(dòng)單元，而位線選取列(columns)，且存取單元，即讀取與寫入單元。當(dāng)啟動(dòng)一字符線與一位線時(shí)，選取與此字符線和位線連接的一特定內(nèi)存單元。為了啟動(dòng)字符線，通常將字符線的電壓設(shè)定為高電壓(Vdd)，此高電壓相等于互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)電路系統(tǒng)的正電源電壓。將一字符線設(shè)定為低電壓(Vss)， 以關(guān)閉此字符線，其中此低電壓是一與正電源電壓互補(bǔ)的電壓。通常將此低電壓設(shè)定為接地時(shí)，或0伏特時(shí)，不同半導(dǎo)體制作科技的高電壓的值可不相同。舉例而言，在深次微米 (deep-submicron)科技中，高電壓可為1. 2伏特或更低，而在次微米科技中，高電壓可為 2. 5伏特。但是，對(duì)于一給定的內(nèi)存芯片與已知科技，通常將高電壓設(shè)計(jì)成一固定值，這樣的設(shè)計(jì)特別適用于互補(bǔ)式金屬氧化物半導(dǎo)體內(nèi)存電路系統(tǒng)。動(dòng)態(tài)電壓調(diào)整(DynamicVoltage Scaling5DVS)經(jīng)常應(yīng)用來降低能量的消耗。然而，相較于周遭的數(shù)字邏輯電路系統(tǒng)，僅有小VDD調(diào)整范圍可應(yīng)用于內(nèi)存電路中。因此，內(nèi)存電路經(jīng)常在較高的VDD下操作，或應(yīng)用雙
(dual-rail) 十。由于有多個(gè)內(nèi)存單元(memory cells)連接至單一字符線，且根據(jù)內(nèi)存陣列的尺寸與所采用的科技，字符線本身可能非常長，因此字符線對(duì)其對(duì)應(yīng)的譯碼器而言，可能是個(gè)相當(dāng)大的負(fù)擔(dān)，且需要一驅(qū)動(dòng)器來驅(qū)動(dòng)字符線。字符線驅(qū)動(dòng)器的一端耦合至字符線譯碼器的輸出，另一端則耦合至一字符線。當(dāng)內(nèi)存芯片處于工作模式(active mode)時(shí)，即內(nèi)存芯片已經(jīng)可被有效的讀取或?qū)懭耄址€驅(qū)動(dòng)器只當(dāng)作一規(guī)律的驅(qū)動(dòng)器，其中字符線驅(qū)動(dòng)器在字符線譯碼器之后，且當(dāng)字符線被選取時(shí)，提供一電流源來將此字符線拉升(pull up)至一高電壓，而當(dāng)字符線未被選取時(shí)，將此字符線拉降(pull down)至一低電壓。當(dāng)此內(nèi)存芯片處于待機(jī)模式(standby mode)時(shí)，即內(nèi)存芯片無法被有效的讀取或?qū)懭?，能量的耗損維持在正好可保持住儲(chǔ)存在內(nèi)存單元陣列中的信息的最低限度，且字符線驅(qū)動(dòng)器將字符線電壓箝制(clamp)至低電壓。半導(dǎo)體隨機(jī)存取內(nèi)存(RAM)電路通過對(duì)內(nèi)存單元晶體管施加高電壓準(zhǔn)位(例如邏輯“1”)或低電壓準(zhǔn)位(例如邏輯“0”)的方式，來儲(chǔ)存邏輯狀態(tài)，其中內(nèi)存單元晶體管包含內(nèi)存陣列。在字符線電壓控制電路中，利用譯碼器電路對(duì)內(nèi)存陣列的選取區(qū)段(sector)中所選取的字符線施加高或低(或負(fù))電壓準(zhǔn)位。目前一般應(yīng)用在靜態(tài)隨機(jī)存取內(nèi)存(SRAM) 組件中的字符線驅(qū)動(dòng)器為與非門式(NAND)譯碼器(decoders)，此NAND譯碼器伴隨有一或多階的反向器，以緩沖信號(hào)。這樣的設(shè)計(jì)通常對(duì)主動(dòng)式功率(active power)與性能是最理想的，但由于泄漏能量損失而導(dǎo)致高能量耗損。在特定的操作模式中，這樣的泄漏能量可能占內(nèi)存芯片的主動(dòng)功率耗損的主要部分。靜態(tài)隨機(jī)存取內(nèi)存陣列中的字符線驅(qū)動(dòng)器的傳統(tǒng)電源門控架構(gòu)(powergating schemes)利用分段式(segment-based)或宏語句(macro-based)方法(此后稱為“區(qū)塊 (blocks)”或“區(qū)塊式(block-based)”)。每個(gè)區(qū)塊包含數(shù)個(gè)字符線，例如10 條線。利用區(qū)塊控制信號(hào)的方式來啟動(dòng)字符線驅(qū)動(dòng)器，且并不關(guān)閉字符線驅(qū)動(dòng)器，除非此區(qū)塊全面地停用。這樣的區(qū)塊式方法在金屬繞線(routing)與能量損耗上均無效率。圖1是繪示應(yīng)用在此類型的內(nèi)存單元中的一種已知字符線驅(qū)動(dòng)器電路10的電路圖。字符線驅(qū)動(dòng)器包含一 NAND電路(NAND circuit，與非門電路)12、一輸出反向器14以及一電源門控組件(power gating device) 16，其中NAND電路12包含晶體管Ml、M2與M3， 輸出反向器14包含晶體管M4與M5，電源門控組件16以晶體管M6表示。NAND電路12與輸出反向器14共同提供一與函數(shù)(AND function)，且以數(shù)個(gè)地址信號(hào)(address signals) )(DEC與WLPY來做為至與門(AND gate)的輸入。如熟悉這些類型的字符線驅(qū)動(dòng)器者可了解的，地址信號(hào))(DEC與WLPY為例如10M條字符線的區(qū)塊的總線信號(hào)(bussignals)，且信號(hào))(DEC與WLPY可表示為Xdec[*]與wlpy[*]。對(duì)一單一字符線驅(qū)動(dòng)電路而言，僅有一信號(hào) )(DEC與一信號(hào)WLPY。信號(hào))(DEC與WLPY均為地址信號(hào)。信號(hào))(DEC為字符線譯碼器電路的輸出，信號(hào)WLPY為地址信號(hào)通過欲形成脈沖信號(hào)(pulse signal)的頻率門控電路(clock gating circuit)的地址信號(hào)的結(jié)果。假設(shè)區(qū)塊選取信號(hào)PD具有適當(dāng)偏壓，來“開啟”電源門控晶體管M6，接著驅(qū)動(dòng)器電路10運(yùn)轉(zhuǎn)，借此當(dāng)信號(hào))(DEC與WLPY都高時(shí)(意指WLPY條(WLPTO)是低的)，輸出信號(hào) WL為邏輯高準(zhǔn)位(“1”)。否則，輸出信號(hào)WL為邏輯低準(zhǔn)位(“0”)?？蓮膱D1看出，字符線驅(qū)動(dòng)器電路10設(shè)計(jì)在高Vdd(Vddh)區(qū)域，而周圍的外圍設(shè)備可設(shè)計(jì)在雙軌式電源架構(gòu)的低Vdd(Vddl)區(qū)域中。此方法需要準(zhǔn)位轉(zhuǎn)換電路(level shifter circuit)(未繪示)來提供控制信號(hào)PD。此外圍電路降低內(nèi)存陣列的功率效能。此外，電源門控組件16，即晶體管M6，經(jīng)常集中在陣列中，以服務(wù)數(shù)個(gè)字符線驅(qū)動(dòng)器。這樣的布局消耗許多金屬繞線資源。因此，需要一種改良的字符線驅(qū)動(dòng)器電路。

發(fā)明內(nèi)容
因此，本發(fā)明的一目的就是在提供一種字符線驅(qū)動(dòng)器電路與內(nèi)存組件，可具有雙軌電源區(qū)域設(shè)計(jì)，而有助于節(jié)省電力。本發(fā)明的另一目的是在提供一種字符線驅(qū)動(dòng)器電路與內(nèi)存組件，可具有自動(dòng)行型 (row-based)電源門控，因此無需額外的控制信號(hào)，而可改善內(nèi)存陣列中的字符線驅(qū)動(dòng)器的傳統(tǒng)電源門控架構(gòu)的缺點(diǎn)。一種字符線驅(qū)動(dòng)器電路，用以驅(qū)動(dòng)在一內(nèi)存陣列中的一字符線，此字符線驅(qū)動(dòng)電路包含一 NAND電路，具有一對(duì)地址輸入與一輸出；一輸出反向器，具有一反向器電源供應(yīng)節(jié)點(diǎn)、一輸入耦合至NAND電路的輸出、以及一輸出用以提供一字符線信號(hào)；一電源柵極，耦合在一第一電源供應(yīng)節(jié)點(diǎn)與反向器電源供應(yīng)節(jié)點(diǎn)之間；以及一控制電路，耦合至電源柵極。 控制電路控制電源柵極，以使字符線驅(qū)動(dòng)器電路響應(yīng)于NAND電路的輸出，而處于工作或待機(jī)模式。一種內(nèi)存組件，包含一內(nèi)存陣列以及一字符線控制器電路。內(nèi)存陣列包含一第一
6內(nèi)存單元區(qū)塊，第一內(nèi)存單元區(qū)塊包含數(shù)個(gè)內(nèi)存單元排列成數(shù)個(gè)行與復(fù)數(shù)個(gè)列，且這些內(nèi)存單元可通過數(shù)個(gè)字符線與數(shù)個(gè)位線來存取。字符線控制器電路耦合至內(nèi)存陣列，字符線驅(qū)動(dòng)器電路包含數(shù)個(gè)字符線驅(qū)動(dòng)器，每一字符線驅(qū)動(dòng)器具有各自的一輸出(a respective output)耦合至第一內(nèi)存單元方塊的各自的一字符線(a respective word-line) 0字符線驅(qū)動(dòng)器電路包含一 NAND電路、一輸出反向器、一電源柵極(power gate)以及一控制電路。 NAND電路具有一對(duì)地址輸入(address inputs)與一輸出。輸出反向器具有一反向器電源供應(yīng)節(jié)點(diǎn)、一輸入耦合至NAND電路的輸出、以及一輸出用以提供一字符線信號(hào)給第一內(nèi)存單元方塊的各自的一字符線。電源柵極耦合在一第一電源供應(yīng)節(jié)點(diǎn)與反向器電源供應(yīng)節(jié)點(diǎn)之間。控制電路耦合至電源柵極，控制電路控制電源柵極，以在字符線驅(qū)動(dòng)器電路的各自的字符線被選取時(shí)，使字符線驅(qū)動(dòng)器電路處于工作模式或待機(jī)模式，且在各自的字符線未被選取時(shí)，使字符線驅(qū)動(dòng)器電路處于待機(jī)模式。一種字符線驅(qū)動(dòng)器電路，用以驅(qū)動(dòng)在一內(nèi)存陣列中的一字符線。此字符線驅(qū)動(dòng)器電路包含一 NAND電路、一輸出反向器電路、一電源柵極以及一控制電路。NAND電路具有一對(duì)地址輸入與一輸出，NAND電路在一低電壓電源供應(yīng)區(qū)域軌中運(yùn)轉(zhuǎn)。輸出反向器電路具有一輸入耦合至NAND電路的輸出、以及用以提供一字符線信號(hào)來驅(qū)動(dòng)字符線的一輸出，輸出反向器電路在一高電壓電源供應(yīng)區(qū)域軌中運(yùn)轉(zhuǎn)。電源柵極耦合在高電壓電源供應(yīng)區(qū)域軌與輸出反向器電路之間。控制電路耦合在NAND電路的輸出與電源柵極之間，控制電路可操作來將NAND電路的輸出從低電壓電源供應(yīng)區(qū)域軌的低電壓區(qū)域準(zhǔn)位轉(zhuǎn)換至高電壓電源供應(yīng)區(qū)域軌的高電壓區(qū)域，且將經(jīng)過準(zhǔn)位轉(zhuǎn)換的輸出傳送至電源柵極來控制電源柵極，以響應(yīng)于NAND電路的輸出，而將字符線驅(qū)動(dòng)器電路切換制工作模式或待機(jī)模式。在本發(fā)明，字符線驅(qū)動(dòng)器電路可具有雙軌電源區(qū)域設(shè)計(jì)，即除了 Vss軌之外，還有一個(gè)較低電源區(qū)域的上軌(Vddl)以及一個(gè)較高電源區(qū)域的上軌(Vddh)。從Vddl軌提供內(nèi)存組件中的各種電路電力有助于節(jié)省電力。此外，字符線驅(qū)動(dòng)架構(gòu)可利用自動(dòng)行型 (row-based)電源門控，因此無需額外的控制信號(hào)，而可改善內(nèi)存陣列中的字符線驅(qū)動(dòng)器的傳統(tǒng)電源門控架構(gòu)的缺點(diǎn)。從以下結(jié)合所附附圖所作的本發(fā)明較佳實(shí)施例的詳細(xì)描述，可對(duì)本發(fā)明的上述與其它特征有更佳的了解。


所附附圖繪示本發(fā)明的較佳實(shí)施例以及與本發(fā)明有關(guān)的其它信息，其中圖1是繪示一種已知字符線驅(qū)動(dòng)器電路的電路圖；圖2是繪示依照本發(fā)明的一實(shí)施方式的一種字符線驅(qū)動(dòng)器電路的電路圖；圖3是繪示圖2的字符線驅(qū)動(dòng)器的一實(shí)施例的電路圖；以及圖4是繪示一種內(nèi)存組件的示意圖，其中圖2與圖3所示的字符線驅(qū)動(dòng)器電路可應(yīng)用在此內(nèi)存組件中。主要組件符號(hào)說明10 驅(qū)動(dòng)器電路12 =NAND電路14:輸出反向器16:電源門控組件100 驅(qū)動(dòng)器電路102 =NAND電路
104:輸出反向器108 控制方塊200:內(nèi)存組件212 單元216 字符線230:字符線驅(qū)動(dòng)電路CTRL 控制信號(hào)M2:晶體管M4:晶體管M6:晶體管M8:晶體管M10:晶體管M12:晶體管M14:晶體管WL 信號(hào)
Ml 晶體管 M3 晶體管 M5 晶體管 M7 晶體管 M9 晶體管 Mll 晶體管 Ml3 晶體管 PD 信號(hào) WLPY 信號(hào)
110 :反向器 210 陣列 214 位線
220 字符線譯碼器
240 位線譯碼器/感測放大器寫入驅(qū)動(dòng)器
106:電源門控/被動(dòng)組件)(DEC:信號(hào)
具體實(shí)施例方式圖4是繪示具有核心陣列210的內(nèi)存組件200，其中核心陣列210具有m+1行與 n+1列的內(nèi)存單元(memory cell)。雖然未繪示，但應(yīng)該了解的是單一內(nèi)存組件200可包含數(shù)個(gè)內(nèi)存區(qū)塊，且每一個(gè)內(nèi)存區(qū)塊如圖4所示配置。內(nèi)存單元在陣列210中稱為“M”，且以參考數(shù)字212加以標(biāo)示。利用m+1個(gè)數(shù)量的對(duì)應(yīng)字符線W:m]216選取數(shù)行單元M，利用n+1 個(gè)數(shù)量的位線W:n]214。字符線譯碼器220透過在字符線驅(qū)動(dòng)電路230中的對(duì)應(yīng)驅(qū)動(dòng)器， 驅(qū)動(dòng)字符線WU0:m]216。當(dāng)一字符線216設(shè)定成一高電壓時(shí)，所有連接至此字符線的單元 212將會(huì)被選取。但哪個(gè)內(nèi)存單元被存取，即讀取或?qū)懭?，亦取決于哪個(gè)位線214被選取。 舉例而言，若字符線[1]與位線[η]均被選取，內(nèi)存單元Μ[1，η]為可存取或被選取的。位線W:n]214連接至位線譯碼器(bit-line-decoder)/感測放大器(Sense Amplifier)/寫入驅(qū)動(dòng)器(Write Driver) M0，以讀取或?qū)懭胨x取的內(nèi)存單元。在示范實(shí)施例中，內(nèi)存單元212裝配成靜態(tài)隨機(jī)存取內(nèi)存，然在此所揭示的教示可應(yīng)用在其它揮發(fā)性內(nèi)存中，例如動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)單元。通常有二種電源電壓應(yīng)用在內(nèi)存陣列中一正電源電壓(例如Vdd)及其互補(bǔ)電源電壓(例如Vss或GND)。CMOS電路系統(tǒng)總是軌對(duì)軌(from rail to rail)運(yùn)轉(zhuǎn)，其中以 Vdd作為上軌而Vss作為下軌。當(dāng)上軌利用一雙軌電源區(qū)域設(shè)計(jì)時(shí)，在此所揭示的改良字符線驅(qū)動(dòng)器電路具有特別的優(yōu)點(diǎn)，其中雙軌電源區(qū)域設(shè)計(jì)意即除了 Vss軌之外，還有一個(gè)較低電源區(qū)域的上軌(Vddl)以及一個(gè)較高電源區(qū)域的上軌(Vddh)。從Vddl軌提供內(nèi)存組件中的各種電路電力有助于節(jié)省電力。然而，為達(dá)較佳操作，字符線驅(qū)動(dòng)器的最終階段應(yīng)在 Vddh區(qū)域被供給電力。在此描述一種改良的字符線驅(qū)動(dòng)器以及驅(qū)動(dòng)架構(gòu)。此字符線驅(qū)動(dòng)架構(gòu)利用自動(dòng)行型(row-based)電源門控，而無需額外的控制信號(hào)。此字符線驅(qū)動(dòng)器改善了內(nèi)存陣列，例如靜態(tài)隨機(jī)存取內(nèi)存陣列中的字符線驅(qū)動(dòng)器的傳統(tǒng)電源門控架構(gòu)的缺點(diǎn)。此改善的字符線驅(qū)動(dòng)器提供一種字符線驅(qū)動(dòng)的更細(xì)粒(fine-grained)列型的電源控制方法。此字符線驅(qū)動(dòng)器亦在雙軌靜態(tài)隨機(jī)存取內(nèi)存設(shè)計(jì)中提供優(yōu)點(diǎn)。舉例而言，在雙軌靜態(tài)隨機(jī)存取內(nèi)存中，字符線驅(qū)動(dòng)器消除對(duì)準(zhǔn)位轉(zhuǎn)換器之需求，且擴(kuò)大低VDD區(qū)域，以進(jìn)一步降低能量損耗。圖2是繪示依照本發(fā)明的一實(shí)施方式的一種字符線驅(qū)動(dòng)器電路100。類似于上述的字符線驅(qū)動(dòng)器電路10，字符線驅(qū)動(dòng)器電路100包含由晶體管M7至M9構(gòu)成的NAND電路 (NAND circuit，與非門電路)102、以及由晶體管MlO與Mll構(gòu)成的輸出反向器104。NAND 電路102與輸出反向器104共同運(yùn)轉(zhuǎn)為一與門(AND)電路，此與門電路具有輸入信號(hào))(DEC 與WLPY、以及輸出信號(hào)札。不像驅(qū)動(dòng)器電路10，NAND電路在低VDD區(qū)域Vddl中操作。字符線驅(qū)動(dòng)器電路100亦包含在高VDD區(qū)域(Vddh)中操作的電源門控/被動(dòng)組件106。電源門控/被動(dòng)組件106包含P型金屬氧化物半導(dǎo)體(PM0Q晶體管M12，其響應(yīng)于在其柵極端點(diǎn)的一控制信號(hào)CTRL?？刂菩盘?hào)CTRL并不像圖1所示的信號(hào)PD —樣是個(gè)全域區(qū)塊(glcAal block)控制信號(hào)。相反地，嵌入式控制方塊108響應(yīng)于NAND電路102的輸出，局部地產(chǎn)生控制信號(hào)CTRL，其中NAND電路102的輸出響應(yīng)于地址信號(hào))(DEC與WLPY。 更特別的是，嵌入式控制方塊108僅在當(dāng)信號(hào))(DEC與WLPY均為高邏輯準(zhǔn)位時(shí)，提供信號(hào) CTRL來觸發(fā)PMOS M12。假設(shè)電源門控/被動(dòng)組件106為所示的PMOS晶體管，當(dāng)信號(hào))(DEC 與WLPY均為高邏輯準(zhǔn)位時(shí)，信號(hào)CTRL被向下驅(qū)動(dòng)。不同地，若地址信號(hào)中任一或兩者均為低準(zhǔn)位時(shí)，信號(hào)CTRL為高準(zhǔn)位，且PMOS M12關(guān)閉，而迫使驅(qū)動(dòng)器電路100近入待機(jī)模式。在電源門控/被動(dòng)組件106受到局部控制，且其僅在當(dāng)信號(hào))(DEC與WLPY均為高邏輯準(zhǔn)位時(shí)才開啟的情況下，無需全域區(qū)塊控制信號(hào)來啟動(dòng)字符線驅(qū)動(dòng)器電路100。相反地，僅在當(dāng)選取一特定字符線來進(jìn)行操作時(shí)，字符線信號(hào)WL為高準(zhǔn)位。在一內(nèi)存集團(tuán)中的所有未選取的字符線處于睡眠或待機(jī)模式。此行型控制架構(gòu)通過確保未存取的字符線驅(qū)動(dòng)器電路100自動(dòng)進(jìn)入省電(power down)模式的方式，來提供電力節(jié)省。嵌入式控制方塊108可配置來進(jìn)行以信號(hào))(DEC與WLPY作為地址輸出的第二邏輯 NAND操作，透過這樣的配置，在考慮漏電流下，可能不是較佳的。圖3是繪示整合在字符線驅(qū)動(dòng)器電路100中的嵌入式控制方塊108的一特定實(shí)施例。嵌入式控制方塊108運(yùn)轉(zhuǎn)以(1)從NAND電路將控制信號(hào)傳送至PMOS M12的柵極， 以在工作模式與待機(jī)模式之間轉(zhuǎn)換字符線驅(qū)動(dòng)器電路100 ；以及⑵將控制信號(hào)從Vddl區(qū)域準(zhǔn)位轉(zhuǎn)移至Vddh區(qū)域。如圖3所示，嵌入式控制方塊108包含反向器110，此反向器110 具有一輸入耦合至NAND電路102的輸出，其中NAND電路102的輸出亦為輸出反向器104 的輸入。反向器110的輸出耦合至一反向器電路的輸入，反向器電路包含一對(duì)耦合在Vddh 與NAND電路102的輸出之間的串接晶體管M13與M14，其中NAND電路102的輸出再次亦為輸出反向器104的輸入。此電路(晶體管M13與M14)亦作為內(nèi)建(built-in)準(zhǔn)位轉(zhuǎn)換器。NMOS晶體管M13可與地連接，但在如圖3所示的一較佳實(shí)施例中，NMOS電將體M13的源極耦合至NAND電路102的輸出。這樣的架構(gòu)可節(jié)省漏電漏。當(dāng)信號(hào)WL為“0”時(shí)，意謂著NAND輸出為“1”，如此可降低控制方塊108的第二反向器的泄漏。特別注意的一點(diǎn)是，低 VDD區(qū)域(Vddl)已經(jīng)在字符線驅(qū)動(dòng)器電路100中被擴(kuò)大，而可提供額外的電力節(jié)省。NAND 電路102與嵌入式控制方塊108均由較低的電源電壓Vddl供應(yīng)電力，而僅有由晶體管M13 與M14、輸出反向器104、和電源門控/被動(dòng)組件106所構(gòu)成的電路的電力是在較高的電源電壓Vddh區(qū)域中供給。此電路可從動(dòng)態(tài)電壓調(diào)整獲得較已知技術(shù)的利用動(dòng)態(tài)電壓調(diào)整的內(nèi)存組件更多的好處。此外，由于字符線脈沖的電壓準(zhǔn)位維持在高Vddh，因此當(dāng)相較于具有小面積損失(例如10%或更少)的受壓制的字符線方法時(shí)，寫入Vccmin并未被犧牲，且寫入速度可獲得改善。進(jìn)行數(shù)個(gè)模擬，以分析新字符線驅(qū)動(dòng)器的待機(jī)電力、工作電力、與總電力性能。特別地，進(jìn)行模擬，以比較利用指定的45納米通用(高速)工藝時(shí)所制造的字符線驅(qū)動(dòng)器與指定的45納米低電力工藝時(shí)所制造的字符線驅(qū)動(dòng)器對(duì)上圖1的已知技術(shù)的字符線驅(qū)動(dòng)器。 模擬結(jié)果顯示出新字符線驅(qū)動(dòng)器的耗能僅為已知技術(shù)區(qū)塊基準(zhǔn)(block-based)電源門控字符線驅(qū)動(dòng)設(shè)計(jì)的待機(jī)電力的約0. 1至0. 4倍之間，其中新字符線驅(qū)動(dòng)器可在字符線接字符線的基礎(chǔ)上自動(dòng)進(jìn)入省電模式。這些模擬顯示出個(gè)別的字符線，其中這些字符線是在當(dāng)工作狀態(tài)在字符線驅(qū)動(dòng)器接字符線驅(qū)動(dòng)器基礎(chǔ)上消耗稍微較其已知技術(shù)相對(duì)件在工作模式期間時(shí)。然而，對(duì)于45納米通用工藝而言，由于在一給定時(shí)間僅有經(jīng)存取的字符線驅(qū)動(dòng)器系處于工作中的，因此整體總耗能僅為已知技術(shù)字符線驅(qū)動(dòng)器的整體總耗能的約0. 2至 0.4倍之間。舉例而言，假設(shè)一選取的IOM字符線驅(qū)動(dòng)器區(qū)塊，在新字符線驅(qū)動(dòng)架構(gòu)中， 1024個(gè)中僅有一個(gè)字符線驅(qū)動(dòng)器是處于工作中的，1023個(gè)將處于待機(jī)模式中，反之，已知技術(shù)的方塊控制方法中，則是IOM個(gè)字符線驅(qū)動(dòng)器全部處于工作模式或全部處于待機(jī)模式。對(duì)于45納米低電力工藝，總耗能所顯示出的改善近似于在模擬溫度約為100°C時(shí)的45 納米通用工藝，且在較低溫度(例如25°C)時(shí)的總耗能有小改變。然而，模擬已知技術(shù)的字符線驅(qū)動(dòng)器電路的總耗能并未包含將會(huì)被準(zhǔn)位轉(zhuǎn)換電路階段所消耗的電力。因此，可預(yù)期真實(shí)的結(jié)果比模擬的結(jié)果佳。雖然本發(fā)明已以示范實(shí)施例描述如上，然其并非用以限定本發(fā)明。相反地，應(yīng)廣泛地解釋所附的權(quán)利要求書，以包含熟悉此技藝者可能在不脫離本發(fā)明的等效范圍所做的本發(fā)明的其它各種變化與實(shí)施例。
權(quán)利要求
1.一種字符線驅(qū)動(dòng)器電路，其特征在于，用以驅(qū)動(dòng)在一內(nèi)存陣列中的一字符線，該字符線驅(qū)動(dòng)器電路包含一 NAND電路，具有一對(duì)地址輸入與一輸出；一輸出反向器，具有一反向器電源供應(yīng)節(jié)點(diǎn)、一輸入耦合至該NAND電路的該輸出、以及用以提供一字符線信號(hào)的一輸出；一電源柵極，耦合在一第一電源供應(yīng)節(jié)點(diǎn)與該反向器電源供應(yīng)節(jié)點(diǎn)之間；以及一控制電路，耦合至該電源柵極，該控制電路控制該電源柵極，以使該字符線驅(qū)動(dòng)器電路響應(yīng)于該NAND電路的該輸出，而處于工作模式或待機(jī)模式。
2.根據(jù)權(quán)利要求1所述的字符線驅(qū)動(dòng)器電路，其特征在于，還包含一第二電源供應(yīng)節(jié)點(diǎn)，其中該第一電源供應(yīng)節(jié)點(diǎn)為一高電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)，該第二電源供應(yīng)節(jié)點(diǎn)為一低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)，其中該NAND電路由該低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)供應(yīng)電力，其中該控制電路耦合在該NAND電路的該輸出與該電源柵極之間，其中該控制電路可操作來將該NAND電路的該輸出從該低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)的低電壓區(qū)域準(zhǔn)位轉(zhuǎn)換至該高電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)的高電壓區(qū)域，且將經(jīng)過準(zhǔn)位轉(zhuǎn)換的該輸出傳送至該電源柵極來控制該電源柵極，其中該控制電路包含由該低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)供應(yīng)電力的一第一電路、以及由該高電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)供應(yīng)電力的一第二電路，其中該控制電路包含一第一反向器電路與一第二反向器電路對(duì)應(yīng)于該第一電路與該第二電路，其中該第一反向器電路具有一輸入耦合于該NAND電路的該輸出、以及一輸出，以及其中該第二反向器電路具有一輸入耦合于該第一反向器電路的該輸出、以及一輸出耦合于該電源柵極。
3.根據(jù)權(quán)利要求1所述的字符線驅(qū)動(dòng)器電路，其特征在于，該控制電路包含 一第一反向器電路具有一輸入耦合于該NAND電路的該輸出、以及一輸出；以及一第二反向器電路具有一輸入耦合于該第一反向器電路的該輸出、以及一輸出耦合于該電源柵極，該第二反向器電路包含耦合在該第一電源供應(yīng)節(jié)點(diǎn)與該NAND電路的該輸出之間的一對(duì)PM0S/NM0S串接耦合晶體管。
4.根據(jù)權(quán)利要求1所述的字符線驅(qū)動(dòng)器電路，其特征在于，該電源柵極為一PMOS晶體管開關(guān)，該P(yáng)MOS晶體管開關(guān)具有一柵極端點(diǎn)耦合至該控制電路的一輸出、一漏極端點(diǎn)耦合至該第一電源供應(yīng)節(jié)點(diǎn)、以及一源極端點(diǎn)耦合至該反向器電源供應(yīng)節(jié)點(diǎn)。
5.—種內(nèi)存組件，其特征在于，包含一內(nèi)存陣列，包含一第一內(nèi)存單元區(qū)塊，該第一內(nèi)存單元區(qū)塊包含數(shù)個(gè)內(nèi)存單元排列成數(shù)個(gè)行與數(shù)個(gè)列，且該些內(nèi)存單元可通過數(shù)個(gè)字符線與數(shù)個(gè)位線來存取；以及一字符線控制器電路，耦合至該內(nèi)存陣列，該字符線驅(qū)動(dòng)器電路包含數(shù)個(gè)字符線驅(qū)動(dòng)器，每一該些字符線驅(qū)動(dòng)器具有各自的一輸出耦合至該第一內(nèi)存單元方塊的各自的一字符線，該字符線驅(qū)動(dòng)器電路包含一 NAND電路，具有一對(duì)地址輸入與一輸出；一輸出反向器，具有一反向器電源供應(yīng)節(jié)點(diǎn)、一輸入耦合至該NAND電路的該輸出、以及一輸出用以提供一字符線信號(hào)給該第一內(nèi)存單元方塊的各自的一字符線；一電源柵極，耦合在一第一電源供應(yīng)節(jié)點(diǎn)與該反向器電源供應(yīng)節(jié)點(diǎn)之間；以及一控制電路，耦合至該電源柵極，該控制電路控制該電源柵極，以在該字符線驅(qū)動(dòng)器電路的各自的該字符線被選取時(shí)，使該字符線驅(qū)動(dòng)器電路處于工作模式或待機(jī)模式，且在各自的該字符線未被選取時(shí)，使該字符線驅(qū)動(dòng)器電路處于待機(jī)模式，其中該控制電路響應(yīng)于該NAND電路的該輸出。
6.根據(jù)權(quán)利要求5所述的內(nèi)存組件，其特征在于，該些內(nèi)存單元為數(shù)個(gè)靜態(tài)隨機(jī)存取內(nèi)存單元。
7.根據(jù)權(quán)利要求5所述的內(nèi)存組件，其特征在于，該字符線驅(qū)動(dòng)器電路具有一第二電源供應(yīng)節(jié)點(diǎn)，其中該第一電源供應(yīng)節(jié)點(diǎn)是一高電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)，該第二電源供應(yīng)節(jié)點(diǎn)為一低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)，其中該NAND電路由該低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)供應(yīng)電力，其中該控制電路耦合在該NAND電路的該輸出與該電源柵極之間，其中該控制電路可操作來將該NAND電路的該輸出從該低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)的低電壓區(qū)域準(zhǔn)位轉(zhuǎn)換至該高電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)的高電壓區(qū)域，且將經(jīng)過準(zhǔn)位轉(zhuǎn)換的該輸出傳送至該電源柵極來控制該電源柵極，其中該控制電路包含由該低電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)供應(yīng)電力的一第一反向器電路、以及由該高電壓區(qū)域電源供應(yīng)節(jié)點(diǎn)供應(yīng)電力的一第二反向器電路，其中該第一反向器電路具有一輸入耦合于該NAND電路的該輸出、以及一輸出，以及其中該第二反向器電路具有一輸入耦合于該第一反向器電路的該輸出、以及一輸出耦合于該電源柵極。
8.根據(jù)權(quán)利要求5所述的內(nèi)存組件，其特征在于，該控制電路包含一第一反向器電路具有一輸入耦合于該NAND電路的該輸出、以及一輸出；以及一第二反向器電路具有一輸入耦合于該第一反向器電路的該輸出、以及一輸出耦合于該電源柵極，該第二反向器電路包含耦合在該第一電源供應(yīng)節(jié)點(diǎn)與該NAND電路的該輸出之間的一對(duì)PM0S/NM0S串接耦合晶體管。
9.根據(jù)權(quán)利要求5所述的內(nèi)存組件，其特征在于，該電源柵極為一PMOS晶體管開關(guān)，該 PMOS晶體管開關(guān)具有一柵極端點(diǎn)耦合至該控制電路的一輸出、一漏極端點(diǎn)耦合至該第一電源供應(yīng)節(jié)點(diǎn)、以及一源極端點(diǎn)耦合至該反向器電源供應(yīng)節(jié)點(diǎn)。
10.一種字符線驅(qū)動(dòng)器電路，其特征在于，用以驅(qū)動(dòng)在一內(nèi)存陣列中的一字符線，該字符線驅(qū)動(dòng)器電路包含一 NAND電路，具有一對(duì)地址輸入與一輸出，該NAND電路在一低電壓電源供應(yīng)區(qū)域軌中運(yùn)轉(zhuǎn)；一輸出反向器電路，具有一輸入耦合至該NAND電路的該輸出、以及用以提供一字符線信號(hào)來驅(qū)動(dòng)該字符線的一輸出，該輸出反向器電路在一高電壓電源供應(yīng)區(qū)域軌中運(yùn)轉(zhuǎn)；一電源柵極，耦合在該高電壓電源供應(yīng)區(qū)域軌與該輸出反向器電路之間；以及一控制電路，耦合在該NAND電路的該輸出與該電源柵極之間，該控制電路可操作來將該NAND電路的該輸出從該低電壓電源供應(yīng)區(qū)域軌的低電壓區(qū)域準(zhǔn)位轉(zhuǎn)換至該高電壓電源供應(yīng)區(qū)域軌的高電壓區(qū)域，且將經(jīng)過準(zhǔn)位轉(zhuǎn)換的該輸出傳送至該電源柵極來控制該電源柵極，以響應(yīng)于該NAND電路的該輸出，而將該字符線驅(qū)動(dòng)器電路切換制工作模式或待機(jī)模式，其中該控制電路包含一第一反向器電路具有一輸入耦合于該NAND電路的該輸出、以及一輸出，該第一反向器電路在該低電壓電源供應(yīng)區(qū)域軌中運(yùn)轉(zhuǎn)；以及一第二反向器電路具有一輸入耦合于該第一反向器電路的該輸出、以及一輸出耦合于該電源柵極，該第二反向器電路在該高電壓電源供應(yīng)區(qū)域軌中運(yùn)轉(zhuǎn)，其中該電源柵極為一 PMOS晶體管，該P(yáng)MOS晶體管具有一柵極端點(diǎn)耦合至該第二反向器電路的該輸出、一漏極端點(diǎn)耦合至該高電壓電源供應(yīng)區(qū)域軌、以及一源極端點(diǎn)耦合至該輸出反向器電路。
全文摘要
本發(fā)明提供一種字符線驅(qū)動(dòng)器電路，用以驅(qū)動(dòng)在一內(nèi)存陣列中的一字符線。此字符線驅(qū)動(dòng)器電路包含一NAND電路具有一對(duì)地址輸入與一輸出；一輸出反向器具有一反向器電源供應(yīng)節(jié)點(diǎn)、一輸入耦合至NAND電路的輸出、以及用以提供一字符線信號(hào)的一輸出；一電源柵極耦合在一第一電源供應(yīng)節(jié)點(diǎn)與反向器電源供應(yīng)節(jié)點(diǎn)之間；以及一控制電路耦合至電源柵極?？刂齐娐房刂齐娫礀艠O，以使字符線驅(qū)動(dòng)器電路響應(yīng)于NAND電路的輸出，而處于工作模式或待機(jī)模式。
文檔編號(hào)G11C16/10GK102262902SQ20101057847
公開日2011年11月30日 申請(qǐng)日期2010年12月1日 優(yōu)先權(quán)日2010年5月25日
發(fā)明者周紹禹, 楊振麟, 楊琇惠, 詹偉閔, 陳炎輝 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司