專利名稱：寫入驅(qū)動器、使用它的半導體存儲裝置和編程方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及寫入驅(qū)動器、使用所述寫入驅(qū)動器的半導體存儲裝置，和編程方法。
背景技術(shù)：
作為一種非易失性半導體存儲器件，相變隨機存取存儲器(PCRAM)通過對存儲器件施加電流來對數(shù)據(jù)進行編程。由于PCRAM在速度和允許的重寫次數(shù)方面能夠提供比DRAM 更好的性能，因此吸引了人們的關(guān)注。圖1是現(xiàn)有的相變存儲器件的剖面圖。參見圖1，相變存儲器件可以包括形成有諸如開關(guān)器件或類似器件(未示出)的底部結(jié)構(gòu)的半導體襯底10 ；形成在半導體襯底10上的下電極12 ；形成在下電極12上的相變材料層14 ；以及形成在相變材料層14上的上電極16。要在高于熔點的溫度下加熱相變材料層，以使相變存儲單元處于復位狀態(tài)(例如，非晶態(tài))。此時，如圖2所示，將簡單方波的復位電流施加約幾百ns的時間。更具體而言，將大電流持續(xù)地施加一段長的時間，以將存儲單元復位為復位狀態(tài)。 在此，在待編程的單元處所產(chǎn)生的熱可能會傳遞至相鄰的存儲單元。此時，所傳遞的熱可能導致相鄰的單元中出現(xiàn)干擾而使其狀態(tài)改變。圖3是說明在相變存儲器件的復位過程中的這種干擾的圖。將具有圖2所示的輪廓的復位電流施加到左側(cè)的下電極上的相變材料層14，以使相變材料層14處于非晶態(tài)。附圖標記141表示在施加復位電流之后具有非晶態(tài)的區(qū)域。然而，當施加復位電流以對左側(cè)的單元編程時，伴隨的熱也可能會傳遞到右側(cè)的下電極上的相變材料層14。如果右側(cè)的單元處于復位狀態(tài)，則傳遞的熱可能導致右側(cè)的單元的非晶區(qū)域143意外地變?yōu)榻Y(jié)晶態(tài)。由于這些特征的緣故，現(xiàn)已考慮了一種限制復位電流并縮短復位電流施加時間的方法。圖4是說明在減少了復位脈沖施加時間的情況下相變存儲器件的操作特性的圖。在將復位脈沖施加了范圍約在10至30ns這樣短的時間段以便防止導致存儲器件狀態(tài)的意外改變的干擾的情況下，可以使對相鄰的單元的任何干擾減少/最小化。然而，相變材料層可能沒有被加熱足夠的時間，因此較小的非晶區(qū)域145和147可能導致較小的復位電阻。在此，復位電阻的降低導致針對每個單元的復位余量降低，其中，在單元處所產(chǎn)生的低熱量可能導致儲存的數(shù)據(jù)容易丟失，并因此降低半導體存儲器件的操作可靠性。圖5是說明復位脈沖施加時間與復位電阻之間的關(guān)系的圖。
如圖5所示，隨著復位脈沖施加時間變短，復位電阻變小。這里，需要將相變材料層加熱足夠的時間，以足以使對象相變存儲單元進入復位狀態(tài)而同時不會導致相鄰的單元的狀態(tài)出現(xiàn)意外的劣化。

發(fā)明內(nèi)容
根據(jù)一個示例性實施例的一個方面，一種寫入驅(qū)動器包括復位控制單元，所述復位控制單元被配置為響應于復位編程命令而以第一時間段向存儲單元陣列輸出第一電流脈沖，并隨后以第二時間段向存儲單元陣列輸出電流電平比第一電流脈的電流電平高的第二電流脈沖。根據(jù)另一個示例性實施例的一個方面，一種用于通過施加電流而將數(shù)據(jù)儲存在存儲單元中的半導體存儲裝置包括命令控制單元，所述命令控制單元被配置為通過輸入編程命令和數(shù)據(jù)來輸出設(shè)置編程命令和復位編程命令；寫入驅(qū)動器，所述寫入驅(qū)動器被配置為響應于設(shè)置編程命令來產(chǎn)生用于設(shè)置編程的設(shè)置脈沖，以及響應于復位編程命令以第一時間段輸出第一電流脈沖作為復位脈沖，并隨后以第二時間段輸出電流電平比第一電流脈沖的電流電平高的第二電流脈沖作為復位脈沖；以及存儲單元陣列，所述存儲單元陣列被配置為響應于從寫入驅(qū)動器輸出的設(shè)置脈沖或復位脈沖來儲存所述數(shù)據(jù)。根據(jù)另一個示例性實施例的另一個方面，一種通過施加電流來將數(shù)據(jù)儲存在存儲單元中的半導體存儲裝置的編程方法包括以下步驟響應于復位編程命令以第一時間段向所述存儲單元輸出第一電流脈沖，并且響應于復位編程命令，在第一段時間之后以第二時間段向所述存儲單元輸出電流電平比第一電流脈沖的電流電平高的第二電流脈沖。下面在標題為“具體實施方式
”的部分描述這些和其他特征、方面和實施例。


從結(jié)合附圖而進行的以下詳細描述中，將會更加清楚地理解本發(fā)明主題的上述和其他方面、特征和其他優(yōu)點，在附圖中圖1是現(xiàn)有的相變存儲器件的剖面圖；圖2是說明在現(xiàn)有的相變存儲器件中的復位脈沖的輪廓的圖；圖3是說明相變存儲器件中的干擾的圖；圖4是說明根據(jù)復位脈沖施加時間的減少，相變存儲器件的操作特性的圖；圖5是說明復位脈沖施加時間與復位電阻之間的關(guān)系的圖；圖6是說明相變材料層根據(jù)復位電流的電阻變化的圖；圖7是根據(jù)本發(fā)明的示例性實施例的寫入驅(qū)動器的結(jié)構(gòu)圖；圖8是圖7的復位控制單元的結(jié)構(gòu)圖；圖9a和9b是解釋根據(jù)本發(fā)明的示例性實施例的復位脈沖的輪廓的實例的圖；圖10和圖11是解釋復位脈沖輪廓與復位電阻之間的關(guān)系的圖；圖12是說明根據(jù)復位脈沖輪廓的干擾作用的曲線圖；圖13是說明復位脈沖輪廓與操作電壓之間的關(guān)系的圖；以及圖14是根據(jù)本發(fā)明的示例性實施例的半導體存儲裝置的結(jié)構(gòu)圖。
具體實施例方式本文參照示例性實施例(和中間結(jié)構(gòu))的附圖來描述示例性實施例。在本文中， 附圖并非按比例繪制，并且在一些實例中，為了清楚地圖示實施例的特征，可能對比例進行了夸大。示例性實施例不應當被理解為限于圖示的形狀，而可以包括其他合理合適的形狀。 在本公開中，相同的附圖標記在本發(fā)明的各個附圖和實施例中表示相同的部分。當提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，而且還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。本發(fā)明的示例性實施例適用于通過對存儲器件施加電流來對數(shù)據(jù)進行編程的半導體存儲裝置的所有合理適用的類型。然而，在下文，將示例性地解釋相變存儲器件。下面將參照附圖來更加詳細地解釋本發(fā)明的示例性實施例。圖6是說明當施加復位電流時相變材料層的電阻變化的圖。如果對用于確定相變存儲器件中的單元的狀態(tài)的相變材料層持續(xù)地施加具有簡單方波的復位電流(例如，具有如圖2所示的輪廓的復位電流)一段長的時間，則如圖6所示，相變材料層對應于施加的復位電流的不同幅度而發(fā)生相變。S卩，相變材料層在第一時刻Tl開始熔化，使得相變材料層開始變?yōu)榉蔷В⑶掖藭r，相變材料層仍具有低電阻。當持續(xù)地施加復位電流并到達第二時刻T2時，相變材料層具有接近于復位狀態(tài)的電阻。如果一直施加復位電流直到第三時刻T3，則相變材料層具有足以處在復位狀態(tài)的電阻。S卩，可以將第一時刻Tl與第二時刻T2之間的時間間隔視為相變材料層的非晶化加速的時間段，而可以將第二時刻T2與第三時刻T3之間的時間間隔視為將相變材料層設(shè)置為非晶態(tài)的時間段(即，實際的編程時間段)。這里，根據(jù)示例性的實施例，通過在第一時刻Tl與第二時刻T2之間施加足夠時間的小電流來預先加熱相變材料層，以加速相變材料層的非晶化，并且通過從第二時刻T2到第三時刻T3短時間地施加大電流來將相變材料層復位為非晶態(tài)，這里，相變材料層的電阻響應于復位電流而變化。這里，用于預先加熱相變材料層的時間間隔被稱作預加熱時間段，而用于將相變材料層復位為非晶態(tài)的時間間隔被稱作編程時間段。另外，在預加熱時間段，可以施加具有固定電平的電流，或者可以施加在所述時間段期間具有至少一次階躍上升的電流。雖然在預加熱時間段內(nèi)施加的電流類型之間具有這樣的不同，但是根據(jù)示例性實施例的復位電流通常可以包括在預加熱時間段施加的脈沖和在編程時間段施加的脈沖，其中，復位電流被稱作階躍脈沖。以下將更加詳細地描述產(chǎn)生復位電流的寫入驅(qū)動器。圖7是根據(jù)本發(fā)明的實施例的寫入驅(qū)動器的結(jié)構(gòu)圖。參見圖7，根據(jù)本發(fā)明的實施例的寫入驅(qū)動器100包括設(shè)置脈沖發(fā)生單元110、復位控制單元120和驅(qū)動單元130。設(shè)置脈沖發(fā)生單元110響應于設(shè)置編程命令SET而輸出設(shè)置脈沖I_set，以使得相變存儲器件能夠轉(zhuǎn)變?yōu)樵O(shè)置狀態(tài)。設(shè)置脈沖I_set被輸出為緩慢抑制波(slow quench wave)或矩形波。設(shè)置脈沖發(fā)生單元110可以被配置成產(chǎn)生緩慢抑制波或矩形波的任何合理適用的脈沖發(fā)生單元。復位控制單元120響應于復位編程命令RESET而輸出復位脈沖I_rst，以使得相變存儲器件能夠轉(zhuǎn)變?yōu)閺臀粻顟B(tài)(例如，對象存儲單元的非晶態(tài))。這里，復位脈沖I_rst可以是具有順序地增加的電流電平的脈沖類型。更具體而言，復位脈沖I_rst包括用于預加熱相變材料層的第一脈沖，以及用于將相變材料層編程為復位狀態(tài)的第二脈沖，所述第二脈沖的電流電平比第一脈沖的電流電平高。這里，復位控制單元120包括控制信號發(fā)生單元122和復位脈沖發(fā)生單元124?？刂菩盘柊l(fā)生單元122產(chǎn)生用于順序地增加復位脈沖的電平的控制信號，并將控制信號提供給復位脈沖發(fā)生單元124?？刂菩盘柨梢允菙?shù)字碼，并且可以在被輸出作為控制信號之前被設(shè)置/儲存。復位脈沖發(fā)生單元1 響應于復位編程命令RESET，來接收從控制信號發(fā)生單元122輸出的控制信號，并輸出復位脈沖I_rst，所述復位脈沖I_rst的電流電平在期望的時刻順序地增加。驅(qū)動單元130將設(shè)置脈沖發(fā)生單元110的輸出信號I_set和復位控制單元120的輸出信號I_rst作為編程脈沖輸出至存儲單元陣列。圖8是圖7的復位控制單元的結(jié)構(gòu)圖。如圖8所示，復位脈沖發(fā)生單元IM包括電平控制單元1242和脈沖輸出單元 1244 ο可以通過將多個開關(guān)器件并聯(lián)連接來配置電平控制單元1242，所述多個開關(guān)器件由控制信號發(fā)生單元122所輸出的作為數(shù)字碼的控制信號驅(qū)動，并且所述多個開關(guān)器件接收電源電壓VDD以將控制電壓輸出至輸出節(jié)點Κ1?？刂菩盘柺┘拥剿龆鄠€開關(guān)器件中的每個的柵極端子，電源電壓VDD施加到所述多個開關(guān)器件中的每個的源極端子，并且輸出節(jié)點Kl與所述多個開關(guān)器件的漏極端子共同地連接。脈沖輸出單元1244由輸出節(jié)點Kl處的從電平控制單元1242輸出的電壓來驅(qū)動， 并且脈沖輸出單元1244接收編程電壓V_PGM以輸出復位脈沖I_rst。從控制信號發(fā)生單元122輸出的控制信號可以是數(shù)字碼，并且控制信號根據(jù)不同的時間段來控制構(gòu)成電平控制單元1242的開關(guān)器件的導通/關(guān)斷狀態(tài)。如果控制信號被配置為在預加熱時間段期間輸出具有單一電平的第一脈沖，則將使構(gòu)成電平控制單元1242 的開關(guān)器件中的一些在預加熱時間段內(nèi)導通的控制信號輸出。在編程時間段內(nèi)，控制信號被配置為使比在預加熱時間段內(nèi)導通的開關(guān)器件的數(shù)量更多的開關(guān)器件導通。在編程時間段內(nèi)導通的開關(guān)器件的數(shù)量被控制為足以使相變材料改變以具有期望的電阻。在另一個實例中，在控制信號被配置為在預加熱時間段內(nèi)順序地增加第一脈沖的電流電平的情況下，在每個期望的時刻逐漸地增加導通的開關(guān)器件的數(shù)量，使得可以將逐漸增加的電壓施加至輸出節(jié)點K1。要使在編程時間段內(nèi)導通的開關(guān)器件的數(shù)量比在預加熱時間段內(nèi)導通的開關(guān)器件的總數(shù)多。在編程時間段導通的開關(guān)器件的數(shù)量將被控制為足以使相變材料熔化以具有期望的電阻。以此方式，在編程時間段施加到構(gòu)成脈沖輸出單元1244的開關(guān)器件的柵極端子的控制電壓比在預加熱時間段施加的控制電壓高，從而復位脈沖I_rst具有階躍脈沖類型。此外，如果復位操作結(jié)束(即，如果復位編程命令RESET被禁止)，則控制信號被控制為使電平控制單元1242的全部開關(guān)器件關(guān)斷。圖9A和9B是解釋根據(jù)本發(fā)明的示例性實施例的復位脈沖的輪廓的圖。首先，圖9A表示在預加熱時間段內(nèi)輸出具有單一電流電平(S卩，復位脈沖I_rst 的單一電流電平)的第一脈沖以及在編程時間段內(nèi)輸出第二脈沖的情況下的復位脈沖。在預加熱時間段Dl期間，電平控制單元1242的一部分開關(guān)器件導通，以將具有第一電流電平的第一脈沖輸出作為復位脈沖。此外，在預先設(shè)置的編程時間段D2期間，相比于在預加熱時間段內(nèi)導通的開關(guān)器件的數(shù)量，在編程時間段內(nèi)更多數(shù)量的開關(guān)器件導通， 以將具有比第一電流電平高的第二電流電平的第二脈沖輸出作為復位脈沖。圖9B表示在預加熱時間段輸出電流電平順序地增加的第一脈沖以及在編程時間段輸出第二脈沖的情況下的復位脈沖。在預加熱時間段D3期間，順序地增加導通的開關(guān)器件的數(shù)量，以增大第一脈沖的電流電平。在編程時間段D4期間，輸出實際上對相變材料層編程的第二脈沖。雖然可以在預加熱時間段輸出任何類型的第一脈沖，但是可以將第一脈沖設(shè)置為具有與相變材料層開始熔化時的電流電平——即電阻開始上升時的電流電平——相等或更大的最小電流電平。另一方面，可以將最大電流電平設(shè)置得比對相鄰的存儲單元造成干擾的電流電平低。這里，由于在提供第一脈沖的預加熱時間段內(nèi)相變材料層在熔化的同時不會造成對相鄰的存儲單元的干擾，因此可以將前述的幾百ns期間的第一脈沖提供IOns 至900ns這樣充足的時間。當施加電流電平在預加熱時間段內(nèi)順序地增加的第一脈沖時， 可以將順序的階躍中的每個的脈沖供應時間設(shè)置為處在幾ns至幾百ns之間。此外，將編程時間段確定為長度不足以導致對相鄰的存儲單元造成干擾的時間。 在本發(fā)明的一個實施例中，可以使編程時間段執(zhí)行IOns至100ns。圖10至11是解釋復位脈沖輪廓與復位電阻之間的關(guān)系的圖。首先，圖10表示在將具有簡單方波的復位脈沖分別施加20nS、60nS和IOOns以執(zhí)行編程的情況下，以及在施加包括20ns的預加熱時間段和20ns的編程時間段的階躍脈沖以執(zhí)行編程的情況下的電阻的變化?？梢姰攲⒕哂泻唵畏讲ǖ膹臀幻}沖施加了 20ns這樣短的時間時，不能保證足夠的復位電阻。在將具有簡單方波的復位脈沖施加了 60ns和IOOns的情況下，可以充分地保證復位電阻，但是可能不能防止/減少對相鄰的存儲單元的干擾作用。當通過施加如本發(fā)明的示例性實施例中的階躍脈沖來執(zhí)行復位編程時，可以使用總共40ns來施加階躍脈沖，并且可以防止/減少對相鄰的存儲單元的干擾作用，同時獲得與通過將具有簡單方波的復位電流施加IOOns來執(zhí)行編程的情況下的復位電阻大體相似的復位電阻。圖11是比較在將具有簡單方波的復位脈沖分別施加20nS、60nS和IOOns以執(zhí)行編程的情況下的電阻分布率Cum，與施加具有兩個階躍的階躍脈沖以執(zhí)行編程的情況下的電阻分布率Cum的曲線圖。在施加具有兩個階躍的階躍脈沖的情況下的電阻分布率Cum顯示出與在將具有簡單方波的復位脈沖施加IOOns的情況下的電阻分布率大體相似。圖12是說明根據(jù)復位脈沖輪廓的干擾作用t的圖。圖12示出了與被執(zhí)行編程的存儲單元相鄰的存儲單元的電阻變化。
在將具有簡單方波的復位脈沖施加了 20ns的情況下，相鄰的存儲單元的電阻在編程前、編程期間和編程后保持不變，因而相鄰的存儲單元不受干擾效應的影響。然而，在此情況下，由于相鄰的存儲單元的低復位電阻而導致的復位余量的降低仍然與前述的情況相同。在將具有簡單方波的復位脈沖施加了 60ns的情況下，在編程后相鄰存儲單元的復位電阻可能會經(jīng)受擾動效應而稍微有所降低。在將具有簡單方波的復位脈沖施加了 IOOns的情況下，在對所述被編程的存儲單元編程之后相鄰的存儲單元的復位電阻大大地降低。即，相鄰的存儲單元由于干擾作用而從非晶態(tài)相變?yōu)榻Y(jié)晶態(tài)。然而，當根據(jù)本發(fā)明的實施例以兩個階躍來施加階躍脈沖型的復位脈沖時，在將預熱時間段和編程時間段控制為20ns或40ns的所有情況下，在編程后相鄰的存儲單元的電阻稍微有所增加，并且復位狀態(tài)保持不變。在通過施加根據(jù)本發(fā)明的示例性實施例的階躍脈沖來執(zhí)行編程操作的情況下，可以大大改善干擾特性。圖13是說明復位脈沖輪廓與操作電壓之間的關(guān)系的圖。在長脈沖——即將具有簡單方波的復位脈沖施加了 IOOns這樣的長時間——的情況下，操作電壓Vpp_reSet降低。然而，干擾嚴重，并且導致失效比特數(shù)(FBC，fail bit count)增加。在將具有簡單方波的復位脈沖施加了 20ns這樣的短時間(短脈沖)的情況下，干擾較小，從而FBC減少，但是操作電壓Vpp_reSet增大。另一方面，根據(jù)本發(fā)明的示例性實施例在復位編程操作中施加階躍脈沖的情況下，可以減小操作電壓Vppjeset，抑制干擾發(fā)生，從而增加操作電壓余量。圖14是根據(jù)本發(fā)明的示例性實施例的半導體裝置的結(jié)構(gòu)圖。根據(jù)本發(fā)明的示例性實施例的半導體存儲裝置200是通過向諸如相變存儲器件的存儲器施加電流來執(zhí)行編程操作的存儲裝置。半導體存儲裝置200包括命令控制單元 210，所述命令控制單元210被配置為通過經(jīng)由數(shù)據(jù)焊盤(未示出)輸入寫入命令CMD和數(shù)據(jù)DQ來輸出用于設(shè)置操作的寫入命令SET和用于復位操作的寫入命令RESET。半導體存儲裝置200包括寫入驅(qū)動器220，所述寫入驅(qū)動器220被配置為分別響應于從命令控制單元210輸出的用于設(shè)置操作的寫入命令SET和用于復位操作的寫入命令 RESET，來產(chǎn)生用于設(shè)置編程的設(shè)置脈沖和用于使編程復位的復位脈沖。從寫入驅(qū)動器220輸出的編程脈沖(即，設(shè)置脈沖或復位脈沖)被施加到單元陣列230，以使得存儲單元處于設(shè)置狀態(tài)或復位狀態(tài)。可以利用圖7所示的寫入驅(qū)動器100來配置圖14所示的寫入驅(qū)動器220。更具體而言，將用于設(shè)置編程的脈沖輸出為緩慢抑制波或矩形波，并從設(shè)置脈沖發(fā)生單元110產(chǎn)生所述用于設(shè)置編程的脈沖。此外，用于使編程復位的脈沖具有電流電平順序地增加的階躍脈沖類型。更具體而言，用于使編程復位的脈沖包括用于對相變材料層預加熱的第一脈沖和用于對相變材料層編程的第二脈沖，并且控制所述用于使編程復位的脈沖而使得第二脈沖具有比第一脈沖的電流電平高的電流電平。另外，將第一脈沖控制為電流電平順序地增加的階躍脈沖型，或控制為具有單一電流電平的脈沖。通過以多個階躍施加復位脈沖，可以防止在施加有大電流的復位操作中對相鄰的單元造成干擾。相鄰的單元可以保持高的復位電阻，從而增加了在對存儲單元復位的過程中的操作電壓余量。 雖然上文已經(jīng)描述了一些實施例，但是將會理解的是，描述的實施例僅僅是作為實例。因此，本文所描述的器件和方法不應當基于所描述的實施例來被限定。本文描述的系統(tǒng)和方法由所附的權(quán)利要求書所限定。
權(quán)利要求
1.一種寫入驅(qū)動器，包括復位控制單元，所述復位控制單元被配置為響應于復位編程命令而以第一時間段向存儲單元陣列輸出第一電流脈沖，并隨后以第二時間段向所述存儲單元陣列輸出電流電平比所述第一電流脈沖的電流電平高的第二電流脈沖。
2.如權(quán)利要求1所述的寫入驅(qū)動器，其中，所述第一電流脈沖是單一電平的電流脈沖。
3.如權(quán)利要求1所述的寫入驅(qū)動器，其中，所述第一電流脈沖是階躍的電流脈沖，所述階躍的電流脈沖的電流電平在所述第一電流脈沖的輸出期間至少增加一次。
4.如權(quán)利要求1所述的寫入驅(qū)動器，其中，所述復位控制單元包括控制信號發(fā)生單元，所述控制信號發(fā)生單元被配置為輸出用于確定所述第一電流脈沖和所述第二電流脈沖的電流電平的控制信號；以及復位脈沖發(fā)生單元，所述復位脈沖發(fā)生單元被配置為接收從所述控制信號發(fā)生單元輸出的所述控制信號，并響應于所述控制信號而順序地輸出所述第一電流脈沖和所述第二電流脈沖。
5.如權(quán)利要求4所述的寫入驅(qū)動器，其中，所述復位脈沖發(fā)生單元包括電平控制單元，所述電平控制單元被配置為由所述控制信號驅(qū)動，接收電源電壓，并對輸出節(jié)點輸出控制電壓；以及脈沖輸出單元，所述脈沖輸出單元被配置為由所述控制電壓驅(qū)動，接收編程電壓，并輸出包括所述第一電流脈沖和所述第二電流脈沖的復位脈沖。
6.如權(quán)利要求5所述的寫入驅(qū)動器，其中，所述電平控制單元包括并聯(lián)連接在電源端子與公共節(jié)點之間的多個開關(guān)器件，并被配置為由所述控制信號驅(qū)動。
7.如權(quán)利要求6所述的寫入驅(qū)動器，其中，所述多個開關(guān)器件被配置為通過將所述復位編程命令禁止而被關(guān)斷。
8.如權(quán)利要求5所述的寫入驅(qū)動器，其中，所述控制信號是數(shù)字碼。
9.如權(quán)利要求1所述的寫入驅(qū)動器，還包括設(shè)置脈沖發(fā)生單元，所述設(shè)置脈沖發(fā)生單元被配置為響應于設(shè)置編程命令來輸出設(shè)置脈沖；和驅(qū)動單元，所述驅(qū)動單元被配置為將所述設(shè)置脈沖發(fā)生單元的輸出信號或所述復位控制單元的輸出信號作為編程脈沖提供至所述存儲單元陣列。
10.如權(quán)利要求1所述的寫入驅(qū)動器，其中，所述第二電流脈沖的較高的電流電平足以將所述存儲單元陣列的存儲單元復位為非晶態(tài)。
11.如權(quán)利要求10所述的寫入驅(qū)動器，其中，所述復位控制單元還被配置為施加所述第一電流脈沖的電流以使得所述存儲單元響應于所述第一電流脈沖而開始復位為非晶態(tài)， 并且在施加所述第二電流脈沖之后完成所述復位。
12.一種通過施加電流而將數(shù)據(jù)儲存在存儲單元中的半導體存儲裝置，包括命令控制單元，所述命令控制單元被配置為通過輸入編程命令和所述數(shù)據(jù)，來輸出設(shè)置編程命令和復位編程命令；寫入驅(qū)動器，所述寫入驅(qū)動器被配置為響應于所述設(shè)置編程命令來產(chǎn)生用于設(shè)置編程的設(shè)置脈沖，以及響應于所述復位編程命令而以第一時間段輸出第一電流脈沖作為復位脈沖持續(xù)，并隨后以第二時間段輸出電流電平比所述第一電流脈沖的電流電平高的第二電流脈沖作為所述復位脈沖；以及存儲單元陣列，所述存儲單元陣列被配置為響應于從所述寫入驅(qū)動器輸出的所述設(shè)置脈沖和所述復位脈沖來儲存所述數(shù)據(jù)。
13.如權(quán)利要求12所述的半導體存儲裝置，其中，所述寫入驅(qū)動器包括設(shè)置脈沖發(fā)生單元，所述設(shè)置脈沖發(fā)生單元被配置為響應于所述設(shè)置編程命令來輸出所述設(shè)置脈沖；復位控制單元，所述復位控制單元被配置為響應于所述復位編程命令而以所述第一時間段輸出所述第一電流脈沖，并以所述第二時間段輸出所述第二電流脈沖；以及驅(qū)動單元，所述驅(qū)動單元被配置為向所述存儲單元陣列提供所述設(shè)置脈沖發(fā)生單元的輸出信號或提供所述復位控制單元的輸出信號作為編程脈沖。
14.如權(quán)利要求13所述的半導體存儲裝置，其中，所述復位控制單元包括控制信號發(fā)生單元，所述控制信號發(fā)生單元被配置為輸出用于確定所述第一電流脈沖和所述第二電流脈沖的電流電平的控制信號；以及復位脈沖發(fā)生單元，所述復位脈沖發(fā)生單元被配置為響應于所述復位編程命令來接收從所述控制信號發(fā)生單元輸出的所述控制信號并順序地輸出所述第一電流脈沖和所述第二電流脈沖。
15.一種通過施加電流而將數(shù)據(jù)儲存在存儲單元中的半導體存儲裝置的編程方法，包括以下步驟響應于復位編程命令，以第一時間段向所述存儲單元輸出第一電流脈沖；以及響應于所述復位編程命令，在所述第一時間段之后以第二時間段向所述存儲單元輸出電流電平比所述第一電流脈沖的電流電平高的第二電流脈沖。
16.如權(quán)利要求15所述的方法，其中，所述第一電流脈沖是階躍的電流脈沖，所述階躍的電流脈沖的電流電平在所述第一電流脈沖的輸出期間至少增加一次。
17.如權(quán)利要求15所述的方法，其中，所述半導體存儲裝置是相變半導體存儲器件，并且所述第一電流脈沖的電流電平等于或大于相變材料層開始熔化時的最小電流電平。
18.如權(quán)利要求17所述的方法，其中，所述第一電流脈沖的電流電平小于在對相鄰的存儲單元的編程狀態(tài)造成干擾時的電流電平。
19.如權(quán)利要求15所述的方法，其中，所述第一時間段的范圍為IOns至900ns。
20.如權(quán)利要求15所述的方法，其中，所述第二時間段的范圍為IOns至100ns。
全文摘要
本發(fā)明涉及一種寫入驅(qū)動器、使用所述寫入驅(qū)動器的半導體存儲裝置，和編程方法。寫入驅(qū)動器包括復位控制單元，所述復位控制單元被配置為響應于復位編程命令而以第一時間段向存儲單元陣列輸出第一電流脈沖，并隨后以第二時間段向存儲單元陣列輸出電流電平比第一電流脈沖的電流電平高的第二電流脈沖。
文檔編號G11C16/06GK102385922SQ201010586680
公開日2012年3月21日 申請日期2010年12月14日 優(yōu)先權(quán)日2010年9月3日
發(fā)明者金秀吉 申請人:海力士半導體有限公司