專利名稱：帶有操控電路的三值型阻變存儲單元及其讀寫實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲單元技術(shù)領(lǐng)域，具體涉及一種帶有操控電路的三值型阻變存 儲單元及其讀寫實現(xiàn)方法。
背景技術(shù)：
阻變存儲器是一種利用阻變元件在高阻態(tài)與低阻態(tài)之間可實現(xiàn)可逆轉(zhuǎn)換為基本 工作原理并作為記憶方式，以雙極性阻變存儲器為例，目前采用的均是以阻變元件的高阻 態(tài)及低阻態(tài)兩電阻態(tài)作為二進制數(shù)據(jù)“0”及“ 1，，來實現(xiàn)存儲功能，對阻變元件施加合適的 電壓激勵，使其能由高電阻變?yōu)榈碗娮鑃ET或由低電阻變?yōu)楦唠娮鑂ESET，實現(xiàn)信息的擦 寫。而用一足夠小的電壓則能感測電阻狀態(tài)的同時不改變電阻狀態(tài)，實現(xiàn)讀出信息，且采用 ITlR結(jié)構(gòu)的阻變存儲器的存儲密度是Ibit/阻變元件。
和FLASH等傳統(tǒng)存儲器相比，阻變存儲器在速度、功耗、低壓操作等方面均表 現(xiàn)出優(yōu)異性能。從器件特性及熱耗散的角度來看，阻變存儲器是最適合等比例縮小 (Scaling-down)的一種結(jié)構(gòu)，但是目前使用傳統(tǒng)ITlR結(jié)構(gòu)阻變存儲單元的存儲密度遠(yuǎn)遠(yuǎn) 不能滿足實際存儲密度的要求，若能夠從電路設(shè)計上提升其存儲密度即集成規(guī)模，則可以 在不改變工藝的前提下提高阻變存儲器的存儲密度，具有重要的實際應(yīng)用意義。發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的在于提供一種帶有操控電路的 三值型阻變存儲單元及其讀寫實現(xiàn)方法，在阻變存儲器于0值和1值之間具有足夠的窗口 的前提下，通過控制SET或者RESET過程中流過阻變元件電流值處于兩者之間從而定義第 三狀態(tài)，再經(jīng)過對應(yīng)的讀出和編碼方式，通過一個三值型阻變存儲單元實現(xiàn):3bit存儲，而 將存儲密度提高至1. 5bit/阻變元件，滿足了實際存儲密度的需求。
為了達到上述目的，本發(fā)明所采用的技術(shù)方案是
一種帶有操控電路的三值型阻變存儲單元，包括三值型阻變存儲單元，所述的三 值型阻變存儲單元的輸入端組和輸出端組分別與中間狀態(tài)寫入電路的輸出端組和讀出電 路的輸入端組對應(yīng)連接。
所述的三值型阻變存儲單元包括第一 ITlR結(jié)構(gòu)和第二 ITlR結(jié)構(gòu)，第一 ITlR結(jié)構(gòu) 由第一阻變元件R0和漏極與該第一阻變元件Rtl —端相連接的第一 NMOS傳輸管M0組成，第 二 ITlR結(jié)構(gòu)由第二阻變元件R1和漏極與該第二阻變元件R1 —端相連接的第二 NMOS傳輸 管M1組成，第一阻變元件Rtl的另一端與第一位線BLtl相連接，第二阻變元件R1的另一端與 第二位線BL1相連接，第一 NMOS傳輸管M0的源極和第二 NMOS傳輸管M1的源極分別接到第 一源線SLtl和第二源線SL1上，而字線WL經(jīng)第一傳輸門Ttl和第二傳輸門T1分別接至第一 NMOS傳輸管M0的柵極和第二 NMOS傳輸管M1的柵極，所述的第一傳輸門Ttl的控制端、第二 傳輸門T1的控制端、第一 NMOS傳輸管M0的柵極和第二 NMOS傳輸管M1的柵極構(gòu)成了三值 型阻變存儲單元的輸入端組，而所述的第一阻變元件Rtl與第一位線BLtl相連接端和第二阻變元件R1與第二位線BL1相連接端構(gòu)成了三值型阻變存儲單元的輸出端組。
所述的中間狀態(tài)寫入電路包括第三NMOS傳輸管N4和第四NMOS傳輸管N5,第三 NMOS傳輸管N4的漏極和第四NMOS傳輸管N5的漏極與所述的三值型阻變存儲單元的中間狀 態(tài)電壓Vm相連接，第一中間狀態(tài)寫入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1分 別和第三NMOS傳輸管N4的柵極和第四NMOS傳輸管N5的柵極相連接，另外第一中間狀態(tài)寫 入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1還分別與第一反相器inV(l的輸入端和 第二反相器inVl的輸入端相連接，第一反相器inV(1的輸出端、第二反相器inVl的輸出端、 第三NMOS傳輸管N4的源極和第四NMOS傳輸管N5的源極構(gòu)成了中間狀態(tài)寫入電路的輸出 端組，且第一反相器inV(l的輸出端和第二反相器inVl的輸出端分別與所述的第一傳輸門Ttl 的控制端和第二傳輸門T1的控制端相連接，第三NMOS傳輸管N4的源極和第四NMOS傳輸管 N5的源極分別與第一 NMOS傳輸管M0的柵極和第二 NMOS傳輸管M1的柵極相連接。
所述的讀出電路包括第三傳輸門T2和第四傳輸門T3，所述的第三傳輸門T2的輸出 端和第四傳輸門T3的輸出端分別與第一電流源Itl和第二電流源I1相連接，第三傳輸門T2 的控制端、第四傳輸門T3的控制端和讀出電路使能信號Read_en相連接，第三傳輸門T2的 輸入端、第五NMOS傳輸管Ntl的源極和第七NMOS傳輸管N2的源極相連接，第四傳輸門T3的 輸入端、第六NMOS傳輸管N1的源極和第八NMOS傳輸管N3的源極相連接，第一三值讀出電 路選通信號SELtl、第五NMOS傳輸管Ntl的柵極和第六NMOS傳輸管N1的柵極相連接，第二三 值讀出電路選通信號SEL1、第七NMOS傳輸管隊的柵極和第八NMOS傳輸管N3的柵極相連 接，第五NMOS傳輸管Ntl的漏極和第六NMOS傳輸管N1的漏極分別與第一靈敏放大器SA1的 一個輸入端和第二靈敏放大器SA2的一個輸入端相連接，第一靈敏放大器SA1的另一個輸入 端、第二靈敏放大器SA2的另一個輸入端和第一參考電壓VMfl相連接，第七NMOS傳輸管N2 的漏極和第八NMOS傳輸管N3的漏極分別與第三靈敏放大器SA3的一個輸入端和第四靈敏 放大器SA4的一個輸入端相連接，第三靈敏放大器SA3的另一個輸入端、第四靈敏放大器SA4 的另一個輸入端和第二參考電壓Vrefh相連接，第一靈敏放大器SA1W輸出端、第二靈敏放大 器SA2的輸出端、第三靈敏放大器SA3的輸出端和第四靈敏放大器SA4的輸出端分別和4-3 編碼器的四個輸入端相連接，另外所述的第三傳輸門T2的輸入端和第四傳輸門T3的輸入端 構(gòu)成了讀出電路的輸入端組，所述的第一阻變元件R0與第一位線BLtl相連接端和第二阻變 元件隊與第二位線BL1相連接端分別和第三傳輸門T2的輸入端和第四傳輸門T3的輸入端 相連接。
所述的帶有操控電路的三值型阻變存儲單元的寫實現(xiàn)方法為首先將預(yù)設(shè)的連續(xù) 時間段順序分為第一寫時間段τω、第二寫時間段Ttll以及第三寫時間段Ttl2，然后在預(yù)設(shè)的 第一寫時間段Tqq階段設(shè)置字線WL、第一三值讀出電路選通信號SEL。、第二三值讀出電路選 通信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出 使能信號ReacLen為低電平；而在第二寫時間段Ttll階段，當(dāng)需要寫入數(shù)據(jù)“ 1”時，將字線WL 升高至高電平，此時第一中間狀態(tài)寫入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1信 號保持低電平，隨即第一傳輸門Ttl和第二傳輸門T1導(dǎo)通，致使連至字線WL的第一 NMOS傳 輸管M0和第二 NMOS傳輸管M1也導(dǎo)通，并且第一阻變元件Rtl和第二阻變元件R1被訪問，當(dāng) 第一源線SLtl和第二源線SL1接低電平而第一位線BLtl和第二位線BL1接高電平，調(diào)整第一 源線SLtl和第一位線BLtl形成的電壓降使其大于第一阻變元件Rtl在SET過程中的阻變閾值，以及第二源線SL1和第二位線BL1形成的電壓降使其大于第二阻變元件R1在SET過程中的 阻變閾值，由此第一阻變元件Rtl和第二阻變元件R1轉(zhuǎn)變成低阻態(tài)，即完成了寫入數(shù)據(jù)“1” ； 當(dāng)需要寫入數(shù)據(jù)“0”時，將第一源線SLtl和第二源線SL1接高電平而第一位線BLtl和第二位 線BL1接低電平，調(diào)整第一源線SLtl和第一位線BLtl形成的電壓降使其大于第一阻變元件Rtl 在RESET過程中的阻變閾值，以及第二源線SL1和第二位線BL1形成的電壓降使其大于第二 阻變元件R1在RESET過程中的阻變閾值，由此第一阻變元件Rtl和第二阻變元件R1轉(zhuǎn)變成 高阻態(tài)，即完成了寫入數(shù)據(jù)“0” ；而當(dāng)需要寫入中間狀態(tài)“M”時，將第一中間狀態(tài)寫入使能 信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1信號拉至高電平，隨即第一傳輸門Ttl和第二 傳輸門T1截止，且將中間狀態(tài)寫入電壓Vm控制在能產(chǎn)生一介于所述的低阻態(tài)及高阻態(tài)之間 的值，從而完成了中間狀態(tài)“M”的寫入；而在第三寫時間段Ttl2時將將第一三值讀出電路選 通信號SELtl、第二三值讀出電路選通信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間 狀態(tài)寫入使能信號WRM1以及讀出使能信號Read_en均降為低電平，結(jié)束三值型阻變存儲單 元的寫操作。
所述的帶有操控電路的三值型阻變存儲單元的讀實現(xiàn)方法為三值型讀操作，先將 預(yù)設(shè)的連續(xù)時間段順序分為第一讀時間段Tltl、第二讀時間段T11以及第三讀時間段T12，然 后在第一讀時間段Tltl將字線WL、第一三值讀出電路選通信號SELtl、第二三值讀出電路選通 信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使 能信號ReacLen設(shè)置為低電平；而在第二讀時間段T11,將第一中間狀態(tài)寫入使能信號WRMtl 和第二中間狀態(tài)寫入使能信號WRM1信號接入低電平，隨即第三NMOS傳輸管N4和第四NMOS 傳輸管N5截止，同時第一傳輸門Ttl和第二傳輸門T1導(dǎo)通，致使連至字線WL的第一 NMOS傳 輸管M0和第二 NMOS傳輸管M1也導(dǎo)通，接著將讀出使能信號Read_en由低電平變?yōu)楦唠娖剑?則第三傳輸門T2和第四傳輸門T3導(dǎo)通，啟動第一電流源Itl和第二電流源1工分別對第一阻變 元件Rtl和第二阻變元件R1通以一恒定值電流，產(chǎn)生壓降，如果該壓降如果小于預(yù)設(shè)的下限 值\，則為邏輯值“ 1”，該壓降如果大于預(yù)設(shè)的上限值Vh，則為邏輯值“0”，而壓降在預(yù)設(shè)的 上限值和下限值之間為\，則為邏輯值“M”，與此同時控制第一三值讀出電路選通信號SELtl 和第二三值讀出電路選通信號SEL1產(chǎn)生一高電平脈沖信號，將第一靈敏放大器SA1、第二靈 敏放大器SA2、第三靈敏放大器SA3和第四靈敏放大器SA4導(dǎo)通，隨后與第一參考電壓VMfl以 及VMfh作比較后輸出到4-3編碼器，4-3編碼器處理后輸出的值就是讀出值；最后在第三 讀時間段T12內(nèi)將第一三值讀出電路選通信號SEL。、第二三值讀出電路選通信號SEL1、第一 中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使能信號Read_en 均降為低電平，結(jié)束三值型讀操作。
通過提供一種帶有操控電路的三值型阻變存儲單元及其讀寫實現(xiàn)方法，在RRAM 于0值和1值之間具有足夠的窗口的前提下，通過控制SET或者RESET過程中流過阻變元 件電流值處于兩者之間從而定義一第三狀態(tài)，再經(jīng)過對應(yīng)的讀出和編碼方式，將存儲密度 提高至1. 5bit/阻變元件，滿足了實際存儲密度的需求。


圖1為三值型阻變存儲單元及其操控電路的具體電路結(jié)構(gòu)。
圖2為二值型阻變存儲單元中阻變元件的基本特性曲線及二值狀態(tài)的選取的示意圖。
圖3為三值型阻變存儲單元中阻變元件的基本特性曲線及三值狀態(tài)的選取的示 意圖。
圖4為三值型阻變存儲單元的寫操作時序圖。
圖5為三值型阻變存儲單元的讀操作時序圖。
具體實施方式
下面結(jié)合附圖和實施例對本發(fā)明作更詳細(xì)的說明。
如圖2所示為二值型阻變存儲單元中阻變元件的基本特性曲線及二值狀態(tài)的選 取的示意圖，圖中“H”和“L”分別為二值型操作時所定義的邏輯值“1”和“0”，處于“H”態(tài) 時阻變元件屬于高阻態(tài)，施加恒定電流I對應(yīng)的電壓VH是大電壓降，反之，“L”態(tài)對應(yīng)的是 低電阻態(tài)，施加恒定電流I對應(yīng)的電壓VL是小電壓降，這樣就定義“H”為高阻態(tài)及“L”為低 阻態(tài)，由此實現(xiàn)由高電阻變?yōu)榈碗娮鑃ET過程或由低電阻變?yōu)楦唠娮鑂ESET過程。而本發(fā) 明中三值型阻變存儲單元中阻變元件的基本特性及所選取的三個狀態(tài)，如圖3所示，其“H” 與“L”態(tài)的選取與圖2所示相同，而“M”是三值存儲中所定義的第三個狀態(tài)，具有一介于高 阻態(tài)及低阻態(tài)之間的中間阻值，稱為中間狀態(tài)“M”，也可定義為“M”為中阻態(tài)。
如圖1所示，帶有操控電路的三值型阻變存儲單元，包括三值型阻變存儲單元，所 述的三值型阻變存儲單元的輸入端組和輸出端組分別與中間狀態(tài)寫入電路的輸出端組和 讀出電路的輸入端組對應(yīng)連接。
所述的三值型阻變存儲單元包括第一 ITlR結(jié)構(gòu)和第二 ITlR結(jié)構(gòu)，第一 ITlR結(jié)構(gòu) 由第一阻變元件R0和漏極與該第一阻變元件Rtl —端相連接的第一 NMOS傳輸管M0組成，第 二 ITlR結(jié)構(gòu)由第二阻變元件R1和漏極與該第二阻變元件R1 —端相連接的第二 NMOS傳輸 管M1組成，第一阻變元件Rtl的另一端與第一位線BLtl相連接，第二阻變元件R1的另一端與 第二位線BL1相連接，第一 NMOS傳輸管M0的源極和第二 NMOS傳輸管M1的源極分別接到第 一源線SLtl和第二源線SL1上，而字線WL經(jīng)第一傳輸門Ttl和第二傳輸門T1分別接至第一 NMOS傳輸管M0的柵極和第二 NMOS傳輸管M1的柵極，所述的經(jīng)第一傳輸門Ttl的控制端、第 二傳輸門T1的控制端、第一 NMOS傳輸管M0的柵極和第二 NMOS傳輸管M1的柵極構(gòu)成了三 值型阻變存儲單元的輸入端組，而所述的第一阻變元件Rtl與第一位線BLtl相連接端和第二 阻變元件R1與第二位線BL1相連接端構(gòu)成了三值型阻變存儲單元的輸出端組。
所述的中間狀態(tài)寫入電路包括第三NMOS傳輸管N4和第四NMOS傳輸管N5,第三 NMOS傳輸管N4的漏極和第四NMOS傳輸管N5的漏極與所述的三值型阻變存儲單元的中間狀 態(tài)電壓Vm相連接，第一中間狀態(tài)寫入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1分 別和第三NMOS傳輸管N4的柵極和第四NMOS傳輸管N5的柵極相連接，另外第一中間狀態(tài)寫 入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1還分別與第一反相器inV(l的輸入端和 第二反相器inVl的輸入端相連接，第一反相器inV(1的輸出端、第二反相器inVl的輸出端、 第三NMOS傳輸管N4的源極和第四NMOS傳輸管N5的源極構(gòu)成了中間狀態(tài)寫入電路的輸出 端組，且第一反相器inV(l的輸出端和第二反相器inVl的輸出端分別與所述的第一傳輸門Ttl 的控制端和第二傳輸門T1的控制端相連接，第三NMOS傳輸管N4的源極和第四NMOS傳輸管 N5的源極分別與第一 NMOS傳輸管Mtl的柵極和第二 NMOS傳輸管M1的柵極相連接。8
所述的讀出電路包括第三傳輸門T2和第四傳輸門T3，所述的第三傳輸門T2的輸出 端和第四傳輸門T3的輸出端分別與第一電流源Itl和第二電流源I1相連接，第三傳輸門T2 的控制端、第四傳輸門T3的控制端和讀出電路使能信號Read_en相連接，第三傳輸門T2的 輸入端、第五NMOS傳輸管Ntl的源極和第七NMOS傳輸管N2的源極相連接，第四傳輸門T3的 輸入端、第六NMOS傳輸管N1的源極和第八NMOS傳輸管N3的源極相連接，第一三值讀出電 路選通信號SELtl、第五NMOS傳輸管Ntl的柵極和第六NMOS傳輸管N1的柵極相連接，第二三 值讀出電路選通信號SEL1、第七NMOS傳輸管隊的柵極和第八NMOS傳輸管N3的柵極相連 接，第五NMOS傳輸管Ntl的漏極和第六NMOS傳輸管N1的漏極分別與第一靈敏放大器SA1的 一個輸入端和第二靈敏放大器SA2的一個輸入端相連接，第一靈敏放大器SA1的另一個輸入 端、第二靈敏放大器SA2的另一個輸入端和第一參考電壓VMfl相連接，第七NMOS傳輸管N2 的漏極和第八NMOS傳輸管N3的漏極分別與第三靈敏放大器SA3的一個輸入端和第四靈敏 放大器SA4的一個輸入端相連接，第三靈敏放大器SA3的另一個輸入端、第四靈敏放大器SA4 的另一個輸入端和第二參考電壓Vrefh相連接，第一靈敏放大器SA1W輸出端、第二靈敏放大 器SA2的輸出端、第三靈敏放大器SA3的輸出端和第四靈敏放大器SA4的輸出端分別和4-3 編碼器的四個輸入端相連接，另外所述的第三傳輸門T2的輸入端和第四傳輸門T3的輸入端 構(gòu)成了讀出電路的輸入端組，所述的第一阻變元件R0與第一位線BLtl相連接端和第二阻變 元件隊與第二位線BL1相連接端分別和第三傳輸門T2的輸入端和第四傳輸門T3的輸入端 相連接。
如圖4所示，所述的帶有操控電路的三值型阻變存儲單元的寫實現(xiàn)方法為首先將 預(yù)設(shè)的連續(xù)時間段順序分為第一寫時間段Ttltl、第二寫時間段Ttll以及第三寫時間段Ttl2，然 后在預(yù)設(shè)的第一寫時間段Ttltl階段設(shè)置字線WL、第一三值讀出電路選通信號SELtl、第二三 值讀出電路選通信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號 WRM1以及讀出使能信號Read_en為低電平；而在第二寫時間段Ttll階段，當(dāng)需要寫入數(shù)據(jù) “1”時，將字線WL升高至高電平，此時第一中間狀態(tài)寫入使能信號WRMtl和第二中間狀態(tài)寫 入使能信號WRM1信號保持低電平，隨即第一傳輸門Ttl和第二傳輸門T1導(dǎo)通，致使連至字線 WL的第一 NMOS傳輸管Mtl和第二 NMOS傳輸管M1也導(dǎo)通，并且第一阻變元件Rtl和第二阻變 元件R1被訪問，當(dāng)?shù)谝辉淳€SLtl和第二源線SL1接低電平而第一位線BLtl和第二位線BL1接 高電平，調(diào)整第一源線SLtl和第一位線BLtl形成的電壓降使其大于第一阻變元件Rtl在SET過 程中的阻變閾值，以及第二源線SL1和第二位線BL1形成的電壓降使其大于第二阻變元件R1 在SET過程中的阻變閾值，由此第一阻變元件Rtl和第二阻變元件R1轉(zhuǎn)變成低阻態(tài)，即完成 了寫入數(shù)據(jù)“1”；當(dāng)需要寫入數(shù)據(jù)“0”時，將第一源線SLtl和第二源線SL1接高電平而第一 位線BLtl和第二位線BL1接低電平，調(diào)整第一源線SLtl和第一位線BLtl形成的電壓降使其大 于第一阻變元件Rtl在RESET過程中的阻變閾值，以及第二源線SL1和第二位線BL1形成的 電壓降使其大于第二阻變元件R1在RESET過程中的阻變閾值，由此第一阻變元件Rtl和第二 阻變元件隊轉(zhuǎn)變成高阻態(tài)，即完成了寫入數(shù)據(jù)“0” ；而當(dāng)需要寫入中間狀態(tài)“M”時，將第一 中間狀態(tài)寫入使能信號WRMc^n第二中間狀態(tài)寫入使能信號WRM1信號拉至高電平，隨即第一 傳輸門Ttl和第二傳輸門T1截止，且將中間狀態(tài)寫入電壓Vm控制在能產(chǎn)生一介于所述的低 阻態(tài)及高阻態(tài)之間的值，從而完成了中間狀態(tài)“M”的寫入；而在第三寫時間段Ttl2時將將第 一三值讀出電路選通信號SEL。、第二三值讀出電路選通信號SEL1、第一中間狀態(tài)寫入使能9信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使能信號Read_en均降為低電平，結(jié) 束的三值型阻變存儲單元的寫操作。
如圖5所示，所述的帶有操控電路的三值型阻變存儲單元的讀實現(xiàn)方法為三值型 讀操作，先將預(yù)設(shè)的連續(xù)時間段順序分為第一讀時間段Tltl、第二讀時間段T11以及第三讀時 間段T12，然后在第一讀時間段Tltl將字線WL、第一三值讀出電路選通信號SELtl、第二三值讀 出電路選通信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1 以及讀出使能信號ReacLen設(shè)置為低電平；而在第二讀時間段T11,將第一中間狀態(tài)寫入使 能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1信號接入低電平，隨即第三NMOS傳輸管N4 和第四NMOS傳輸管N5截止，同時第一傳輸門Ttl和第二傳輸門T1導(dǎo)通，致使連至字線WL的 第一 NMOS傳輸管M0和第二 NMOS傳輸管M1也導(dǎo)通，接著將讀出使能信號Read_en由低電平 變?yōu)楦唠娖?，則第三傳輸門T2和第四傳輸門T3導(dǎo)通，啟動第一電流源Itl和第二電流源I1分 別對第一阻變元件Rtl和第二阻變元件R1通以一恒定值電流，產(chǎn)生壓降，如果該壓降如果小 于預(yù)設(shè)的下限值\，則為邏輯值“ 1 ”，該壓降如果大于預(yù)設(shè)的上限值VH，則為邏輯值“0”，而 壓降在預(yù)設(shè)的上限值和下限值之間為VM，則為邏輯值“M”，與此同時控制第一三值讀出電路 選通信號SELtl和第二三值讀出電路選通信號SEL1產(chǎn)生一高電平脈沖信號，將第一靈敏放大 器SA1、第二靈敏放大器SA2、第三靈敏放大器SA3和第四靈敏放大器SA4導(dǎo)通，隨后與第一 參考電壓以及VMfh作比較后輸出到4-3編碼器，4-3編碼器處理后輸出的值就是讀出 值；最后在第三讀時間段T12內(nèi)將第一三值讀出電路選通信號SELtl、第二三值讀出電路選通 信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使 能信號Read_en均降為低電平，結(jié)束三值型讀操作。
這樣當(dāng)?shù)谝?ITlR結(jié)構(gòu)和第二 ITlR結(jié)構(gòu)使用三值型存儲功能時，它們可以聯(lián)合起 來表示32 = 9中狀態(tài)。選取9種狀態(tài)中的8種狀態(tài)進行編碼，可以實現(xiàn)!Bbit邏輯值存儲， 具體編碼方式如表1所示
表1三值型阻變存儲單元編碼表
權(quán)利要求
1.一種帶有操控電路的三值型阻變存儲單元，包括三值型阻變存儲單元，其特征在于 所述的三值型阻變存儲單元的輸入端組和輸出端組分別與中間狀態(tài)寫入電路的輸出端組 和讀出電路的輸入端組對應(yīng)連接。
2.根據(jù)權(quán)利要求1所述的帶有操控電路的三值型阻變存儲單元，其特征在于所述的 三值型阻變存儲單元包括第一 ITlR結(jié)構(gòu)和第二 ITlR結(jié)構(gòu)，第一 ITlR結(jié)構(gòu)由第一阻變元件 R0和漏極與該第一阻變元件Rtl —端相連接的第一 NMOS傳輸管M0組成，第二 ITlR結(jié)構(gòu)由第 二阻變元件R1和漏極與該第二阻變元件R1 —端相連接的第二 NMOS傳輸管M1組成，第一阻 變元件Rtl的另一端與第一位線BLtl相連接，第二阻變元件R1的另一端與第二位線BL1相連 接，第一 NMOS傳輸管M0的源極和第二 NMOS傳輸管M1的源極分別接到第一源線SLtl和第二 源線SL1上，而字線WL經(jīng)第一傳輸門Ttl和第二傳輸門T1分別接至第一 NMOS傳輸管M0的柵 極和第二 NMOS傳輸管M1的柵極，所述的經(jīng)第一傳輸門Ttl的控制端、第二傳輸門T1的控制 端、第一 NMOS傳輸管Mtl的柵極和第二 NMOS傳輸管M1的柵極構(gòu)成了三值型阻變存儲單元的 輸入端組，而所述的第一阻變元件Rtl與第一位線BLtl相連接端和第二阻變元件R1與第二位 線BL1相連接端構(gòu)成了三值型阻變存儲單元的輸出端組。
3.根據(jù)權(quán)利要求2所述的帶有操控電路的三值型阻變存儲單元，其特征在于所述的 中間狀態(tài)寫入電路包括第三NMOS傳輸管N4和第四NMOS傳輸管N5,第三NMOS傳輸管N4的漏 極和第四NMOS傳輸管N5的漏極與所述的三值型阻變存儲單元的中間狀態(tài)電壓Vm相連接， 第一中間狀態(tài)寫入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1分別和第三NMOS傳輸 管N4的柵極和第四NMOS傳輸管N5的柵極相連接，另外第一中間狀態(tài)寫入使能信號WRMtl和 第二中間狀態(tài)寫入使能信號WRM1還分別與第一反相器inV(l的輸入端和第二反相器inVl的 輸入端相連接，第一反相器inV(l的輸出端、第二反相器inVl的輸出端、第三NMOS傳輸管N4 的源極和第四NMOS傳輸管N5的源極構(gòu)成了中間狀態(tài)寫入電路的輸出端組，且第一反相器 inv0的輸出端和第二反相器inVl的輸出端分別與所述的第一傳輸門Ttl的控制端和第二傳 輸門T1的控制端相連接，第三NMOS傳輸管N4的源極和第四NMOS傳輸管N5的源極分別與 第一 NMOS傳輸管M0的柵極和第二 NMOS傳輸管M1的柵極相連接。
4.根據(jù)權(quán)利要求3所述的帶有操控電路的三值型阻變存儲單元，其特征在于所述的 讀出電路包括第三傳輸門T2和第四傳輸門T3，所述的第三傳輸門T2的輸出端和第四傳輸門 T3的輸出端分別與第一電流源Itl和第二電流源I1相連接，第三傳輸門T2的控制端、第四傳 輸門T3的控制端和讀出電路使能信號Read_en相連接，第三傳輸門T2的輸入端、第五NMOS 傳輸管Ntl的源極和第七NMOS傳輸管隊的源極相連接，第四傳輸門T3的輸入端、第六NMOS 傳輸管N1的源極和第八NMOS傳輸管N3的源極相連接，第一三值讀出電路選通信號SELtl、第 五NMOS傳輸管Ntl的柵極和第六NMOS傳輸管N1的柵極相連接，第二三值讀出電路選通信號 SEL1、第七NMOS傳輸管隊的柵極和第八NMOS傳輸管N3的柵極相連接，第五NMOS傳輸管Ntl 的漏極和第六NMOS傳輸管N1的漏極分別與第一靈敏放大器SA1的一個輸入端和第二靈敏 放大器SA2的一個輸入端相連接，第一靈敏放大器SA1的另一個輸入端、第二靈敏放大器SA2 的另一個輸入端和第一參考電壓相連接，第七NMOS傳輸管隊的漏極和第八NMOS傳輸 管N3的漏極分別與第三靈敏放大器SA3的一個輸入端和第四靈敏放大器SA4的一個輸入端 相連接，第三靈敏放大器SA3的另一個輸入端、第四靈敏放大器SA4的另一個輸入端和第二 參考電壓U目連接，第一靈敏放大器SA1W輸出端、第二靈敏放大器SA2W輸出端、第三靈敏放大器SA3的輸出端和第四靈敏放大器SA4的輸出端分別和4-3編碼器的四個輸入端相 連接，另外所述的第三傳輸門T2的輸入端和第四傳輸門T3的輸入端構(gòu)成了讀出電路的輸入 端組，所述的第一阻變元件Rtl與第一位線BLtl相連接端和第二阻變元件R1與第二位線BL1 相連接端分別和第三傳輸門T2的輸入端和第四傳輸門T3的輸入端相連接。
5.根據(jù)權(quán)利要求4所述的帶有操控電路的三值型阻變存儲單元的實現(xiàn)方法，其特征在 于所述的帶有操控電路的三值型阻變存儲單元的寫實現(xiàn)方法為首先將預(yù)設(shè)的連續(xù)時間段 順序分為第一寫時間段Tcitl、第二寫時間段Ttll以及第三寫時間段Ttl2，然后在預(yù)設(shè)的第一寫 時間段Tqq階段設(shè)置字線WL、第一三值讀出電路選通信號SEL。、第二三值讀出電路選通信號 SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使能信 號Read_en為低電平；而在第二寫時間段Ttll階段，當(dāng)需要寫入數(shù)據(jù)“1”時，將字線WL升高 至高電平，此時第一中間狀態(tài)寫入使能信號WRMtl和第二中間狀態(tài)寫入使能信號WRM1信號保 持低電平，隨即第一傳輸門Ttl和第二傳輸門T1導(dǎo)通，致使連至字線WL的第一 NMOS傳輸管 M0和第二 NMOS傳輸管M1也導(dǎo)通，并且第一阻變元件Rtl和第二阻變元件R1被訪問，當(dāng)?shù)谝?源線SLtl和第二源線SL1接低電平而第一位線BLtl和第二位線BL1接高電平，調(diào)整第一源線 SL0和第一位線BLtl形成的電壓降使其大于第一阻變元件Rtl在SET過程中的阻變閾值，以 及第二源線SL1和第二位線BL1形成的電壓降使其大于第二阻變元件R1在SET過程中的阻 變閾值，由此第一阻變元件Rtl和第二阻變元件R1轉(zhuǎn)變成低阻態(tài)，即完成了寫入數(shù)據(jù)“1”;當(dāng) 需要寫入數(shù)據(jù)“0”時，將第一源線SLtl和第二源線SL1接高電平而第一位線BLtl和第二位線 BL1接低電平，調(diào)整第一源線SLtl和第一位線BLtl形成的電壓降使其大于第一阻變元件Rtl在 RESET過程中的阻變閾值，以及第二源線SL1和第二位線BL1形成的電壓降使其大于第二阻 變元件R1在RESET過程中的阻變閾值，由此第一阻變元件Rtl和第二阻變元件R1轉(zhuǎn)變成高 阻態(tài)，即完成了寫入數(shù)據(jù)“0” ；而當(dāng)需要寫入中間狀態(tài)“M”時，將第一中間狀態(tài)寫入使能信 號WRMtl和第二中間狀態(tài)寫入使能信號WRM1信號拉至高電平，隨即第一傳輸門Ttl和第二傳 輸門T1截止，且將中間狀態(tài)寫入電壓Vm控制在能產(chǎn)生一介于所述的低阻態(tài)及高阻態(tài)之間的 值，從而完成了中間狀態(tài)“M”的寫入；而在第三寫時間段Ttl2時將將第一三值讀出電路選通 信號SELtl、第二三值讀出電路選通信號SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀 態(tài)寫入使能信號WRM1以及讀出使能信號Read_en均降為低電平，結(jié)束的三值型阻變存儲單 元的寫操作。
6.根據(jù)權(quán)利要求4所述的帶有操控電路的三值型阻變存儲單元的實現(xiàn)方法，其特征在 于所述的帶有操控電路的三值型阻變存儲單元的讀實現(xiàn)方法為三值型讀操作，先將預(yù)設(shè) 的連續(xù)時間段順序分為第一讀時間段Tltl、第二讀時間段T11以及第三讀時間段T12，然后在 第一讀時間段Tltl將字線WL、第一三值讀出電路選通信號SEL。、第二三值讀出電路選通信號 SEL1、第一中間狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使能信 號Read_en設(shè)置為低電平；而在第二讀時間段T11,將第一中間狀態(tài)寫入使能信號WRMtl和第 二中間狀態(tài)寫入使能信號WRM1信號接入低電平，隨即第三NMOS傳輸管N4和第四NMOS傳輸 管N5截止，同時第一傳輸門Ttl和第二傳輸門T1導(dǎo)通，致使連至字線WL的第一 NMOS傳輸管 M0和第二 NMOS傳輸管M1也導(dǎo)通，接著將讀出使能信號Read_en由低電平變?yōu)楦唠娖剑瑒t第 三傳輸門T2和第四傳輸門T3導(dǎo)通，啟動第一電流源Itl和第二電流源I1分別對第一阻變元 件Rtl和第二阻變元件R1通以一恒定值電流，產(chǎn)生壓降，如果該壓降如果小于預(yù)設(shè)的下限值Vl,則為邏輯值“1”，該壓降如果大于預(yù)設(shè)的上限值VH，則為邏輯值“0”，而壓降在預(yù)設(shè)的上 限值和下限值之間為VM，則為邏輯值“M”，與此同時控制第一三值讀出電路選通信號SELtl和 第二三值讀出電路選通信號SEL1產(chǎn)生一高電平脈沖信號，將第一靈敏放大器SA1、第二靈敏 放大器SA2、第三靈敏放大器SA3和第四靈敏放大器SA4導(dǎo)通，隨后與第一參考電壓VMfl以及 Vrefh作比較后輸出到4-3編碼器，4-3編碼器處理后輸出的值就是讀出值；最后在第三讀時 間段T12內(nèi)將第一三值讀出電路選通信號SEL。、第二三值讀出電路選通信號SEL1、第一中間 狀態(tài)寫入使能信號WRMtl、第二中間狀態(tài)寫入使能信號WRM1以及讀出使能信號Read_en均降 為低電平，結(jié)束三值型讀操作。
全文摘要
一種帶有操控電路的三值型阻變存儲單元及其讀寫實現(xiàn)方法，在RRAM于0值和1值之間具有足夠的窗口的前提下，通過控制SET或者RESET過程中流過阻變元件電流值處于兩者之間從而定義一第三狀態(tài)，再經(jīng)過對應(yīng)的讀出和編碼方式，將存儲密度提高至1.5bit/阻變元件，滿足了實際存儲密度的需求。
文檔編號G11C11/4193GK102034535SQ20101059811
公開日2011年4月27日 申請日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者任天令, 徐建龍, 王林凱, 賈澤 申請人:清華大學(xué)