專利名稱：用于相變存儲(chǔ)器的電壓控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電壓控制電路、半導(dǎo)體存儲(chǔ)器件以及控制相變存儲(chǔ)器的電壓的方法。
背景技術(shù)：
相變存儲(chǔ)器是非揮發(fā)性存儲(chǔ)器，并且可以看作是其縮放變得越來越困難的閃存的 可能繼承者。在相變存儲(chǔ)器中，由某些硫族化物材料形成的電阻器用于存儲(chǔ)數(shù)據(jù)。利用材 料的相轉(zhuǎn)變，對(duì)電阻器編程。因此，該存儲(chǔ)器類型經(jīng)常被稱作相變存儲(chǔ)器。相變存儲(chǔ)器的存儲(chǔ)器單元可以包括開關(guān)或選擇元件和電阻器。通過加熱，可以 使得電阻器的材料從結(jié)晶態(tài)變?yōu)榉蔷B(tài)，或反之。這可以通過使電流流過電阻器來實(shí) 現(xiàn)。電阻器的材料可以包括鍺、銻和碲的合金。用于相變存儲(chǔ)器的通用名稱是硫族化物 隨機(jī)存取存儲(chǔ)器(CRAM)、相變存儲(chǔ)器(PCM)、相變RAM(PRAM)、或歐凡尼克斯統(tǒng)一存儲(chǔ)器 (OvonyxUnified Memory，0UM)。開關(guān)元件可以是雙極晶體管或二極管或金屬氧化物半導(dǎo)體 (MOS)晶體管。對(duì)于嵌入在互補(bǔ)MOS (CMOS)工藝中的應(yīng)用，可以使用η型MOS晶體管(nMOST) 作為開關(guān)或選擇元件。為了從低歐姆態(tài)(結(jié)晶態(tài))向高歐姆態(tài)(非晶態(tài))切換電阻器，將大到足以局部地 熔化電阻器材料的電流流經(jīng)電阻器，在快速冷卻期間，熔化的材料變成非晶態(tài)，導(dǎo)致高歐姆 電阻器。這種狀態(tài)轉(zhuǎn)變(statetransfer)可以稱為“復(fù)位”操作。為了從高歐姆態(tài)向低歐姆 態(tài)切換電阻器，將比材料相關(guān)的閾值電壓更大的電壓施加在高歐姆電阻器上，將其電阻態(tài) 轉(zhuǎn)換到低歐姆態(tài)，同時(shí)，需要一定的電流流動(dòng)以加熱材料使其結(jié)晶。然而，這種電流需要比 上述的復(fù)位操作更低，以避免材料的熔化。該狀態(tài)轉(zhuǎn)變可以稱為置位操作。為了讀取相變 存儲(chǔ)器的存儲(chǔ)器單元，可以將比置位操作的材料閾值電壓更低的電壓施加到電阻器上，并 且可以檢測(cè)或測(cè)量電流，以確定在單元中存儲(chǔ)的是對(duì)應(yīng)于低電阻器的第一二進(jìn)制狀態(tài)(例 如“ 1”)，還是對(duì)應(yīng)于高電阻器的第二二進(jìn)制狀態(tài)(例如“0”)。在存儲(chǔ)器模塊的矩陣內(nèi)維持這三種分立的條件(置位、復(fù)位、讀取)，以及確保可 以在低電壓和短時(shí)間(例如幾個(gè)納秒或幾十個(gè)納秒)內(nèi)僅對(duì)所選擇的存儲(chǔ)器單元執(zhí)行所需 的動(dòng)作是挑戰(zhàn)性的任務(wù)。如果相變存儲(chǔ)器單元需要大電流用于復(fù)位操作，則該大電流必須通過選擇晶體 管，在該晶體管上引起電壓降。邏輯電源電壓較低，并且在下一代的工藝中趨于減小。對(duì)于 置位操作，必須在電阻器上供給比材料閾值更大的電壓。該電壓可能大于邏輯電源電壓允 許的最小值。為了避免選擇晶體管影響存儲(chǔ)器單元的尺寸，選擇晶體管需要在最小的面積 內(nèi)具有最大的電流驅(qū)動(dòng)能力，例如這可以通過具有最小柵長(zhǎng)的薄氧化物晶體管來實(shí)現(xiàn)。在 這種情形下，必須在所有的操作條件下限制存儲(chǔ)器中的位線電壓。并且，為了避免在電壓控 制器或調(diào)節(jié)器的編程電流路上的非常大的晶體管，薄柵氧化物晶體管再次是所期望的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種改進(jìn)的相變存儲(chǔ)器，該存儲(chǔ)器允許使用小尺寸的晶體管以減小存儲(chǔ)器單元的尺寸。在本發(fā)明的第一方面中，提出了用于相變存儲(chǔ)器的電壓控制電路，包括-比較器裝置(10)，用于在所述相變存儲(chǔ)器的編程模式中將所述相變存儲(chǔ)器的節(jié) 點(diǎn)處的電壓與參考電壓相比較，并且產(chǎn)生將施加至選擇元件(M13)的受控的輸出電壓，用 于選擇所述節(jié)點(diǎn)；以及-開關(guān)裝置(M10、Mil、M12、M14)，用于在所述相變電路的讀取模式中使所述受控 的輸出電壓成為邏輯電源電壓。在本發(fā)明的另一方面中，提出了一種控制相變存儲(chǔ)器中的電壓的方法，包括-在所述相變存儲(chǔ)器的編程模式中，將所述相變存儲(chǔ)器的節(jié)點(diǎn)處的電壓與參考電 壓相比較；-基于比較結(jié)果，產(chǎn)生將施加至選擇元件的受控的輸出電壓，用于選擇所述節(jié)點(diǎn)； 以及-在所述相變電路的讀取模式中，使所述受控的輸出電壓成為邏輯電源電壓。因而，在編程模式中，通過將該電壓與參考電壓相比較來控制電路中的節(jié)點(diǎn)處的 電壓。為了控制數(shù)值在邏輯電源電壓以上，在更高的電源電壓下進(jìn)行控制。然而，在讀取模 式中，不需要該控制，并且可以利用單獨(dú)的開關(guān)裝置(例如其他晶體管)使該受控的電壓成 為邏輯電源電壓。從而，可以限制選擇元件(例如選擇晶體管或控制晶體管)上的電壓，使 得選擇元件可以實(shí)現(xiàn)為具有最小柵長(zhǎng)的薄柵氧化物晶體管，或者具有較小空間需求的其他 晶體管類型。所提出的電壓控制方法例如可以用于對(duì)相變存儲(chǔ)器的位線電壓箝位，使得存儲(chǔ)器 單元的選擇晶體管以及在編程模式中傳導(dǎo)編程電流的控制晶體管可以是薄氧化物器件。這 提供了存儲(chǔ)器模塊可以保持較小的優(yōu)點(diǎn)，同時(shí)箝位電壓的可編程性可以增加存儲(chǔ)器的產(chǎn)率 和可靠性，因?yàn)樵撾妷嚎梢詥为?dú)地適合于補(bǔ)償相變閾值電壓變化。比較器裝置可以與比邏輯電源電壓更高的電源電壓相連接。從而，可以控制邏輯 電源電壓以上的電壓。
并且，比較器裝置可以包括差分放大器。這種差分放大器可以采用僅僅四個(gè)晶體 管來實(shí)現(xiàn)，使得空間需求可以保持較低。開關(guān)裝置可以包括用于將邏輯電源電壓連接至節(jié)點(diǎn)的第一開關(guān)裝置，以及用于將 邏輯電源電壓連接至選擇元件的控制端子的第二開關(guān)裝置。這些第一和第二開關(guān)裝置可以 響應(yīng)于相變存儲(chǔ)器的操作模式而受到控制，使得在讀取模式中限制電壓。此外，開關(guān)裝置可以包括第三開關(guān)裝置，用于將比較器裝置與電源電壓斷開。從而 可以節(jié)省電力，因?yàn)樵谧x取模式中不需要控制功能。作為附加的選項(xiàng)，可以提供控制裝置，用于將參考電壓控制為比邏輯電源電壓更 高的數(shù)值。如上所述，這種可控的或可修整的參考電壓可以用于有利地對(duì)箝位電壓編程或 控制。受控的節(jié)點(diǎn)可以設(shè)置在相變存儲(chǔ)器的位線上。并且，開關(guān)裝置可以包括厚氧化物晶體管，選擇元件可以包括薄氧化物晶體管。應(yīng)當(dāng)注意，電壓控制電路可以設(shè)置成為相變存儲(chǔ)器提供的單獨(dú)的模塊、芯片或芯 片組，或者可以與相變存儲(chǔ)器集成在單個(gè)芯片或芯片組中。
在從屬權(quán)利要求中限定了本發(fā)明的優(yōu)選實(shí)施例。應(yīng)當(dāng)理解，權(quán)利要求1的電壓控 制電路和權(quán)利要求12的方法具有類似和/或相同的優(yōu)選實(shí)施例，如從屬權(quán)利要求中限定的 那樣。


通過以下的附圖和實(shí)例進(jìn)一步闡明本發(fā)明，但不希望附圖和實(shí)例限制本發(fā)明的范 圍。本領(lǐng)域的技術(shù)人員將理解可以組合各種實(shí)施例。參照下文描述的實(shí)施例將清楚和闡明本發(fā)明的這些和其它方面。在附圖中圖1示出了按照矩陣組織的相變存儲(chǔ)器單元的示意性電路圖。圖2示出了根據(jù)本發(fā)明的實(shí)施例的位線電壓控制電路。圖3A和IBB示出了可以在實(shí)施例中實(shí)現(xiàn)的差分放大器電路的實(shí)例。
具體實(shí)施例方式圖1示出了相變存儲(chǔ)器矩陣的一部分的示意性電路圖，具有四個(gè)單元PCM i，i ； PCM i+1, i ；PCM i+1, i+1 ；和PCM i，i+1。通過相應(yīng)的選擇晶體管MO至M3，可以控制各個(gè) 電阻器Retl至R。3的狀態(tài)，電阻器Retl至R。3的上端與位線bli和bli+Ι相連接，選擇晶體管 MO至M3的控制端子與各自的字線bli，bli+1相連接。由于在復(fù)位模式中，所選擇的單元需要傳導(dǎo)顯著的電流(例如在0. ImA至ImA之 間)，選擇晶體管(例如MOST)需要具有足夠大的尺寸以限制其漏源電壓降。然而，為了使 存儲(chǔ)器單元尺寸最小化，期望選擇晶體管MO至M3可以實(shí)現(xiàn)為具有最小的柵長(zhǎng)的薄氧化物 MOST，或者其他小尺寸的晶體管。然而，這種晶體管僅僅可以承受有限的最大電壓Vmax (達(dá) 到一段時(shí)間)。并且，所選擇的位線上的所有未選擇的單元在其選擇晶體管的漏極和源極之間具 有該位線電壓。因而，該電壓的水平也必須受限制。在置位模式中，需要將閾值電壓以上的 電壓施加到處于高電阻器狀態(tài)的所選擇的電阻器上。由于現(xiàn)在所選擇的選擇晶體管上的電 壓降很小，位線需要該閾值電壓以上的電壓。邏輯電源電壓(vdd)允許在一定的范圍內(nèi)變 化，閾值電壓也可以在所處理的晶片內(nèi)以及在晶片之間變化。結(jié)果，所需的閾值電壓可以比 最小電源電壓(對(duì)應(yīng)于邏輯電源電壓(vdd))大一些，但必須比最大電壓Vmax更小?？蛇x 地，通過在極限值之間修整位線電壓，以允許單獨(dú)的芯片設(shè)置針對(duì)優(yōu)化的操作，可以實(shí)現(xiàn)進(jìn) 一步的優(yōu)化。根據(jù)各種實(shí)施例，為了避免在相變存儲(chǔ)器的電流路徑上使用厚柵氧化物晶體管以 及減小功耗(例如在讀取模式中)，需要在讀取模式中供給邏輯電源電壓，這使得電流路徑 上的晶體管上的電壓保持在最大電壓Vmax以下，同時(shí)切斷了經(jīng)過相應(yīng)的放大器的電流。由 此，受控的電壓可以用作列選擇的數(shù)據(jù)輸入驅(qū)動(dòng)器和/或輸出驅(qū)動(dòng)器的電源電壓，與所選 擇的單元是吸收或抽取小電流或是更大的電流無關(guān)地在編程模式中傳輸幾乎恒定的位線 電壓至位線。由此，在存儲(chǔ)器模塊中對(duì)于每一個(gè)比特需要僅一個(gè)電路，甚至對(duì)于所有的比特 需要僅一個(gè)電路，使得可以限制額外的芯片面積。圖2示出了位線電壓控制電路的示意性電路圖。此處，繪制有“厚柵”的晶體管符 號(hào)表示可以承受更高電壓的厚柵氧化物晶體管。
根據(jù)圖2的實(shí)施例，受控的電壓(例如位線電壓)可以比邏輯電源電壓更大(在 “復(fù)位”閾值電壓比邏輯電源電壓大一些的情形下)。同時(shí)，矩陣的未選擇的單元得到保護(hù) 而不受過電壓的作用(達(dá)到過多的時(shí)間)，在編程電流路徑上沒有使用厚柵氧化物晶體管。 后者將很大，因?yàn)檫@些晶體管電流驅(qū)動(dòng)能力有限。圖2的電壓控制電路或電壓箝位電路包括可以實(shí)現(xiàn)為差分放大器的比較器10，或 者產(chǎn)生反映在反相輸入端子和同相輸入端子處的兩個(gè)輸入信號(hào)之間的差的輸出信號(hào)out 的任何其他的比較器裝置。將位線電壓vdbl提供給比較器10的反相輸入端，同時(shí)將參考 電壓Vref提供給同相輸入端?，F(xiàn)代的邏輯工藝或技術(shù)可以處理至少兩個(gè)不同的電源電壓 正常的邏輯電源電壓vdd(例如1.2V)或更高的所謂的輸入/輸出(IO)電源電壓vdh(例 如2. 5V)。在圖2的電路中，位線電壓vdbl可以被比較器輸出out控制為邏輯電源電壓vdd 以上的電壓。因?yàn)閷O電源電壓vdh提供給比較器10，所以這是可能的。參考電壓Vref可以在電路芯片上產(chǎn)生，或者在電路芯片外產(chǎn)生，并且在相應(yīng)的電 壓發(fā)生器20中可以控制或修整為邏輯電源電壓vdd以上的數(shù)值。在控制為邏輯電源電壓 vdd以上的數(shù)值的情形下，向參考電壓發(fā)生器20提供IO電源電壓vdh。根據(jù)圖2，讀取信號(hào)r可以是IO電源電壓vdh的水平(例如在電平移位器之后)， 讀取信號(hào)r和反轉(zhuǎn)的讀取信號(hào)rb分別提供給開關(guān)晶體管M10、M12和M14的控制端子，以在 相變存儲(chǔ)器的不同操作模式中控制電壓控制電路的操作。在編程模式中，讀取信號(hào)r設(shè)置為低的二進(jìn)制狀態(tài)，使得比較器10將位線電壓 vdbl與參考電壓Vref相比較，并且只要兩個(gè)輸入電壓之間的差不為零就產(chǎn)生一個(gè)輸出信 號(hào)。將輸出信號(hào)out提供給反饋薄氧化物晶體管M13的控制端子，這提高了位線電壓vdbl， 直到在利用反饋薄氧化物晶體管13產(chǎn)生的控制回路中已經(jīng)達(dá)到穩(wěn)定的狀態(tài)。反饋薄氧化 物晶體管M13的尺寸以及IO電源電壓vdh的水平?jīng)Q定了從位線電壓vdbl吸收或被位線電 壓vdbl抽取的電流水平，直到該電流水平，位線電壓vdbl仍然大約等于參考電壓Vref。結(jié) 果，在編程模式中，反饋薄氧化物晶體管M13獲得的所有電壓均在電壓差vdh-Vref以下。在讀取模式中，讀取信號(hào)轉(zhuǎn)換或切換為高的二進(jìn)制狀態(tài)，兩個(gè)開關(guān)晶體管MlO和 Mll切換為低歐姆態(tài)，反饋薄氧化物晶體管M13的控制端子和位線電壓vdbl箝位或強(qiáng)制為 邏輯電源電壓vdd。此外，晶體管M12和M14轉(zhuǎn)換為高歐姆態(tài)(斷開)，使得比較器10從其 電源電壓切斷。因而，通過兩個(gè)晶體管M12和M14切斷流經(jīng)比較器10的電流，并且強(qiáng)制位 線電壓vdbl和比較器10輸出信號(hào)out為邏輯電源電壓vdd。應(yīng)當(dāng)注意，晶體管M10、Mil、 M12和M14可以是任何類型的開關(guān)元件，或者可以由讀取信號(hào)r和rb分別控制的開關(guān)裝置。 考慮到空間需求，開關(guān)裝置可以是任何類型的可控半導(dǎo)體開關(guān)元件。在讀取模式中，薄氧化 物晶體管M13獲得的最大電壓是差vdh-Vdd。這允許反饋薄氧化物晶體管M13(在編程模式 中位于電流路徑)為薄氧化物晶體管。圖3A和;3B示出了可以用于實(shí)現(xiàn)圖2中的比較器10的差分放大器電路的實(shí)例。如果與比較器10相連接的圖2中的兩個(gè)開關(guān)晶體管(例如M0ST)M12和M14之一 適合于用作電流源，比較器10自身的差分放大器可以包括僅僅四個(gè)晶體管，如圖3A和;3B 所示。圖3A示出了其中圖2中的下方的ρ型晶體管M14用作電流源的電路結(jié)構(gòu)。類似 地，在圖:3B中，假定圖2中的上方的η型晶體管Μ12用作電流源。因而，在圖3Α中，下方的兩個(gè)η型晶體管MNO和麗1連接成電流鏡電路，以平衡差分電路的上方的兩個(gè)ρ型晶體管 MPO和MPl的支路電流。在圖:3Β中，上方的兩個(gè)ρ型晶體管ΜΡ2和ΜΡ3連接成電流鏡，以平 衡流經(jīng)兩個(gè)η型晶體管麗2和麗3的差分電路的兩個(gè)支路電流。當(dāng)然，也可以使用差分放大器或比較器電路的其他電路選項(xiàng)，以實(shí)現(xiàn)圖2中的比 較器10。圖3Α和;3Β所述的解決方案獲得了小電路面積，從而實(shí)現(xiàn)了小空間需求。然而，應(yīng)當(dāng)注意，上述實(shí)施例不是對(duì)位線電壓控制電路進(jìn)行限制。該原理可以用于 對(duì)電路的任何類型的節(jié)點(diǎn)處的電壓進(jìn)行控制或箝位，以允許半導(dǎo)體元件處的電壓和/或電 流需求。上述實(shí)施例可以用于智能卡、微控制器或需要非揮發(fā)性存儲(chǔ)器電路的任何其他類 型的裝置中的相變存儲(chǔ)器。因而，這些實(shí)施例可以在后附權(quán)利要求的范圍內(nèi)變化?？傊景l(fā)明涉及電壓控制電路、半導(dǎo)體存儲(chǔ)器件、以及控制相變存儲(chǔ)器中的電壓 的方法，其中電壓控制電路產(chǎn)生可以在邏輯電源電壓以上的受控的電壓。該電壓可以限制 相變存儲(chǔ)器中的位線電壓，在存儲(chǔ)器單元以及在電路的編程電流部分中允許使用更小的晶 體管。這獲得了較小的存儲(chǔ)器單元和模塊。盡管已經(jīng)在附圖和前述的說明書中詳細(xì)說明和描述了本發(fā)明，但這樣的說明和描 述認(rèn)為是說明性的或示例性的，而非限制性的，本發(fā)明不限于所公開的實(shí)施例。本領(lǐng)域的技術(shù)人員在實(shí)現(xiàn)該要求保護(hù)的發(fā)明時(shí)，通過研究附圖、公開內(nèi)容和所附 的權(quán)利要求，可以理解和實(shí)現(xiàn)所公開的實(shí)施例的其它變型。在權(quán)利要求中，詞語“包括”不排除其它元件或步驟，并且不定冠詞“一個(gè)”不排除 多個(gè)。單個(gè)的項(xiàng)目或單元可以滿足權(quán)利要求中所述的幾個(gè)項(xiàng)目的功能。重要的是，在彼此 不同的從屬權(quán)利要求中提及的某些措施并非表示不能采用這些措施的組合來獲得優(yōu)點(diǎn)。計(jì)算機(jī)程序可以在合適的介質(zhì)上存儲(chǔ)/發(fā)布，如光學(xué)存儲(chǔ)介質(zhì)，或與其他硬件一 起提供或作為其他硬件的一部分而提供的固態(tài)介質(zhì)，也可以按照其他形式發(fā)布，如通過互 聯(lián)網(wǎng)或其他有線或無線通信系統(tǒng)。權(quán)利要求中的任何參考標(biāo)記不應(yīng)理解為限制范圍。
權(quán)利要求
1.一種用于相變存儲(chǔ)器的電壓控制電路，包括-比較器裝置(10)，用于在所述相變存儲(chǔ)器的編程模式中將所述相變存儲(chǔ)器的節(jié)點(diǎn)處 的電壓與參考電壓相比較，并且產(chǎn)生受控的輸出電壓以施加至選擇元件(M13)，用于選擇所 述節(jié)點(diǎn)；以及-開關(guān)裝置(M10、Mil、M12、M14)，用于在所述相變電路的讀取模式中使所述受控的輸 出電壓成為邏輯電源電壓。
2.根據(jù)權(quán)利要求1所述的電壓控制電路，其中所述比較器裝置(10)與比所述邏輯電源 電壓更高的電源電壓相連接。
3.根據(jù)權(quán)利要求1或2所述的電壓控制電路，其中所述比較器裝置包括差分放大器 (10)。
4.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電壓控制電路，其中所述開關(guān)裝置(M10、M11、 M12、M14)包括用于將所述邏輯電源電壓與所述節(jié)點(diǎn)相連接的第一開關(guān)裝置(MlO)、以及用 于將所述邏輯電源電壓與所述選擇元件(M13)的控制端子相連接的第二開關(guān)裝置(Mil)。
5.根據(jù)權(quán)利要求4所述的電壓控制電路，其中所述開關(guān)裝置(M10、M11、M12、M14)包括 用于將所述比較器裝置(10)與電源電壓斷開的第三開關(guān)裝置(M12、M14)。
6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電壓控制電路，還包括用于將所述參考電壓控制 為比所述邏輯電源電壓更高的數(shù)值的控制裝置00)。
7.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電壓控制電路，其中所述節(jié)點(diǎn)設(shè)置在所述相變存 儲(chǔ)器的位線上。
8.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電壓控制電路，其中所述開關(guān)裝置(M10、M11、 M12、M14)包括厚氧化物晶體管，所述選擇元件(MU)包括薄氧化物晶體管。
9.一種半導(dǎo)體存儲(chǔ)器件，包括-根據(jù)權(quán)利要求1的電壓控制電路；以及-多個(gè)相變可變電阻器，所述多個(gè)相變可變電阻器(Rc0-Rc3)中的每一個(gè)包括與多個(gè) 位線之一相連接的第一端和與選擇元件(MO-MI )相連接的第二端，其中所述選擇元件具有 與所述半導(dǎo)體存儲(chǔ)器件的字線相連接的控制端子。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，其中所述選擇元件(MO-MI )是薄氧化物晶體管。
11.一種控制相變存儲(chǔ)器的電壓的方法，包括-在所述相變存儲(chǔ)器的編程模式中，將所述相變存儲(chǔ)器的節(jié)點(diǎn)處的電壓與參考電壓相 比較；-基于比較結(jié)果，產(chǎn)生將施加至選擇元件的受控的輸出電壓，用于選擇所述節(jié)點(diǎn)；以及-在所述相變電路的讀取模式中，使所述受控的輸出電壓成為邏輯電源電壓。
全文摘要
本發(fā)明涉及電壓控制電路、半導(dǎo)體存儲(chǔ)器件、以及控制相變存儲(chǔ)器中的電壓的方法，其中電壓控制電路產(chǎn)生可以在邏輯電源電壓以上的受控的電壓。該電壓可以限制相變存儲(chǔ)器中的位線電壓，在存儲(chǔ)器單元以及在電路的編程電流部分中允許使用更小的晶體管。這獲得了較小的存儲(chǔ)器單元和模塊。
文檔編號(hào)G11C16/06GK102103888SQ201010600468
公開日2011年6月22日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2009年12月18日
發(fā)明者羅格·庫彭斯 申請(qǐng)人:Nxp股份有限公司