專利名稱：基于線性反饋移位寄存器的集成電路準單跳變測試向量生成器的制作方法
技術領域：
本實用新型涉及一種準單跳變測試向量生成器，尤其涉及一種基于線性反饋移位 寄存器的集成電路低功耗內建自測試準單跳變測試向量生成器。
背景技術：
隨著超大規(guī)模集成電路(VLSI)系統(tǒng)復雜度和工藝復雜度的提高，特別是系統(tǒng)芯片 (SoC)的出現(xiàn)，使得集成電路的測試越來越困難。尤其是測試模式下的功耗大大高于工作模 式的功耗問題，已經嚴重地影響到集成電路工作的可靠性和器件的成品率。因此，低功耗測 試對集成電路系統(tǒng)設計變得越來越重要。內建自測試(BIST)作為一種有效的測試方法，在集成電路和系統(tǒng)芯片的測試中得 到了廣泛的應用。但是內建自測試中的測試生成器產生的測試向量之間的相關性很低，導 致了測試時的高熱量，使集成電路性能變壞，嚴重時將燒毀芯片。為了解決這一問題，特別 是為了解決超深亞微米工藝技術下和系統(tǒng)芯片發(fā)展帶來的測試過程中功耗過大的問題，急 需發(fā)明一種用于超大規(guī)模集成電路和系統(tǒng)芯片的內建自測試低功耗準單跳測試向量生成
ο
發(fā)明內容本實用新型針對現(xiàn)有內建自測試中的測試生成器產生的測試向量之間的相關性 很低，導致測試時的高熱量，使集成電路性能變壞，嚴重時將燒毀芯片等缺點，而提供了一 種用于超大規(guī)模集成電路和系統(tǒng)芯片的內建自測試中，具有測試功耗低，電路結構簡單的 基于線性反饋移位寄存器的準單跳測試向量生成器。為了解決上述技術問題，本實用新型通過下述技術方案得以解決包括被測電路，線性反饋移位寄存器與兩輸入與門和寄存器電連接，并且與兩輸 入異或門電連接；兩輸入與門與觸發(fā)器電連接，兩輸入異或門與被測電路電連接。線性反饋移位寄存器的輸出端接到異或門的輸入端；寄存器的輸出端接到異或門 的另一輸入端；異或門的輸出端接到被測電路的輸入端。觸發(fā)器與寄存器公用一個時鐘脈沖信號Clock ；觸發(fā)器的 置位端SET與寄存器的復位端CLR連接在一起，觸發(fā)器的輸出端 Q連接兩輸入與門的一個輸入端，兩輸入與門的另一個輸入端與觸發(fā)器的輸入端D和寄存
器的β端相連接；兩輸入與門的輸出端連接到線性反饋移位寄存器的時鐘輸入端LFSR_ Clock和寄存器的輸入端D。本技術方案中，寄存器用來產生一定數(shù)目的測試向量，線性反饋移位寄存 器的輸出控制信號^與相應寄存器輸出的控制信號Si，相異或后作為被測電路的測 試輸入信號Xi,當A為‘0’時，相應的異或門輸出為 顯然，只有當寄存器經歷一個周期后回到全‘0’狀態(tài)時，線性反饋移位寄存器，才有一個時鐘脈沖到來。寄 存器的輸出信號邠)BSXS2QXS^X- ·為④與線性反饋移位寄存器的輸出信號
取/) = A(Z)力(/Xr3(I), ··，。(/)兩兩異或后，即可產生出相鄰向量只有一位不同的準單跳變
測試向量-W) = QX^2巧(fh-·^sQ)。與現(xiàn)有的技術比較，本實用新型的有益效果是由于該測試序列生成器產生的 準單跳變測試向量具有很高的相關性，可以大大降低被測集成電路內部開關翻轉活動率 (WSA)，實現(xiàn)對器件的低功耗測試，特別適用于超大規(guī)模集成電路(VLSI)和系統(tǒng)芯片(SoC) 的內建自測試。

圖1為本實用新型的電路原理圖。
具體實施方式

以下結合附圖1與實施例對本實用新型作進一步詳細描述實施例包括被測電路6，線性反饋移位寄存器1與兩輸入與門4和寄存器2電 連接，并且與兩輸入異或門3電連接；兩輸入與門4與觸發(fā)器5電連接，兩輸入異或門3與 被測電路6電連接。線性反饋移位寄存器1的輸出端1〃2……,rs_2,rK接到異或門3的輸入端 A而……. -1- ；寄存器2的輸出端 S2……接到異或門3的另一輸入 端……A_2,bs ；異或門3的輸出端q而……接到被測電路6的輸入端
巧，巧··…--V2--^。此外，觸發(fā)器5與寄存器2公用一個時鐘脈沖信號Clock ；觸發(fā)器5的 置位端SET與寄存器2的復位端CLR連接在一起，成為本測試生成器的Reset控制端。觸 發(fā)器5的輸出端β連接兩輸入與門4的一個輸入端，兩輸入與門4的另一個輸入端與觸發(fā) 器5的輸入端D和寄存器2的g"端相連接；兩輸入與門4的輸出端連接到線性反饋移位寄 存器1的時鐘輸入端LFSR_Clock和寄存器2的輸入端D。本實用新型實施例的工作原理是“對應位異或運算”，即用 W)=幼),S2CO而(O, ■. m表示寄存器2生成的η位向量，BX!) =
表示線性反饋移位寄存器1生成的η位向量，加到被測電路6上的η位向量 W) = ^iQX h ,T3 (i), + (i)可由向量S(J)和尋)作對應位的異或運算得出，即
4(/)=巧(1) 『力)，其中oas^-〗。工作過程如下首先將寄存器2初始化為(0，0，0，
-----，0)，用置位信號SET將觸發(fā)器5置‘1’，觸發(fā)器5和寄存器2受共同的測試時鐘信號 Clock所控制，在(n+1)時鐘周期內寄存器2產生的測試向量為{ (0,0,0,——，0)，(1,0, 0，——,0),(1,1,0,——,0),(1,1,1,——，0)，——(1,1,1,——，1)}。在下一個時鐘信號 到來時與門使寄存器2的第一級為“0”，經過η個時鐘脈沖后，寄存器2的輸出為{ (0,1, 1，——,1),(0,0,1,——,1),(0,0,0,——，1)，——,(0,0,0,——，0)}，然后周而復始繼續(xù)重復以上過程。初始化后，在(2n+l)個時鐘周期內線性反饋移位寄存器1的輸出保持穩(wěn)態(tài)，而寄存器2產生(2n+l)個不同的測試向量，在信號LFSR_Clock的作用下，寄存器2與線性 反饋移位寄存器1作“對應位的異或運算”，可產生(2n+l)個準單跳變測試向量，可用于對 集成電路進行低功耗測試。 總之，以上所述僅為本實用新型的較佳實施例，凡依本實用新型申請專利范圍所 作的均等變化與修飾，皆應屬本實用新型專利的涵蓋范圍。
權利要求基于線性反饋移位寄存器的集成電路低功耗準單跳變測試向量生成器，包括被測電路(6)，其特征在于線性反饋移位寄存器(1)與兩輸入與門(4)和寄存器(2)電連接，并且與兩輸入異或門(3)電連接；兩輸入與門(4)與觸發(fā)器(5)電連接，兩輸入異或門(3)與被測電路(6)電連接。
2.根據(jù)權利要求1所述的基于線性反饋移位寄存器的集成電路低功耗準單跳變測試 向量生成器，其特征在于線性反饋移位寄存器(1)的輸出端接到異或門(3)的輸入端；寄 存器(2)的輸出端接到異或門(3)的另一輸入端；異或門(3)的輸出端接到被測電路(6)的 輸入端。
3.根據(jù)權利要求1所述的基于線性反饋移位寄存器的集成電路低功耗準單跳變測 試向量生成器，其特征在于觸發(fā)器(5)與寄存器(2)公用一個時鐘脈沖信號Clock ；觸 發(fā)器(5)的置位端SET與寄存器(2)的復位端CLR連接在一起，觸發(fā)器(5)的輸出端 β連接兩輸入與門(4)的一個輸入端，兩輸入與門(4)的另一個輸入端與觸發(fā)器(5)的輸 入端D和寄存器(2)的β端相連接；兩輸入與門(4)的輸出端連接到線性反饋移位寄存器 (1)的時鐘輸入端LFSR_Clock和寄存器(2)的輸入端D。
專利摘要本實用新型涉及一種準單跳變測試向量生成器,公開了一種基于線性反饋移位寄存器的準單跳測試向量生成器。它包括被測電路(6)，線性反饋移位寄存器(1)與兩輸入與門(4)和寄存器(2)電連接，并且與兩輸入異或門(3)電連接；兩輸入與門(4)與觸發(fā)器(5)電連接，兩輸入異或門(3)與被測電路(6)電連接。本實用新型由于該測試序列生成器產生的準單跳變測試向量具有很高的相關性，可以大大降低被測集成電路內部開關翻轉活動率(WSA)，實現(xiàn)對器件的低功耗測試，特別適用于超大規(guī)模集成電路(VLSI)和系統(tǒng)芯片(SoC)的內建自測試。
文檔編號G11C29/08GK201732583SQ201020282309
公開日2011年2月2日 申請日期2010年8月5日 優(yōu)先權日2010年8月5日
發(fā)明者龐禮軍, 王 義 申請人:貴州師范大學