專利名稱：一種用于服務(wù)器spi芯片下載的閃存控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種控制器，具體地說(shuō)是一種用于服務(wù)器SPI芯片下載的閃存控 制器。
背景技術(shù)：
隨著半導(dǎo)體工藝技術(shù)的發(fā)展，近年來(lái)閃存flash逐漸的替代了 EPROM在嵌入式系 統(tǒng)中的地位，用來(lái)存儲(chǔ)bootloader以及操作系統(tǒng)或者程序代碼或者直接當(dāng)作硬盤來(lái)用。 Flash存儲(chǔ)器結(jié)合了 ROM和RAM的長(zhǎng)處，不僅具備可擦除可編程性能，還不會(huì)斷電丟失數(shù)據(jù)， 所以得到了廣泛的應(yīng)用。目前閃存flash主要有Norflash，Nandflash以及SPIflash等，SPI閃存與其他 幾種閃存相比，主要有以下一些優(yōu)點(diǎn)USPI串行總線所需要的接口信號(hào)數(shù)量少；2、封裝的引腳數(shù)量以及印制電路板上的線路數(shù)量都相應(yīng)的減少；3、SPI閃存可以安裝到更小的封裝內(nèi)；4、數(shù)據(jù)通過(guò)SPI總線以25兆位/秒的速率傳送到串行閃存并從串行閃存中傳出， 從而實(shí)現(xiàn)快速代碼編程和下載；5、采用SPI總線傳送數(shù)據(jù)的功耗低。縱上所述，SPI閃存芯片在很多領(lǐng)域內(nèi)都有著重要的應(yīng)用，尤其是在服務(wù)器主板 中，硬件復(fù)雜，空間緊張，需要小封裝的SPI閃存芯片，所以SPI閃存控制器的重要性則不言 而喻。
發(fā)明內(nèi)容本實(shí)用新型的技術(shù)任務(wù)是針對(duì)現(xiàn)有技術(shù)的不足，提供低功耗、高效率的一種用于 服務(wù)器SPI芯片下載的閃存控制器。本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是包括寄存器模塊，還包括SPI 接口模塊、地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊、時(shí)序控制模塊、錯(cuò) 誤檢查和糾正模塊；地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊分別與所 述寄存器模塊相連接，時(shí)序控制模塊分別與地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、 數(shù)據(jù)接收模塊和SPI接口模塊相連接，數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊分別再與所述SPI接口 模塊相連接。寄存器模塊包括內(nèi)部寄存器、地址寄存器、命令寄存器、控制寄存器、狀態(tài)寄存器、 發(fā)送數(shù)據(jù)寄存器和接收數(shù)據(jù)寄存器。其中地址譯碼模塊主要是對(duì)三個(gè)地址寄存器的數(shù)據(jù)進(jìn)行譯碼，找到相應(yīng)的SPI閃 存中存儲(chǔ)數(shù)據(jù)的位置，然后進(jìn)行相應(yīng)的讀寫操作；命令解析模塊會(huì)根據(jù)命令寄存器中的不 同命令執(zhí)行相應(yīng)的操作；數(shù)據(jù)發(fā)送模塊會(huì)將從內(nèi)部總線取到的數(shù)據(jù)送到發(fā)送移位寄存器 中，然后發(fā)送給SPI接口模塊；數(shù)據(jù)接收模塊則會(huì)從SPI接口模塊接收bit數(shù)據(jù)到數(shù)據(jù)接收移位寄存器；時(shí)序控制模塊主要實(shí)現(xiàn)整個(gè)SPI閃存控制器的時(shí)序控制以及執(zhí)行不同指令 時(shí)狀態(tài)的跳轉(zhuǎn)；SPI接口模塊則實(shí)現(xiàn)SPI總線協(xié)議，按照協(xié)議傳送和接收數(shù)據(jù)；錯(cuò)誤檢查和 糾正(ECC)模塊會(huì)對(duì)傳送和接收到的數(shù)據(jù)進(jìn)行相應(yīng)的校驗(yàn)和糾正，以保證傳送數(shù)據(jù)的正確性。本實(shí)用新型的一種用于服務(wù)器SPI芯片下載的閃存控制器與現(xiàn)有技術(shù)相比，所產(chǎn) 生的有益效果是1、減少控制器的輸入輸出，減少芯片的管腳數(shù)量，再者可以降低功耗，高效率、成 本低廉。2、降低傳輸中出現(xiàn)的錯(cuò)誤，提高對(duì)SPI閃存芯片的讀寫速度。3、支持各種SPI閃存芯片的命令，包括讀數(shù)據(jù)、寫數(shù)據(jù)、讀狀態(tài)、擦除等命令操作， 另外還包括快速讀數(shù)據(jù)命令、進(jìn)入省電模式命令等。

附圖1是本實(shí)用新型的結(jié)構(gòu)示意圖。圖中，1、時(shí)序控制模塊，2、地址譯碼模塊，3、命令解析模塊，4、數(shù)據(jù)接收模塊，5、數(shù) 據(jù)發(fā)送模塊，6、SPI接口模塊，7、錯(cuò)誤檢查和糾正模塊，8、寄存器模塊，9、SPI閃存芯片，10、 CPU。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作以下詳細(xì)說(shuō)明。如附圖所示，本實(shí)用新型的一種用于服務(wù)器SPI芯片下載的閃存控制器，其結(jié)構(gòu) 包括寄存器模塊8，還包括SPI接口模塊6、地址譯碼模塊2、命令解析模塊3、數(shù)據(jù)發(fā)送模塊 5、數(shù)據(jù)接收模塊4、時(shí)序控制模塊1、錯(cuò)誤檢查和糾正模塊7;地址譯碼模塊2、命令解析模塊 3、數(shù)據(jù)發(fā)送模塊5、數(shù)據(jù)接收模塊4分別與所述寄存器模塊8相連接，時(shí)序控制模塊1分別 與地址譯碼模塊2、命令解析模塊3、數(shù)據(jù)發(fā)送模塊5、數(shù)據(jù)接收模塊4和SPI接口模塊6相 連接，數(shù)據(jù)發(fā)送模塊5、數(shù)據(jù)接收模塊4分別再與所述SPI接口模塊6相連接。寄存器模塊8包括內(nèi)部寄存器、地址寄存器、命令寄存器、控制寄存器、狀態(tài)寄存 器、發(fā)送數(shù)據(jù)寄存器和接收數(shù)據(jù)寄存器。寄存器與CPUlO相連接，SPI接口模塊6與SPI閃存芯片9相連接。具體的操作和工作情況是當(dāng)處理器要對(duì)SPI閃存芯片9進(jìn)行讀寫時(shí)，會(huì)通過(guò)系統(tǒng) 總線向SPI閃存控制器的三個(gè)地址寄存器寫入相應(yīng)的地址，然后向命令寄存器寫入相應(yīng)的 具體操作的命令，比如擦出命令，讀命令或者寫命令等。SPI閃存控制器會(huì)根據(jù)三個(gè)地址 寄存器的地址確定出在SPI閃存芯片9的位置，同時(shí)根據(jù)命令寄存器中的值來(lái)執(zhí)行不同命 令的相應(yīng)操作，比如寫命令，則會(huì)等待系統(tǒng)總線將數(shù)據(jù)送到發(fā)送數(shù)據(jù)移位寄存器，然后逐個(gè) bit發(fā)送到SPI接口模塊6，根據(jù)SPI總線協(xié)議將數(shù)據(jù)寫入到SPI閃存芯片9相應(yīng)的位置； 讀命令與寫命令類似，只是SPI閃存控制器通過(guò)SPI接口模塊6將SPI閃存芯片9相應(yīng)的 數(shù)據(jù)讀到接收移位寄存器中，最后再將數(shù)據(jù)送到系統(tǒng)總線上返回給處理器，同理，其他的命 令也是進(jìn)行類似的操作，所有的控制和時(shí)序都有時(shí)序控制模塊1來(lái)處理。除說(shuō)明書所述的技術(shù)特征外，均為本專業(yè)人員的已知技術(shù)。
權(quán)利要求一種用于服務(wù)器SPI芯片下載的閃存控制器，包括寄存器模塊，其特征在于還包括SPI接口模塊、地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊、時(shí)序控制模塊、錯(cuò)誤檢查和糾正模塊；地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊分別與所述寄存器模塊相連接，時(shí)序控制模塊分別與地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊和SPI接口模塊相連接，數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊分別再與所述SPI接口模塊相連接。
2.根據(jù)權(quán)利要求1所述的一種用于服務(wù)器SPI芯片下載的閃存控制器，其特征在于寄 存器模塊包括內(nèi)部寄存器、地址寄存器、命令寄存器、控制寄存器、狀態(tài)寄存器、發(fā)送數(shù)據(jù)寄 存器和接收數(shù)據(jù)寄存器。
專利摘要本實(shí)用新型提供一種用于服務(wù)器SPI芯片下載的閃存控制器，屬于控制器領(lǐng)域。該控制器的結(jié)構(gòu)包括寄存器模塊，其特征在于還包括SPI接口模塊、地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊、時(shí)序控制模塊、錯(cuò)誤檢查和糾正模塊；地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊分別與所述寄存器模塊相連接，時(shí)序控制模塊分別與地址譯碼模塊、命令解析模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊和SPI接口模塊相連接，數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊分別再與所述SPI接口模塊相連接。該控制器和現(xiàn)有技術(shù)相比，具有低功耗，高效率、成本低廉等特點(diǎn)。
文檔編號(hào)G11C7/10GK201749682SQ20102052117
公開日2011年2月16日 申請(qǐng)日期2010年9月8日 優(yōu)先權(quán)日2010年9月8日
發(fā)明者于治樓, 姜?jiǎng)P, 李峰 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司