專利名稱：負(fù)電壓生成的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子電路，并且更具體地，涉及電子電路中的負(fù)電壓生成。
背景技術(shù)：
電子電路中利用負(fù)電壓。例如，在可編程存儲(chǔ)器中利用負(fù)電壓擦除非易失性存儲(chǔ)器單元。為電子電路生成負(fù)電壓會(huì)對(duì)電路設(shè)計(jì)者提出挑戰(zhàn)，在于用于生成負(fù)電壓的器件的柵氧化物易于受到過應(yīng)力。圖1是現(xiàn)有技術(shù)的電平轉(zhuǎn)換器(level shifter)的電路圖。電平轉(zhuǎn)換器101包括反相器 103、107、111 和 116，NAND 門 105、109 和 114，P 溝道晶體管 115、117、119 和 121，以及N溝道晶體管123和125。P溝道晶體管115、117、119和121以及N溝道晶體管123和 125組成鎖存電路113。在操作中，電平轉(zhuǎn)換器101取其輸入處(IN)處的電壓并且在其輸出(OUT)處鎖存相同的邏輯狀態(tài)。在一個(gè)示例中，IN信號(hào)具有0至3. 3V的電壓信號(hào)范圍，并且OUT信號(hào)具有Vneg至3. 3伏特的電壓信號(hào)范圍。在值被鎖存之后，Vneg電壓從0伏特降低到負(fù)值(例如，-4伏特)，同時(shí)維持輸出的邏輯狀態(tài)。在電壓電平已降低之后，使保護(hù)模式(PM)信號(hào)生效，該保護(hù)模式信號(hào)使得反相器111和116的輸出均被驅(qū)動(dòng)至它們的低電壓軌的電壓電平 (例如，0伏特)。在使PM信號(hào)生效的情況下，輸出(OUT)的“高”邏輯電壓電平從3. 3的電壓下降到0伏特(反相器111和116的低電壓負(fù)軌的值)，同時(shí)仍然維持邏輯狀態(tài)。然后， Vneg減小到更低的電壓電平。利用該電路，一 Vneg降低，輸出就不能改變邏輯狀態(tài)。


通過參照附圖，本發(fā)明可以得到更好的理解，并且將使得其大量的目的、特征以及優(yōu)點(diǎn)對(duì)本領(lǐng)域技術(shù)人員來說變得明顯。圖1是現(xiàn)有技術(shù)的電平轉(zhuǎn)換器的電路圖。圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子電路的一部分的電路圖。圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的流程圖。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電平轉(zhuǎn)換器的電路圖。在不同的圖中使用相同的附圖標(biāo)記表示相同的項(xiàng)，除非相反地指出。圖不一定是按比例繪制的。
具體實(shí)施例方式以下闡述了用于實(shí)現(xiàn)本發(fā)明的模式的詳細(xì)描述。該描述旨在說明本發(fā)明，而不應(yīng)認(rèn)為是限制性的。這里描述了用于為電子電路生成負(fù)電壓的電路。在一個(gè)示例中，通過電平轉(zhuǎn)換器生成負(fù)電壓，該電平轉(zhuǎn)換器可以在其輸出的低邏輯電壓電平已被降低之后改變邏輯狀態(tài)。 這允許邏輯電路在負(fù)電壓處于中間負(fù)值時(shí)工作并且改變狀態(tài)。利用該配置，可以調(diào)節(jié)電荷泵以產(chǎn)生中間調(diào)節(jié)的負(fù)電壓電平和最終調(diào)節(jié)的負(fù)電壓電平，與使用另外的負(fù)電壓源作為電壓輸入相對(duì)地，該最終調(diào)節(jié)負(fù)電壓電平具有由電路生成的作為電壓輸入的負(fù)電壓。圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子電路的圖。在所示出的實(shí)施例中，電子電路200包括負(fù)電壓生成電路201和利用所生成的負(fù)供電電壓(Vneg)用于存儲(chǔ)器操作的存儲(chǔ)器陣列203。在一個(gè)實(shí)施例中，陣列203利用Vneg作為電壓基準(zhǔn)，用于生成負(fù)電壓以擦除陣列203的非易失性存儲(chǔ)器單元。然而，在其他實(shí)施例中，存儲(chǔ)器陣列203可以是另一類型的存儲(chǔ)器和/或以其他方式使用負(fù)電壓。另外，在其他實(shí)施例中，電子電路200可以是或者包括使用Vneg的其他類型的電路，諸如運(yùn)算放大器和模擬數(shù)字轉(zhuǎn)換器。電路201包括負(fù)電荷泵207，其以負(fù)電勢(shì)驅(qū)動(dòng)其輸出，從而降低Vneg的電壓。在一個(gè)實(shí)施例中，泵207是迪克森(Dickson)型電荷泵。泵207由使能信號(hào)來使能。當(dāng)使能時(shí)， 電荷泵在使PUMP信號(hào)生效時(shí)生成負(fù)電荷。電路201包括比較器和用于控制PUMP信號(hào)的生效的電流路徑211。路徑211包括電流源210以及與節(jié)點(diǎn)216串聯(lián)耦合的電阻器213、215 和217。在操作期間，比較器將節(jié)點(diǎn)212的電壓與地電勢(shì)進(jìn)行比較，以確定是否使PUMP信號(hào)生效。在一個(gè)實(shí)施例中，電阻器被實(shí)現(xiàn)為“連接有二極管的”晶體管。在其他實(shí)施例中，它們可以被實(shí)現(xiàn)為多晶硅電阻器。電路201包括旁路晶體管219和221，用于為路徑211中的旁路電阻器提供路徑， 以在操作期間選擇性地設(shè)置Vneg的調(diào)節(jié)電壓電平。旁路晶體管219和221的導(dǎo)通分別由電平轉(zhuǎn)換器223和225來控制。電平轉(zhuǎn)換器 223和225能夠在操作期間轉(zhuǎn)換它們的輸出的高邏輯電壓電平和低邏輯電壓電平。另外，當(dāng)?shù)瓦壿嬰妷弘娖揭褟牡仉妱?shì)切換到負(fù)電壓電平時(shí)，電平轉(zhuǎn)換器223和225能夠切換邏輯狀態(tài)。電平轉(zhuǎn)換器223和225均從Vneg控制電路227接收輸入信號(hào)(L2和Li)，以分別控制晶體管219和221的晶體管導(dǎo)通狀態(tài)。信號(hào)Ll和L2具有表示不導(dǎo)通邏輯狀態(tài)的、3. 3 伏特的高邏輯電壓電平以及表示導(dǎo)通邏輯狀態(tài)的、0伏特的低邏輯電壓電平。導(dǎo)通和不導(dǎo)通邏輯狀態(tài)的電壓電平與P溝道晶體管219和221的柵電極的導(dǎo)通狀態(tài)和不導(dǎo)通狀態(tài)的電壓電平相關(guān)聯(lián)。Vneg控制電路227在電路201的操作期間生成Ll和L2信號(hào)。操作期間的L2信號(hào)的電壓電平基于Vneg的期望最終負(fù)電壓電平。該值通過NEG SEL信號(hào)被提供到電路227， 其中NEG SEL信號(hào)在一個(gè)實(shí)施例中是從電子裝置控制電路(未示出)提供的。當(dāng)晶體管 219不導(dǎo)通(并且晶體管221也不導(dǎo)通)時(shí)，Vneg被調(diào)節(jié)為比晶體管219導(dǎo)通時(shí)的電壓更低的電壓電平(負(fù)的更多的電壓電平)。在一個(gè)實(shí)施例中，當(dāng)晶體管219不導(dǎo)通時(shí)，Vneg被調(diào)節(jié)為-9伏特，而當(dāng)晶體管219導(dǎo)通時(shí)，Vneg被調(diào)節(jié)為_8伏特。晶體管219用于減小路徑211的電阻。一些實(shí)施例不包括晶體管219、電阻器213以及電平轉(zhuǎn)換器223。然而，其他實(shí)施例可以包括另外的旁路路徑(未示出)，以提供另外的可選擇的最終負(fù)電壓電平。在這樣的實(shí)施例中，另外的電阻器(未示出)將位于節(jié)點(diǎn)212與電阻器213之間，并且旁路晶體管 (未示出)將具有連接到節(jié)點(diǎn)212的一個(gè)電流端子和連接到電阻器213與另外的電阻器之間的節(jié)點(diǎn)的另一電流端子。另外的晶體管的柵極將由與電平轉(zhuǎn)換器223類似的電平轉(zhuǎn)換器 (未示出)來控制。
控制電路227包括用于為電荷泵207提供ENABLE信號(hào)的輸出。在一個(gè)實(shí)施例中， 控制電路227位于集成電路中的連續(xù)位置，而在其他實(shí)施例中，可以分布在集成電路中的不同位置。在一個(gè)實(shí)施例中，電路227包括用于實(shí)現(xiàn)包括狀態(tài)機(jī)的功能的邏輯，但是在其他實(shí)施例中，可以包括其他類型的電路以及實(shí)現(xiàn)其他類型的功能。電路201還包括用于提供當(dāng)Vneg已達(dá)到中間負(fù)電壓電平時(shí)的指示(IV)的中間電壓檢測(cè)電路209。在一個(gè)實(shí)施例中，該指示是由SR鎖存器提供的，該SR鎖存器在已使 ENABLE信號(hào)生效之后，在PUMP信號(hào)第一次轉(zhuǎn)變?yōu)闊o效狀態(tài)時(shí)進(jìn)行鎖存。圖3是闡述電路201的操作的流程圖，用于將Vneg從0伏特偏置為中間調(diào)節(jié)負(fù)電壓電平，并且然后偏置為最終調(diào)節(jié)負(fù)電壓電平。在操作301中，晶體管221置于導(dǎo)通狀態(tài)。 這通過電路227將Ll驅(qū)動(dòng)為低邏輯電壓電平(0伏特)來實(shí)現(xiàn)，將Ll驅(qū)動(dòng)為低邏輯電壓電平(0伏特)將信號(hào)LlO驅(qū)動(dòng)為低電壓電平(Vneg)，該低電壓電平在操作301期間為0伏特。另外，此時(shí)，取決于Vneg的最終期望負(fù)電壓電平，使得晶體管219導(dǎo)通或不導(dǎo)通。通過將信號(hào)L2置于相應(yīng)的邏輯電平而使得晶體管219導(dǎo)通或者不導(dǎo)通，以控制電平轉(zhuǎn)換器223 的輸出。在操作303處，使ENABLE信號(hào)生效，以使得電荷泵207開始調(diào)節(jié)節(jié)點(diǎn)216。由于 Vneg最初為0伏特(并且晶體管221導(dǎo)通)，因此正電壓電平出現(xiàn)在節(jié)點(diǎn)212處，這使得比較器205使PUMP信號(hào)生效。因此，在操作305中，電荷泵207減小節(jié)點(diǎn)216處的電勢(shì)以降低Vneg的電壓電平。當(dāng)Vneg達(dá)到期望的中間負(fù)電壓電平(由電流Il *電阻器217的電壓電平確定)時(shí)，節(jié)點(diǎn)212的電壓電平下降到地以下，并且比較器使得PUMP信號(hào)無效。當(dāng)在已使得ENABLE信號(hào)生效之后第一次使得PUMP信號(hào)無效時(shí)，電路209在操作307中使得IV 信號(hào)生效，其向控制電路227表示已達(dá)到了期望的中間負(fù)電壓電平。在一個(gè)實(shí)施例中，中間負(fù)電壓電平是-4伏特，但是在其他實(shí)施例中可以使用其他電壓電平。在操作309中，控制電路227使到電平轉(zhuǎn)換器223和225的NBIAS信號(hào)生效。如以下將討論的，NBIAS信號(hào)用于使得電平轉(zhuǎn)換器的保護(hù)電路能夠限制由于Vneg從0伏特減小到中間負(fù)電壓電平而在級(jí)聯(lián)晶體管(cascoded transisitor)中導(dǎo)致的碰撞電離電流。在操作311中，晶體管221從導(dǎo)通狀態(tài)改變?yōu)椴粚?dǎo)通狀態(tài)。這通過將信號(hào)Ll的邏輯電壓電平從低邏輯電壓電平(例如，0伏特)改變?yōu)楦哌壿嬰妷弘娖?例如，3. 3伏特) 來實(shí)現(xiàn)。信號(hào)Ll從低邏輯電壓電平轉(zhuǎn)變?yōu)楦哌壿嬰妷弘娖绞沟秒娖睫D(zhuǎn)換器225的輸出從低邏輯電壓電平轉(zhuǎn)變?yōu)楦哌壿嬰妷弘娖剑允沟镁w管221不導(dǎo)通。在一個(gè)實(shí)施例中，此時(shí)的輸出LlO的低邏輯電壓電平是中間負(fù)電壓電平(Vneg)并且高邏輯電壓電平是3. 3伏特。 如稍后將討論的，在一個(gè)實(shí)施例中，電平轉(zhuǎn)換器225和223包括保護(hù)電路，該保護(hù)電路使得電路能夠在已達(dá)到中間負(fù)電壓電平之后執(zhí)行狀態(tài)改變，而不會(huì)損壞電平轉(zhuǎn)換器的晶體管。在使得晶體管221不導(dǎo)通之后的短時(shí)段內(nèi)，電路227使PM信號(hào)生效，以將電平轉(zhuǎn)換器的輸出(L10和L10)的高邏輯電壓電平從高電壓電平(例如，3. 3伏特)降低到低電壓電平(例如，0伏特)，而不會(huì)改變晶體管221和219的導(dǎo)通狀態(tài)。該轉(zhuǎn)換將使得電平轉(zhuǎn)換器223和225能夠容忍隨后生成的負(fù)的更多的Vneg。因?yàn)樵诓僮?11中使得晶體管221不導(dǎo)通，因此從節(jié)點(diǎn)212到節(jié)點(diǎn)216的壓降由于從電阻器215開始(并且如果晶體管219不導(dǎo)通則從電阻器213開始)的路徑211的電阻增大而顯著增大。因此，節(jié)點(diǎn)212的電壓電平上升，從而使得比較器205使PUMP信號(hào)生效。因此，電荷泵207在操作315中將節(jié)點(diǎn)216的電壓電平驅(qū)動(dòng)為負(fù)的更多。在所示出的實(shí)施例中，Vneg的最終調(diào)節(jié)電壓取決于晶體管219是導(dǎo)通還是不導(dǎo)通。此時(shí)，電荷泵207由 PUMP信號(hào)來激勵(lì)和去激勵(lì)，以將Vneg調(diào)節(jié)為期望的負(fù)電壓(例如，9伏特)。在一些實(shí)施例中，最終負(fù)電壓電平可以是比中間負(fù)電壓電平高的負(fù)電壓電平。對(duì)于一些實(shí)施例，在達(dá)到中間負(fù)電壓之后，將通過旁路晶體管(未示出)從路徑211去除電阻。來自電流源210的電流和漏電流將用于在電荷泵207被重新激勵(lì)之前將Vneg的電壓電平拉高至負(fù)的較少的電壓電平，以從節(jié)點(diǎn)216去除電勢(shì)。在圖2的實(shí)施例中，由于電平轉(zhuǎn)換器225和223能夠在Vneg處于中間負(fù)電壓電平 (例如，-4伏特)時(shí)改變狀態(tài)，因此電路201能夠?qū)neg調(diào)節(jié)為中間負(fù)電壓電平和最終負(fù)電壓電平，而無需利用單獨(dú)的負(fù)電壓源用于另外的電平轉(zhuǎn)換器的晶體管保護(hù)。對(duì)于所示出的實(shí)施例，使用相同的電流路徑211可獲得不同電壓電平的負(fù)電壓調(diào)節(jié)。此外，由于電平轉(zhuǎn)換器能夠在中間負(fù)電壓電平處改變狀態(tài)，因此其使得電路201能夠?yàn)榫w管提供負(fù)供電電壓，該晶體管不必被布置用于處理整個(gè)電壓擺動(dòng)。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電平轉(zhuǎn)換器225的電路圖。在一些實(shí)施例中，電平轉(zhuǎn)換器223可以具有類似的設(shè)計(jì)。與電平轉(zhuǎn)換器101類似，電平轉(zhuǎn)換器225包括反相器 403、407、411 和 416，NAND 門 405,409 和 414，P 溝道晶體管 415、417、419 和 421 以及 N 溝道晶體管423和425。P溝道晶體管415、417、419和421以及N溝道晶體管423和425組成鎖存電路413。晶體管423和425是交叉耦合的。反相器403、407、411和416以及NAND 門405、409和414組成輸入電路。另外，電路413包括級(jí)聯(lián)晶體管431和433以及晶體管配置的柵極二極管(transistor configured gate diode)的堆疊4 和427，以提供在電平轉(zhuǎn)換器的邏輯切換事件期間對(duì)晶體管431和433的源漏電壓進(jìn)行箝位的能力。在操作中，電平轉(zhuǎn)換器225在數(shù)據(jù)輸入處接收輸入信號(hào)(Li)，并且在其輸出(LlO) 處鎖存該信號(hào)的邏輯狀態(tài)。在一個(gè)實(shí)施例中，信號(hào)Ll具有0至3. 3V的電壓信號(hào)范圍，并且輸出信號(hào)LlO具有Vneg至3. 3伏特的電壓信號(hào)范圍。在電平轉(zhuǎn)換模式(其中，PM信號(hào)處于高電壓電平(例如，3.3伏特))中，信號(hào)Ll處于高邏輯電壓電平或低邏輯電壓電平使得反相器411或416之一的輸出被驅(qū)動(dòng)至高邏輯電壓電平(例如，3. 3伏特)，而另一反相器的輸出被驅(qū)動(dòng)至低邏輯電壓電平(例如，0伏特)。如果反相器411的輸出處于高邏輯電壓電平，則其以高邏輯電壓電平驅(qū)動(dòng)晶體管415和417的源極以及P溝道晶體管419的柵極。在這些電壓處，晶體管415處于導(dǎo)通模式，而晶體管421和419處于不導(dǎo)通模式。晶體管415導(dǎo)通將會(huì)過度驅(qū)動(dòng)晶體管431和423，從而使得晶體管425變?yōu)閷?dǎo)通，以將反相輸出 Γ L10)拉低至低邏輯電壓電平。* LlO處于低邏輯電壓電平進(jìn)一步使得晶體管417導(dǎo)通， 并且進(jìn)一步確保晶體管421不導(dǎo)通。在晶體管417導(dǎo)通的情況下，LlO被拉至高邏輯電壓電平(例如，3.3伏特)。如果反相器416的輸出處于高邏輯電壓電平并且反相器411的輸出處于低邏輯電壓電平，則鎖存電路413將在LlO和* LlO處提供相反的邏輯電壓電平。在操作301中，以低邏輯電壓電平(0伏特)提供信號(hào)Li，其將LlO驅(qū)動(dòng)為其相應(yīng)的0伏特的低邏輯電壓電平，以使得晶體管221導(dǎo)通。在操作301期間，NBIAS信號(hào)處于其高邏輯電壓電平(3. 3伏特)的無效狀態(tài)，并且PM信號(hào)處于其高邏輯電壓電平(3. 3伏特) 的無效狀態(tài)。在操作303中激勵(lì)電荷泵207的情況下，Vneg從0伏特下降到中間負(fù)電壓電平(例如，"4伏特)。電平轉(zhuǎn)換器225被設(shè)計(jì)為使得信號(hào)LlO的低邏輯電壓電平從0伏特到中間負(fù)電壓電平(Vneg)跟隨Vneg，其中下降為Vneg。因此，在操作303處，信號(hào)LlO的低電壓電平下降，同時(shí)仍將晶體管221偏置為導(dǎo)通。當(dāng)Vneg達(dá)到中間負(fù)電壓電平(例如，_4伏特)時(shí)，使得IV信號(hào)生效。然后，使得 NBIAS信號(hào)生效以到達(dá)低邏輯電壓電平(例如，0伏特)，以使得堆疊427和4 能夠工作， 以減小晶體管431和433中的碰撞電離(取決于鎖存電路413的狀態(tài))。當(dāng)以低邏輯電壓電平使得NBIAS信號(hào)生效時(shí)，晶體管431和433的溝道電阻增大。 這導(dǎo)致這些晶體管的夾斷電壓與漏極電壓之間的低電壓場(chǎng)，這減少了晶體管的導(dǎo)通狀態(tài)期間的碰撞電離。例如，剛好在操作309之前，LlO處于低邏輯電壓電平(Vneg)，晶體管421、419、 423和431導(dǎo)通，并且晶體管415、417和425不導(dǎo)通。晶體管433也不導(dǎo)通，這是因?yàn)槠湓礃O相對(duì)于其柵極處于高電勢(shì)。當(dāng)使得NBIAS信號(hào)低生效時(shí)，沒有晶體管改變狀態(tài)，但是晶體管431和433的電阻增加。在操作311中，將LlO信號(hào)的狀態(tài)從低電壓電平(Vneg)驅(qū)動(dòng)至高電壓電平(例如， 3. 3伏特)，以切換晶體管221的導(dǎo)通狀態(tài)。如果Vneg為-4伏特，則該切換導(dǎo)致LlO超過 7伏特的擺動(dòng)。如上所述，電平轉(zhuǎn)換器225包括堆疊4 和427以及級(jí)聯(lián)晶體管431和433，以使得該電壓擺動(dòng)不會(huì)損壞鎖存電路413中的N溝道晶體管。在操作311中LlO的輸出狀態(tài)從低電壓電平(Vneg)切換到高電壓電平(3. 3伏特)期間，反相器411的輸出變?yōu)?. 3伏特，并且反相器416的輸出變?yōu)?伏特。在NBIAS 為低電壓電平的情況下，晶體管431具有比NBIAS信號(hào)無效時(shí)高的電阻，從而使得更多的電流轉(zhuǎn)向通過二極管堆疊429，以保護(hù)晶體管431免受碰撞電離。另外，增加晶體管431的電阻使得反相器411的輸出處的3. 3伏特更容易地通過減小通過晶體管431和423的電流而將LlO驅(qū)動(dòng)為高。將LlO拉高增加了晶體管425的柵極上的柵極電壓，從而使得它更充分地導(dǎo)通。這用于降低晶體管423的柵極電壓，以將該晶體管關(guān)斷。因此，由于NBIAS信號(hào)生效而增大431的電阻將會(huì)增加晶體管431的路徑的電阻，并且使得反相器411的輸出更容易地相對(duì)于Vneg而拉高節(jié)點(diǎn)，從而提供LlO信號(hào)。在晶體管221的狀態(tài)改變?yōu)椴粚?dǎo)通狀態(tài)之后，電荷泵207開始將Vneg驅(qū)動(dòng)為進(jìn)一步的負(fù)值。為了保護(hù)電平轉(zhuǎn)換器225免受這樣的寬電壓下降(例如，在一些實(shí)施例中為12 伏特)，使PM信號(hào)生效(低生效)，以將信號(hào)LlO的高電壓電平從3. 3伏特減小到0伏特， 而不改變信號(hào)LlO的邏輯狀態(tài)。PM信號(hào)的生效(成為0伏特)使得NAND門405和409以及反相器407的輸出被驅(qū)動(dòng)至高邏輯電壓電平(3. 3伏特)。這使得NAND門414被驅(qū)動(dòng)至低邏輯電壓電平(0伏特)。反相器411和416(以及特定反相器411)的輸出的電壓電平變?yōu)榈瓦壿嬰妷弘娖?3. 3伏特到0伏特)使得信號(hào)LlO的高電壓電平被拉至低電壓電平 (3. 3伏特到0伏特)，而不改變信號(hào)LlO的狀態(tài)。另夕卜，由于門414的輸出關(guān)聯(lián)于晶體管415、417、419和421的N阱區(qū)域，因此該輸出從0伏特變?yōu)?. 3伏特將這些晶體管的柵阱電壓和柵源電壓限制為不大于9伏特(特定的晶體管421，這是由于其柵極在操作315結(jié)束時(shí)將處于Vneg)。門414的輸出連接到門405和409的輸入，以使得在晶體管415、417、419和421中的任何晶體管的源極被驅(qū)動(dòng)為高電壓電平之前，這些晶體管的阱區(qū)域被驅(qū)動(dòng)回到3. 3伏特。在一個(gè)實(shí)施例中，一種方法包括在電平轉(zhuǎn)換器的第一輸出處以第一輸出電壓電平提供第一邏輯狀態(tài)，該第一輸出電壓電平響應(yīng)于第一邏輯狀態(tài)而選擇第一負(fù)調(diào)節(jié)電壓電平。該方法包括生成負(fù)供電電壓，該負(fù)供電電壓開始于第一供電電壓電平并且減小到第一負(fù)調(diào)節(jié)電壓電平。該方法包括響應(yīng)于負(fù)供電電壓達(dá)到第一負(fù)調(diào)節(jié)電壓電平而將電平轉(zhuǎn)換器的第一輸出從第一邏輯狀態(tài)切換到第二邏輯狀態(tài)。以選擇第二負(fù)調(diào)節(jié)電壓電平的第二輸出電壓電平提供第二邏輯狀態(tài)。該方法還包括響應(yīng)于切換而將負(fù)供電電壓從第一負(fù)調(diào)節(jié)電壓電平調(diào)整為第二負(fù)調(diào)節(jié)電壓電平。在另一實(shí)施例中，電平轉(zhuǎn)換器包括負(fù)電壓供電端子。電平轉(zhuǎn)換器還包括第一 N溝道晶體管，該第一 N溝道晶體管具有連接到負(fù)電壓供電端子的源極、以及柵極和漏極。電平轉(zhuǎn)換器包括第二 N溝道晶體管，該第二 N溝道晶體管具有連接到負(fù)電壓供電端子的源極、以及柵極和漏極。電平轉(zhuǎn)換器包括第三N溝道晶體管，該第三N溝道晶體管具有用于接收偏置信號(hào)的柵極、連接到第一 N溝道晶體管的漏極的源極以及連接到第二 N溝道晶體管的柵極的漏極。漏極連接到電平轉(zhuǎn)換器的第一輸出。電平轉(zhuǎn)換器包括第四N溝道晶體管，該第四N溝道晶體管具有用于接收偏置信號(hào)的柵極、連接到第二 N溝道晶體管的漏極的源極以及連接到第一N溝道晶體管的柵極的漏極。漏極連接到電平轉(zhuǎn)換器的第二輸出。電平轉(zhuǎn)換器包括至少一個(gè)與第三N溝道晶體管并聯(lián)耦合的、連接有二極管的N溝道晶體管，以及至少一個(gè)與第四N溝道晶體管并聯(lián)耦合的、連接有二極管的N溝道晶體管。在另一實(shí)施例中，電平轉(zhuǎn)換器包括用于接收數(shù)據(jù)信號(hào)的輸入、用于接收控制信號(hào)的第二輸入、耦合到第一中間節(jié)點(diǎn)的第一輸出、耦合到第二中間節(jié)點(diǎn)的第二輸出以及第一電路。第一電路響應(yīng)于第一和第二中間節(jié)點(diǎn)以及負(fù)供電電壓，以在第一輸出處提供作為邏輯低或邏輯高之一的邏輯狀態(tài)。邏輯狀態(tài)表示數(shù)據(jù)信號(hào)。通過耦合施加于交叉耦合的第一 N溝道晶體管和第二 N溝道晶體管的源極的電壓來提供邏輯低。電平轉(zhuǎn)換器包括耦合到第一和第二 N溝道晶體管的碰撞電離電路，用于防止由于第一輸出上的邏輯狀態(tài)改變期間的碰撞電離而損壞第一和第二 N溝道晶體管。盡管已示出和描述了本發(fā)明的特定實(shí)施例，但是本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，基于此處的教導(dǎo)，在不背離本發(fā)明及其更寬的方面的情況下，可進(jìn)行另外的改變和修改，并且因此，所附權(quán)利要求旨在將所有這樣的、在本發(fā)明的真實(shí)精神和范圍內(nèi)的改變和修改包括在其范圍內(nèi)。
權(quán)利要求
1.一種方法，包括在電平轉(zhuǎn)換器的第一輸出處以第一輸出電壓電平提供第一邏輯狀態(tài)，所述第一輸出電壓電平響應(yīng)于所述第一邏輯狀態(tài)而選擇第一負(fù)調(diào)節(jié)電壓電平；生成負(fù)供電電壓，所述負(fù)供電電壓開始于第一供電電壓電平并且減小到所述第一負(fù)調(diào)節(jié)電壓電平；響應(yīng)于所述負(fù)供電電壓達(dá)到所述第一負(fù)調(diào)節(jié)電壓電平而將所述電平轉(zhuǎn)換器的所述第一輸出從所述第一邏輯狀態(tài)切換到第二邏輯狀態(tài)，其中，以選擇第二負(fù)調(diào)節(jié)電壓電平的第二輸出電壓電平來提供所述第二邏輯狀態(tài)；響應(yīng)于所述切換，將所述負(fù)供電電壓從所述第一負(fù)調(diào)節(jié)電壓電平調(diào)整為所述第二負(fù)調(diào)節(jié)電壓電平。
2.根據(jù)權(quán)利要求1所述的方法，還包括在所述切換之后，在所述電平轉(zhuǎn)換器的所述第一輸出處將所述第二邏輯狀態(tài)的電壓從所述第二輸出電壓電平減小到第三輸出電壓電平。
3.根據(jù)權(quán)利要求1所述的方法，還包括將處于所述第二負(fù)調(diào)節(jié)電壓電平的所述負(fù)供電電壓供應(yīng)到存儲(chǔ)器，用于擦除所述存儲(chǔ)器的單元。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述第二負(fù)調(diào)節(jié)電壓電平小于或等于-8伏特。
5.根據(jù)權(quán)利要求1所述的方法，其中 所述電平轉(zhuǎn)換器包括第一 N溝道晶體管； 所述方法還包括在切換所述第一輸出的步驟期間保護(hù)所述第一N溝道晶體管免于碰撞電離。
6.根據(jù)權(quán)利要求1所述的方法，其中所述電平轉(zhuǎn)換器包括在所述切換期間切換導(dǎo)通狀態(tài)的第一 N溝道晶體管； 所述電平轉(zhuǎn)換器包括與所述第一 N溝道晶體管串聯(lián)的第二 N溝道晶體管； 在以所述第一輸出電壓電平提供所述第一邏輯狀態(tài)期間，所述第二 N溝道晶體管處于第一阻性水平的導(dǎo)通狀態(tài)；所述方法還包括在所述切換之前，將所述第二 N溝道晶體管的所述導(dǎo)通狀態(tài)的阻性水平從所述第一阻性水平改變?yōu)榈诙栊运?，所述第二阻性水平高于所述第一阻性水平?br> 7.根據(jù)權(quán)利要求6所述的方法，其中，二極管連接的晶體管的第一堆疊與所述第二N溝道晶體管并聯(lián)連接。
8.根據(jù)權(quán)利要求1所述的方法，其中，在所述生成期間，所述電平轉(zhuǎn)換器的所述第一輸出處的所述第一輸出電壓電平隨著所述負(fù)供電電壓減小而減小。
9.根據(jù)權(quán)利要求1所述的方法，其中，所述第二負(fù)調(diào)節(jié)電壓電平小于所述第一負(fù)調(diào)節(jié)電壓電平。
10.根據(jù)權(quán)利要求1所述的方法，其中所述生成負(fù)供電電壓包括在第一節(jié)點(diǎn)處生成所述負(fù)供電電壓，所述第一節(jié)點(diǎn)耦合到負(fù)電荷泵的輸出，所述負(fù)電荷泵包括耦合到比較器電路的輸出的輸入，所述比較器電路包括耦合到基準(zhǔn)電勢(shì)的第一輸入和耦合到第二節(jié)點(diǎn)的第二輸入，多個(gè)阻性元件在所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間串聯(lián)耦合； 所述方法還包括響應(yīng)于在所述第一輸出處提供所述第一邏輯狀態(tài)，使得旁路路徑旁路所述第二節(jié)點(diǎn)與所述第一節(jié)點(diǎn)之間的所述多個(gè)阻性元件中的第一阻性元件， 響應(yīng)于所述切換禁用所述旁路路徑。
11.一種電平轉(zhuǎn)換器，包括 負(fù)電壓供電端子；第一 N溝道晶體管，具有連接到所述負(fù)電壓供電端子的源極、以及柵極和漏極； 第二 N溝道晶體管，具有連接到所述負(fù)電壓供電端子的源極、以及柵極和漏極； 第三N溝道晶體管，具有用于接收偏置信號(hào)的柵極、連接到所述第一 N溝道晶體管的漏極的源極以及連接到所述第二 N溝道晶體管的柵極的漏極，其中，所述漏極連接到所述電平轉(zhuǎn)換器的第一輸出；第四N溝道晶體管，具有用于接收所述偏置信號(hào)的柵極、連接到所述第二 N溝道晶體管的漏極的源極以及連接到所述第一N溝道晶體管的柵極的漏極，其中，所述漏極連接到所述電平轉(zhuǎn)換器的第二輸出；至少一個(gè)與所述第三N溝道晶體管并聯(lián)耦合的、二極管連接的N溝道晶體管；以及至少一個(gè)與所述第四N溝道晶體管并聯(lián)耦合的、二極管連接的N溝道晶體管。
12.根據(jù)權(quán)利要求11所述的電平轉(zhuǎn)換器，還包括輸入電路，所述輸入電路具有用于接收數(shù)據(jù)信號(hào)的數(shù)據(jù)信號(hào)輸入、用于接收控制信號(hào)的控制信號(hào)輸入、耦合到所述第三N溝道晶體管的漏極的第一輸出以及耦合到所述第四N溝道晶體管的漏極的第二輸出。
13.根據(jù)權(quán)利要求12所述的電平轉(zhuǎn)換器，還包括第一 P溝道晶體管，具有耦合到第一中間節(jié)點(diǎn)的源極、耦合到第二中間節(jié)點(diǎn)的柵極以及耦合到所述第三N溝道晶體管的漏極的漏極；以及第二 P溝道晶體管，具有耦合到所述第二中間節(jié)點(diǎn)的源極、耦合到所述第一中間節(jié)點(diǎn)的柵極以及耦合到所述第四N溝道晶體管的漏極的漏極。
14.根據(jù)權(quán)利要求13所述的電平轉(zhuǎn)換器，還包括第三P溝道晶體管，具有耦合到第一中間節(jié)點(diǎn)的源極、耦合到所述第四N溝道晶體管的漏極的柵極以及耦合到所述第三N溝道晶體管的漏極的漏極；以及第四P溝道晶體管，具有耦合到所述第二中間節(jié)點(diǎn)的源極、耦合到所述第三N溝道晶體管的漏極的柵極以及耦合到所述第四N溝道晶體管的漏極的漏極。
15.根據(jù)權(quán)利要求14所述的電平轉(zhuǎn)換器，其中，所述輸入電路還包括電壓供電改變電路，耦合在所述數(shù)據(jù)信號(hào)輸入與所述第一和第二中間節(jié)點(diǎn)之間。
16.根據(jù)權(quán)利要求15所述的電平轉(zhuǎn)換器，其中，所述輸入電路的特征還在于，所述電壓供電改變電路耦合在所述控制信號(hào)輸入與所述第一和第二中間節(jié)點(diǎn)之間。
17.根據(jù)權(quán)利要求16所述的電平轉(zhuǎn)換器，其中，所述電壓供電改變電路的特征還在于， 它是用于改變被供應(yīng)為邏輯高輸出的電壓的電路。
18.根據(jù)權(quán)利要求14所述的電平轉(zhuǎn)換器，其中，所述輸入電路包括 第一邏輯門，具有耦合到所述數(shù)據(jù)信號(hào)輸入的輸入、以及輸出；以及第一反相器，具有耦合到所述第一邏輯門的輸出的輸入、以及耦合到所述第一中間節(jié)點(diǎn)的輸出。
19.根據(jù)權(quán)利要求18所述的電平轉(zhuǎn)換器，其中，所述輸入電路還包括第二邏輯門，具有耦合到所述第一邏輯門的輸出的輸入、以及耦合到所述第一 P溝道晶體管、所述第二 P溝道晶體管、所述第三P溝道晶體管以及所述第四P溝道晶體管中的每一個(gè)的N阱區(qū)域的輸出。
20. —種電平轉(zhuǎn)換器，包括 用于接收數(shù)據(jù)信號(hào)的輸入； 用于接收控制信號(hào)的第二輸入； 耦合到第一中間節(jié)點(diǎn)的第一輸出； 耦合到第二中間節(jié)點(diǎn)的第二輸出；第一電路，所述第一電路響應(yīng)于所述第一和第二中間節(jié)點(diǎn)以及負(fù)供電電壓，用于在所述第一輸出處提供作為邏輯低或邏輯高之一的邏輯狀態(tài)，其中，所述邏輯狀態(tài)表示所述數(shù)據(jù)信號(hào)，其中，通過耦合施加于交叉耦合的第一 N溝道晶體管和第二 N溝道晶體管的源極的電壓來提供所述邏輯低；以及碰撞電離電路，耦合到所述第一和第二 N溝道晶體管，用于防止由于在所述第一輸出上的邏輯狀態(tài)改變期間的碰撞電離而損壞所述第一和第二N溝道晶體管。
全文摘要
第一邏輯狀態(tài)在電平轉(zhuǎn)換器(225)的第一輸出處為第一輸出電壓電平，該第一輸出電壓電平響應(yīng)于第一邏輯狀態(tài)而選擇第一負(fù)調(diào)節(jié)電壓電平。負(fù)供電電壓開始于第一電勢(shì)并且減小到第一負(fù)調(diào)節(jié)電壓電平。第一輸出電壓電平隨著負(fù)供電電壓減小而減小。電平轉(zhuǎn)換器(225)的第一輸出響應(yīng)于負(fù)供電電壓達(dá)到第一負(fù)調(diào)節(jié)電壓電平而從第一邏輯狀態(tài)切換到第二邏輯狀態(tài)。以第二輸出電壓電平提供第二邏輯狀態(tài)，該第二輸出電壓電平為負(fù)調(diào)節(jié)電壓選擇第二負(fù)調(diào)節(jié)電壓電平。電平轉(zhuǎn)換器的第一輸出維持在第二邏輯狀態(tài)但是電壓減小。
文檔編號(hào)G11C5/14GK102365685SQ201080014872
公開日2012年2月29日 申請(qǐng)日期2010年2月26日 優(yōu)先權(quán)日2009年3月31日
發(fā)明者D·W·克魯?shù)夏匪够? J·喬伊, P·桑吉瓦拉奧 申請(qǐng)人:飛思卡爾半導(dǎo)體公司