專(zhuān)利名稱(chēng)：存儲(chǔ)器裝置中的多電平編程檢驗(yàn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來(lái)說(shuō)涉及存儲(chǔ)器，且在一特定實(shí)施例中本發(fā)明涉及非易失性存儲(chǔ)器。
背景技術(shù)：
快閃存儲(chǔ)器裝置已發(fā)展成為用于廣泛的電子應(yīng)用的非易失性存儲(chǔ)器的普遍來(lái)源。 快閃存儲(chǔ)器裝置通常使用允許高存儲(chǔ)器密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)器單元?？扉W存儲(chǔ)器的常見(jiàn)用途包括個(gè)人計(jì)算機(jī)、快閃驅(qū)動(dòng)器、數(shù)碼相機(jī)及蜂窩式電話。程序代碼及系統(tǒng)數(shù)據(jù)(例如基本輸入/輸出系統(tǒng)(BIOS))通常存儲(chǔ)于快閃存儲(chǔ)器裝置中以供在個(gè)人計(jì)算機(jī)系統(tǒng)中使用。圖1展示典型的現(xiàn)有技術(shù)編程及檢驗(yàn)操作的Ni對(duì)時(shí)間的繪圖。所述圖展示正施加到目標(biāo)存儲(chǔ)器單元作為字線電壓Vi的遞增增加的編程脈沖101系列。所述編程脈沖增加所述目標(biāo)存儲(chǔ)器單元的浮動(dòng)?xùn)艠O上的電荷電平，借此增加所述單元的閾值電壓vt。在每一編程脈沖101之后，檢驗(yàn)脈沖102以Vvfy電平發(fā)生，以確定所述單元的閾值電壓是否已增加到目標(biāo)已編程電平。在編程之后，所述存儲(chǔ)器單元可經(jīng)歷多種形式的電荷損失。這些電荷損失形式包括單個(gè)位電荷損失、固有電荷損失及快速電荷損失。單個(gè)位電荷損失是從浮動(dòng)?xùn)艠O經(jīng)過(guò)隧道氧化物到作用區(qū)展現(xiàn)電子泄漏的有缺陷存儲(chǔ)器單元的結(jié)果。此泄漏通常歸因于氧化物缺陷或陷阱輔助的穿隧且導(dǎo)致低劣的長(zhǎng)期數(shù)據(jù)保持。固有電荷損失是隧道氧化物界面附近的電子陷阱向外到溝道區(qū)的退陷阱化 (detrapping) 0固有電荷損失可因高溫應(yīng)力而加速且發(fā)生長(zhǎng)的時(shí)間周期。所陷獲電荷初始致使單元Vt顯現(xiàn)為高于被編程的浮動(dòng)?xùn)艠O。在編程之后較長(zhǎng)時(shí)間這些電子的退陷阱化接著導(dǎo)致閾值電壓的一次性移位?？焖匐姾蓳p失是隧道氧化物界面附近的電子陷阱向外到溝道區(qū)的退陷阱化且在編程脈沖之后導(dǎo)致立即Vt移位。當(dāng)單元通過(guò)檢驗(yàn)操作時(shí)，已編程閾值電壓由于隧道氧化物中的所陷獲電荷而顯現(xiàn)為較高。當(dāng)在已完成編程操作之后讀取所述單元時(shí)，由于隧道氧化物中的電荷泄漏出到溝道區(qū)，所述單元具有低于在編程檢驗(yàn)操作期間獲得的Vt的Vt。此可需要Vt分布的擴(kuò)大以便適應(yīng)給定狀態(tài)的所有可能閾值電壓。圖2展示正在編程的目標(biāo)單元的所得\。頂部Vt繪圖212、216為最大閾值電壓且下部Vt繪圖211、214為最小閾值電壓，如圖3中所圖解說(shuō)明。當(dāng)將圖1的編程脈沖101 施加到目標(biāo)單元控制柵極時(shí)，Vt 211、212增加到大約Vt vfy電平。一旦處于此電平，則目標(biāo)單元經(jīng)檢驗(yàn)且被禁止進(jìn)一步編程。圖中展示理想Vt 213、215將電平停留在Vt處。然而，目標(biāo)單元的實(shí)際Vt 214,216在最后編程脈沖之后幾乎立即開(kāi)始減小。圖3圖解說(shuō)明以圖1中所示的方式編程到目標(biāo)已編程狀態(tài)的存儲(chǔ)器單元的典型的現(xiàn)有技術(shù)Vt分布。在圖3中，虛線300表示理想分布，而實(shí)線301表示實(shí)際分布。理想分布300的下部端305對(duì)應(yīng)于具有根據(jù)圖2的繪圖213的Vt的存儲(chǔ)器單元且理想分布300的上部端310對(duì)應(yīng)于具有根據(jù)繪圖215的Vt的存儲(chǔ)器單元。類(lèi)似地，實(shí)際分布301的下部端 306對(duì)應(yīng)于具有根據(jù)繪圖214的Vt的存儲(chǔ)器單元且實(shí)際分布301的上部端307對(duì)應(yīng)于具有根據(jù)繪圖216的Vt的存儲(chǔ)器單元。以Vpgm vfy電壓檢驗(yàn)理想分布300的下部端處的單元。在這些單元的編程操作及隨后禁止之后，分布沿負(fù)方向移位等于Vea的量且在下部Vt 306處結(jié)束。分布的此移位將使擴(kuò)大的分布成為必需，所述擴(kuò)大的分布在實(shí)際下部Vt 306處開(kāi)始且擴(kuò)展到理想上部Vt 310。在單電平單元(SLC)存儲(chǔ)器裝置中，Vt分布擴(kuò)大通常不影響已編程存儲(chǔ)器單元的讀取。然而，在多電平單元(MLC)存儲(chǔ)器裝置中，狀態(tài)分布通常更緊密地間隔，以便適合低供電電壓范圍內(nèi)的所有狀態(tài)。在MLC裝置中擴(kuò)大Vt分布因此可減少編程到所述裝置中的狀態(tài)的數(shù)目。另外，擴(kuò)大的Vt分布可重疊且導(dǎo)致讀取不同狀態(tài)時(shí)的錯(cuò)誤。出于上文陳述的原因，且出于下文陳述的所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說(shuō)明書(shū)之后將明了的其它原因，此項(xiàng)技術(shù)中需要減小存儲(chǔ)器裝置中的電荷損失的效應(yīng)。

發(fā)明內(nèi)容


圖1展示典型的現(xiàn)有技術(shù)編程操作的Vwl對(duì)時(shí)間的繪圖。圖2展示在圖1的典型的現(xiàn)有技術(shù)編程操作期間目標(biāo)單元的實(shí)際及理想Vt的繪圖。圖3展示已受快速電荷損失影響的根據(jù)圖2的典型的現(xiàn)有技術(shù)Vt分布。圖4展示存儲(chǔ)器陣列的一部分的一個(gè)實(shí)施例的示意圖。圖5展示根據(jù)圖4的存儲(chǔ)器陣列的Vt分布的一個(gè)實(shí)施例。圖6展示用于編程及并入有多電平檢驗(yàn)的編程檢驗(yàn)的方法的一個(gè)實(shí)施例的流程圖。圖7展示根據(jù)圖6的方法的編程及檢驗(yàn)脈沖的Vwl對(duì)時(shí)間的繪圖。圖8展示用于編程及并入有多電平檢驗(yàn)的編程檢驗(yàn)的方法的替代實(shí)施例的流程圖。圖9展示存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)施例的框圖。
具體實(shí)施例方式在本發(fā)明的以下詳細(xì)說(shuō)明中，參照形成本發(fā)明的一部分且其中以圖解說(shuō)明的方式展示可實(shí)踐本發(fā)明的特定實(shí)施例的附圖。在圖式中，貫穿數(shù)個(gè)視圖以相同編號(hào)描述大致類(lèi)似的組件。充分詳細(xì)地描述這些實(shí)施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。在不背離本發(fā)明范圍的情況下，可利用其它實(shí)施例且可做出結(jié)構(gòu)、邏輯及電方面的改變。因此，不應(yīng)以限定意義考慮以下詳細(xì)說(shuō)明，且本發(fā)明的范圍僅由所附權(quán)利要求書(shū)及其等效物界定。圖4圖解說(shuō)明NAND架構(gòu)存儲(chǔ)器陣列401的一部分的示意圖，NAND架構(gòu)存儲(chǔ)器陣列 401包含可對(duì)其操作用于電荷損失補(bǔ)償?shù)姆椒ǖ囊粋€(gè)實(shí)施例的非易失性存儲(chǔ)器單元的串聯(lián)串。雖然隨后論述是參照NAND存儲(chǔ)器裝置，但本發(fā)明實(shí)施例并不限于此架構(gòu)而是也可用于其它存儲(chǔ)器裝置架構(gòu)中。
所述陣列由布置成列(例如，串聯(lián)串404、405)的非易失性存儲(chǔ)器單元401的陣列組成。單元401中的每一者在每一串聯(lián)串404、405漏極到源極耦合。橫越多個(gè)串聯(lián)串404、 405的存取線(例如，字線WLO到WL31連接到一行中的每一存儲(chǔ)器單元的控制柵極，以便給所述行中的所述存儲(chǔ)器單元的所述控制柵極施偏壓。數(shù)據(jù)線(例如，位線BL1、BU)耦合到所述串且最終連接到讀出放大器(未展示)，所述讀出放大器通過(guò)感測(cè)特定位線上的電流或電壓來(lái)檢測(cè)每一單元的狀態(tài)。存儲(chǔ)器單元的每一串聯(lián)串404、405通過(guò)源極選擇柵極416、417耦合到源極線406 且通過(guò)漏極選擇柵極412、413耦合到個(gè)別位線BL1、BL2。源極選擇柵極416、417由耦合到其控制柵極的源極選擇柵極控制線SG(S)418控制。漏極選擇柵極412、413由漏極選擇柵極控制線SG(D)414控制。每一存儲(chǔ)器單元可作為單電平單元(SLC)或多電平單元(MLC)而進(jìn)行編程。每一單元的閾值電壓(Vt)指示存儲(chǔ)于所述單元中的數(shù)據(jù)。舉例來(lái)說(shuō)，在SLC中，0.5V的Vt可指示已編程單元，而-0. 5V的Vt可指示已擦除單元。MLC使用多個(gè)Vt范圍，每一范圍各自指示不同狀態(tài)。多電平單元可通過(guò)給存儲(chǔ)于所述單元上的特定電壓范圍指派位模式來(lái)利用傳統(tǒng)快閃單元的模擬性質(zhì)。取決于指派給所述單元的電壓范圍的數(shù)量，此技術(shù)準(zhǔn)許每單元存儲(chǔ)兩個(gè)或兩個(gè)以上位。圖5圖解說(shuō)明可將陣列的存儲(chǔ)器單元編程到的四個(gè)可能狀態(tài)(例如，00、01、10及 11)的Vt分布的一個(gè)實(shí)施例。此圖展示存儲(chǔ)器單元的Vt對(duì)處于每一已編程或已擦除狀態(tài)的單元的數(shù)目。圖5的此圖示展示邏輯11狀態(tài)501為最負(fù)狀態(tài)且通常稱(chēng)作已擦除狀態(tài)。邏輯10 狀態(tài)502為最正狀態(tài)。邏輯01狀態(tài)503及邏輯00狀態(tài)504位于最負(fù)狀態(tài)501與最正狀態(tài) 502之間。圖5的狀態(tài)是僅出于圖解說(shuō)明的目的，因?yàn)楸景l(fā)明實(shí)施例可給每一閾值電壓分布指派不同邏輯狀態(tài)。在編程存儲(chǔ)器單元時(shí)，存儲(chǔ)器單元的閾值電壓從一個(gè)狀態(tài)501到504移動(dòng)到另一狀態(tài)。舉例來(lái)說(shuō)，通常從已擦除狀態(tài)501來(lái)編程快閃存儲(chǔ)器單元。通過(guò)一系列遞增增加的編程脈沖到單元控制柵極的施加來(lái)增加所述單元的閾值電壓，所述系列遞增增加的編程脈沖在初始高電壓(例如，大約16V)處開(kāi)始且增加一步進(jìn)電壓(例如，1. 0V)直到將所述單元編程到表示所要的數(shù)據(jù)的目標(biāo)Vt或所述編程算法結(jié)束為止。圖5的分布在狀態(tài)502到504之間通過(guò)限度510、511分離?？煽吹?，如果分布加寬以補(bǔ)償快速電荷損失，如圖2中所描述，那么一個(gè)狀態(tài)可與另一狀態(tài)重疊且因此導(dǎo)致讀取錯(cuò)誤。圖5的兩位MLC狀態(tài)是僅出于圖解說(shuō)明的目的。可對(duì)由任何數(shù)目個(gè)位表示的任何數(shù)目個(gè)狀態(tài)使用用于編程及編程檢驗(yàn)的所揭示實(shí)施例。隨后論述的編程檢驗(yàn)方法使用動(dòng)態(tài)多檢驗(yàn)電平，而非現(xiàn)有技術(shù)中所使用的固定檢驗(yàn)電平。編程操作的初始編程檢驗(yàn)是去往較高電壓，以計(jì)及由于隧道氧化物層中所陷獲的電子而產(chǎn)生的初始較高存儲(chǔ)器單元閾值電壓。在同一編程操作期間的隨后檢驗(yàn)是去往較低編程檢驗(yàn)電壓。圖6圖解說(shuō)明用于選定存儲(chǔ)器單元的編程及編程檢驗(yàn)(具有多電平檢驗(yàn))(例如， 以減小快速電荷損失的效應(yīng))的方法的一個(gè)實(shí)施例的流程圖。將編程檢驗(yàn)電壓初始設(shè)定為VVCTify— 601。此電壓界定為VVCTify+VQa，其中Vraify為通常將用以檢驗(yàn)編程操作的檢驗(yàn)電壓且VQa為在編程脈沖已發(fā)生之后由于QCL而產(chǎn)生的存儲(chǔ)器單元的Vt降。在一個(gè)實(shí)施例中，通過(guò)經(jīng)驗(yàn)性實(shí)驗(yàn)來(lái)確定VQa。舉例來(lái)說(shuō)，可針對(duì)某一數(shù)目個(gè)存儲(chǔ)器裝置確定對(duì)每一已編程電壓的平均快速電荷損失響應(yīng)。vVCTify及Vea兩者對(duì)于不同已編程電壓而不同，因此vVCTify Qa將對(duì)于不同已編程電壓而不同。接著將初始編程脈沖施加到待編程的選定存儲(chǔ)器單元的控制柵極603。如前文所論述，此脈沖處于初始編程電壓(例如，16V)且增加所述特定存儲(chǔ)器單元的Vt。接著對(duì)所述存儲(chǔ)器單元執(zhí)行編程檢驗(yàn)操作605以確定其Vt是否已達(dá)到Vvwify Qa電平。如果所述單元檢驗(yàn)通過(guò)(例如，Vt大于或等于Vvwify Qa) 607，那么已將所述存儲(chǔ)器單元編程到至少目標(biāo)閾值電壓且禁止進(jìn)一步編程609。在一個(gè)實(shí)施例中，可通過(guò)用供電電壓(例如，Vcc)給選定存儲(chǔ)器單元所耦合到的位線施偏壓來(lái)完成所述編程禁止。此增加所述存儲(chǔ)器單元的溝道電壓且防止所述單元的Vt的進(jìn)一步增加。如果所述單元的Vt小于VVCTify Qa 607，那么所述存儲(chǔ)器單元尚未通過(guò)初始編程檢驗(yàn)操作且尚未編程到目標(biāo)閾值電壓。在此情況下，確定編程電壓是否小于參考電壓
611。通過(guò)存儲(chǔ)器裝置的技術(shù)的實(shí)驗(yàn)及特性化來(lái)確定所述參考電SV_ Qa。Vpgm ea經(jīng)挑選以減小編程干擾、快速電荷損失及其它有害快閃存儲(chǔ)器特性。如果編程電壓小于，那么將所述編程電壓遞增一步進(jìn)電壓613且所述方法從初始步驟(其中將編程檢驗(yàn)電壓設(shè)定為vVCTify—Qa)重復(fù)。因此再次對(duì)照初始vVCTify—Qa電壓檢驗(yàn)正在編程的存儲(chǔ)器單元。在一個(gè)實(shí)施例中，將所述編程電壓增加IV的步進(jìn)電壓。替代實(shí)施例可使用其它步進(jìn)電壓。如果編程電壓大于或等于Vpgm Qa 611，那么將編程檢驗(yàn)電壓設(shè)定為VVCTify。Vverify電壓實(shí)質(zhì)等于VVCTify Qa減去QCL電壓(Vea)且實(shí)質(zhì)與在典型的檢驗(yàn)操作期間使用的標(biāo)稱(chēng)檢驗(yàn)電壓相同。在一個(gè)實(shí)施例中，Vverify為4. OV且Vea為0. 2V，從而產(chǎn)生4. 2V的VVCTify Qa。替代實(shí)施例可使用不同電壓。將編程電壓增加一步進(jìn)電壓(例如，1. 0V)617且從將新編程脈沖施加到選定存儲(chǔ)器單元的控制柵極603重復(fù)所述方法。所述方法現(xiàn)在使用VVCTify作為新編程檢驗(yàn)電壓。圖7圖解說(shuō)明從圖6的方法產(chǎn)生的編程及編程檢驗(yàn)脈沖的繪圖。圖中展示編程脈沖701到706從初始脈沖701到最后脈沖706在振幅上增加遞增電壓Vstep。初始，編程檢驗(yàn)脈沖710到713處于Vvwify Qa電平，如前文所描述。一旦編程脈沖705具有大于參考電壓(例如，Vpgffl QCL)的振幅，則編程檢驗(yàn)電壓減小到VVCTify，使得當(dāng)前編程操作的剩余編程檢驗(yàn)脈沖720、721處于VVCTify電平。此繼續(xù)，直到選定存儲(chǔ)器單元通過(guò)編程檢驗(yàn)操作或所述編程算法結(jié)束為止。圖8圖解說(shuō)明用于選定存儲(chǔ)器單元的編程及編程檢驗(yàn)(具有多電平檢驗(yàn))(以減小快速電荷損失的效應(yīng))的方法的替代實(shí)施例的流程圖。在此實(shí)施例中，Vvwify的改變由若干個(gè)編程脈沖觸發(fā)，而非圖6的實(shí)施例的編程電壓。將編程檢驗(yàn)電壓初始設(shè)定為Vvwify Qa 801。此電壓界定為VVCTify+VQa，其中VVCTify為通常將用以檢驗(yàn)編程操作的檢驗(yàn)電壓且Vea為在編程脈沖已發(fā)生之后由于QCL而產(chǎn)生的存儲(chǔ)器單元的Vt降。接著將初始編程脈沖施加到待編程的選定存儲(chǔ)器單元的控制柵極(例如，給字線
7施偏壓)803。如前文所論述，此脈沖處于初始編程電壓(例如，16V)且增加所述特定存儲(chǔ)器單元的Vt。接著對(duì)所述存儲(chǔ)器單元執(zhí)行編程檢驗(yàn)操作805以確定其Vt是否已達(dá)到Vvwify
QCL電干。如果所述單元檢驗(yàn)通過(guò)(例如，Vt大于或等于Vvwify Qa) 807，那么已將所述存儲(chǔ)器單元編程到至少目標(biāo)閾值電壓且禁止進(jìn)一步編程809。在一個(gè)實(shí)施例中，可通過(guò)用供電電壓(例如，Vcc)給選定存儲(chǔ)器單元所耦合到的位線施偏壓來(lái)完成所述編程禁止。此增加所述存儲(chǔ)器單元的溝道電壓且防止所述單元的Vt的進(jìn)一步增加。如果所述單元的Vt小于VVCTify Qa 807，那么所述存儲(chǔ)器單元尚未通過(guò)初始編程檢驗(yàn)操作且尚未編程到目標(biāo)閾值電壓。在此情況下，確定編程脈沖的數(shù)目是否已達(dá)到特定脈沖計(jì)數(shù)(例如，N_ Qa)811。通過(guò)存儲(chǔ)器裝置的技術(shù)的實(shí)驗(yàn)及特性化來(lái)確定參考脈沖計(jì)數(shù) Npgm—Qa。Npgm—Qa經(jīng)挑選以減小編程干擾、快速電荷損失及其它有害快閃存儲(chǔ)器特性。如果脈沖計(jì)數(shù)小于，那么將所述編程電壓遞增一步進(jìn)電壓813且所述方法從初始步驟(其中將編程檢驗(yàn)電壓設(shè)定為vVCTify—Qa)重復(fù)。因此再次對(duì)照初始vVCTify—Qa電壓檢驗(yàn)正在編程的存儲(chǔ)器單元。在一個(gè)實(shí)施例中，將所述編程電壓增加IV的步進(jìn)電壓。替代實(shí)施例可使用其它步進(jìn)電壓。如果脈沖計(jì)數(shù)大于或等于Qa 811，那么將編程檢驗(yàn)電壓設(shè)定為VVCTify 815。 Vverify電壓實(shí)質(zhì)等于VVCTify Qa減去QCL電壓(Vea)且實(shí)質(zhì)與在正常檢驗(yàn)操作期間所使用的典型的檢驗(yàn)電壓相同。在一個(gè)實(shí)施例中，Vverify為4. OV且Vea為0. 2V，從而產(chǎn)生4. 2V的Vvwify 肌。替代實(shí)施例可使用不同電壓。將編程電壓增加一步進(jìn)電壓(例如，1. 0V)817且從將新編程脈沖施加到選定存儲(chǔ)器單元的控制柵極803重復(fù)所述方法。所述方法現(xiàn)在使用VVCTify作為新編程檢驗(yàn)電壓。圖9圖解說(shuō)明存儲(chǔ)器裝置900的功能性框圖。存儲(chǔ)器裝置900耦合到外部處理器 910。處理器910可為微處理器或某一其它類(lèi)型的控制器。存儲(chǔ)器裝置900及處理器910 形成存儲(chǔ)器系統(tǒng)920的部分。存儲(chǔ)器裝置900已經(jīng)簡(jiǎn)化以聚焦于有助于理解本發(fā)明的存儲(chǔ)器特征上。存儲(chǔ)器裝置900包括非易失性存儲(chǔ)器單元的陣列930，例如前文在圖3中所圖解說(shuō)明的陣列。存儲(chǔ)器陣列930布置成字線行與位線列的庫(kù)。在一個(gè)實(shí)施例中，存儲(chǔ)器陣列930 的列由存儲(chǔ)器單元的串聯(lián)串組成。如此項(xiàng)技術(shù)中眾所周知，單元至位線的連接確定所述陣列為NAND架構(gòu)、AND架構(gòu)還是NOR架構(gòu)。地址緩沖器電路940經(jīng)提供以鎖存經(jīng)由I/O電路960提供的地址信號(hào)。地址信號(hào)由行解碼器944及列解碼器946接收及解碼以存取存儲(chǔ)器陣列930。所屬領(lǐng)域的技術(shù)人員將了解，受益于本說(shuō)明，地址輸入連接的數(shù)目取決于存儲(chǔ)器陣列930的密度及架構(gòu)。也就是說(shuō)，地址的數(shù)目隨增加的存儲(chǔ)器單元計(jì)數(shù)及增加的庫(kù)及塊計(jì)數(shù)兩者而增加。存儲(chǔ)器裝置900通過(guò)使用讀出放大器電路950感測(cè)存儲(chǔ)器陣列各列中的電壓或電流改變來(lái)讀取存儲(chǔ)器陣列930中的數(shù)據(jù)。在一個(gè)實(shí)施例中，讀出放大器電路950經(jīng)耦合以讀取及鎖存來(lái)自存儲(chǔ)器陣列930的一行數(shù)據(jù)。包括數(shù)據(jù)輸入與輸出緩沖器電路960以用于通過(guò)多個(gè)數(shù)據(jù)連接962與控制器910進(jìn)行雙向數(shù)據(jù)通信以及地址通信。寫(xiě)入電路955經(jīng)提供以將數(shù)據(jù)寫(xiě)入到存儲(chǔ)器陣列。存儲(chǔ)器控制電路970解碼在控制連接972上提供的來(lái)自處理器910的信號(hào)。這些
8信號(hào)用以控制存儲(chǔ)器陣列930上的操作，包括數(shù)據(jù)讀取、數(shù)據(jù)寫(xiě)入(編程)及擦除操作。存儲(chǔ)器控制器電路970可為產(chǎn)生所述存儲(chǔ)器控制信號(hào)的狀態(tài)機(jī)、定序器或某一其它類(lèi)型的控制器。在一個(gè)實(shí)施例中，存儲(chǔ)器控制電路970經(jīng)配置以執(zhí)行本發(fā)明實(shí)施例的編程及多電平編程檢驗(yàn)方法以便減小存儲(chǔ)器裝置中的快速電荷損失的效應(yīng)。圖9中所圖解說(shuō)明的快閃存儲(chǔ)器裝置已經(jīng)簡(jiǎn)化以促進(jìn)對(duì)存儲(chǔ)器的特征的基本理解。所屬領(lǐng)域的技術(shù)人員已知快閃存儲(chǔ)器的內(nèi)部電路及功能的更詳細(xì)的理解。結(jié)論總之，一個(gè)或一個(gè)以上實(shí)施例可在編程操作期間減小存儲(chǔ)器裝置中的快速電荷損失的效應(yīng)。在一個(gè)此種實(shí)施例中，在選定存儲(chǔ)器單元的編程檢驗(yàn)期間使用動(dòng)態(tài)多電平編程檢驗(yàn)電壓。初始增加所述編程檢驗(yàn)電壓，以便補(bǔ)償在編程之后經(jīng)歷的電荷損失。在相關(guān)聯(lián)編程脈沖的編程電壓達(dá)到參考電壓電平或編程脈沖的數(shù)目已達(dá)到某一脈沖計(jì)數(shù)閾值之后， 將所述編程檢驗(yàn)電壓設(shè)定為較低編程檢驗(yàn)電壓。盡管本文已圖解說(shuō)明及描述特定實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將了解，任何旨在實(shí)現(xiàn)相同目的的布置均可替代所示的特定實(shí)施例。所屬領(lǐng)域的技術(shù)人員將明了本發(fā)明的許多修改。因此，此申請(qǐng)案打算涵蓋本發(fā)明的任何修改或變化形式。明確的打算是本發(fā)明僅由以上權(quán)利要求書(shū)及其等效物限定。
權(quán)利要求
1.一種用于存儲(chǔ)器裝置中的多電平編程檢驗(yàn)的方法，所述方法包含將多個(gè)編程脈沖施加到選定存儲(chǔ)器單元；及在每一編程脈沖之后執(zhí)行編程檢驗(yàn)，其中所述編程檢驗(yàn)的電壓響應(yīng)于相關(guān)聯(lián)編程脈沖的編程電壓而改變。
2.根據(jù)權(quán)利要求1所述的方法，其中第一編程檢驗(yàn)具有比隨后編程檢驗(yàn)高的電壓。
3.根據(jù)權(quán)利要求1所述的方法，其中所述相關(guān)聯(lián)編程脈沖的所述編程電壓大于或等于參考電壓。
4.根據(jù)權(quán)利要求3所述的方法，其中響應(yīng)于所述存儲(chǔ)器裝置的快速電荷損失特性而確定所述參考電壓。
5.根據(jù)權(quán)利要求3所述的方法，且其進(jìn)一步包括將所述多個(gè)編程脈沖中的每一隨后編程脈沖增加一步進(jìn)電壓以產(chǎn)生經(jīng)遞增編程脈沖；及將每一經(jīng)遞增編程脈沖與所述參考電壓進(jìn)行比較。
6.根據(jù)權(quán)利要求4所述的方法，其中響應(yīng)于所述存儲(chǔ)器裝置的所述快速電荷損失特性而確定初始編程檢驗(yàn)電壓。
7.根據(jù)權(quán)利要求1所述的方法，其中施加所述多個(gè)編程脈沖包含將一系列編程脈沖施加到所述選定存儲(chǔ)器單元的控制柵極，所述系列編程脈沖中的每一編程脈沖比所述系列編程脈沖中的前一編程脈沖增加一步進(jìn)電壓，且進(jìn)一步其中所述編程檢驗(yàn)包含第一電壓，所述方法進(jìn)一步包含在編程脈沖至少等于參考編程電壓之后針對(duì)每一隨后編程檢驗(yàn)將所述第一電壓減小到第二電壓。
8.根據(jù)權(quán)利要求7所述的方法，其中減小所述第一電壓包含從所述第一電壓中減去快速電荷損失電壓。
9.根據(jù)權(quán)利要求7所述的方法，其中將所述第一電壓減小到所述第二電壓在所述編程脈沖等于或大于所述參考編程電壓時(shí)發(fā)生。
10.根據(jù)權(quán)利要求7所述的方法，其中每一編程檢驗(yàn)包含處于所述第一電壓或所述第二電壓中的一者的電壓脈沖。
11.根據(jù)權(quán)利要求1所述的方法，且其進(jìn)一步包含在所述選定存儲(chǔ)器單元通過(guò)所述編程檢驗(yàn)時(shí)禁止對(duì)所述選定存儲(chǔ)器單元的進(jìn)一步編程。
12.根據(jù)權(quán)利要求11所述的方法，其中禁止進(jìn)一步編程包含用禁止電壓來(lái)偏置耦合到待禁止的所述選定存儲(chǔ)器單元的數(shù)據(jù)線。
13.一種存儲(chǔ)器裝置，其包含存儲(chǔ)器陣列，其包含多個(gè)存儲(chǔ)器單元；及控制電路，其耦合到所述存儲(chǔ)器陣列以用于控制所述存儲(chǔ)器陣列的操作，其中所述控制電路經(jīng)配置以控制動(dòng)態(tài)編程檢驗(yàn)電壓的產(chǎn)生，所述動(dòng)態(tài)編程檢驗(yàn)電壓是響應(yīng)于編程電壓至少等于參考電壓而調(diào)整。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器陣列組織成NAND架構(gòu)。
15.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述控制電路進(jìn)一步經(jīng)配置以控制第二編程檢驗(yàn)電壓在所述編程脈沖等于或超過(guò)所述參考電壓時(shí)的產(chǎn)生，所述第二編程檢驗(yàn)電壓小于初始編程檢驗(yàn)電壓。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述控制電路進(jìn)一步經(jīng)配置以控制一系列增加的編程電壓的產(chǎn)生，每一編程電壓后面是一編程檢驗(yàn)電壓，其中所述控制電路經(jīng)配置以禁止對(duì)具有至少等于目標(biāo)電壓的閾值電壓的存儲(chǔ)器單元的編程。
17.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述控制電路進(jìn)一步經(jīng)配置以控制響應(yīng)于所述編程電壓等于或大于所述參考電壓而減小所述編程檢驗(yàn)電壓及增加所述編程電壓。
18.一種存儲(chǔ)器系統(tǒng)，其包含控制器，其經(jīng)配置以控制所述存儲(chǔ)器系統(tǒng)的操作；及存儲(chǔ)器裝置，其耦合到所述控制器，所述裝置包含存儲(chǔ)器陣列，其包含多個(gè)存儲(chǔ)器單元；及存儲(chǔ)器控制電路，其耦合到所述存儲(chǔ)器陣列且經(jīng)配置以控制所述存儲(chǔ)器陣列的操作， 所述存儲(chǔ)器控制電路經(jīng)配置以控制包含一系列遞增增加的編程脈沖的編程操作，所述系列遞增增加的編程脈沖在每一編程脈沖之后具有一編程檢驗(yàn)脈沖，其中所述控制電路經(jīng)配置以確定編程脈沖何時(shí)至少等于參考電壓且從初始編程檢驗(yàn)電壓減小隨后編程檢驗(yàn)脈沖的電壓。
19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述存儲(chǔ)器控制電路進(jìn)一步經(jīng)配置以在所述編程脈沖小于所述參考電壓時(shí)增加所述編程脈沖且不減小隨后編程檢驗(yàn)脈沖的所述電壓。
20.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述存儲(chǔ)器控制電路進(jìn)一步經(jīng)配置以僅在正在編程的存儲(chǔ)器單元的閾值電壓小于所述初始編程檢驗(yàn)電壓的情況下確定所述編程脈沖何時(shí)至少等于所述參考電壓。
全文摘要
本發(fā)明揭示用于多電平編程檢驗(yàn)的方法、存儲(chǔ)器裝置及存儲(chǔ)器系統(tǒng)。在此一種方法中，將一系列編程脈沖施加到待編程的存儲(chǔ)器單元。在每一編程脈沖之后將處于初始編程檢驗(yàn)電壓的編程檢驗(yàn)脈沖施加到所述存儲(chǔ)器單元。所述初始編程檢驗(yàn)電壓為已增加快速電荷損失電壓的檢驗(yàn)電壓。在編程脈沖已達(dá)到某一參考電壓或編程脈沖的數(shù)量已達(dá)到脈沖計(jì)數(shù)閾值之后從所述初始編程檢驗(yàn)電壓中減去所述快速電荷損失電壓。
文檔編號(hào)G11C16/10GK102422362SQ201080019967
公開(kāi)日2012年4月18日 申請(qǐng)日期2010年4月22日 優(yōu)先權(quán)日2009年5月7日
發(fā)明者何德平, 杰弗里·艾倫·克賽尼希, 金泰勛 申請(qǐng)人:美光科技公司