專利名稱：用于相變存儲器的雙脈沖寫入的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域，諸如半導體、器件，并且，更具體地，涉及對相變隨機存取存儲器的寫入操作的改善。
背景技術(shù)：
在諸如計算機的電子系統(tǒng)中，動態(tài)隨機存取存儲器(DRAM)和靜態(tài)隨機存取存儲器(SRAM)被廣泛地用于存儲信息。然而，DRAM和SRAM都是易失性存儲器，每當電源中斷就會丟失所存儲的信息。因此，期望在非易失性存儲器中存儲關(guān)鍵信息，特別是對于諸如移動互聯(lián)網(wǎng)器件 (MID)等便攜電子系統(tǒng)而言。閃速存儲器是一種非易性失存儲器。然而，由于信息被存儲為浮置柵中的電荷，并且減少每比特的電子數(shù)會降低所存儲的信息的可靠性，所以不能將閃速存儲器縮小到非常小的尺寸。此外，閃速存儲器通常使用NAND或NOR架構(gòu)。NAND器件每次擦除一頁，而NOR器件每次擦除一塊。相比之下，由于每比特的信息被存儲為材料中的電阻，而電阻是一種能夠被非常精準地測量的物理性質(zhì)，所以相變RAM(PRAM)是一種可縮小至極小尺寸的非易性失存儲
ο由于通過選擇位線與字線的組合可以單獨地尋址每個存儲單元，所以PRAM也每次擦除一比特。然而，PRAM的寫入操作比讀取操作慢。此外，寫入操作是不對稱的。特別地，當使用二進制邏輯時，置位(SET)相(0)的寫入慢于復位(RESET)相(I)0因此，期望改善PRAM的寫入操作。


圖1示出了根據(jù)本發(fā)明的實施例的組織為位線和字線的相變存儲器單元的陣列。圖2示出了根據(jù)本發(fā)明的實施例的用于從復位態(tài)到置位態(tài)的寫入的PCM的正視圖。圖3示出了根據(jù)本發(fā)明的實施例的從復位態(tài)到置位態(tài)寫入PCM的兩步處理。圖4示出了根據(jù)本發(fā)明的實施例的從復位態(tài)到置位態(tài)寫入PCM的雙脈沖處理。
具體實施例方式在以下的描述中，闡述了眾多細節(jié)、范例和實施例，以便提供對本發(fā)明的全面理解。然而，對本領(lǐng)域技術(shù)人員來說將會變得清楚和明顯的是本發(fā)明不限于所闡述的細節(jié)、范例和實施例，并且可以在沒有所描述的一些特定細節(jié)、范例和實施例的情況下實施本發(fā)明。 在其它實例中，本領(lǐng)域技術(shù)人員還會認識到?jīng)]有具體地描述某些可以是公知的細節(jié)、范例和實施例，以避免使本發(fā)明難以理解。系統(tǒng)可以包括與存儲器器件耦合的處理器。存儲器器件可以包括諸如電阻變化存儲器等的非易失存儲器器件。特別地，電阻變化存儲器可以包括電阻隨機存取存儲器 (RRAM)或相變隨機存取存儲器(PRAM)。如圖1中的本發(fā)明的實施例中所示，PRAM 50包括組織為列和行的存儲單元的陣列?？梢詫ぶ逢嚵械牧兄械奈痪€105和陣列的行中的字線205來對存儲單元5進行存取。 位線105和字線205包括由導電材料形成的導體。導電材料可以包括銅。在某些PRAM架構(gòu)中可以不存在圖1中所示的一些特征。在一種情況下，選擇器件 10不存在。例如，選擇器件10可以與存儲元件20結(jié)合。在另一情況下，加熱器15不存在。 例如，加熱器15可以與存儲元件20結(jié)合。相反地，在PRAM架構(gòu)中可以包括的某些特征未在圖1中示出。一個范例是脈沖發(fā)生器電路。另一范例是感測放大器電路。再一范例是升壓電路。在本發(fā)明的實施例中，串聯(lián)連接選擇器件10(當存在時)，以控制對存儲單元5中的存儲元件20的存取。選擇器件10的一些范例包括PN 二極管、NMOS晶體管和雙極結(jié)型
晶體管。在本發(fā)明的不同實施例中，PRAM50中的特征的邏輯排列或物理布置在布圖中可以有變化。例如，可以朝向存儲元件20的字線205側(cè)(如圖1中所示)或者朝向存儲元件20 的位線105側(cè)(未示出)來設(shè)置選擇器件10 (當存在時)。通過施加電壓(或電流)來對存儲單元5中的存儲元件20進行編程。在選擇器件10 (當存在時)導通后，電流會流過串聯(lián)連接的加熱器15 (當存在時)和存儲元件20。加熱器15(當存在時)包括由導電材料形成的導體。導電材料可以包括鈦(Ti)、 氮化鈦(TiN)、鈦鎢(TiW)、碳(C)、碳化硅(SiC)、氮化鈦鋁(TiAlN)、氮化鈦硅(TiSiN)、多晶硅或氮化鉭(TaN)等。加熱器15(當存在時)是電阻元件，其加熱串聯(lián)連接的存儲元件20中的相變材料 (PCM)。PCM是包括以下兩種性質(zhì)的材料(a)能夠局部地以非晶相存在而在室溫下在諸如數(shù)年的長時期內(nèi)不會晶化，以及(b) —旦溫度上升至大約100至350攝氏度，非晶相能夠以納秒與毫秒之間的時標迅速晶化?？色@得許多種潛在地有用的已進行了大量不同的表征的PCM。PCM可以是共晶或包晶材料。PCM可以是化學計量的或非化學計量的化合物。PCM可以包括單相或多相材料。 在本發(fā)明的各個實施例中，PCM可以具有二元成分、三元成分或四元成分。PCM可以摻雜有各種元素，由此產(chǎn)生的化合物可以包括2-5種或更多種元素。在本發(fā)明的其它實施例中， PCM可以具有偽二元成分。在本發(fā)明的實施例中，PCM可以是硫?qū)倩锖辖?，按照定義，其包括來自周期表的 VI A族的至少一種元素，諸如硫、硒或碲。在本發(fā)明的實施例中，來自VIA族的元素可以形成 0-95 原子 ％&PCM。在本發(fā)明的實施例中，PCM可以包括來自周期表的IV A族的1_2種元素，諸如硅、 鍺或錫。在本發(fā)明的實施例中，來自IV A族的元素可以形成0-60原子％的PCM。范例包括 GeTe 禾口 TeGeSn0在本發(fā)明的實施例中，PCM可以包括來自周期表的V A族的1-2種元素，諸如磷、
5砷、銻或鉍。在本發(fā)明的實施例中，來自V A族的元素可以形成2-90原子％的PCM。范例包括 SbSe, SbTe, BiSe 和 BiSeSb0一些PCM包括來自IV A族、V A族、VI A族的元素。范例包括GeSbTe和SnSbTe。在本發(fā)明的實施例中，PCM可以包括來自周期表的III A族的1-2種元素，諸如鎵或銦。在本發(fā)明的實施例中，來自III A族的元素可以形成0.5-25原子％的PCM。范例包括hk。一些PCM包括來自IIIA族、VA族、VIA族的元素。范例包括feiSbTe和hSbTe。仍然在本發(fā)明的另一實施例中，PCM還可以包括來自周期表的其它元素，諸如來自 I B 族的銀和金。范例包括 AgSbTe、GeSbTeAg、AghSbI^AuhSbiTe 和 I^eGeSnAu。在本發(fā)明的再一實施例中，PCM還可以包括來自周期表的其它元素，諸如來自VIII B族的鈷和鈀。范例包括IbkiTeCo和iTeGeSnPcL在本發(fā)明的實施例中，PCM可能不包括任何來自VIA族的元素，并且因此不是硫?qū)倩铩７独℅eSb、GaSb和InSb0通過加熱至某一溫度并接著以某一速率冷卻，PCM具有可編程的電阻率。該處理包括焦耳加熱。取決于作為時間函數(shù)的溫度分布，相變材料可以在電阻率顯著不同的非晶 (復位)相與晶(置位)相之間變換。如圖2中的正視圖所示，存儲單元5可以包括加熱器15 (當存在時)和存儲元件 20。加熱器15 (當存在時)可以包括矛狀物(如圖2中所示)或微槽(未示出)。可以在102-105的范圍內(nèi)選擇PCM的兩個相(邏輯態(tài))之間的電阻率比。在如圖 2中所示的本發(fā)明的實施例中，復位態(tài)21包括高電阻率態(tài)，諸如106-108歐姆，而置位態(tài)25 則包括低電阻率態(tài)，諸如103-104歐姆。在圖3中，作為電流的函數(shù)的PCM的參數(shù)的圖形示出為單條曲線。PCM的參數(shù)可以包括電阻(歐姆)或閾值電壓(伏特)。在本發(fā)明的實施例中，PCM的電流可以從0.1到 2. OrnA變化。PCM的參數(shù)的變化會導致類似于圖3中所示的單條曲線的一系列曲線(未示出)。在本發(fā)明的實施例中，PCM的電阻可以從103到108歐姆變化。在本發(fā)明的實施例中，PCM的閾值電壓可以例如從0到3. 5伏特變化。在置位態(tài)中相變材料的VTH將為零。 圖3中曲線左側(cè)和右側(cè)的較平坦的并且?guī)缀跛降牟糠直砻髁藞D2中所示的對應(yīng)狀態(tài)的較大的穩(wěn)定性。當PRAM 50在存儲單元5中存儲1比特數(shù)據(jù)時，PRAM 50使用單級單元(SLC)。在每個存儲單元中存儲了 1比特數(shù)據(jù)的陣列的每個存儲單元中會有2個邏輯態(tài)。對應(yīng)于2個邏輯態(tài)的數(shù)據(jù)值包括“ 1，，和“0”。本發(fā)明預想了兩步寫入處理來置位相變存儲器。如圖2中的本發(fā)明的實施例所示，可以從諸如完全復位態(tài)21的一個區(qū)別存儲態(tài)至諸如完全置位態(tài)25的另一區(qū)別存儲態(tài)寫入(編程)存儲元件20中的PCM。根據(jù)本發(fā)明的實施例，在寫入(置位)處理中使用了兩個步驟。收集了特定PRAM 技術(shù)的充分的置位至復位統(tǒng)計數(shù)據(jù)，并且將其用于確定本發(fā)明中的兩步處理的最優(yōu)振幅、 持續(xù)時間以及電流-時間分布。第一步驟重新熔化PCM并對其進行淬火。使用了具有相對大的電流振幅和非常短的持續(xù)時間的單個脈沖，但是該電流振幅低于使該比特成為原始復位態(tài)21的脈沖。持續(xù)時間取決于(a)(存儲元件20中的)PCM、加熱器15(當存在時)和周圍的材料的熱傳導時間， (b)比特的大小，以及(C)PRAM 50的架構(gòu)。第二步驟具有包含小的電流振幅或短的持續(xù)時間或兩者的低能量。通常地，可以將一個或多個脈沖用于兩步處理的第二步驟。當使用的時候，多個脈沖無需具有相同振幅或持續(xù)時間。為了簡化說明，接下來將會描述雙脈沖處理，作為本發(fā)明的兩步處理的實施例，其中第一步驟包括第一電流脈沖并且第二步驟包括第二電流脈沖。本發(fā)明預想使用(持續(xù)時間)短的第一電流脈沖。短電流脈沖會具有陡上升沿和 /或陡下降沿。短電流脈沖也具有(時間)縮短的掃描(swe印)。在本發(fā)明的實施例中，第一電流脈沖具有300-600納秒的持續(xù)時間。在本發(fā)明的另一實施例中，第一電流脈沖具有80-300納秒的持續(xù)時間。在本發(fā)明的再一實施例中，第一電流脈沖具有10-80納秒的持續(xù)時間。盡管不是必須的，在本發(fā)明的實施例中，第一電流脈沖可以是矩形的。矩形電流脈沖是具有基本上垂直的上升沿和基本上垂直的下降沿的(任何持續(xù)時間的)電流脈沖。然而，當持續(xù)時間變得非常短的時候，電流脈沖可以不再是矩形的，而是似乎變圓了。當持續(xù)時間變得極短的時候，脈沖的振幅似乎也可能受到影響。在本發(fā)明的實施例中，第二電流脈沖可以具有低能量(持續(xù)時間短或振幅小或兩者)。當與第一電流脈沖相比時，第二電流脈沖可以具有相同的持續(xù)時間或不同的持續(xù)時間。當與第一電流脈沖相比時，第二電流脈沖可以具有相同或不同的電流-時間分布。在本發(fā)明的實施例中，第二電流脈沖可以包括顯著的掃描，諸如漸進(gradual) 后沿。使用短電流脈沖，不管對于第一電流脈沖和/或?qū)τ诘诙娏髅}沖，都會加快寫入(置位)速度。寫入(置位)功率是電流和電壓的乘積。因為寫入(置位)能是功率和時間的乘積，所以通過使用短脈沖減小了寫入(置位)能。同樣改善了寫入(置位)效率。根據(jù)如圖4中所示的本發(fā)明的實施例，將諸如電流的雙脈沖用于寫入(置位)處理。將第一寫入脈沖51A用于削弱存儲單元20的復位態(tài)。在本發(fā)明的實施例中，可以將第一寫入脈沖51A視為“再復位”脈沖。特別地，如圖2中所示，第一寫入脈沖51A將存儲單元20從高復位態(tài)21寫入到削弱的或低復位態(tài)22或23。如圖3中所示，復位電平，不管高或削弱(低)，都是指PCM的參數(shù)。PCM的參數(shù)可以包括電阻R或閾值電壓VTH或兩者。高復位態(tài)21涉及PCM中的非晶體積。非晶體積在圖2中顯示為非晶圓頂。然而， 可以將其它幾何形狀用于存儲單元20中的PCM。例如，取決于PRAM 50的架構(gòu)，非晶體積可以包括非晶線(未示出)或非晶橋(未示出)。第一寫入脈沖51A可以在一定程度上重新熔化PCM。圖2中示意性地示出了 PCM 的許多中間狀態(tài)中可以橫越(traverse)的兩個中間狀態(tài)。在一種情況下，可以將所有的非晶圓頂部分地熔化。低復位態(tài)22可以涉及在第一寫入脈沖51A期間諸如通過幾乎保持相同尺寸的非晶體積內(nèi)的小晶體成核中心而發(fā)生的晶化。在另一種情況下，可以使部分非晶圓頂完全熔化。低復位態(tài)23可以涉及在第一寫入脈沖51A期間從非晶體積的邊緣發(fā)生的晶化，或由較小的子體積的熔化產(chǎn)生的減小的 (諸如平坦化的)非晶體積。在本發(fā)明的實施例中，第一寫入脈沖51A以大振幅開始，并且隨后隨著每次重復或迭代而降低振幅，直到比特通過驗證。在本發(fā)明的實施例中，將第一寫入脈沖51A的初始值選擇為使比特成為原始復位態(tài)21的電阻的85-95%的電阻值的電流。在本發(fā)明的另一實施例中，將第一寫入脈沖51A的初始值選擇為使比特成為原始復位態(tài)21的電阻的75-85%的電阻值的電流。接下來，選擇第二寫入脈沖52A來置位削弱的復位態(tài)。在本發(fā)明的實施例中，第二寫入脈沖52A是置位脈沖。第二寫入脈沖52A的振幅應(yīng)當總是小于第一寫入脈沖51A的振幅。在本發(fā)明的實施例中，第二寫入脈沖52A的電流水平低于置位干擾電流，使得不管PRAM 50的陣列中的哪個比特被寫入都不會發(fā)生復位。這會適應(yīng)PRAM 50的存儲單元5 中的包括PCM的存儲元件20的可變性。隨后，執(zhí)行驗證脈沖53A來檢查存儲單元5的狀態(tài)。通過使用低電壓來執(zhí)行存儲單元5的讀取(READ)操作。在本發(fā)明的實施例中，選擇讀取電壓為低值，使得存儲單元20 中不會發(fā)生相變。在本發(fā)明的另一實施例中，選擇讀取電壓，以引起一些會是有利的晶化?？梢葬槍︱炞C脈沖53A來測量諸如電阻R或閾值電壓VTH或兩者的參數(shù)。將該參數(shù)與目標相比較?？梢灶A定該目標。目標可以取決于針對特定PRAM技術(shù)所收集的置位-復位統(tǒng)計數(shù)據(jù)。統(tǒng)計數(shù)據(jù)可以基于實際PRAM50器件的測量或可以基于專有模型的模擬。如果比特未通過驗證，則重復過程。重復或迭代涉及選擇具有低于51A的振幅的新的第一寫入脈沖51B，同時必要時，保持第二寫入脈沖52B的振幅恒定。必要時新的第一寫入脈沖5iB的較低的振幅不應(yīng)當?shù)陀诘诙懭朊}沖52B的恒定振幅。在本發(fā)明的實施例中，第二寫入脈沖52B未保持恒定，并且相反地，其振幅與先前的第二寫入脈沖52A不同。如期望的，第二寫入脈沖52B的振幅小于或大于先前的第二寫入脈沖52A。對于每次重復或迭代，可以通過使用各種方法(諸如線性減量法)來選擇新的第一寫入脈沖5iB的較低振幅。替代地，對于每次重復或迭代，可以通過使用二分查找法來選擇新的第一寫入脈沖5iB的較低振幅。選擇較大的減量500B可以降低精度，但是也會減小所需的重復或迭代的總數(shù)。必要時，可以對每次重復或迭代改變減量。替代地，隨著每次重復或迭代，減量逐漸變小。如果在驗證脈沖5 之后比特失效，再次重復過程。迭代涉及選擇具有低于5iB 的振幅的另一新的第一寫入脈沖5iC，同時如果必要保持第二寫入脈沖52C的振幅恒定。必要時，新的第一寫入脈沖5iC的較低振幅不應(yīng)當?shù)陀诘诙懭朊}沖52C的恒定振幅。在本發(fā)明的一個實施例中，第二寫入脈沖52C的振幅不同于先前的第二寫入脈沖 52A或52B。如先前所討論的，第二寫入脈沖52C的振幅可以小于或大于先前的第二寫入脈沖52A或52B的振幅。
類似地，可以通過使用各種方法來選擇新的第一寫入脈沖5iC的較低振幅，諸如線性減量或二分查找。選擇較大的減量500C可以減小所需的重復或迭代的總數(shù)。隨后的減量500e和早前的減量500B不需要是相同的，而可以是相當不同的?？梢愿鶕?jù)需要利用諸如另一對短脈沖5iD、52D(未示出)及其后的另一驗證 53D(未示出)等來重復所述處理。然而，第一寫入脈沖的任何迭代的振幅應(yīng)當總是高于第二寫入脈沖52C的任何迭代的振幅。在本發(fā)明的另一實施例中，第一寫入脈沖(未示出)由小振幅開始，并且然后隨著每次重復或迭代而增大振幅直到比特通過驗證。在本發(fā)明的實施例中，第一寫入脈沖(未示出)的初始值選擇為諸如電阻或電流等參數(shù)的5-15%。在本發(fā)明的另一實施例中，第一寫入脈沖(未示出)的初始值選擇為諸如電阻或電流等參數(shù)的15-25%。也可以將本發(fā)明的兩步置位處理應(yīng)用于多級單元(MLC)，對于多級單元而言， PRAM50在存儲單元5中存儲多位數(shù)據(jù)。在一種情況下，在存儲單元5中存儲了 2位數(shù)據(jù)的陣列在每個存儲單元會有4個邏輯態(tài)。對應(yīng)于4個邏輯態(tài)的數(shù)據(jù)值包括‘11’、‘01’、‘00’和‘10’。在另一種情況下，在存儲單元中存儲了 3位數(shù)據(jù)的陣列在每個存儲單元會有8個邏輯態(tài)。在另一種情況下，在每個存儲單元中存儲了 4位數(shù)據(jù)的陣列在每個存儲單元會有 16個邏輯態(tài)。對于MLC而言，通過在(第一步驟中的)“再復位”的寫入(編程)期間改變電流脈沖的振幅(μΑ)和/或持續(xù)時間(ns)，并隨后(在第二步驟中的)寫入(編程)置位，可以實現(xiàn)存儲元件20的不同參數(shù)值(諸如電阻或閾值電壓)，以形成不完全的相位過渡。替代地，對于MLC而言，通過保持電流的振幅恒定并且保持電流的持續(xù)時間恒定并且隨后改變所使用的電流脈沖數(shù)，可以實現(xiàn)存儲元件20的不同參數(shù)值，諸如電阻或閾值電壓。不完全的相位過渡可以涉及存儲元件20中的PCM的不同體積、橫截面面積、三維形狀、成核尺寸或結(jié)晶度(或非晶質(zhì))的程度。不完全的相位過渡可以涉及PCM中的中間狀態(tài)?？梢曰谙嘧兲幚淼目芍貜托詠磉x擇中間狀態(tài)?？梢曰谙嘧儾牧系姆€(wěn)定性來選擇中間狀態(tài)?？梢曰诖鎯卧?的可靠性來選擇中間狀態(tài)?？梢曰赑RAM 50的架構(gòu)來選擇中間狀態(tài)。為了提供對本發(fā)明的全面理解，上文中已經(jīng)闡述了許多實施例和眾多細節(jié)。本領(lǐng)域技術(shù)人員將會懂得一個實施例中的許多特征同樣地可應(yīng)用于其它實施例。本領(lǐng)域技術(shù)人員還會領(lǐng)會對本文描述的那些特定材料、處理、尺寸、濃度等做出各種等同替代的能力。應(yīng)當理解，應(yīng)當將本發(fā)明的詳細描述理解為是示例性的而非限制性的，其中本發(fā)明的范圍應(yīng)當由以下權(quán)利要求確定。
權(quán)利要求
1.一種方法，包括在第一步驟中從第一復位態(tài)至第二復位態(tài)對相變材料進行寫入；在第二步驟中從所述第二復位態(tài)至置位態(tài)對所述相變材料進行寫入，所述第二步驟的電流低于所述第一步驟的電流；驗證所述相變材料的參數(shù)，其中如果所述參數(shù)高于所述置位態(tài)的目標，則重復所述第一步驟中的所述寫入、所述第二步驟中的所述寫入以及所述驗證，直到所述參數(shù)低于所述目標，其中，所述第一步驟的電流隨著每次迭代降低一減量，但不變得低于所述第二步驟的電流。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述第一步驟包括具有短持續(xù)時間的脈沖。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述第二步驟包括一個或多個具有短持續(xù)時間和/或低振幅的脈沖。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述第一步驟和所述第二步驟具有陡上升沿和/ 或陡下降沿。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述參數(shù)是閾值電壓。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述參數(shù)是電阻。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述第一復位態(tài)是所述相變材料的高復位態(tài)。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述第二復位態(tài)是所述相變材料的削弱復位態(tài)或低復位態(tài)。
9.根據(jù)權(quán)利要求1所述的方法，其中，通過線性減量法來選擇所述減量。
10.根據(jù)權(quán)利要求1所述的方法，其中，通過二分查找法來選擇所述減量。
11.根據(jù)權(quán)利要求1所述的方法，其中，每次重復或迭代的所述減量是不同的。
12.一種方法，包括利用兩個脈沖從復位態(tài)至置位態(tài)對相變材料進行寫入，所述兩個脈沖包括振幅總是高于第二脈沖的振幅的第一脈沖；驗證所述相變材料的參數(shù)變得低于所述置位態(tài)的預定目標，其中所述參數(shù)包括閾值電壓或電阻，但是如果所述參數(shù)仍然高于所述預定目標，則降低所述第一脈沖的振幅并重復所述寫入和所述驗證。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述第一脈沖從高復位態(tài)至削弱復位態(tài)或低復位態(tài)對所述相變材料進行寫入。
14.根據(jù)權(quán)利要求12所述的方法，其中，所述第二脈沖從所述削弱復位態(tài)或低復位態(tài)至置位態(tài)對所述相變材料進行寫入。
15.根據(jù)權(quán)利要求12所述的方法，其中，所述第一脈沖具有短持續(xù)時間并且所述第二脈沖具有短持續(xù)時間和/或低振幅。
16.根據(jù)權(quán)利要求12所述的方法，其中，所述降低振幅涉及隨著每次重復或迭代振幅的改變逐漸減小。
17.一種器件，包括選擇器件，所述選擇器件與陣列中的字線或位線耦合；加熱器，所述加熱器與所述選擇器件串聯(lián)連接；存儲單元，所述存儲單元與所述加熱器串聯(lián)連接；以及所述存儲單元中的相變材料，其中，通過兩步處理從復位態(tài)至置位態(tài)對所述相變材料進行寫入，驗證并重復所述兩步處理直到實現(xiàn)目標參數(shù)，其中所述參數(shù)是電阻或閾值電壓。
18.根據(jù)權(quán)利要求17所述的器件，其中，對于每次重復而言，所述第一脈沖的電流總是高于所述第二脈沖的電流。
19.根據(jù)權(quán)利要求17所述的器件，其中，所述選擇器件與所述存儲單元結(jié)合。
20.根據(jù)權(quán)利要求17所述的器件，其中，所述加熱器與所述存儲單元結(jié)合。
全文摘要
本發(fā)明公開了一種方法，包括在第一步驟中從高復位態(tài)至削弱復位態(tài)對相變材料進行寫入；在第二步驟中從削弱復位態(tài)至置位態(tài)對相變材料進行寫入；第二步驟的電流低于第一步驟；驗證相變材料的參數(shù)，其中如果參數(shù)高于置位態(tài)的目標，則重復第一步驟中的寫入、第二步驟中的寫入以及驗證，直到參數(shù)低于目標，其中，所述第一步驟的電流隨著每次迭代降低一減量，但不變得低于所述第二步驟的電流。
文檔編號G11C16/20GK102598143SQ201080049214
公開日2012年7月18日 申請日期2010年9月24日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者B·克勒恩, D·考, J·卡爾布 申請人:英特爾公司