專利名稱：雙阱溝道分裂otp存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及非易失性存儲(chǔ)器。更具體地，本發(fā)明涉及反熔絲器件。
背景技術(shù)：
在下面描述中，術(shù)語MOS用于表示任意FET或MIS晶體管、半晶體管或電容器結(jié)構(gòu)。為了簡(jiǎn)化實(shí)施例的描述，在下面，引用的柵極氧化層應(yīng)被理解為包括電介質(zhì)材料、氧化物或氧化物和電介質(zhì)材料的組合。在過去的30年間，反熔絲技術(shù)已經(jīng)引起大量發(fā)明者、IC設(shè)計(jì)者和制造商們的極大關(guān)注。反熔絲是可改變?yōu)閷?dǎo)電狀態(tài)的結(jié)構(gòu)，或換言之，是從不導(dǎo)電狀態(tài)改變?yōu)閷?dǎo)電狀態(tài)的電子器件。同樣，二進(jìn)制狀態(tài)，響應(yīng)于例如編程電壓或編程電流的電介質(zhì)應(yīng)力，可為高電阻和低電阻中的其中一種。反熔絲器件可被設(shè)置在存儲(chǔ)器陣列中，從而形成所公知的一次可編程(OTP)存儲(chǔ)器。目前的反熔絲研發(fā)集中于3維薄膜結(jié)構(gòu)和特殊金屬間材料。這種反熔絲技術(shù)要求在標(biāo)準(zhǔn)CMOS工藝中未使用的額外設(shè)計(jì)步驟，禁止反熔絲在典型的VLSI和ASIC設(shè)計(jì)中的應(yīng)用，其中可編程性可有助于克服以往縮短器件生命周期和常常增大芯片研發(fā)成本所具有的問題。因此，在工業(yè)中明顯需要一種利用標(biāo)準(zhǔn)CMOS工藝的可靠的反熔絲結(jié)構(gòu)。在美國(guó)專利No. 6，667，902 (彭)中公開了一種利用標(biāo)準(zhǔn)CMOS工藝可制造的反熔絲存儲(chǔ)單元。彭通過引入連接至電容器并平行于字線延伸的“行程序線”而嘗試改進(jìn)傳統(tǒng)的相似平面DRAM的反熔絲陣列。如果被解碼，則該行程序線可將存取晶體管的曝光最小化到高編程電壓，否則這將通過已被編程的單元發(fā)生。在美國(guó)專利No. 6，671，040中，彭通過增加可變電壓控制編程電流進(jìn)一步改進(jìn)了他的陣列，據(jù)稱該可變電壓控制編程電流控制了柵極氧化層擊穿的程度，以用于多級(jí)或模擬存儲(chǔ)應(yīng)用。圖I為彭所公開的反熔絲存儲(chǔ)單元的電路圖，而圖2和圖3分別示出了圖I所示的反熔絲存儲(chǔ)單元的簡(jiǎn)化平面圖和截面圖。圖I中的反熔絲存儲(chǔ)單元包括用于將位線BL 耦接至反熔絲器件12的底板的通路或存取晶體管10。反熔絲器件12被認(rèn)為是基于柵極電介質(zhì)擊穿的反熔絲器件。字線WL被耦接至存取晶體管10的柵極，以便使存取晶體管10導(dǎo)通，單元極板電壓Vcp被耦接至反熔絲器件12的上極板，用于對(duì)反熔絲器件12進(jìn)行編程。從圖2和圖3可以看出，存取晶體管10和反熔絲器件12的布局非常簡(jiǎn)單明了。存取晶體管10的柵極14和反熔絲器件12的上板極16由相同的多晶硅層構(gòu)造而成，它們跨有源區(qū)域18延伸。在有源區(qū)域18中的每個(gè)多晶硅層下方，形成薄柵極氧化層20，也稱為柵極電介質(zhì)，用于使多晶硅與下方的有源區(qū)域電隔離。在柵極14的兩側(cè)上是擴(kuò)散區(qū)22和 24，其中擴(kuò)散區(qū)24被耦接至位線。雖然未示出，但是本領(lǐng)域技術(shù)人員將明白諸如側(cè)壁間隔件形成、輕摻雜擴(kuò)散(LDD)和擴(kuò)散之類的標(biāo)準(zhǔn)CMOS設(shè)計(jì)和柵極硅化技術(shù)可適用。雖然傳統(tǒng)的單晶體管和電容器單元結(jié)構(gòu)被廣泛使用，但由于針對(duì)高密度應(yīng)用可獲得的半導(dǎo)體陣列區(qū)域的節(jié)省，因此進(jìn)一步期望單晶體管反熔絲單元。這種單晶體管反熔絲應(yīng)當(dāng)是可靠的，且制造簡(jiǎn)單，CMOS工藝成本低?；跂艠O電介質(zhì)擊穿的反熔絲器件在該工業(yè)中作為優(yōu)選的OTP或仿真的多次可編程(MTP)非易失性存儲(chǔ)器件而日益普及。應(yīng)用于存儲(chǔ)器陣列中或用作單個(gè)的可編程單元的這種反熔絲器件至少由兩個(gè)區(qū)組成。第一是高壓擊穿區(qū)，第二是低壓擊穿區(qū)(或反熔絲區(qū))。圖4為圖I所示的反熔絲存儲(chǔ)單元的改進(jìn)式的截面圖。正如圖I的反熔絲存儲(chǔ)單元，圖4示出了雙晶體管的反熔絲存儲(chǔ)單元30，其由與反熔絲器件串聯(lián)的存取晶體管組成。 存取晶體管或存取器件包括位于厚柵極氧化層34上的多晶硅柵極32，厚柵極氧化層34自身形成于溝道36上。在溝道36的左側(cè)為電連接至位線接觸器40的擴(kuò)散區(qū)38。在溝道36 的右側(cè)為與反熔絲器件共享的共同的擴(kuò)散區(qū)42。反熔絲器件包括位于薄柵極氧化層46上的多晶硅柵極44，薄柵極氧化層46自身形成于溝道48上。厚柵極氧化層34可對(duì)應(yīng)于用于高壓晶體管的柵極氧化層，而薄柵極氧化層46可對(duì)應(yīng)于用于低壓晶體管的柵極氧化層。多晶硅柵極32和44可單獨(dú)被控制，或者選擇性地可彼此連接。例如，多晶硅柵極32可耦接至字線，而多晶硅柵極44可耦接至被控制的單元極板電壓(VCP)。擴(kuò)散區(qū)38和42兩者均可具有可根據(jù)待使用的期望工作電壓而被相同或不同摻雜的LDD區(qū)。厚場(chǎng)氧化層54或淺槽隔離(STI)氧化層56形成為用于使存儲(chǔ)單元與其它存儲(chǔ)單元和/或核心電路晶體管隔離。在2007年6月13日提交的共同所有的美國(guó)2007/0257331描述了可應(yīng)用于非易失性存儲(chǔ)器陣列中的交替雙晶體管的反熔絲存儲(chǔ)單元。薄柵極氧化層46的用途是在編程操作中當(dāng)出現(xiàn)大的電場(chǎng)時(shí)擊穿，從而在溝道48和多晶硅柵極44之間產(chǎn)生導(dǎo)電性連接。該導(dǎo)電性連接可被稱作為導(dǎo)電聯(lián)接或反熔絲。這種在標(biāo)準(zhǔn)CMOS工藝中執(zhí)行的反熔絲器件采用高壓(HV)晶體管或輸入/輸出 (I/o)晶體管和低壓(LV)晶體管或核心晶體管來分別執(zhí)行厚電介質(zhì)區(qū)和薄電介質(zhì)區(qū)。HV晶體管和LV晶體管的制作包括諸如肼形成和閾值電壓(Vt)調(diào)節(jié)注入的工藝步驟。本領(lǐng)域技術(shù)人員將明白HV晶體管通常應(yīng)用于諸如輸入和輸出緩沖器的I/O電路中或與可使用LV晶體管的核心區(qū)域相比要求較低漏泄和/或較高工作電壓的電路中。另一方面，LV晶體管通常用于核心電路晶體管或用于例如要求高速切換性能的電路。因此，由于HV晶體管和LV晶體管被設(shè)計(jì)用于具體的應(yīng)用，從而它們的電特性不同。在雙晶體管反熔絲存儲(chǔ)單元30中， 期望將由多晶硅柵極44組成的反熔絲器件的Vt減到最小。因此利用LV晶體管工藝來形成反熔絲器件。如圖4所示的示例，由多晶硅柵極44組成的反熔絲器件形成于低壓ρ型阱 (PffELL-LV) 50中，低壓ρ型阱50具有專為L(zhǎng)V晶體管設(shè)定的摻雜濃度、Vt注入和柵極氧化層厚度。由多晶硅柵極32組成的存取器件形成于高壓ρ型阱(PWELL-HV) 52中，高壓ρ型阱52具有專為HV晶體管設(shè)定的摻雜濃度、Vt注入和柵極氧化層厚度。因此，反熔絲器件的Vt將與核心電路晶體管的Vt相同。降低任何存儲(chǔ)器的成本的驅(qū)動(dòng)因素是存儲(chǔ)器陣列區(qū)域。當(dāng)與諸如快閃存儲(chǔ)單元的單晶體管存儲(chǔ)單元相比時(shí)，圖4中的雙晶體管反熔絲存儲(chǔ)單元30為相對(duì)較大的存儲(chǔ)單元。 在共同所有的美國(guó)專利No. 7，402，855中描述了單晶體管反熔絲存儲(chǔ)單元。
圖5為在共同所有的美國(guó)專利No. 7，402，855中所公開的單晶體管反熔絲存儲(chǔ)單元的截面圖。反熔絲器件60包括形成于基板溝道區(qū)64上的可變厚度柵極氧化層62、多晶硅柵極66、側(cè)壁間隔件68、場(chǎng)氧化層區(qū)70、擴(kuò)散區(qū)72以及擴(kuò)散區(qū)72中的LDD區(qū)74。位線接觸器76被示出為與擴(kuò)散區(qū)72電接觸?？勺兒穸葨艠O氧化層62由厚柵極氧化層和薄柵極氧化層組成，使得溝道長(zhǎng)度的一部分被厚柵極氧化層覆蓋，而溝道長(zhǎng)度的剩余部分被薄柵極氧化層覆蓋。從之前的這一點(diǎn)來看，薄柵極氧化層部分與單晶體管反熔絲存儲(chǔ)單元的反熔絲器件部分對(duì)應(yīng)，而厚柵極氧化層部分與單晶體管反熔絲存儲(chǔ)單元的存取晶體管或存取器件部分對(duì)應(yīng)。通常，薄柵極氧化層為可發(fā)生氧化層擊穿的區(qū)。另一方面，與擴(kuò)散區(qū)72 相接的厚柵極氧化層邊緣限定了通路邊緣，在此處防止柵極氧化層擊穿，且柵極66和擴(kuò)散區(qū)72之間的電流將在此處流過用于被編程的反熔絲器件。雖然厚氧化層部分延伸至溝道區(qū)內(nèi)的距離依賴于掩模等級(jí)，但厚氧化層部分優(yōu)選被形成為至少與形成于相同芯片上的高壓晶體管的最小長(zhǎng)度一樣長(zhǎng)。在當(dāng)前示出的示例中，擴(kuò)散區(qū)72通過位線接觸器76或用于從多晶硅柵極66檢測(cè)電流的其它線連接至位線，且可被摻雜以供給編程電壓或電流。該擴(kuò)散區(qū)72形成為緊靠可變厚度柵極氧化層62的厚氧化層部分。為了進(jìn)一步保護(hù)反熔絲器件60的邊緣免于高壓損傷或漏電流，在制作工藝過程中可引入電阻器保護(hù)氧化層(RPO)，也稱為硅化物保護(hù)氧化層，以便進(jìn)一步使金屬顆粒與側(cè)壁間隔件68隔離。該ROP優(yōu)選地在硅化工藝過程中使用， 用于僅防止擴(kuò)散區(qū)72的一部分和多晶娃柵極66的一部分被娃化。眾所周知，被娃化的晶體管已知具有較高的漏泄，從而具有較低的擊穿電壓。由此具有非硅化的擴(kuò)散區(qū)72將減少漏泄。擴(kuò)散區(qū)72可被摻雜用于低壓晶體管或高壓晶體管或兩者的導(dǎo)致相同或不同擴(kuò)散剖面的組合。再次，期望將由多晶硅柵極66的位于可變厚度柵極氧化層62的薄柵極氧化層部分上方的部分所定義的反熔絲器件的Vt降到最小。因此，利用LV晶體管工藝形成該反熔絲器件。如圖5所示的示例，由薄柵極氧化層部分上方的多晶硅柵極66組成的反熔絲器件形成于低壓P型阱PWELL-LV 78中，低壓ρ型阱PWELL-LV 78具有專為L(zhǎng)V晶體管設(shè)定的摻雜濃度、Vt注入和柵極氧化層厚度。由可變厚度柵極氧化層62的厚柵極氧化層部分上方的多晶硅柵極66組成的存取柵極形成于高壓ρ型阱PWELL-HV 80中，高壓ρ型阱PWELL-HV 80具有專為HV晶體管設(shè)定的摻雜濃度、Vt注入和柵極氧化層厚度。因此，反熔絲器件的Vt 將與核心電路晶體管的Vt相同。遺憾的是，用于制造半導(dǎo)體器件的鑄造車間可能具有用于制造存儲(chǔ)器件的核心電路的固定類型的LV晶體管工藝，其中Vt控制注入根據(jù)電路應(yīng)用或作用而不同。半導(dǎo)體存儲(chǔ)器件通常具有三個(gè)電路區(qū)域。第一為連接至半導(dǎo)體存儲(chǔ)器件的封裝的引腳的I/O電路。 第二為例如包括任意邏輯電路或控制電路的核心電路。第三為包括存儲(chǔ)單元的存儲(chǔ)器陣列。組合該問題在于反熔絲通常以特定的LV晶體管工藝為基礎(chǔ)被設(shè)計(jì)的事實(shí)，這意味著如果根據(jù)該特定的LV晶體管工藝被制造，則反熔絲器件符合正常工作的要求。如果鑄造車間不具有適合于該設(shè)計(jì)的LV晶體管工藝，那么要求反熔絲器件的重新設(shè)計(jì)，以便使其符合可利用工藝的要求。這種重新設(shè)計(jì)需要相當(dāng)?shù)某杀举M(fèi)用，這在鑄造車間引入新一代工藝來供給新的制造技術(shù)節(jié)點(diǎn)(node)時(shí)更為需要。例如，45nm技術(shù)節(jié)點(diǎn)的LV工藝可能不同于20nm 技術(shù)節(jié)點(diǎn)的LV工藝。
6
另一個(gè)重要問題是反熔絲存儲(chǔ)器件的可靠性，更具體地是薄柵極氧化層的質(zhì)量。 薄柵極氧化層質(zhì)量受下面的溝道表面的條件、在溝道表面上的摻雜劑的濃度和均勻性以及注入損傷等幾個(gè)因素的影響。通常，反熔絲器件所經(jīng)歷的工藝步驟越多，則產(chǎn)生有缺陷的反熔絲器件的可能性越高。由于在制造之后終端用戶對(duì)基于反熔絲的存儲(chǔ)器件進(jìn)行編程， 因此在編程之前難以測(cè)試反熔絲器件的可靠性。因此，薄柵極氧化層的質(zhì)量應(yīng)最佳化，這是由于粗心編程的反熔絲或不可編程的反熔絲器件將同樣地造成系統(tǒng)中的缺陷。在汽車制造業(yè)中,這種缺陷可產(chǎn)生災(zāi)難性的后果。由于器件特征在尺寸上不斷縮小，因此漏電流的極小化變得更為重要。圖4和圖5 為在相似型的阱上制作的傳統(tǒng)OTP單元的示例。雖然相對(duì)更早的結(jié)構(gòu)它們是改進(jìn)的結(jié)構(gòu)， 但制作工藝仍存在其挑戰(zhàn)。需要使用Vt調(diào)節(jié)注入來解決漏電流的極小化。不過，Vt調(diào)節(jié)注入增加了存儲(chǔ)單元所經(jīng)歷的工藝步驟的數(shù)量。這種工藝步驟的數(shù)量的增加使存儲(chǔ)單元受到更高概率的可靠性問題的影響。這些結(jié)構(gòu)還表現(xiàn)出對(duì)掩模對(duì)準(zhǔn)問題的靈敏性，這將影響器件的功能性或可靠性。最后，不同的鑄造車間和工藝節(jié)點(diǎn)之間的Vt工藝的差異造成了要求存儲(chǔ)單元重新設(shè)計(jì)的問題。在一次可編程(OTP)存儲(chǔ)單元的編程過程中為將漏電流降到最小而控制電介質(zhì)擊穿的能力隨著工藝節(jié)點(diǎn)以及第二貨源的需求不斷減少而變得越來越重要。關(guān)于可靠性、 電路裝配密度、成本和易于制造的重要性將保持不變。因此，非常期望提供一種基于反熔絲存儲(chǔ)單元，其中通過被控制和可預(yù)知的電介質(zhì)擊穿來將漏電流降到最小，在具有最少附加的工藝步驟的標(biāo)準(zhǔn)設(shè)計(jì)下完成制作，在無需重新設(shè)計(jì)情況下，減少了對(duì)掩模對(duì)準(zhǔn)問題的靈敏性，以及簡(jiǎn)化了工藝遷移。全部促成了較高的產(chǎn)品質(zhì)量和縮減的制造成本的總的效果。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是消除或削弱之前的反熔絲(anti-fuse)存儲(chǔ)器件的至少一個(gè)缺點(diǎn)。在第一方面，提供了一種存儲(chǔ)器件。所述存儲(chǔ)器件包括第一阱、第二阱、反熔絲器件和存取器件。所述第一阱可為第一類型，所述第二阱可為第二類型。所述反熔絲器件可被形成于所述第二阱上方，具有被摻雜為所述第二類型的第一多晶硅柵極，且所述存取器件可形成于所述第一阱上方，具有用于將所述反熔絲器件電耦接至位線接觸器的第二多晶娃柵極。在該第一方面的當(dāng)前實(shí)施例中，所述反熔絲器件具有第一柵極氧化層，所述存取器件具有第二柵極氧化層，其中所述第二柵極氧化層比所述第一柵極氧化層厚。在這個(gè)當(dāng)前實(shí)施例中，核心晶體管(core transistor)器件可形成于與所述第二講相同的第三講中， 且所述核心晶體管可具有厚度與所述第一柵極氧化層基本相同的柵極氧化層。可選擇地， 輸入/輸出晶體管器件可形成于與所述第一阱相同的第三阱中，且所述輸入/輸出晶體管器件可具有厚度與所述第二柵極氧化層基本相同的柵極氧化層。根據(jù)可替換的實(shí)施例，所述反熔絲器件和所述存取器件可一起形成為具有可變厚度的柵極氧化層的溝道分裂(split-channel)反熔絲存儲(chǔ)單元?？商娲?，所述存取器件可通過擴(kuò)散區(qū)被電耦接至所述反熔絲器件，其中所述擴(kuò)散區(qū)可包括向所述第一多晶硅柵極和所述第二多晶硅柵極延伸的輕摻雜漏極(LDD)區(qū)。
在又一個(gè)替換的實(shí)施例中，所述反熔絲器件可包括具有形成于所述第二阱上的可變厚度的柵極氧化層的溝道分裂反熔絲存儲(chǔ)單元。所述溝道分裂反熔絲存儲(chǔ)單元可包括存取器件部分和反熔絲器件部分。所述存取器件部分可具有第三柵極氧化層，所述第三柵極氧化層比所述第一柵極氧化層厚。所述第二柵極氧化層和所述第三柵極氧化層的厚度可基本相同。在另一個(gè)實(shí)施例中，所述反熔絲器件的所述第一柵極氧化層在所述第一多晶硅柵極的整個(gè)長(zhǎng)度的下方可具有均勻的厚度。所述擴(kuò)散區(qū)可包括向所述第二多晶硅柵極延伸的輕摻雜漏極(LDD)區(qū)，而省略向所述第一多晶硅柵極延伸的LDD區(qū)。此外，所述反熔絲器件可包括與所述第一多晶硅柵極相鄰形成的第一側(cè)壁間隔件，并且所述存取器件可包括與所述第二多晶硅柵極相鄰形成的第二側(cè)壁間隔件，其中所述第一側(cè)壁間隔件比所述第二側(cè)壁間隔件厚。在第二方面，提供了一種存儲(chǔ)器陣列。所述存儲(chǔ)器陣列包括反熔絲器件和存取器件。所述反熔絲器件形成于第一類型的阱中，而所述存取器件形成于與所述第一類型相反的第二類型的阱中，用于將所述反熔絲器件電耦接至相應(yīng)的位線。在當(dāng)前的方面，所述反熔絲器件可包括被摻雜為所述第一類型的多晶硅柵極。根據(jù)第二方面的當(dāng)前實(shí)施例，所述反熔絲器件和所述存取器件中的每一個(gè)被形成為具有可變厚度的柵極氧化層的單晶體管反熔絲存儲(chǔ)單元，其中所述反熔絲器件具有第一柵極氧化層厚度，且所述存取器件具有大于所述第一柵極氧化層厚度的第二柵極氧化層厚度。通過查閱下面的本發(fā)明具體實(shí)施例的描述并結(jié)合附圖，本發(fā)明的其它方面和特點(diǎn)對(duì)于本領(lǐng)域普通技術(shù)人員將變得明顯。


現(xiàn)在將參照附圖僅作為示例來描述本發(fā)明的實(shí)施例，在附圖中
圖I為DRAM型反熔絲單元的電路圖2為圖I中的DRAM型反熔絲單元的平面布局；
圖3為圖2中的DRAM型反熔絲單元沿線X-X的截面圖4為雙晶體管反熔絲存儲(chǔ)單元的截面圖5為單晶體管反熔絲存儲(chǔ)單元的截面圖6為根據(jù)當(dāng)前的實(shí)施例的單晶體管雙阱溝道分裂反熔絲存儲(chǔ)單元的截面圖7為根據(jù)當(dāng)前的實(shí)施例的雙晶體管雙阱反熔絲存儲(chǔ)單元的截面 閱圖8為根據(jù)當(dāng)前的實(shí)施例的沒有LDD區(qū)的雙晶體管雙阱反熔絲存儲(chǔ)單元的截面圖;
圖9為根據(jù)當(dāng)前的實(shí)施例的沒有LDD區(qū)的單晶體管反熔絲存儲(chǔ)單元的截面圖IOA至圖IOG示出了用于形成圖6的單晶體管雙阱反熔絲存儲(chǔ)單元的COMS工藝步驟；
圖IlA至圖IlG示出了用于形成圖7的雙晶體管雙阱反熔絲存儲(chǔ)單元的COMS工藝步驟；
圖12A至圖12G示出了用于形成圖8的沒有LDD區(qū)的雙晶體管雙阱反熔絲存儲(chǔ)單元的COMS工藝步驟；
圖13A至圖13E示出了用于形成圖9的沒有LDD區(qū)的單晶體管反熔絲存儲(chǔ)單元的 COMS工藝步驟；以及圖14為根據(jù)當(dāng)前的實(shí)施例的存儲(chǔ)器件的截面圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例解決關(guān)于在OTP單元的編程過程中對(duì)OTP存儲(chǔ)單元的反熔絲器件的電介質(zhì)擊穿進(jìn)行的改進(jìn)控制同時(shí)將漏電流降到最小的需要。根據(jù)當(dāng)前的實(shí)施例，這是通過制作關(guān)于不同或相反類型的阱的存取晶體管和反熔絲器件來實(shí)現(xiàn)。這些實(shí)施例利用無需增加的設(shè)計(jì)步驟的標(biāo)準(zhǔn)CMOS器件設(shè)計(jì)描述了單晶體管IT存儲(chǔ)單元和雙晶體管2T存儲(chǔ)單元，下面被稱為雙阱反熔絲存儲(chǔ)單元，這是由于在形成存儲(chǔ)器陣列外部的其它晶體管器件時(shí)可同時(shí)制作雙阱反熔絲存儲(chǔ)單元的結(jié)構(gòu)。具體地，這些實(shí)施例的雙阱反熔絲存儲(chǔ)單元包括第一類型的第一阱、第二類型的第二阱、形成于第二阱上方的具有摻雜有第二類型的多晶硅柵極的反熔絲器件以及形成于第一阱上方具有摻雜有第二類型的多晶硅柵極的用于將位線接觸器電耦接至反熔絲器件的存取器件。根據(jù)這些實(shí)施例，薄柵極氧化層，相似于用于核心電路的薄柵極氧化層，用于反熔絲器件，而厚柵極氧化層，相似于用于I/O電路的厚柵極氧化層，用于存取晶體管。相似地，第一阱和第二阱可為用于I/O電路和核心電路的相同的類型。應(yīng)用于這些實(shí)施例中的阱可被形成為低壓(LV)阱或高壓(HV)講。低壓阱可用于高速工作的半導(dǎo)體器件的核心邏輯電路，而高壓阱可用于要求較低漏泄和較高工作電壓的輸入/輸出(I/o)電路工藝。圖6為根據(jù)當(dāng)前的實(shí)施例的兩個(gè)相鄰IT N型阱溝道分裂反熔絲存儲(chǔ)單元100的截面圖。在該實(shí)施例中，每一個(gè)IT雙阱溝道分裂反熔絲存儲(chǔ)單元100的結(jié)構(gòu)與圖5所示的反熔絲存儲(chǔ)單元的結(jié)構(gòu)相同。這兩個(gè)單元的區(qū)別在于阱類型。圖5中的反熔絲存儲(chǔ)單元形成在存取晶體管和反熔絲器件兩者的兩個(gè)P型阱中，而目前所示的圖6中的反熔絲存儲(chǔ)單元形成在兩個(gè)不同類型的阱中。反熔絲存儲(chǔ)單元100主要包括N型阱102和P型阱104、形成于薄柵極氧化層114上和厚柵極氧化層116上的N+摻雜多晶硅柵極106、N+擴(kuò)散區(qū)108。 形成于薄柵極氧化層114上的N+摻雜多晶硅柵極106為反熔絲器件，其中柵極106和薄柵極氧化層114形成具有N型阱102的電容結(jié)構(gòu)。形成于厚柵極氧化層116上的N+摻雜多晶娃柵極106為存取器件。因此，反熔絲存儲(chǔ)單元100包含具有形成于N型阱102上的薄柵極氧化層114的反熔絲器件和具有形成于P型阱104上的厚柵極氧化層116的存取晶體管。由于這兩個(gè)器件有效地合并至一起，因此N+摻雜多晶硅柵極106跨于N型阱102和P型阱104兩者的上方。在這些實(shí)施例中，在形成該器件的核心邏輯晶體管的同時(shí)，形成薄柵極氧化層114，因此具有相同的厚度。相似地，在形成器件的輸入/輸出(I/O)晶體管的同時(shí)形成厚柵極氧化層116，因此具有相同的厚度。繼續(xù)單元100的結(jié)構(gòu)，N+擴(kuò)散區(qū)108形成于P型阱104中，具有在與多晶硅柵極 106相鄰的側(cè)壁間隔件110下方延伸的LDD區(qū)112。用于讀取單元的位線接觸器118形成于P型阱104中的N+擴(kuò)散區(qū)108上。S TI區(qū)120被形成以使反熔絲存儲(chǔ)單元100與其它的存儲(chǔ)單元或核心電路隔離。雖然當(dāng)前的實(shí)施例描述了 N型阱反熔絲器件和P型阱存取器件，但也可以形成阱的類型和擴(kuò)散區(qū)的類型顛倒的替換實(shí)施例。通過在柵極106和N型阱102之間確立足夠高的電壓差而使反熔絲器件的薄柵極氧化層114破裂，從而實(shí)現(xiàn)對(duì)反熔絲器件的編程。在當(dāng)前的實(shí)施例中，這是通過向位線接觸器118加偏壓VSS，同時(shí)將N+摻雜多晶硅柵極106驅(qū)動(dòng)至正編程電壓電平而實(shí)現(xiàn)。在這種條件下，在柵極106和N型阱102之間形成導(dǎo)電連接。那么通過向柵極106施加正讀取電壓可讀取存儲(chǔ)單元100，從而當(dāng)反熔絲器件中的任意形成的導(dǎo)電連接將讀取電壓耦接至N 型阱102時(shí)導(dǎo)通存取晶體管。N型阱102可被視為充當(dāng)另一個(gè)N型擴(kuò)散區(qū)，從而存取晶體管將讀取電壓耦接至位線接觸器118。如果連接至位線接觸器118的位線被預(yù)充電至VSS， 則位線電壓將增大，且可由適合的檢測(cè)電路檢測(cè)。在對(duì)存儲(chǔ)單元進(jìn)行編程過程中，反熔絲器件的薄柵極氧化層的作用像是阱和相似被摻雜的多晶硅柵極之間的電容器，確保在該區(qū)中將發(fā)生電介質(zhì)擊穿并在柵極和溝道之間產(chǎn)生導(dǎo)電連接。一旦被編程，考慮到對(duì)該單元的編程狀態(tài)進(jìn)行讀取，則位線接觸器可被電耦接至存取晶體管。不過，反熔絲器件的電容結(jié)構(gòu)通過利用較低編程電壓考慮到電介質(zhì)擊穿的控制，并具有電介質(zhì)擊穿的位置的可預(yù)測(cè)性。具有相反類型阱的存取器件被制作為與該存儲(chǔ)器陣列外部的其它的P型或η型晶體管器件(例如厚柵極氧化層I/O晶體管)相似， 以便將漏電流降到最小。具有不同類型的阱的附加益處是掩模對(duì)準(zhǔn)問題的極小化，這是由于不管該結(jié)構(gòu)的反熔絲器件部分或存取晶體管部分是否不重合來覆蓋于另一個(gè)阱的上方將總是在電容部分發(fā)生擊穿。這個(gè)實(shí)施例中的結(jié)構(gòu)是通過利用用于形成I/O晶體管和核心電路的標(biāo)準(zhǔn)的CMOS 設(shè)計(jì)而無需額外的步驟來制作。這導(dǎo)致更可靠的存儲(chǔ)單元，同時(shí)基本維持相同的制造成本。 通過利用雙阱結(jié)構(gòu)，為反熔絲器件而形成的作為結(jié)果的N+多晶硅柵極-薄柵極氧化層-N 型阱電容結(jié)構(gòu)促使電介質(zhì)擊穿。因此，相對(duì)于圖5中的形成于P型阱中的反熔絲器件，利用較低的編程電壓可更容易對(duì)該反熔絲器件進(jìn)行編程。這種直接益處包括較快的編程速度和節(jié)能。通過將N型存取器件維持在P型阱內(nèi)和采用厚柵極氧化層，將漏電流降到最小。如圖6所示，利用IT存儲(chǔ)單元來減少關(guān)于給定的存儲(chǔ)器陣列密度的存儲(chǔ)器陣列臺(tái)面面積。可替代地，關(guān)于固定面積，存儲(chǔ)器陣列密度可增加。根據(jù)技術(shù)要求，還可利用傳統(tǒng)的2T存儲(chǔ)單元。圖7示出了根據(jù)另一個(gè)實(shí)施例的2T雙阱反熔絲存儲(chǔ)單元。圖7為2T雙阱反熔絲存儲(chǔ)單元200的截面圖。存儲(chǔ)單元200包括反熔絲器件201 和存取器件205。反熔絲器件201由位于厚柵極氧化層210和薄柵極氧化層218上方的N+ 摻雜柵極多晶硅組成，其中厚柵極氧化層210和薄柵極氧化層218處于N型阱202上方。 在當(dāng)前的實(shí)施例中，在形成該器件的核心邏輯晶體管的同時(shí)形成薄柵極氧化層218，因此具有相同的厚度。相似地，在形成裝置的輸入/輸出(I/O)晶體管的同時(shí)形成厚柵極氧化層 210，因此具有相同的厚度。反熔絲器件201基本與圖6中的反熔絲器件100相同，除了厚柵極氧化層210和薄柵極氧化層218均處于N型阱202上方。存取器件205位于P型阱204上方，且包括形成于厚柵極氧化層210上方的N+摻雜多晶娃柵極208。第一 N+擴(kuò)散區(qū)214處于兩個(gè)器件 201和205之間，跨于N型阱202和P型阱204兩者上。擴(kuò)散區(qū)214進(jìn)一步包括在與兩個(gè)柵極208和216相鄰的側(cè)壁間隔件212和222下方延伸的LDD區(qū)224。位線接觸器228形成于P型阱204中的第二 N+擴(kuò)散區(qū)206上，第二 N+擴(kuò)散區(qū)206具有在與多晶硅柵極208相鄰的側(cè)壁間隔件212下方延伸的LDD區(qū)226。STI 230形成于柵極216的與漏極相反的右側(cè)，以便使存儲(chǔ)單元200與其它的存儲(chǔ)單元或核心電路隔離。反熔絲器件201的編程是通過當(dāng)在柵極216和N型阱202之間施加足夠高的電壓差時(shí)使反熔絲器件201的薄柵極氧化層218破裂以便形成導(dǎo)電連接來實(shí)現(xiàn)。這是通過向位線接觸器228加偏壓VSS、導(dǎo)通存取器件205、且向反熔絲器件201的柵極216施加編程電壓而實(shí)現(xiàn)。因此，向N型阱202加偏壓VSS，而向柵極216驅(qū)動(dòng)編程電壓電平。然后可通過向存取器件205的柵極208施加第一讀取電壓和向反熔絲器件201的柵極216施加第二讀取電壓來讀取存儲(chǔ)單元200。如果在反熔絲器件201中形成導(dǎo)電連接，則第二讀取電壓被耦接至N型阱202和擴(kuò)散區(qū)214。于是通過第一讀取電壓的施加而導(dǎo)通的存取器件205將擴(kuò)散區(qū)214耦接至位線接觸器228。至于圖6的實(shí)施例，連接至位線接觸器228的位線可隨其電壓電平的增加而被檢測(cè)到，以便讀取存儲(chǔ)單元200的被編程狀態(tài)。之前描述的圖7的實(shí)施例示出了利用可變厚度的柵極氧化層器件作為反熔絲器件的2T雙阱反熔絲存儲(chǔ)單元。根據(jù)下面的替換實(shí)施例，可以替代地使用具有均勻的薄柵極氧化層的反熔絲器件。圖8示出了這種替換實(shí)施例。圖8為根據(jù)替換實(shí)施例的2T雙阱反熔絲存儲(chǔ)單元300的截面圖。圖8中的2T雙阱反熔絲存儲(chǔ)單元300與圖4所示的單元相似，其中圖4示出了具有被描述為HV型和LV 型的相似類型的阱的2T反熔絲存儲(chǔ)單元。存儲(chǔ)單元300包括反熔絲器件301和連接至位線接觸器314的存取晶體管303。反熔絲器件301利用N+摻雜多晶硅柵極302的整體長(zhǎng)度下方的薄柵極氧化層304形成于N型阱306上。N+摻雜多晶硅柵極302與N型阱306形成電容結(jié)構(gòu)。存取晶體管303形成于P型阱308上，且包括N+摻雜多晶硅柵極312下方的厚柵極氧化層310。第一 N+擴(kuò)散區(qū)322在兩個(gè)柵極312和302之間跨于N型阱306和P型阱 308上，第二擴(kuò)散區(qū)320位于P型阱308內(nèi)，在柵極312的左側(cè)。為了提供與其它的存儲(chǔ)單元或核心電路的隔離，S TI區(qū)328形成在柵極302的右側(cè)。用于讀取存儲(chǔ)單元300的位線接觸器314位于第二擴(kuò)散區(qū)320上。擴(kuò)散區(qū)320和322具有在與柵極312相鄰的側(cè)壁間隔件318下方延伸的LDD區(qū) 324和326。然而，由于在柵極302的側(cè)壁間隔件316的下方未形成LDD區(qū)，因此側(cè)壁間隔件316可形成為盡可能厚，且可比側(cè)壁間隔件318厚。這意味著相比多晶硅柵極312的右側(cè)邊緣和擴(kuò)散區(qū)322的左側(cè)邊緣之間的間隔，擴(kuò)散區(qū)322的右側(cè)邊緣與多晶硅柵極302的左側(cè)邊緣相距的更遠(yuǎn)。沒有該LDD區(qū)，則在編程過程中僅在柵極302和N型阱306之間形成導(dǎo)電連接。實(shí)驗(yàn)已顯示出在反熔絲器件301中存在LDD可使得導(dǎo)電連接形成于柵極302 和LDD區(qū)之間。這種導(dǎo)電連接可表現(xiàn)出不同于柵極302和N型阱306之間形成的導(dǎo)電連接的電特性，從而改變了反熔絲器件301的期望的性能。之前所示的雙阱反熔絲存儲(chǔ)單元的實(shí)施例包括與位線接觸器串聯(lián)的存取器件和反熔絲器件。根據(jù)又一替換實(shí)施例，可從該存儲(chǔ)單元中省略存取器件。在該替換實(shí)施例中， 存儲(chǔ)單元僅包括由N型阱上方的N+摻雜多晶硅柵極和均勻的薄柵極氧化層組成的反熔絲器件。圖9示出了這種存儲(chǔ)單元的實(shí)施例。圖9為形成于在漏極沒有LDD區(qū)的N型阱上方的IT反熔絲存儲(chǔ)單元400的截面圖。該實(shí)施例示出了位于N型阱402的上方的具有薄柵極氧化層412的反熔絲器件401， 厚度與核心電路晶體管的位于N+摻雜多晶硅柵極410下方的柵極氧化層的厚度相似。用于讀取該存儲(chǔ)單元的位線接觸器408位于P型阱404內(nèi)的N+擴(kuò)散區(qū)406的上方。由于該實(shí)施例未要求LDD區(qū)，因此側(cè)壁間隔件414形成為與柵極410相鄰，且使得其厚度大于典型的側(cè)壁間隔件，例如針對(duì)圖8中的存取器件303所形成側(cè)壁間隔件318。為使存儲(chǔ)單元400 與其它的存儲(chǔ)單元或核心電路隔離，在與漏極相反的柵極410附近形成STI區(qū)418。 在這些實(shí)施例中，利用用于制作器件的核心電路和I/O晶體管電路的相同的CMOS 設(shè)計(jì)步驟來制作上述反熔絲存儲(chǔ)單元。具體地，用于形成雙阱反熔絲存儲(chǔ)單元實(shí)施例的至少厚柵極氧化層、薄柵極氧化層、N型阱、P型阱和擴(kuò)散區(qū)的設(shè)計(jì)步驟與用于形成該存儲(chǔ)器陣列外圍的I/O電路和核心晶體管電路的設(shè)計(jì)步驟相同。所有需要的是為形成I/O結(jié)構(gòu)和核心晶體管結(jié)構(gòu)所需的掩膜級(jí)與包括存儲(chǔ)器陣列的反熔絲存儲(chǔ)單元的相應(yīng)結(jié)構(gòu)的形成適應(yīng)。相對(duì)于核心結(jié)構(gòu)和I/O晶體管結(jié)構(gòu)無需額外的用于形成存儲(chǔ)器陣列結(jié)構(gòu)的設(shè)計(jì)步驟， 這帶來了較低工藝復(fù)雜性和較低制造成本的益處。由于CMOS工藝的可量測(cè)性實(shí)現(xiàn)了輕便以減少工藝節(jié)點(diǎn)，因此實(shí)現(xiàn)了額外成本的節(jié)省。這意味著為一個(gè)工藝節(jié)點(diǎn)所配置的掩模組僅需要被調(diào)節(jié)比例以用于較低的工藝節(jié)點(diǎn)，而非重新設(shè)計(jì)。圖10至圖13示出了為產(chǎn)生之前所示的反熔絲存儲(chǔ)單元實(shí)施例中的每一個(gè)的相關(guān)結(jié)構(gòu)所需的主要設(shè)計(jì)步驟。由于本領(lǐng)域技術(shù)人員將理解該工藝步驟的順序和實(shí)施可從附圖中有意圖地被省略，因此未示出所有工藝步驟。圖IOA至圖IOG描述了制作圖6所示的IT N型阱溝道分裂反熔絲存儲(chǔ)單元100 的掩模和設(shè)計(jì)步驟。圖6所示的相同的附圖標(biāo)記用于標(biāo)注圖IOA至圖IOG中的相同特征。圖IOA示出了之前形成的將用于電路之間隔離的STI區(qū)120。在圖IOA中，在晶片上圖案化P型阱掩模550，隨后注入P型摻雜劑。掩模550阻擋該P(yáng)型摻雜劑滲入基板。 注意的是，同時(shí)形成I/O晶體管P型阱或核心晶體管P型阱。圖IOB示出了經(jīng)驅(qū)入(drive-in)或退火之后所產(chǎn)生的P型阱104。P型阱104可與用于I/o晶體管的那些相同。圖IOB示出了用于形成N型阱的第一步驟，其包括利用N 型阱掩模552圖案化晶片，隨后將η型摻雜劑注入未被N型阱掩模552覆蓋的暴露的基板內(nèi)。N型阱掩模552防止η型摻雜劑進(jìn)入P型阱104。注意的是，同時(shí)形成I/O晶體管N型阱或核心晶體管N型阱。圖IOC示出了阱102和104的完整構(gòu)成。在圖IOC中，在基板上方沉積中間柵極氧化膜554，隨后利用中間柵極氧化層掩模556圖案化以使薄柵極氧化層所形成的區(qū)域暴露。 被柵極氧化層掩模556所覆蓋的氧化膜554為待形成厚柵極氧化層的區(qū)域。注意的是，中間柵極氧化層掩模556被放置為使得厚柵極氧化層區(qū)域形成于P型阱104內(nèi)。左柵極氧化層掩模556部分具有與P型阱104和N型阱102的界面基本對(duì)準(zhǔn)的左邊緣。類似地，右柵極氧化層掩模556部分具有與P型阱104和另一 N型阱102的界面基本對(duì)準(zhǔn)的右邊緣。將未被柵極氧化層掩模556覆蓋的暴露區(qū)域回蝕刻至基板。雖然在圖IOC中未示出，不過隨后去除柵極氧化層掩模556，且在暴露的基板和保留的中間柵極氧化膜554上方沉積較薄的第二柵極氧化膜。該較薄的第二柵極氧化膜形成了最終的薄柵極氧化層(如圖IOD中所示的558)，而結(jié)合的氧化膜554和較薄的第二柵極氧化膜形成了最終的厚柵極氧化層(如圖IOD中所示的555)?？商娲兀诒┞兜幕迳仙L(zhǎng)薄柵極氧化層以形成最終的薄柵極氧化層，來代替沉積第二柵極氧化膜。在保留的中間柵極氧化膜554下方也發(fā)生這種生長(zhǎng)，從而增加了其最終的厚度。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，生長(zhǎng)于中間柵極氧化膜554下方的薄氧化層的厚度將與生長(zhǎng)于暴露的基板上的薄氧化層的厚度不同。圖IOD描述了在圖IOC中形成最終的厚柵極氧化層555和最終的薄柵極氧化層 558之后關(guān)于反熔絲存儲(chǔ)單元的多晶硅柵極的形成階段。首先是在厚柵極氧化層555和薄柵極氧化層558上方沉積多晶硅層560，隨后利用柵極圖案化掩模562來進(jìn)行圖案化。然后使晶片經(jīng)受回蝕刻，以便去除未被柵極圖案化掩模562覆蓋的暴露的多晶硅層560和任何下方的薄或厚柵極氧化層材料。通過二段工藝形成了源極/漏極區(qū)；LDD注入和N+注入。圖IOE示出了源極/漏極形成的第一步驟，其中涂覆LDD掩模564，以使基板中形成LDD的區(qū)域暴露，而阻擋未形成LDD的其它的結(jié)構(gòu)。在通過LDD掩模564使選擇的區(qū)域暴露之后，隨后進(jìn)行低劑量η型注入步驟，以在P型阱104中產(chǎn)生LDD區(qū)。圖IOF示出了利用本領(lǐng)域公知技術(shù)形成的側(cè)壁間隔件110。在圖IOF中也示出了圖IOE中注入的低劑量區(qū)112?，F(xiàn)在示出源極/漏極形成的第二步驟，其將N+注入到低劑量區(qū)112內(nèi)。完成該注入工藝時(shí)，需要退火工藝，以激活被注入的摻雜劑且修復(fù)任何注入損傷。因而所產(chǎn)生的結(jié)構(gòu)如圖IOG所示。利用已知的后端互連設(shè)計(jì)步驟在P型阱104中的N+擴(kuò)散區(qū)108上形成圖IOG所示的位線接觸器118。本領(lǐng)域技術(shù)人員熟知用于互連形成的后端設(shè)計(jì)步驟。圖IlA至圖IlG描述了圖7所示的2Τ雙阱反熔絲存儲(chǔ)單元200的形成步驟。在該實(shí)施例的形成中使用的工藝步驟與針對(duì)圖IOA至圖IOG中所述的實(shí)施例所描述的工藝步驟基本相同。這兩個(gè)實(shí)施例的主要區(qū)別取決于在制作過程中為產(chǎn)生這些結(jié)構(gòu)而使用的光掩模的差異。進(jìn)一步解釋形成2Τ雙阱反熔絲存儲(chǔ)單元的工藝流程。圖IlA示出了形成的將用于電路之間的隔離的STI區(qū)230。示出了形成P型阱的步驟。在晶片上圖案化P型阱掩模550，隨后注入ρ型摻雜劑。圖IlB示出了形成的P型阱204和用于形成N型阱的起始步驟。這包括利用N型阱掩模552圖案化晶片，以僅使該基板的待注入η型摻雜劑的區(qū)域暴露。經(jīng)完成圖IlA和圖IlB中的兩個(gè)注入，所產(chǎn)生的N型阱202和P型阱204如圖IlC 所示。在圖IlC中，在基板上方沉積中間柵極氧化膜554，并利用中間柵極氧化層掩模556 對(duì)其圖案化，然后對(duì)其進(jìn)行蝕刻。該步驟限定了將用于厚柵極氧化層210和薄柵極氧化層 218的區(qū)域，且之前針對(duì)圖IOC所述的薄柵極氧化層和厚柵極氧化層形成技術(shù)適用于目前所述的工藝。圖IlD描述了在形成最終的薄柵極氧化層和厚柵極氧化層之后的柵極形成階段。 在最終的薄柵極氧化層和厚柵極氧化層上方沉積多晶硅層560，并涂覆柵極圖案化掩模 562，以限定反熔絲存儲(chǔ)單元的多晶硅柵極。最后，執(zhí)行蝕刻步驟，以去除未被柵極圖案化掩模562覆蓋的所有多晶硅和柵極氧化層。通過二段工藝形成源極/漏極區(qū)；LDD注入和N+注入。圖IlE示出了經(jīng)圖IlD所述的最后蝕刻步驟之后所產(chǎn)生的柵極氧化層和多晶硅結(jié)構(gòu)。在圖IlE中，使未被掩模564 覆蓋的暴露區(qū)域經(jīng)受低劑量η型注入，以產(chǎn)生LDD區(qū)。在圖IlE中注入的低劑量區(qū)在圖IlF中被示為區(qū)224和226。在圖IlF中示出了源極/漏極形成的第二步驟，其開始于側(cè)壁間隔件212和222的形成，隨后將N+注入到區(qū) 224和226內(nèi)。經(jīng)完成該注入工藝，需要退火工藝，來激活被注入的摻雜劑并修復(fù)任何注入
13損傷。所產(chǎn)生的結(jié)構(gòu)如圖IlG所示。利用已知的后端互連設(shè)計(jì)步驟在P型阱中的溝道N+ 擴(kuò)散區(qū)206上形成圖IlG所示的位線接觸器228。本領(lǐng)域技術(shù)人員熟知用于互連形成的后端設(shè)計(jì)步驟。圖12A至圖12G描述了制作圖8所示的形成于N型阱上方的在溝道的漏極端沒有 LDD區(qū)的2T雙阱反熔絲存儲(chǔ)單元結(jié)構(gòu)的設(shè)計(jì)步驟。制作圖8所示的結(jié)構(gòu)的工藝流程與應(yīng)用于I/O晶體管和核心晶體管的制作中的標(biāo)準(zhǔn)CMOS工藝流程相同。圖12所示的工藝流程遵循與針對(duì)圖11所述的相同的工藝流程，除了柵極氧化層的厚度均勻，且未形成最靠近反熔絲器件的LDD區(qū)。這些結(jié)構(gòu)性的差異在于工藝中光掩模步驟的差異。本領(lǐng)域技術(shù)人員熟知光掩模工藝，且能夠理解圖11和圖12所示的工藝步驟之間的區(qū)別。圖12A示出了形成的STI區(qū)328和在晶片上被圖案化的P型阱掩模550。使未被 P型阱掩模550覆蓋的暴露區(qū)域經(jīng)受ρ型摻雜劑的注入。所產(chǎn)生的P型阱如圖12B所示。 圖12B示出了利用N型阱掩模552圖案化晶片，隨后將η型摻雜劑注入到未被阱掩模552 覆蓋的區(qū)域內(nèi)。經(jīng)完成圖12Α和12Β中的這兩個(gè)注入，所產(chǎn)生的阱308和阱306如圖12C所示。隨后，在基板上方沉積中間柵極氧化膜554，且涂覆中間柵極氧化層掩模556。將未被柵極氧化層掩模556覆蓋的暴露區(qū)域回蝕刻至基板，并在暴露的基板上沉積較薄的柵極氧化膜或生長(zhǎng)薄柵極氧化層。圖12D描述了較薄的第二柵極氧化層的沉積或生長(zhǎng)之后的柵極形成階段，從而形成厚柵極氧化層555和薄柵極氧化層558。圖12D示出了在厚柵極氧化層555和薄柵極氧化層558上方沉積多晶硅層560，隨后涂覆柵極圖案化掩模562。注意的是，利用最右邊的柵極圖案化掩模部分562在N型阱306中形成反熔絲器件，該反熔絲器件具有均勻的薄柵極氧化層558。使晶片經(jīng)受蝕刻步驟，以去除所有暴露的多晶硅560和下方的柵極氧化層 558。通過二段工藝形成了源極/漏極區(qū)；LDD注入和N+注入。圖12E示出了源極/漏極形成的第一步驟、LDD掩模564和為產(chǎn)生LDD區(qū)的低劑量η型注入的應(yīng)用。注意的是，用于由多晶硅560和薄柵極氧化層558組成的反熔絲器件的LDD掩模564覆蓋反熔絲器件結(jié)構(gòu)的兩側(cè)。因此，隨后的LDD注入設(shè)于距離該反熔絲器件結(jié)構(gòu)的邊緣預(yù)定的距離處。圖12F示出了圖12Ε中所注入的低劑量區(qū)。圖12F示出了源極/漏極形成的第二步驟。這些步驟包括側(cè)壁間隔件316和318的形成以及隨后的N+注入。在一個(gè)實(shí)施例中， 側(cè)壁間隔件316的形成可包括非標(biāo)準(zhǔn)側(cè)壁間隔件形成步驟，以具有大于典型的側(cè)壁間隔件的厚度。注意的是，N型阱306中的反熔絲器件的側(cè)壁間隔件316不具有形成于其下方的 LDD區(qū)。經(jīng)完成注入工藝，需要退火工藝，以激活所注入的摻雜劑并修復(fù)所有注入損傷。所產(chǎn)生的結(jié)構(gòu)如圖12G所示。利用已知的后端互連設(shè)計(jì)步驟在P型阱中的溝道上方形成圖12G所示的位線接觸器314。本領(lǐng)域技術(shù)人員熟知用于互連形成的后端設(shè)計(jì)步驟。圖13Α至圖13Ε描述了制作圖9所示的IT反熔絲存儲(chǔ)單元的設(shè)計(jì)步驟。制作圖 9所示的結(jié)構(gòu)的工藝流程與應(yīng)用于I/O電路和核心電路的制作中的標(biāo)準(zhǔn)CMOS工藝流程相同。圖13A至圖13E所示的工藝流程基本遵循與圖10至圖12所解釋的相同的工藝流程。 應(yīng)當(dāng)注意的是，圖13A至圖13E中的工藝流程不包含描述中間柵極氧化層沉積和蝕刻以及LDD注入的圖，因?yàn)獒槍?duì)該結(jié)構(gòu)的形成不需要這些步驟，且在用于形成I/O電路和核心電路的工藝步驟的過程中遮住這些。圖13A示出了形成的將用于電路之間的隔離的STI區(qū)418。在晶片上圖案化P型阱掩模550，隨后注入ρ型摻雜劑，形成P型阱。圖13B示出了經(jīng)涂覆N型阱掩模552之后所產(chǎn)生的P型阱404。P型阱404被保護(hù)免于η型摻雜劑的注入，η型摻雜劑用于在P型阱 404的兩側(cè)形成N型阱。經(jīng)完成圖13Α和13Β中的這兩個(gè)注入，所產(chǎn)生的阱402和阱404如圖13C所示。由于不需要厚柵極氧化層，因此圖9中的結(jié)構(gòu)具有在中間氧化層蝕刻步驟過程中被沉積然后被回蝕刻的中間氧化層。之后，在基板上沉積或生長(zhǎng)薄柵極氧化膜558，隨后沉積多晶硅層 560。涂覆柵極圖案化掩模562，以用于限定反熔絲器件的多晶硅柵極和薄柵極氧化層疊層。 然后處理蝕刻步驟，以去除未被掩模562覆蓋的所有材料。在標(biāo)準(zhǔn)的CMOS工藝中，通常通過二段工藝形成源極/漏極區(qū)；LDD注入和N+注入。 由于圖9中的結(jié)構(gòu)不需要LDD區(qū)，因此圖13A至圖13E未示出第一步驟LDD注入。例如，由圖IOE所示的工藝步驟描述了 LDD注入的工藝步驟。在當(dāng)前的工藝中，在圖13D之前，光致抗蝕劑掩模將覆蓋圖13D所示的結(jié)構(gòu)，以便阻止器件接收LDD注入摻雜。圖13D示出了源極/漏極形成的第二步驟，N+注入。這些步驟包括側(cè)壁間隔件414 的形成以及隨后的N+注入。在一個(gè)實(shí)施例中，側(cè)壁間隔件414的形成可包括非標(biāo)準(zhǔn)側(cè)壁間隔件形成步驟，以具有大于典型的側(cè)壁間隔件的厚度。經(jīng)完成注入工藝，需要退火工藝，以激活所注入的摻雜劑并修復(fù)所有注入損傷。所產(chǎn)生的結(jié)構(gòu)如圖13E所示。利用已知的后端互連設(shè)計(jì)步驟在P型阱中的N+擴(kuò)散區(qū)406上形成圖13E所示的位線接觸器408。本領(lǐng)域技術(shù)人員熟知用于互連形成的后端設(shè)計(jì)步驟。如之前所述，用于形成不同的反熔絲存儲(chǔ)單元的步驟與用于形成該器件的相應(yīng)結(jié)構(gòu)的I/o晶體管和/或核心晶體管的CMOS工藝步驟相同。圖14示出了將在半導(dǎo)體器件上制作的雙阱反熔絲存儲(chǔ)單元晶體管、I/O晶體管和核心邏輯晶體管的晶體管結(jié)構(gòu)。晶體管器件中的每一個(gè)均被STI 618隔開，以顯示出存在于半導(dǎo)體器件內(nèi)三種類型的晶體管之間的隔尚。I/O晶體管602被示出具有位于厚柵極氧化層614上方的N+多晶硅柵極612，其中厚柵極氧化層614形成于具有擴(kuò)散區(qū)622的P型阱610上方。雙阱反熔絲存儲(chǔ)單元604被示出具有位于厚柵極氧化層615和薄柵極氧化層617兩者上方的N+摻雜多晶硅柵極612， 其中具有薄柵極氧化層617的反熔絲器件形成于N型阱608上，具有厚柵極氧化層615的存取器件形成于P型阱610上，且包括位于擴(kuò)散區(qū)626上的位線接觸器630。注意的是，厚柵極氧化層614和615同時(shí)形成，因此具有基本相同的厚度。此外，作為N型器件的I/O晶體管602可形成于相同的P型阱610中，或?qū)⒎慈劢z存儲(chǔ)單元604所形成于其中的同一個(gè) P型阱分開。在目前所示的實(shí)施例中，P型阱610可為高壓阱，具有為了較高壓I/O工作所優(yōu)化的輪廓或特性。因此，用于反熔絲存儲(chǔ)單元604的存取器件的高壓P型阱和I/O晶體管602同時(shí)形成。核心晶體管606被不出具有位于薄柵極氧化層616上方的N+多晶娃柵極612,其中薄柵極氧化層616形成于P型阱620和擴(kuò)散區(qū)624的上方。注意的是，薄柵極氧化層616 和617同時(shí)形成，從而具有基本相同的厚度。核心晶體管606的P型阱620可具有低壓輪廓，換言之，具有為低壓和高速工作而最優(yōu)化的特性。N型阱608還可具有低壓輪廓，且可為用于P型核心晶體管的相同類型的N型阱。在一替換實(shí)施例中，用于反熔絲存儲(chǔ)單元604 的存取器件和I/O晶體管602的P型阱可為相同類型，但具有不同的輪廓。例如，I/O晶體管602可形成于高壓P型阱中，而反熔絲存儲(chǔ)單元604的存取器件可形成于與核心晶體管 606的P型阱610相同的低壓P型阱中。之前介紹的示例實(shí)施例示出了單晶體管和雙晶體管反熔絲存儲(chǔ)單元，反熔絲存儲(chǔ)單元具有形成于N型阱中的反熔絲器件和形成于P型阱中的存取器件、I/O電路和核心電路?？商鎿Q地，反熔絲器件可形成于P型阱中，而存取器件、I/O電路和核心電路形成于N型阱中。通過使用P型阱和N型阱的低壓(LV)和高壓(HV)摻雜，更多的變化是可能的。為解釋起見，在上面的描述中闡述了大量細(xì)節(jié)，以便提供對(duì)本發(fā)明的實(shí)施例的全面理解。然而，為了實(shí)施本發(fā)明而不需要這些具體細(xì)節(jié)對(duì)于本領(lǐng)域技術(shù)人員將會(huì)是顯然的。 在其它例子中，以框圖形式示出了公知的電結(jié)構(gòu)和電路，以便使本發(fā)明清楚。例如，關(guān)于在本文中所述的本發(fā)明的實(shí)施例是否被執(zhí)行為軟件程序、硬件電路、固件或它們的組合，未提供具體的細(xì)節(jié)。本發(fā)明的上述實(shí)施例的意圖僅僅是示例。在不背離由于此所附的權(quán)利要求所單獨(dú)限定的本發(fā)明的范圍情況下，本領(lǐng)域技術(shù)人員可對(duì)具體實(shí)施例進(jìn)行替換、修改和變化。
權(quán)利要求
1.一種存儲(chǔ)器件，包括第一類型的第一阱；第二類型的第二阱；形成于所述第二阱上方的反熔絲器件，具有被摻雜為所述第二類型的第一多晶硅柵極；以及形成于所述第一阱上方的存取器件，具有用于將所述反熔絲器件電耦接至位線接觸器的第二多晶硅柵極。
2.根據(jù)權(quán)利要求I所述的存儲(chǔ)器件，其中所述反熔絲器件具有第一柵極氧化層，且所述存取器件具有第二柵極氧化層，所述第二柵極氧化層比所述第一柵極氧化層厚。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件，進(jìn)一步包括形成于與所述第二阱相同的第三阱中的核心晶體管器件。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器件，其中所述核心晶體管具有厚度與所述第一柵極氧化層基本相同的柵極氧化層。
5.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件，進(jìn)一步包括形成于與所述第一阱相同的第三阱中的輸入/輸出晶體管器件。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器件，其中所述輸入/輸出晶體管器件具有厚度與所述第二柵極氧化層基本相同的柵極氧化層。
7.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，其中所述反熔絲器件和所述存取器件一起形成為具有可變厚度的柵極氧化層的溝道分裂反熔絲存儲(chǔ)單元。
8.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，其中所述存取器件通過擴(kuò)散區(qū)被電連接至所述反熔絲器件。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器件，其中所述擴(kuò)散區(qū)包括向所述第一多晶硅柵極和所述第二多晶硅柵極延伸的輕摻雜漏極(LDD)區(qū)。
10.根據(jù)權(quán)利要求8所述的存儲(chǔ)器件，其中所述反熔絲器件包括具有形成于所述第二阱上的可變厚度的柵極氧化層的溝道分裂反熔絲存儲(chǔ)單元。
11.根據(jù)權(quán)利要求10所述的存儲(chǔ)器件，其中所述溝道分裂反熔絲存儲(chǔ)單元包括存取器件部分和反熔絲器件部分。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器件，其中所述存取器件部分具有第三柵極氧化層， 所述第三柵極氧化層比所述第一柵極氧化層厚。
13.根據(jù)權(quán)利要求12所述的存儲(chǔ)器件，其中所述第二柵極氧化層和所述第三柵極氧化層的厚度基本相同。
14.根據(jù)權(quán)利要求8所述的存儲(chǔ)器件，其中所述反熔絲器件的所述第一柵極氧化層在所述第一多晶硅柵極的整個(gè)長(zhǎng)度的下方具有均勻的厚度。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器件，其中所述擴(kuò)散區(qū)包括向所述第二多晶硅柵極延伸的輕摻雜漏極(LDD)區(qū)。
16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器件，其中所述擴(kuò)散區(qū)省略了向所述第一多晶硅柵極延伸的LDD區(qū)。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)器件，其中所述反熔絲器件包括與所述第一多晶硅柵極相鄰形成的第一側(cè)壁間隔件，且所述存取器件包括與所述第二多晶硅柵極相鄰形成的第二側(cè)壁間隔件，所述第一側(cè)壁間隔件比所述第二側(cè)壁間隔件厚。
18.—種存儲(chǔ)器陣列，包括形成于第一類型的阱中的反熔絲器件；以及形成于與所述第一類型相反的第二類型的阱中的存取器件，用于將所述反熔絲器件電連接至相應(yīng)的位線。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)器陣列，其中所述反熔絲器件包括被摻雜為所述第一類型的多晶硅柵極。
20.根據(jù)權(quán)利要求18所述的存儲(chǔ)器陣列，其中所述反熔絲器件和所述存取器件中的每一個(gè)被形成為具有可變厚度的柵極氧化層的單晶體管反熔絲存儲(chǔ)單元，其中所述反熔絲器件具有第一柵極氧化層厚度，且所述存取器件具有大于所述第一柵極氧化層厚度的第二柵極氧化層厚度。
全文摘要
一種具有雙阱的一次可編程存儲(chǔ)單元，改進(jìn)了電介質(zhì)擊穿，同時(shí)將漏電流降到最小。所述存儲(chǔ)單元是利用用于核心電路和I/O(輸入/輸出)電路的標(biāo)準(zhǔn)CMOS工藝制造而成。具有存取晶體管和反熔絲器件的雙晶體管存儲(chǔ)單元或具有雙重厚度柵極氧化層114和116的單晶體管存儲(chǔ)單元100形成在雙阱102和104中。雙阱在類型上彼此相反，其中一個(gè)可為N型阱102，而另一個(gè)可為P型阱104。所述反熔絲器件形成具有薄柵極氧化層，且形成于與用于核心電路的阱相似的阱中。所述存取晶體管形成具有厚柵極氧化層，且形成于與用于I/O電路的阱相似的阱中。
文檔編號(hào)G11C17/14GK102612717SQ201080049218
公開日2012年7月25日 申請(qǐng)日期2010年10月29日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者沃德克·庫(kù)爾賈諾韋茨 申請(qǐng)人:賽鼎矽公司