專利名稱：存儲器測試模式信號產(chǎn)生電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器測試領(lǐng)域，具體地說，本發(fā)明涉及一種存儲器測試模式信號產(chǎn) 生電路以及相應的存儲器測試模式信號產(chǎn)生方法。
背景技術(shù)：
在很多情況下，會需要對存儲器(例如閃存)進行各種測試。而在對存儲器進行測 試的過程中，存儲器內(nèi)部可能存在多種測試模式(例如存儲單元電流測試模式等)；因此， 需要利用存儲器測試模式信號來在多種測試模式之中選擇一個測試模式，并且將所選擇的 測試模式告知存儲器的各個存儲模塊。并且，在不同情況下，可能會要求對存儲器的不同部分(不同存儲模塊、不同存儲 分區(qū)等)進行測試，因此也需要區(qū)分確定被選擇進行測試的具體存儲區(qū)域?，F(xiàn)有技術(shù)一般采用對各個存儲區(qū)域(存儲模塊)分別發(fā)送測試模式信號的方 法。如圖1所示，其中示出了示出了根據(jù)現(xiàn)有技術(shù)的存儲器測試模式信號產(chǎn)生電路的示意 圖。如圖1所示，存儲器的存儲區(qū)域包括多個存儲模塊模塊1、模塊2...模塊η。在進行 測試時，測試模式信號模塊向模塊1、模塊2...模塊η分別發(fā)送相應的測試模式信號ΤΜ1、 ΤΜ2. · · ΤΜη?？梢钥闯觯诂F(xiàn)有技術(shù)中，在存儲器內(nèi)部會存在很多全局布局的信號，這嚴重地影 響了芯片的面積，并且使得芯片設計變得復雜。因此，希望提出一種能夠使測試模式信號的產(chǎn)生和傳遞變得簡單的技術(shù)方案。

發(fā)明內(nèi)容
因此，為了解決如何使測試模式信號的產(chǎn)生和傳遞變得簡單這一技術(shù)問題，本發(fā) 明提出了一種存儲器測試模式信號產(chǎn)生電路以及相應的存儲器測試模式信號產(chǎn)生方法。根據(jù)本發(fā)明的第一方面，提供了一種存儲器測試模式信號產(chǎn)生電路，其特征在于， 所述存儲器測試模式信號產(chǎn)生電路包括多個存儲模塊，用于存儲數(shù)據(jù)；主電路，用于產(chǎn)生 時鐘信號以及模式代碼信號；以及與所述多個存儲模塊相對應的多個從電路，所述多個從 電路分別與各自的存儲模塊相連，其中所述多個從電路依次級聯(lián)，所述主電路將時鐘信號 以及模式代碼信號提供給從電路。在上述存儲器測試模式信號產(chǎn)生電路中，所述從電路包括移位寄存器。在上述存儲器測試模式信號產(chǎn)生電路中，所述主電路將時鐘信號以及模式代碼信 號串行地提供給從電路。在上述存儲器測試模式信號產(chǎn)生電路中，所述主電路還產(chǎn)生輸出判斷信號，并將 輸出判斷信號提供給從電路。在上述存儲器測試模式信號產(chǎn)生電路中，所述多個從電路將控制信號作為模式測 試信號發(fā)送給各自的存儲模塊。根據(jù)本發(fā)明的第二方面，提供了一種存儲器測試模式信號產(chǎn)生方法，其特征在于，所述存儲器測試模式信號產(chǎn)生方法包括步驟利用主電路產(chǎn)生時鐘信號以及模式代碼信 號；提供與存儲器的多個存儲模塊相對應的多個從電路，所述多個從電路分別與各自的存 儲模塊相連，其中所述多個從電路依次級聯(lián)，所述主電路將時鐘信號以及模式代碼信號提 供給從電路。在上述存儲器測試模式信號產(chǎn)生方法中，所述從電路包括移位寄存器。在上述存儲器測試模式信號產(chǎn)生方法中，述主電路將時鐘信號以及模式代碼信號 串行地提供給從電路。在上述存儲器測試模式信號產(chǎn)生方法中，所述存儲器測試模式信號產(chǎn)生方法還包 括步驟利用所述主電路產(chǎn)生輸出判斷信號，并將輸出判斷信號提供給從電路。在上述存儲器測試模式信號產(chǎn)生方法中，所述存儲器測試模式信號產(chǎn)生方法還包 括步驟利用所述多個從電路將控制信號作為模式測試信號發(fā)送給各自的存儲模塊。根據(jù)本發(fā)明的存儲器測試模式信號產(chǎn)生電路以及存儲器測試模式信號產(chǎn)生方法 能夠使測試模式信號的產(chǎn)生和傳遞變得簡單。


結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解 并且更容易地理解其伴隨的優(yōu)點和特征，其中圖1示出了根據(jù)現(xiàn)有技術(shù)的存儲器測試模式信號產(chǎn)生電路的示意圖。圖2示出了根據(jù)本發(fā)明實施例的存儲器測試模式信號產(chǎn)生電路的示意圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi) 容進行詳細描述。圖2示出了根據(jù)本發(fā)明實施例的存儲器測試模式信號產(chǎn)生電路的示意圖。如圖2 所示，存儲器的存儲區(qū)域包括用于存儲數(shù)據(jù)的多個存儲模塊模塊1、模塊2...模塊η。并且，存儲器中還包括第一從電路、第二從電路、...Mn從電路、以及一個主電 路。其中，第一從電路、第二從電路、...第η從電路相互級聯(lián)，并且主電路連接至第一從電 路。此外，第一從電路連接至模塊1，第二從電路連接至模塊2，第η從電路連接至模塊η。 即，這些從電路都與一個相應的存儲模塊相連接。在進行測試時，主電路向第一從電路輸入三個信號，這三個信號分別是時鐘信號 CLK、模式代碼信號Si、以及輸出判斷信號SO。并且，時鐘信號CLK、模式代碼信號Si、以及 輸出判斷信號SO被從第一從電路依次傳遞至第η從電路。因此，在某個具體實施例中，第 一從電路、第二從電路、...第η從電路可以被實現(xiàn)為移位寄存器，例如雙向移位寄存器。更具體地說，主電路將時鐘信號CLK、模式代碼信號Si、以及輸出判斷信號SO串行 輸入第一從電路。其中，時鐘信號CLK用于定時及同步，以使得信號可被正確地輸入第一從電路。模式代碼信號SI包含各個存儲模塊(S卩，模塊1、模塊2...模塊η)用于產(chǎn)生測試 模式信號所需的信號。例如，在某個具體實施例中可以這樣設置，模式代碼信號SI的前幾位可表示從電路選擇信號，并且模式代碼信號SI的后幾位是具體的測試模式信號、或者測 試模式信號的編碼。輸出判斷信號SO的作用在于在某些情況下，從電路會需要將數(shù)據(jù)輸出(例如可 以自第一從電路輸出數(shù)據(jù)至主電路)，由此可以通過輸出判斷信號SO來進行控制。具體地 說，在某個具體實施例中可以這樣設置，輸出判斷信號SO中的某一位被用來確定是向從電 路輸入數(shù)據(jù)，還是自從電路輸出數(shù)據(jù)，例如用于判斷是自第一從電路輸出數(shù)據(jù)至主電路、 還是自主電路向第一從電路輸出數(shù)據(jù)。當各個從電路接收到串行輸入的時鐘信號CLK、模式代碼信號Si、以及輸出判斷 信號SO時，從電路對輸入的信號進行處理，以產(chǎn)生各自的測試模式信號，并將產(chǎn)生的測試 模式信號發(fā)送至各自相應的存儲模塊。例如，當?shù)谝粡碾娐方邮盏綇闹麟娐份斎氲臅r鐘信號CLK、模式代碼信號Si、以及 輸出判斷信號SO時，其一方面對時鐘信號CLK、模式代碼信號Si、以及輸出判斷信號SO進 行處理，以判斷在當前測試情況下與第一從電路接相連的模塊1是否被選擇進行測試，并 且如果模塊1被選擇進行測試，則判斷該模塊1需要進行何種測試。根據(jù)上述判斷，第一從 電路將相應的控制信號作為測試模式信號發(fā)送給模塊1。另一方面，第一從電路將時鐘信號 CLK、模式代碼信號Si、以及輸出判斷信號SO傳遞給第二從電路。同樣，當?shù)诙碾娐方邮盏綇牡谝粡碾娐方虞斎氲臅r鐘信號CLK、模式代碼信號 Si、以及輸出判斷信號SO時，其一方面對時鐘信號CLK、模式代碼信號Si、以及輸出判斷信 號SO進行處理，以判斷在當前測試情況下與第二從電路接相連的模塊2是否被選擇進行測 試，并且如果模塊2被選擇進行測試，則判斷該模塊2需要進行何種測試。根據(jù)上述判斷， 第二從電路將相應的控制信號作為測試模式信號發(fā)送給模塊2。另一方面，第二從電路將時 鐘信號CLK、模式代碼信號Si、以及輸出判斷信號SO傳遞給第三從電路。依次類推，由此完 成存儲器中測試模式信號的產(chǎn)生和傳遞。本領(lǐng)域技術(shù)普通人員可以理解的是，雖然以時鐘信號CLK、模式代碼信號Si、以及 輸出判斷信號SO的串行輸入輸出方式描述了本發(fā)明，但是當然也可以將這些信號進行并 行輸入和/或輸出。但是，串行輸入是優(yōu)選的，這是因為串行輸入輸出可減少數(shù)據(jù)線的數(shù) 量，從而簡化電路。對于本領(lǐng)域技術(shù)普通人員來說明顯的是，可在不脫離本發(fā)明的范圍的情況下對本 發(fā)明進行各種改變和變形。所描述的實施例僅用于說明本發(fā)明，而不是限制本發(fā)明；本發(fā)明 并不限于所述實施例，而是僅由所附權(quán)利要求限定。
權(quán)利要求
1.一種存儲器測試模式信號產(chǎn)生電路，其特征在于，所述存儲器測試模式信號產(chǎn)生電 路包括多個存儲模塊，用于存儲數(shù)據(jù)；主電路，用于產(chǎn)生時鐘信號以及模式代碼信號；以及與所述多個存儲模塊相對應的多個從電路，所述多個從電路分別與各自的存儲模塊相 連，其中所述多個從電路依次級聯(lián)，所述主電路將時鐘信號以及模式代碼信號提供給從電路。
2.根據(jù)權(quán)利要求1所述的存儲器測試模式信號產(chǎn)生電路，其特征在于，所述從電路包 括移位寄存器。
3.根據(jù)權(quán)利要求1或2所述的存儲器測試模式信號產(chǎn)生電路，其特征在于，所述主電路 將時鐘信號以及模式代碼信號串行地提供給從電路。
4.根據(jù)權(quán)利要求1或2所述的存儲器測試模式信號產(chǎn)生電路，其特征在于，所述主電路 還產(chǎn)生輸出判斷信號，并將輸出判斷信號提供給從電路。
5.根據(jù)權(quán)利要求1或2所述的存儲器測試模式信號產(chǎn)生電路，其特征在于，所述多個從 電路將控制信號作為模式測試信號發(fā)送給各自的存儲模塊。
6.一種存儲器測試模式信號產(chǎn)生方法，其特征在于，所述存儲器測試模式信號產(chǎn)生方 法包括步驟利用主電路產(chǎn)生時鐘信號以及模式代碼信號；提供與存儲器的多個存儲模塊相對應的多個從電路，所述多個從電路分別與各自的存 儲模塊相連，其中所述多個從電路依次級聯(lián)，所述主電路將時鐘信號以及模式代碼信號提 供給從電路。
7.根據(jù)權(quán)利要求6所述的存儲器測試模式信號產(chǎn)生方法，其特征在于，所述從電路包 括移位寄存器。
8.根據(jù)權(quán)利要求7或8所述的存儲器測試模式信號產(chǎn)生方法，其特征在于，其中，述主 電路將時鐘信號以及模式代碼信號串行地提供給從電路。
9.根據(jù)權(quán)利要求7或8所述的存儲器測試模式信號產(chǎn)生方法，其特征在于，所述存儲器 測試模式信號產(chǎn)生方法還包括步驟利用所述主電路產(chǎn)生輸出判斷信號，并將輸出判斷信 號提供給從電路。
10.根據(jù)權(quán)利要求7或8所述的存儲器測試模式信號產(chǎn)生方法，其特征在于，所述存儲 器測試模式信號產(chǎn)生方法還包括步驟利用所述多個從電路將控制信號作為模式測試信號 發(fā)送給各自的存儲模塊。
全文摘要
本發(fā)明提供了一種存儲器測試模式信號產(chǎn)生電路及方法。根據(jù)本發(fā)明的存儲器測試模式信號產(chǎn)生電路包括多個存儲模塊，用于存儲數(shù)據(jù)；主電路，用于產(chǎn)生時鐘信號、模式代碼信號、以及輸出判斷信號；以及與所述多個存儲模塊相對應的多個從電路，所述多個從電路分別與各自的存儲模塊相連，其中所述多個從電路依次級聯(lián)，所述主電路將時鐘信號、模式代碼信號、以及輸出判斷信號提供給從電路。根據(jù)本發(fā)明的存儲器測試模式信號產(chǎn)生電路能夠使測試模式信號的產(chǎn)生和傳遞變得簡單。
文檔編號G11C29/56GK102129887SQ20111000911
公開日2011年7月20日 申請日期2011年1月17日 優(yōu)先權(quán)日2011年1月17日
發(fā)明者楊光軍 申請人:上海宏力半導體制造有限公司