專利名稱：非易失性存儲器件的編程方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及非易失性存儲器件的編程方法，更具體而言涉及能夠減小在執(zhí)行編程操作時存儲器單元之間的干擾的非易失性存儲器件的編程方法。
背景技術(shù)：
非易失性存儲器件設(shè)置有用于儲存數(shù)據(jù)的存儲器單元陣列。存儲器單元陣列包括多個存儲器單元塊。每個存儲器單元塊包括與多個字線相耦接的多個存儲器單元。與相同的字線相耦接的存儲器單元組被稱為頁。存儲器單元陣列包括多個頁。下面描述非易失性存儲器件的編程操作。圖1是說明一種已知的非易失性存儲器件的編程方法的流程圖。當開始非易失性存儲器件的編程操作時，首先在步驟12執(zhí)行用于擦除選中的存儲器單元塊內(nèi)的所有存儲器單元的擦除操作。更具體而言，執(zhí)行擦除操作，使得選中的存儲器單元塊中的所有存儲器單元的閾值電壓小于0V。在完成擦除操作之后，執(zhí)行編程操作。 可以一頁一頁地執(zhí)行編程操作。例如，在選中的存儲器單元塊包括第一至第三十二頁時，可以順序地從第一頁到第三十二頁執(zhí)行編程操作。即，在步驟14，在對第一頁執(zhí)行編程操作之后，在步驟16確定所編程的頁是否是最后頁。如果作為確定的結(jié)果，被編程了的頁被確定不是最后頁，則在步驟18對下一頁執(zhí)行編程操作。以此方式，可以對所有的頁執(zhí)行編程操作。近來，為了進一步提高半導體存儲器件的集成度，一個存儲器單元被編程為不同的電平。這樣的存儲器單元被稱為多電平單元(multi-level cell，MLC)。在多電平單元 (MLC)的編程操作的情況下，當開始編程操作時，首先擦除選中的存儲器單元塊中所包括的所有存儲器單元。為了擦除選中的存儲器單元塊的所有存儲器單元，通過施加OV到所選擇的存儲器單元塊的所有字線并施加擦除電壓到所選擇的存儲器單元塊的阱，來執(zhí)行擦除操作。因此，選中的存儲器單元塊的所有存儲器單元的閾值電壓可以變?yōu)镺V或小于0V(例如，-3V或小于-3V)。與此同時，在執(zhí)行編程操作的時間段期間，在選中擇的存儲器單元的附近會存在已擦除單元或已編程單元會。隨著存在于選中的存儲器單元附近的單元的閾值電壓之間的差增大，可能因電勢而產(chǎn)生較多的干擾。由于單元之間的間隙隨著存儲器件的集成度的增加而變窄，因此進一步增加了干擾。尤其地，由于因存儲器件近來的高集成度而導致更多的干擾，可靠性逐漸變差。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及通過將選中的存儲器單元塊的所有存儲器單元設(shè)置為正電壓的閾值電壓然后一頁一頁地執(zhí)行擦除和編程操作，來減少相鄰存儲器單元之間的干擾。根據(jù)本發(fā)明的一個方面，一種半導體存儲器件的編程方法，包括以下步驟對選中的存儲器單元塊中所包括的所有存儲器單元執(zhí)行初始編程操作，以將所有存儲器單元的閾值電壓設(shè)置為等于或大于OV的電壓；擦除選中的存儲器單元塊中選中的頁中的存儲器單元；以及對已擦除的頁中的存儲器單元進行編程。根據(jù)本發(fā)明的另一個方面，一種半導體存儲器件的編程方法，包括以下步驟對選中的存儲器單元塊中所包括的所有存儲器單元執(zhí)行初始編程操作，以將所有存儲器單元的閾值電壓設(shè)置為等于或大于OV的電壓；擦除選中的存儲器單元塊中選中的頁中的存儲器單元；對選中的頁中的存儲器單元執(zhí)行最低有效位編程操作；以及對選中的頁中的存儲器單元執(zhí)行最高有效位編程操作。初始編程操作可以根據(jù)增量階躍脈沖編程(ISPP)法來執(zhí)行。初始編程操作可以包括以下步驟對與所有存儲器單元相耦接的所有字線施加初始編程電壓；以及執(zhí)行用于確定所有存儲器單元的閾值電壓是否已經(jīng)達到參考電壓的驗證操作。所述方法還包括以下步驟在對所有的字線施加初始編程電壓之前，將與選中的存儲器單元塊相耦接的所有位線接地。初始編程電壓可以具有處在18V至22V范圍內(nèi)的電壓電平。在驗證操作期間，參考電壓可以被設(shè)置為OV的電壓或高于OV的電壓或者最低編程狀態(tài)下的電壓。在一個位線與一個頁緩沖器相耦接的情況下，在擦除選中的頁中的存儲器單元之后，可以通過對選中的位線施加接地電壓并且對未選中的位線施加編程禁止電壓，來對已擦除的頁中的存儲器單元進行編程。在第一位線和第二位線與一個頁緩沖器相耦接的情況下，在擦除選中的頁的存儲器單元之后，與第一位線相耦接的存儲器單元可以在與第二位線相耦接的存儲器單元被編程之前被編程。在一個位線與一個頁緩沖器相耦接的情況下，在擦除選中的頁中的存儲器單元之后，可以通過對選中的位線施加接地電壓并且對未選中的位線施加編程禁止電壓，來執(zhí)行最低有效位編程操作和最高有效位編程操作。在第一位線和第二位線與一個頁緩沖器相耦接的情況下，在擦除選中的頁的存儲器單元之后，可以首先對與第一位線相耦接的存儲器單元執(zhí)行最低有效位編程操作和最高有效位操作，然后對與第二位線相耦接的存儲器單元執(zhí)行最低有效位編程操作和最高有效位操作。在對已擦除的頁中的存儲器單元編程之后，如果選中的頁不是最后頁，則可以選擇下一頁，并且對下一頁執(zhí)行擦除和編程操作，如果選中的頁是最后頁，則選中的存儲器單元塊的編程操作可以結(jié)束。在執(zhí)行最低有效位編程操作與執(zhí)行最高有效位操作之間，可以不對選中的頁的存儲器單元執(zhí)行擦除操作。在擦除操作期間，選中的存儲器單元塊中未選中的頁中所包括的存儲器單元的閾值電壓可以保持在等于或大于OV的電壓。


圖1是說明一種已知的非易失性存儲器件的編程方法的流程圖；圖2是示出根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的存儲器單元陣列的電路圖；圖3是說明根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的編程方法的流程圖；圖4是示出根據(jù)本發(fā)明的另一個示例性實施例的非易失性存儲器件的存儲器單元陣列的電路圖；圖5是說明根據(jù)本發(fā)明的另一個示例性實施例的非易失性存儲器件的編程方法的流程圖；以及圖6是當根據(jù)本發(fā)明執(zhí)行一個示例性編程方法時存儲器單元的閾值電壓偏移的圖示。
具體實施例方式下面將參照附圖詳細描述本發(fā)明的一些示例性實施例。提供附圖是為了使本領(lǐng)域普通技術(shù)人員能理解本發(fā)明的示例性實施例的范圍。在本文中，“η”和“N”是用來標記具有相似特征的不同元件的指標。在這方面，“η” 和“N”可以是任何自然數(shù)(例如，0、1、2、3等)。圖2是示出根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的存儲器單元陣列的電路圖。非易失性存儲器件包括存儲器單元100、標志單元陣列120、頁緩沖單元130和X 譯碼器150。存儲器單元陣列100包括多個串ST。每個串ST包括串聯(lián)耦接的漏極選擇晶體管 DST、多個存儲器單元NO至Nn和源極選擇晶體管SST。不同串中所包括的漏極選擇晶體管 DST的柵極耦接在一起以形成漏極選擇線DSL，并且不同串中所包括的源極選擇晶體管SST 的柵極耦接在一起以形成源極選擇線SSL，不同串的存儲器單元NO至Nn的柵極分別耦接在一起，以形成多個字線Wi)至WLn。不同串中所包括的漏極選擇晶體管DST的漏極與各個位線BL相耦接，并且不同串中所包括的源極選擇晶體管SST的漏極共同耦接到公共源極線 CSL0在存儲器單元NO至Nn之中，與相同的字線相耦接的存儲器單元組被稱為頁。因此， 頁的數(shù)量等于字線的數(shù)量。標志單元陣列120包括用于為各個頁儲存擦除狀態(tài)數(shù)據(jù)的多個標志單元FO至而。 標志單元陣列120具有與存儲器單元陣列相似的結(jié)構(gòu)。更具體而言，標志單元陣列120包括一個或更多個串，所述一個或更多個串的每個包括串聯(lián)耦接在漏極選擇晶體管DST與源極選擇晶體管SST之間的標志單元FO至而。標志單元NO至Nn中的每個可以使用快閃存儲器單元來實現(xiàn)。標志單元陣列120的漏極選擇晶體管DST的漏極經(jīng)由各個位線BL耦接到頁緩沖單元130，并且標志單元陣列120的源極選擇晶體管SST的源極耦接到公共源極線 CSL。頁緩沖單元130包括多個頁緩沖器PB。每個頁緩沖器PB與相應的位線BL相耦接。頁緩沖單元130可以響應于經(jīng)由I/O端子IO輸入的數(shù)據(jù)來向位線BL提供電壓，或者可以讀取儲存在存儲器單元NO至Nn或標志單元FO至1 中的數(shù)據(jù)。X譯碼器150根據(jù)要執(zhí)行的操作來提供電壓。例如，當執(zhí)行編程操作時，X譯碼器 150可以響應于輸入地址ADD來向字線Wi)至WLru漏極選擇線DSL和源極選擇線SSL提供電壓。圖3是說明根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的編程方法的流程圖。當選中的存儲器單元塊的編程方法開始時，在步驟302執(zhí)行初始編程操作，使得選中的存儲器單元塊中的所有存儲器單元的具有正電壓的閾值電壓。在步驟304執(zhí)行第η 頁的擦除操作之后，在步驟306對第η頁執(zhí)行編程操作。然后在步驟308確定第η頁是否是選中的存儲器單元塊的最后頁。如果作為確定的結(jié)果，第η頁被確定為是選中的存儲器單元塊的最后頁，則編程操作結(jié)束。如果作為確定的結(jié)果，第η頁被確定為不是選中的存儲器單元塊的最后頁，則在步驟310選擇下一頁(即，第η+1頁)，并且重復地對下一頁執(zhí)行擦除和編程操作。此編程方法持續(xù)直到第η頁是最后頁為止。因此，擦除和編程操作可以被重復多次。下面參照圖2、3和6來更加詳細地描述上述編程方法。圖6是當根據(jù)本發(fā)明執(zhí)行一個示例性編程方法時存儲器單元的閾值電壓偏移的圖示。當開始所述編程方法時，對選中的存儲器單元塊中的所有存儲器單元執(zhí)行初始編程操作。更具體而言，盡管開始所述編程方法，但是不對選中的存儲器單元塊執(zhí)行擦除操作。因此，選中的存儲器單元塊中的所有存儲器單元保持先前狀態(tài)(圖6的400)下的閾值電壓。在此狀態(tài)下，執(zhí)行初始編程操作，使得選中的存儲器單元塊中的所有存儲器單元的閾值電壓具有正電壓?？梢愿鶕?jù)增量階躍脈沖編程(Incremental Step Pulse Program, ISPP)法來執(zhí)行初始編程操作。為了執(zhí)行初始編程操作，所有的位線BL被接地并且漏極選擇晶體管DST和源極選擇晶體管SST截止。這里，優(yōu)選地對公共源極線CSL提供接地電壓。 對所有的字線札0至WLn提供初始編程電壓，并且漏極選擇晶體管DST導通。一般而言，初始編程電壓可以具有普通編程電壓的電壓電平或低于普通編程電壓的電壓電平，優(yōu)選地為 18V 至 22V。通過對所有的字線WLO至WLn提供初始編程電壓來提高選中的存儲器單元塊中的所有存儲器單元的閾值電壓。接著，對選中的存儲器單元塊中的所有存儲器單元NO至Nn 執(zhí)行驗證操作。在驗證操作期間，參考電壓可以被設(shè)置為OV或高于OV的正電壓或者可以被設(shè)置到與第一參考電壓PVl相同的電平，并且參考電壓的電壓電平低于初始編程電壓的電壓電平。這里，第一參考電壓PVl指的是多電平單元(MLC)可以處于的最低編程狀態(tài)的電壓。在參考電壓被設(shè)置為OV且執(zhí)行初始編程操作的情況下，存儲器單元的閾值電壓分布的范圍為從OV到閾值電壓的最高電平(圖6的400a)。也就是說，在初始編程操作前狀態(tài)是擦除狀態(tài)的那些存儲器單元的閾值電壓由于初始編程電壓而被提高。然而，盡管初始編程電壓被提供到相應的字線，但是在初始編程操作前狀態(tài)是最高編程狀態(tài)的那些存儲器單元的閾值電壓不再被提高。確切地說，在初始編程操作前狀態(tài)是最高編程狀態(tài)的那些存儲器單元保持它們先前的閾值電壓。另外，在響應于第一參考電壓PVl (圖6的400b)來執(zhí)行初始編程操作的另一種情況下，存儲器單元的閾值電壓分布的范圍為從第一參考電壓 PVl到閾值電壓的最高電平。當選中的存儲器單元塊中的所有存儲器單元處于初始狀態(tài)(圖6的400a或400b) 時(即，存儲器單元的所有的閾值電壓變?yōu)檎妷?，對選中的頁執(zhí)行擦除操作(圖3的步驟304和圖6的步驟(b))。這里，頁指的是與相同的字線相耦接的存儲器單元組。為了執(zhí)行選中的頁的擦除操作，對選中的存儲器單元塊的阱提供擦除電壓，并且將選中的字線接地或浮置。這里，對除了選中的字線之外的其余字線提供擦除禁止電壓。例如，擦除電壓和擦除禁止電壓可以具有20V至25V的電壓電平?？梢愿鶕?jù)增量階躍脈沖擦除(Incremental Step Pulse Erase，ISPE)法來執(zhí)行頁擦除操作。在執(zhí)行選中的頁的擦除操作之后，選中的頁中所包括的存儲器單元的閾值電壓變?yōu)椴脸隣顟B(tài)(圖6的40 )，并且其余未選中的頁中所包括的存儲器單元的閾值電壓保持初始狀態(tài)(圖6的400a或400b)。另外，在完成選中的頁的擦除操作之后，指示相應頁是否已經(jīng)被擦除的數(shù)據(jù)被儲存在與選中的頁的字線相耦接的標志單元(即，標志單元？0至而中的一個)中。所儲存的數(shù)據(jù)被用來確定相應的頁是否已經(jīng)被擦除。在完成選中的頁的擦除操作之后(S卩，完成圖6的步驟(b))，對選中的頁執(zhí)行最低有效位編程操作(圖6的步驟(C))。在最低有效位編程操作期間，未選中的存儲器單元保持擦除狀態(tài)(圖6的404a)，并且對選中的存儲器單元進行編程以增加它們的閾值電壓(圖 6的404b)。即使在最低有效位編程操作之后，也可以執(zhí)行用于驗證最低有效位編程完成的驗證操作。如果作為針對最低有效位編程的驗證操作的結(jié)果，所有經(jīng)最低有效位編程的存儲器單元的閾值電壓已經(jīng)達到最低有效位編程的參考電壓(即，完成圖6的步驟(c))，則對選中的頁執(zhí)行最高有效位編程操作(圖6的步驟(d))。在執(zhí)行最高有效位編程操作之后，在最低有效位編程操作之后具有擦除狀態(tài)的存儲器單元中的一些保持擦除狀態(tài)(圖6 的406a)，而它們的一些被編程為處于第一編程狀態(tài)(圖6的406b)。另外，經(jīng)最低有效位編程的存儲器單元(即，在狀態(tài)404b下的存儲器單元)中的一些被編程為處于第二編程狀態(tài)(圖6的406c)，而經(jīng)最低有效位編程的存儲器單元中的一些被編程為處于第三編程狀態(tài) (圖6的406d)。即使在執(zhí)行最高有效位編程操作之后，也可以執(zhí)行驗證操作，以驗證最高有效位編程的完成。如果作為最高有效位編程的驗證操作的結(jié)果，選中的存儲器單元的閾值電壓已經(jīng)達到最高有效位編程的參考電壓，則對下一頁執(zhí)行擦除操作、最低有效位編程操作和最高有效位編程操作。以此方式，對選中的存儲器單元塊的所有頁執(zhí)行擦除操作、最低有效位編程操作和最高有效位編程操作。圖4是示出根據(jù)本發(fā)明的另一個示例性實施例的非易失性存儲器件的存儲器單元陣列的電路圖。非易失性存儲器件包括存儲器單元100、標志單元陣列120、頁緩沖單元140和X 譯碼器150。
存儲器單元陣列100包括多個串ST。每個串ST包括串聯(lián)耦接的漏極選擇晶體管 DST、多個存儲器單元NO至Nn和源極選擇晶體管SST。不同串中所包括的漏極選擇晶體管 DST的柵極耦接在一起以形成漏極選擇線DSL，并且不同串中所包括的源極選擇晶體管SST 的柵極耦接在一起以形成源極選擇線SSL。不同串的存儲器單元NO至Nn的柵極分別耦接在一起，以形成多個字線Wi)至WLn。不同串中所包括的漏極選擇晶體管DST的漏極與各個位線BLe或BLo相耦接，并且不同串中所包括的源極選擇晶體管SST的漏極共同耦接到公共源極線CSL。在NO至Nn之中，與相同的字線相耦接的存儲器單元組被稱為頁。因此，頁的數(shù)量等于字線的數(shù)量。標志單元陣列120包括用于為各個頁儲存擦除狀態(tài)數(shù)據(jù)的多個標志單元FO至而。 標志單元陣列120具有與存儲器單元陣列相似的結(jié)構(gòu)。更具體而言，標志單元陣列120包括一個或更多個串，所述一個或更多個串每個包括串聯(lián)耦接在漏極選擇晶體管DST與源極選擇晶體管SST之間的標志單元FO至而。標志單元NO至Nn中的每個可以使用快閃存儲器單元來實現(xiàn)。標志單元陣列120的漏極選擇晶體管DST的漏極經(jīng)由各個位線BLe或BLo 耦接到頁緩沖單元140，并且標志單元陣列120的源極選擇晶體管SST的源極耦接到公共源極線CSL。頁緩沖單元140包括多個頁緩沖器PB。每個頁緩沖器PB與兩個位線BLe和BLo 相耦接。位線BLe和BLo可以劃分為第一位線和第二位線。為了便于描述，第一位線被稱為偶位線，第二位線被稱為奇位線。頁緩沖單元140可以響應于經(jīng)由I/O端子IO輸入的數(shù)據(jù)提供電壓到位線BLe和BLo，或者可以讀取儲存在存儲器單元NO至Nn或標志單元FO至而中的數(shù)據(jù)。X譯碼器150根據(jù)要編程的操作來提供電壓。例如，當執(zhí)行編程操作時，X譯碼器 150可以響應于輸入地址ADD而向字線Wi)至WLru漏極選擇線DSL和源極選擇線SSL提供電壓。圖5是說明根據(jù)本發(fā)明的另一個示例性實施例的非易失性存儲器件的編程方法的流程圖。當開始選中的存儲器單元塊的編程方法時，在步驟502執(zhí)行初始編程操作，使得選中的存儲器單元塊中的所有存儲器單元的閾值電壓具有正電壓。在步驟504，在對第η頁執(zhí)行擦除操作之后，在步驟506對第η頁的與偶數(shù)位線BLe相耦接的存儲器單元執(zhí)行編程。 然后，在步驟508對第η頁的與奇數(shù)位線BLo相耦接的存儲器單元執(zhí)行編程。然后，在步驟 510確定第η頁是否是選中的存儲器單元塊的最后頁。如果作為確定的結(jié)果，第η頁被確定為是選中的存儲器單元塊的最后頁，則編程操作結(jié)束。如果作為確定的結(jié)果，第η頁被確定為不是選中的存儲器單元塊的最后頁，則在步驟512選擇下一頁(即，第η+1頁)，并且重復地對下一頁執(zhí)行擦除和編程操作。所述編程方法持續(xù)直到第η頁是最后頁為止。因此，擦除和編程操作可以反復地執(zhí)行多次。下面參照圖4、5和6來更加詳細地描述上述編程方法。當開始所述編程方法時，在步驟502對選中的存儲器單元塊中的所有存儲器單元執(zhí)行初始編程操作，而不是對選中的存儲器單元塊中的所有存儲器單元執(zhí)行擦除操作。更具體而言，盡管開始所述編程方法，但是沒有執(zhí)行擦除操作。因此，選中的存儲器單元塊中的所有存儲器單元保持先前狀態(tài)(圖6 的400)下的閾值電壓。在此狀態(tài)下，執(zhí)行初始編程操作，使得選中的存儲器單元塊中的所有存儲器單元的閾值電壓具有正電壓。可以根據(jù)增量階躍脈沖編程(ISPP)法來執(zhí)行初始編程操作。為了執(zhí)行初始編程操作，所有的位線BLe和BLo被接地并且漏極選擇晶體管DST 和源極選擇晶體管SST截止。這里，優(yōu)選地向公共源極線CSL提供接地電壓。對所有的字線Wi)至WLn提供初始編程電壓，并且漏極選擇晶體管DST導通。一般而言，初始編程電壓可以具有普通編程電壓的電壓電平或低于普通編程電壓的電壓電平，優(yōu)選地為18V至22V。通過對所有的字線WLO至WLn提供初始編程電壓來提高選中的存儲器單元塊中的所有存儲器單元的閾值電壓。接著，對選中的存儲器單元塊的所有存儲器單元NO至Nn執(zhí)行驗證操作。在驗證操作期間，參考電壓可以被設(shè)置為OV或高于OV的正電壓或者可以被設(shè)置為與第一參考電壓PVl相同的電平。這里，第一參考電壓PVl指的是多電平單元(MLC) 可以處于的最低編程狀態(tài)下的電壓。在參考電壓被設(shè)置為OV且執(zhí)行初始編程操作的情況下，存儲器單元的閾值電壓分布的范圍為從OV到閾值電壓的最高電平(圖6的400a)。也就是說，在初始編程操作前狀態(tài)是擦除狀態(tài)的那些存儲器單元的閾值電壓由于初始編程電壓而被提高。然而，盡管初始編程電壓被提供到相應的字線，但是在初始編程操作前狀態(tài)是最高編程狀態(tài)的那些存儲器單元的閾值電壓不再被提高，確切地說，在初始編程操作前狀態(tài)是最高編程狀態(tài)的那些存儲器單元保持它們先前的閾值電壓。另外，在響應于第一參考電壓PVl (圖6的400b)執(zhí)行初始編程操作的另一種情況下，存儲器單元的閾值電壓分布的范圍為從第一參考電壓PVl 到閾值電壓的最高電平。 當選中的存儲器單元塊中的所有存儲器單元處于初始狀態(tài)(圖6的400a或400b) 時(即，存儲器單元的所有的閾值電壓變?yōu)檎妷?，對選中的頁執(zhí)行擦除操作(圖5的步驟504和圖6的步驟(b))。執(zhí)行擦除操作以擦除選中的頁中的所有存儲器單元。即，擦除選中的頁中的與第一位線BLe和第二位線BLo相耦接的存儲器單元。第一位線BLe可以是偶數(shù)位線，第二位線BLo可以是奇數(shù)位線。為了執(zhí)行選中的頁的擦除操作，對選中的存儲器單元塊的阱提供擦除電壓，并且將選中的字線接地或浮置。這里，對除了選中的字線之外的其余字線提供擦除禁止電壓。 例如，擦除電壓和擦除禁止電壓可以具有20V至25V的電壓電平?？梢愿鶕?jù)增量階躍脈沖擦除(Incremental Step Pulse Erase，ISPE)法來執(zhí)行頁擦除操作。在執(zhí)行選中的頁的擦除操作之后，選中的頁中所包括的存儲器單元的閾值電壓變?yōu)椴脸隣顟B(tài)(圖6的40 )，而其余未選中的頁中所包括的存儲器單元的閾值電壓保持初始狀態(tài)(圖6的400a或400b)。 另外，在完成選中的頁的擦除操作之后，指示相應頁是否已經(jīng)被擦除的數(shù)據(jù)被儲存在與選中的頁的字線相耦接的標志單元(即，標志單元？0至而中的一個)中。所儲存的數(shù)據(jù)被用來確定相應的頁是否已經(jīng)被擦除。在完成選中的頁的擦除操作之后(S卩，完成圖6的步驟(b))，在步驟506對選中的頁中的與偶數(shù)位線BLe相耦接的存儲器單元執(zhí)行編程操作，然后在步驟508對選中的頁中的與奇數(shù)位線BLo相耦接的存儲器單元執(zhí)行編程操作。也就是說，在耦接到從偶數(shù)位線和奇數(shù)位線中首先選出的位線的存儲器單元的編程操作與耦接到從偶數(shù)位線和奇數(shù)位線中其次選出的位線的存儲器單元的編程操作之間，不執(zhí)行擦除操作。例如，當偶數(shù)位線BLe先于奇數(shù)位線BLo被選擇執(zhí)行編程操作的情況下，在對與偶數(shù)位線BLe相耦接的存儲器單元編程的緊前的時間段內(nèi)對選中的頁執(zhí)行擦除操作，而不是在對與奇數(shù)位線BLo相耦接的存儲器單元編程的緊前的時間段內(nèi)對選中的頁執(zhí)行擦除操作。這是因為如果對選中的頁執(zhí)行擦除操作，則與偶數(shù)位線和奇數(shù)位線相耦接的所有存儲器單元都會被擦除。另外，在執(zhí)行最低有效位編程操作和最高有效位編程操作的情況下，在通過步驟 504執(zhí)行選中的頁的擦除操作之后，對與偶數(shù)位線BLe相耦接的存儲器單元執(zhí)行最低有效位編程操作(圖6的步驟(C))。在最低有效位編程操作期間，未選中的存儲器單元保持擦除狀態(tài)(圖6的40 )，并且對選中的存儲器單元進行編程，以增加它們的閾值電壓(圖6 的404b)。即使在最低有效位編程操作之后，也可以執(zhí)行針對最低有效位編程的驗證操作。 如果作為針對最低有效位編程的驗證操作的結(jié)果，所有經(jīng)最低有效位編程的存儲器單元的閾值電壓已經(jīng)達到最低有效位編程的參考電壓(即，完成圖6的步驟(c))，則對選中的頁中的與偶數(shù)位線BLe相耦接的存儲器單元執(zhí)行最高有效位編程操作(步驟圖6的步驟(d))。 在執(zhí)行最高有效位編程操作之后，在最低有效位編程操作之后具有擦除狀態(tài)的存儲器單元中的一些保持擦除狀態(tài)(圖6的406a)，而它們的一些被編程為處于第一編程狀態(tài)(圖6的 406b)。另外，經(jīng)最低有效位編程的存儲器單元(即，在狀態(tài)404b下的存儲器單元)中的一些被編程為處于第二編程狀態(tài)(圖6的406c)，而它們的一些被編程為處于第三編程狀態(tài) (圖6的406d)。即使在執(zhí)行最高有效位編程操作之后，也可以執(zhí)行針對最高有效位編程的驗證操作。如果作為針對最高有效位編程的驗證操作的結(jié)果，選中的存儲器單元的閾值電壓已經(jīng)達到最高有效位編程的參考電壓，則對選中的頁中與奇數(shù)位線BLo相耦接的存儲器單元執(zhí)行最低有效位編程操作和最高有效位編程操作。如果選中的頁中的所有存儲器單元的閾值電壓已經(jīng)達到參考電壓，則在步驟512 選擇下一頁，并對下一頁執(zhí)行擦除操作、最低有效位編程操作和最高有效位編程操作。如上所述，對選中的存儲器單元塊的所有頁執(zhí)行擦除操作、最低有效位編程操作和最高有效位編程操作。如上所述，在選中的存儲器單元塊中的所有存儲器單元被編程為具有正電壓的閾值電壓之后，對選中的頁執(zhí)行擦除和編程操作。因此，在編程操作期間，減小了存儲器單元的閾值電壓之間的差，因為與選中的存儲器單元相鄰的存儲器單元的閾值電壓具有正電壓。于是，盡管執(zhí)行了編程操作但相鄰存儲器單元的閾值電壓之間的差被減小，因此可以減少存儲器單元之間的干擾。根據(jù)本發(fā)明，當對選中的存儲器單元編程時，選中的存儲器單元與它們的相鄰存儲器單元的閾值電壓之間的差被減小。因此，可以減小因閾值電壓的差而導致的相鄰存儲器單元之間的干擾，從而可以提高編程操作的可靠性。
權(quán)利要求
1.一種半導體存儲器件的編程方法，包括以下步驟對選中的存儲器單元塊中所包括的所有存儲器單元執(zhí)行初始編程操作，以將所有存儲器單元的閾值電壓設(shè)置為參考電壓；擦除所述選中的存儲器單元塊中選中的頁中的存儲器單元；以及對所述選中的存儲器單元塊中所述選中的頁中所述存儲器單元進行編程。
2.如權(quán)利要求1所述的方法，其中，所述初始編程操作是通過增量階躍脈沖編程法來執(zhí)行的。
3.如權(quán)利要求1所述的方法，其中，所述初始編程操作包括以下步驟 對所述選中的存儲器單元塊中的所有字線施加初始編程電壓；以及執(zhí)行用于確定所述選中的存儲器單元塊中的所有存儲器單元的閾值電壓是否已經(jīng)達到所述參考電壓的驗證操作。
4.如權(quán)利要求3所述的方法，其中，與所述選中的存儲器單元塊相耦接的所有位線在所述初始編程操作期間被接地。
5.如權(quán)利要求3所述的方法，其中，所述參考電壓的電壓電平低于所述初始編程電壓的電壓電平。
6.如權(quán)利要求1所述的方法，其中，所述參考電壓的電壓電平等于或大于0V。
7.如權(quán)利要求4所述的方法，還包括以下步驟對與所述選中的單元塊相耦接的位線施加接地電壓；以及對其余的位線施加編程禁止電壓，其中，當對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元編程時，每個位線分別與每個頁緩沖器相耦接。
8.如權(quán)利要求3所述的方法，還包括以下步驟對與所述選中的單元塊中的選中的字線相耦接的位線施加接地電壓；以及對其余的位線施加編程禁止電壓，其中，當對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元編程時，偶數(shù)位線和奇數(shù)位線與頁緩沖器相耦接。
9.如權(quán)利要求1所述的方法，還包括以下步驟在對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元編程之后，對下一個選中的頁的存儲器單元執(zhí)行擦除和編程，直到選中的頁是所述選中的存儲器單元塊的最后頁為止。
10.如權(quán)利要求1所述的方法，其中，在執(zhí)行所述初始編程操作之前，所述選中的存儲器單元塊中的所有存儲器單元的閾值電壓保持在先前狀態(tài)下的電平。
11.一種半導體存儲器件的編程方法，包括以下步驟對選中的存儲器單元塊中所包括的所有存儲器單元執(zhí)行初始編程操作，以將所有存儲器單元的閾值電壓設(shè)置為參考電壓；擦除所述選中的存儲器單元塊中的選中的頁中的存儲器單元； 對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元執(zhí)行最低有效位編程操作；以及對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元執(zhí)行最高有效位編程操作。
12.如權(quán)利要求11所述的方法，其中，所述初始編程操作是通過增量階躍脈沖編程法來執(zhí)行的。
13.如權(quán)利要求11所述的方法，其中，所述初始編程操作包括以下步驟對所述選中的存儲器單元塊的所有字線施加初始編程電壓；以及執(zhí)行用于確定所述選中的存儲器單元塊中的所有存儲器單元的閾值電壓是否已經(jīng)達到所述參考電壓的驗證操作。
14.如權(quán)利要求13所述的方法，其中，與所述選中的存儲器單元塊相耦接的所有位線在所述初始編程操作期間被接地。
15.如權(quán)利要求13所述的方法，其中，所述參考電壓的電壓電平低于所述初始編程電壓的電壓電平。
16.如權(quán)利要求11所述的方法，其中，所述參考電壓的電壓電平等于或大于0V。
17.如權(quán)利要求14所述的方法，還包括以下步驟對與所述選中的單元塊相耦接的位線施加接地電壓；以及對其余的位線施加編程禁止電壓，其中，當對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元編程時，每個位線分別與每個頁緩沖器相耦接。
18.如權(quán)利要求14所述的方法，還包括以下步驟對與所述選中的單元塊相耦接的位線施加接地電壓；以及對其余的位線施加編程禁止電壓，其中，當對所述選中的存儲器單元塊中所述選中的頁中的所述存儲器單元編程時，偶數(shù)位線和奇數(shù)位線與頁緩沖器相耦接。
19.如權(quán)利要求11所述的方法，其中，在執(zhí)行所述初始編程操作之前，所述選中的存儲器單元塊中的所有存儲器單元的閾值電壓保持在先前狀態(tài)下的電平。
全文摘要
本發(fā)明涉及一種半導體存儲器件的編程方法，包括以下步驟對選中的存儲器單元塊中所包括的所有存儲器單元執(zhí)行初始編程操作，以將所有存儲器單元的閾值電壓設(shè)置為等于或大于0V的電壓；擦除選中的存儲器單元塊中選中的頁中的存儲器單元；以及對選中的頁中的存儲器單元編程。
文檔編號G11C16/10GK102262903SQ201110023608
公開日2011年11月30日 申請日期2011年1月21日 優(yōu)先權(quán)日2010年5月27日
發(fā)明者金溶郁 申請人:海力士半導體有限公司