專利名稱：具有改進的讀取可靠性的非易失性存儲設備的制作方法
技術領域：
本發(fā)明涉及半導體存儲設備，更具體來說，涉及存儲多位數據的非易失性存儲設備。
背景技術：
一般來說，半導體存儲設備是用于諸如計算機和基于屬于從衛(wèi)星到消費電子技術的范圍的微處理器的應用的數字邏輯設計的最基本的微電子元件。因此，制作半導體存儲器的技術的進步——包括通過衡量高集成度和速度所獲得的過程改進和技術發(fā)展——有助于其它數字邏輯的性能標準的建立。半導體存儲設備通常被分類為易失性存儲設備和非易失性存儲設備。在易失性存儲設備中，在靜態(tài)隨機存取存儲器的情況中通過建立觸發(fā)器的邏輯狀態(tài)來存儲邏輯信息， 而在動態(tài)隨機存取存儲器的情況中通過對電容器充電來存儲邏輯信息。在易失性存儲設備中，當電源供電時數據被存儲和讀取，而當電源斷開時數據丟失。在諸如MROM、PROM、EPROM、EEPROM和PRAM的非易失性存儲設備中，即使當電源斷開時數據也被保持。根據所應用的制造技術，非易失性存儲設備的數據存儲狀態(tài)是永久的或者可重復編程的。在諸如計算機、航空電子、通信和消費電子技術的各種應用中，非易失性存儲設備被用于存儲程序和微代碼。在諸如要求快速和可重復編程的非易失性存儲器的系統(tǒng)中，也可以在諸如非易失性RAM(nvRAM)的設備中使用單個芯片中的易失和非易失性存儲器存儲模式的組合。另外，已經開發(fā)出包含一些附加邏輯電路的特殊存儲結構，以優(yōu)化面向應用任務的性能。在所述非易失性半導體存儲設備中，更新所存儲的內容對一般用戶來說并不容易，因為MR0M、PR0M和EPROM不能隨便擦除和寫入。然而，因為諸如EEPROM和PRAM的非易失性半導體存儲設備可以電擦除和寫入，所以它們的應用被擴展到輔助存儲單元或者需要連續(xù)更新的系統(tǒng)編程。

發(fā)明內容
根據本發(fā)明實施例的存儲系統(tǒng)包括其中含有多行非易失性多位(例如，N位，其中 N >2)存儲單元的至少一個非易失性存儲陣列。也提供控制電路。所述控制電路電耦接到非易失性存儲器陣列，其被配置為利用第一讀取電壓序列將至少兩頁數據編程到非易失性存儲陣列中的非易失性多位存儲單元的第一行，以驗證在第一行內所存儲的數據的準確性。所述控制電路也被配置為利用不同于第一讀取電壓序列的第二讀取電壓序列從第一行中讀取至少兩頁數據。根據本發(fā)明的這些實施例中的一些，第一讀取電壓序列中的每個讀
5取電壓在幅度上等價于第二讀取電壓序列中的相應讀取電壓。根據本發(fā)明的另外實施例，控制電路被配置為通過如下步驟將所述至少兩頁數據編程到所述第一行中(i)將至少兩頁寫入數據轉換為相對于所述至少兩頁寫入數據具有不同二進制值的至少兩頁的轉換數據；以及(ii)調整第一行中的非易失性多位存儲單元的閾值電壓以對應于所述至少兩頁轉換數據。此控制電路也被配置為從第一行讀取至少兩頁轉換數據作為至少兩頁寫入數據。根據本發(fā)明實施例的操作非易失存儲設備的方法包括利用第一讀取電壓序列使用至少3頁數據來編程非易失性存儲設備中的N位存儲單元的行，以驗證至少3頁數據的準確性；然后利用不同于第一讀取電壓序列的第二讀取電壓序列讀取包含至少3頁數據的 N位存儲單元的行。特別地，這些方法可以包括將4頁寫入數據轉換為相對于所述4頁寫入數據具有不同二進制值的4頁轉換數據。另外，所述編程可以包括利用第一讀取電壓序列使用4頁轉換數據來編程非易失性存儲設備中的N位存儲單元的行，以驗證4頁轉換數據的準確性。所述讀取也可以包括讀取包含4頁轉換數據的N位存儲單元的行作為4頁寫入數據。根據本發(fā)明的另外實施例，操作其中含有N位存儲單元的非易失性存儲設備的方法可以包括將至少3頁寫入數據轉換為相對于所述至少3頁寫入數據具有不同二進制值的至少3頁轉換數據；并且利用第一讀取電壓序列使用至少3頁轉換數據拉編程非易失性存儲設備中的N位存儲單元的行，以驗證在N位存儲單元的行內存儲的至少3頁轉換數據的準確性。也可以執(zhí)行操作來利用不同于第一讀取電壓序列的第二讀取電壓序列讀取包含至少3頁轉換數據的N位存儲單元的行作為至少3頁寫入數據。


包括附圖以提供對本發(fā)明構思的進一步理解，并且其被合并且構成此說明書的一部分。附圖示出本發(fā)明構思的示例實施例，并且與描述一起，用于解釋本發(fā)明構思的原則。 在附圖中圖IA和圖IB是示出根據示例實施例的位圖案排序的圖；圖2A是示出根據示例實施例的根據在圖IA中所示的位分配方式的編程方式的圖；圖2B是示出根據示例實施例的根據在圖IB中所示的位分配方式的編程方式的圖；圖3是示出根據本發(fā)明構思的示例實施例的存儲系統(tǒng)的框圖；圖4是示出根據本發(fā)明構思的示例實施例的在圖3中所示的非易失存儲設備的框圖；圖5是示出用全位線存儲結構或奇偶存儲結構的存儲塊來配置的存儲單元陣列的圖；圖6A、6B是示出根據本發(fā)明構思的示例實施例的存儲系統(tǒng)的操作的圖；圖7是示出根據本發(fā)明構思的示例實施例的包含非易失存儲設備的集成電路卡的框圖；圖8是示出根據本發(fā)明構思的示例實施例的包含非易失存儲設備的計算系統(tǒng)的框圖；并且圖9是示出根據本發(fā)明構思的示例實施例的圖8中所示的存儲控制器的框圖。
具體實施例方式下面將參考附圖更詳細地描述本發(fā)明構思的示例實施例。然而，本發(fā)明構思可以以不同形式被具體化，而不應當被理解為局限于這里所闡述的實施例。相反，提供這些實施例被以便本公開將是徹底和完全的，并且向本領域技術人員全面?zhèn)鬟_本發(fā)明構思的范圍。在圖中，本發(fā)明構思的示例實施例為了說明清晰而被放大，并且并不限定于所示出的特定形狀。在說明書和附圖通篇中，類似的參考數字指示類似的元素。如這里所使用的，術語“和/或”包括相關列舉項的一個或多個的任意和所有組合。此外，當一個部件(或元件、設備等)被稱為“連接/耦接”到另一個部件(或元件、設備等)時，它應當被理解為前者可以被“直接連接”到后者，或者通過至少一個中間部件(或者元件、設備等)被“間接連接”到后者。單數形式的術語可以包括復數形式，除非另外的規(guī)定。此外，“包括”、“包含”的含義指定特性、區(qū)域、固定成員、步驟、過程、元件和/或組件， 但是并不排除其他的特性、區(qū)域、固定成員、步驟、過程、元件和/或組件。多級數據存儲技術的發(fā)展已經被加速以提高價格競爭力。例如，在存儲單元中所存儲的數據位數正在增加。隨著在存儲單元中所存儲的數據位數的增加，預計到諸如耦合、 差錯率、編程頻率和讀取頻率的各種限制。確定可以最小化以上限制的位圖案排序變得很重要。位圖案排序(ordering)也可以被稱為位分配方式。這里，位圖案可以指在一個存儲單元中所存儲的位線。例如，當在一個存儲單元中存儲4位數據時，位圖案可以具有在 “0000”和“ 1111 ”之間存在的值中的一個，并且位圖案排序、即位分配方式可以根據在存儲單元中所存儲的數據位數而被各種配置。在圖IA和圖IB中示出根據示例實施例的位圖案排序(即，位分配方式)。圖IA和圖IB所示的位圖案可以對應于在存儲單元中存儲4位數據的情形。在此情形中，4頁數據分別被存儲在所選擇字線的存儲單元中。各個存儲單元可以被編程以具有擦除狀態(tài)E和編程狀態(tài)Pl到P15中的一個。例如，參考圖1A，當存儲單元具有擦除狀態(tài) E時，數據“1111”可以被存儲在存儲單元中。當存儲單元具有編程狀態(tài)Pl時，數據“0111” 可以被存儲在存儲單元中。也就是說，數據狀態(tài)E和Pl到P15可以被分配以具有相應的位圖案。與數據狀態(tài)E和Pl到P15相對應的各個位圖案可以被分配為如圖IB中所示。例如， 當存儲單元具有擦除狀態(tài)E時，數據“1111”可以被存儲在存儲單元中。當存儲單元具有編程狀態(tài)Pl時，數據“1101”可以被存儲在存儲單元中。在示例實施例中，位圖案排序并不限于圖IA和圖IB所示的那些。在存儲單元中所存儲數據的讀取操作可以是確定存儲單元的閾值電壓是否對應于任一狀態(tài)并且根據確定結果獲得對應的4位數據的過程。讀取操作可以按頁為單位來執(zhí)行。并且可以被執(zhí)行以便通過檢查存儲單元的閾值電壓是否高于或低于狀態(tài)界限來發(fā)現(xiàn)各個頁中的各個存儲單元的數據是“0”還是“ 1”，通過所述狀態(tài)界限將數據劃分為“0”或“ 1”。例如，當存儲單元被編程為具有圖IA中所示的位圖案排序時，可以通過利用與狀態(tài)P7和P8之間的狀態(tài)界限相對應的讀取電壓VR8執(zhí)行一次讀取操作來讀取第一頁數據。 可以通過利用分別與狀態(tài)P3和P4之間的狀態(tài)界限以及狀態(tài)Pll和P12之間的狀態(tài)界限相對應的讀取電壓VR4和VR12執(zhí)行兩次讀取操作來讀取第二頁數據。可以通過利用分別與狀態(tài)Pl和P2之間的狀態(tài)界限、狀態(tài)P5和P6之間的狀態(tài)界限、狀態(tài)P9和PlO之間的狀態(tài)界限以及狀態(tài)P13和P14之間的狀態(tài)界限相對應的讀取電壓VR2、VR6、VR10和VR14執(zhí)行4 次讀取操作來讀取第三頁數據?？梢酝ㄟ^利用分別與狀態(tài)El和Pl之間的狀態(tài)界限、狀態(tài) P2和P3之間的狀態(tài)界限、狀態(tài)P4和P5之間的狀態(tài)界限、狀態(tài)P6和P7之間的狀態(tài)界限、狀態(tài)P8和P9之間的狀態(tài)界限、狀態(tài)PlO和Pll之間的狀態(tài)界限、狀態(tài)P12和P13之間的狀態(tài)界限以及狀態(tài)P14和P15之間的狀態(tài)界限相對應的讀取電壓VR1、VR3、VR5、VR7、VR9、VR11、 VRl3和VRl5執(zhí)行8次讀取操作來讀取第4頁數據。當存儲單元被編程為具有圖IB所示的位圖案排序時，可以以與上述相同的方式來確定讀取電壓。可以利用所確定的讀取電壓來執(zhí)行讀取操作。例如，可以通過利用讀取電壓VR2、VR7和VR13執(zhí)行3次讀取操作來讀取第一頁數據，以及可以通過利用讀取電壓VRl、 VR6、VR8和VRll執(zhí)行4次讀取操作來讀取第二頁數據?？梢酝ㄟ^利用讀取電壓VR3、VR5、 VR9和VR15執(zhí)行4次讀取操作來讀取第三頁數據，以及可以通過利用讀取電壓VR4、VR10、 VR12和VR14執(zhí)行4次讀取操作來讀取第4頁數據?？梢酝ㄟ^與所確定的位圖案排序相對應的讀取方法來讀取根據所確定的位圖案排序而編程的多位數據。也就是說，用于根據位圖案排序來編程多位數據的方法可以對應于一個讀取方法。例如，可以以圖IA中所述的讀取方法中讀取根據圖IA中所示的位圖案排序而存儲的多位數據。如果通過圖IB中所述的讀取方法來讀取根據圖IA所示的位圖案排序而存儲的多位數據，則可能讀取到與所存儲的數據不同的數據。因此，當位圖案排序被確定時，可以確定與所確定的位圖案排序相對應的編程方法和讀取方法。這意味著，當根據與所確定的位圖案排序相對應的編程方法存儲多位數據時，可以根據與所述編程方法相對應(或者與所確定的位圖案排序相對應)的讀取方法來讀取多位數據。當根據圖IA和IB所示的位圖案排序對數據進行編程時，當分別讀取第一到第4 頁數據時所產生的差錯概率可以對應于分別如在右側的框AO和Al中所示的讀取頻率。例如，圖IA中所示的位圖案排序(S卩，位分配方式的差錯概率分布)可以是1 2 4 8.， 且圖IB中所示的位分配方式的差錯概率分布可以是3 4 4 4。因為存儲系統(tǒng)的糾錯能力不得不被設計為糾正具有最大差錯概率的頁的差錯，所以與采用圖IB所示的位分配方法的存儲系統(tǒng)相比，采用圖IA中所示的位分配方式的存儲系統(tǒng)可能需要具有相對更大糾錯能力的糾錯電路。圖IB所示的位分配方式可以促進實現(xiàn)均勻差錯概率分布(或者均勻讀取響應時間)。圖2A是示出根據示例實施例的根據圖IA所示的位分配方式的編程方式的圖。圖 2B是示出根據示例實施例的通過圖IB所示的位分配方式的編程方式的圖。如圖2A中所示的編程方式可以適合于用于補償由于單元間耦合所造成的單元分布惡化的各種算法的應用，因為閾值電壓分布的增量在每個狀態(tài)中是均勻的。相反，圖2B中所示的編程方式并不適合于用于改善單元的閾值電壓分布的各種算法的應用，因為閾值電壓分布的增量在每個狀態(tài)中是不均勻的。從以上描述看出，很難確定適合于用于改進閾值電壓分布以及實現(xiàn)均勻差錯概率分布的各種算法的應用的位分配方式。根據本發(fā)明構思的示例實施例的存儲系統(tǒng)可以實現(xiàn)均勻差錯概率分布，并且可以使用適合于用于改進閾值電壓分布的各種算法的應用的編程和讀取方式，這將在下面詳細描述。圖3是示出根據本發(fā)明構思的示例實施例的存儲系統(tǒng)的框圖。參考圖3，所述存儲系統(tǒng)可以使用非易失性存儲設備作為存儲媒介。所述存儲系統(tǒng)可以包括主機100、控制器 200和非易失性存儲設備300。控制器200可以響應于主機100而控制非易失性存儲設備 300?？刂破?00可以轉換從主機100所提供的數據，以使得所述數據具有適合于用于改進閾值電壓分布的各種算法的應用的位圖案排序?？梢詫⑥D換數據存儲在非易失性存儲設備 300中。例如，控制器200可以包括數據轉換器201。數據轉換器201可以被配置為轉換要存儲在非易失性存儲設備300中的數據。在示例實施例中，數據轉換器201可能不轉換從非易失性存儲設備300中讀取的數據。也就是說，可以將從非易失性存儲設備300中讀取的數據發(fā)送給主機100而無需數據轉換。數據轉換可以以各種形式來實現(xiàn)。可以在要被存儲在所選擇字線的存儲單元中的所有頁數據被暫時存儲在控制器(例如，緩沖存儲器)200 中之后執(zhí)行所述數據轉換。例如，假定如圖IB中所示分配與狀態(tài)E和Pl到P15相對應的各個位圖案，并且如圖2A中所示執(zhí)行編程操作。這里，位圖案的分配可能涉及在數據轉換之前從主機100發(fā)送的數據。根據以上假設，可以將第一到第4頁數據暫時存儲在控制器200 (例如，控制器200 的緩沖存儲器)中。控制器200的數據轉換器201可以轉換被暫時存儲的數據以使得所述數據具有如圖IA所示的位圖案。可以將轉換數據根據圖2A所示的編程方式存儲在非易失性存儲設備300中。例如，可以將對應于Pl狀態(tài)的輸入數據從“1101”轉換為“0111”，并且可以將對應于P2狀態(tài)的輸入數據從“1100”轉換為“0011”?？梢詫赑3狀態(tài)的輸入數據從“1000”轉換為“1011”。也就是說，控制器200的數據轉換器201可以將主機100 請求寫入的數據“1101”(對應于狀態(tài)Pl)轉換為“0111”，并且將轉換數據“0111”存儲在非易失性存儲設備300中。這里，應當理解所述數據轉換并不限于這里所公開的內容。非易失性存儲設備300可以被配置為響應于控制器200的請求來執(zhí)行編程/讀取操作。非易失性存儲設備300可以被配置為使得根據圖2A所示的編程方式(S卩，與轉換數據的位圖案排序相對應的編程方式)對所發(fā)送的數據進行編程。非易失性存儲設備300可以執(zhí)行讀取操作以便讀取由主機100請求寫入的數據(即，在數據轉換之前從主機100發(fā)送的數據)。當讀取由主機100請求寫入的數據(S卩，在數據轉換之前從主機100發(fā)送的數據)時，可以將讀取數據直接發(fā)送給主機100而無需控制器200的轉換操作。也就是說，非易失性存儲設備300可以被配置為根據圖IA所示的位分配方式執(zhí)行編程操作，并且根據圖 IB所示的位分配方式執(zhí)行讀取操作。下面將對其進行詳細描述。圖4是示出根據本發(fā)明構思的示例實施例的圖3所示的非易失性存儲設備的框圖。參考圖4，非易失性存儲設備可以是NAND快閃存儲設備，但是本發(fā)明構思的實施例并不限于此。例如，應當理解可以將本發(fā)明構思的實施例應用于MROM、PROM、FRAM、NOR型快閃存儲設備等。非易失性存儲設備300可以包括具有按照行(字線WL)和列(位線BL) 排列的存儲單元的存儲單元陣列310。各個存儲單元可以存儲1位數據或者M位(多位) 數據(M是大于1的整數)?？梢岳镁哂兄T如電荷捕獲(charge trap)層或浮置柵極的電荷存儲層的存儲單元、具有可變電阻器的存儲單元等等來實現(xiàn)各個存儲單元?？梢詫⒋鎯卧嚵?10實現(xiàn)為具有著名的單層陣列結構(被稱為二維陣列結構)或者多層陣列結構(被稱為三維陣列結構)。在名為“SEMICONDUCTOR MEMORY DEVICE WITH MEMORY CELLSONMULTIPLE LAGERS” 美國專利公開 No. 2008/0023747 以及名為 “SEMICONDUCTOR DEVICE WITH THREE-DIMENSIONAL ARRAYSTRUCCURE”的美國專利公開No. 2008/0084729 中公開了示例的三維陣列結構，它們的整個內容通過引用被合并在此。行譯碼器320被配置為執(zhí)行對存儲單元陣列310的行的選擇和驅動。電壓產生器 330可以由控制邏輯340來控制，并且可以被配置為產生編程、擦除和讀取操作所需要的電壓(例如，編程電壓、通過(pass)電壓、擦除電壓和讀取電壓)。讀取/寫入電路350可以由控制邏輯340來控制，并且可以根據操作模式而作為檢測放大器或寫入驅動器來工作。例如，在讀取操作期間，讀取/寫入電路350可以作為用于檢測來自所選擇行的存儲單元(或者所選擇存儲單元)的數據的讀出放大器來工作。預定輸入/輸出單元可以將讀取數據通過輸入/輸出電路360提供給外部。在編程操作期間，讀取/寫入電路350可以根據編程數據作為用于驅動所選擇行的存儲單元的寫入驅動器來工作。讀取/寫入電路350可以包括每個對應于各個位線或位線對的頁緩沖器。當所述各個存儲單元存儲多位/多級數據時， 讀取/寫入電路350的各個頁緩沖器可以被配置為具有兩個或多個鎖存器。輸入/輸出電路360可以被配置為與外部設備(例如，存儲控制器或者主機)進行接口。控制邏輯340可以包括被配置為控制讀取操作的讀取調度器341和被配置為控制編程操作的編程調度器342。讀取調度器341可以根據與在數據轉換之前從主機100發(fā)送的數據有關的位分配方式相對應的讀取方式(例如，圖IB所示的讀取方式)來控制讀取操作。也就是說，讀取調度器341可以被配置為執(zhí)行與具有均勻差錯概率分布的位分配方式相對應的讀取操作。編程調度器342可以根據與轉換數據有關的位分配方式相對應的編程方式(例如，圖2A中所示的編程方式)來控制編程操作。也就是說，編程調度器342可以被配置為執(zhí)行適合于用于補償單元分布惡化的各種算法的應用的編程操作。在示例實施例中，讀取調度器341可以被配置為是通過外部設備(例如，控制器) 可編程的。例如，讀取調度器341的讀取算法可以是通過設置在上電時由控制器設置的寄存器而可編程的。編程調度器342可以被配置為以與讀取調度器341相似的方式是可編程的。相反，可以將讀取和編程調度器341和342的讀取和編程算法固定在硬件中。圖5是示出用全位線存儲結構或者奇偶存儲結構的存儲塊來配置的存儲單元陣列310的圖。下面將詳細描述存儲單元陣列310的示例結構。作為一個示例，將描述具有包含IOM個存儲塊的存儲單元陣列310的NAND快閃存儲設備。在各個存儲塊中存儲的數據可以被同時擦除。在示例實施例中，所述存儲塊可以是可以被同時擦除的存儲設備的最小單位。例如，所述存儲塊可以包括與位線(例如，1KB的位線)相對應的多個列。在全位線 (ABL)結構的示例實施例中，在讀取和編程操作期間可以同時選擇存儲塊的全部位線。可以對屬于公共字線并且被連接到全部位線的存儲設備同時進行編程。在示例實施例中，同一列中的多個存儲設備可以彼此串行連接以形成NAND串。可以將NAND串的一端通過由串選擇線SSL控制的選擇晶體管連接到相應的位線，并且可以將 NAND串的另一端通過由地選擇線GSL控制的選擇晶體管連接到公共源極線CSL。在奇偶位線結構的另一個示例實施例中，可以將所述位線分為偶數位線BLe和奇數位線BLo。在奇偶位線結構中，可以在第一時間對在公共字線中并且被連接到奇數位線的存儲設備進行編程，而可以在第二時間對屬于公共字線并且被連接到偶數位線的存儲設備進行編程。數據可以在其它塊中被編程并且可以從其它塊中讀取。此操作可以被同時執(zhí)行。
圖6是示出根據本發(fā)明構思的示例實施例的存儲系統(tǒng)的操作的圖。下面將參考附圖詳細描述根據本發(fā)明構思的示例實施例的存儲系統(tǒng)的操作。為了便于解釋，將假定在非易失性存儲設備300的存儲單元中存儲4位數據(或者16級數據)。當從主機100請求讀取/編程操作時，控制器200可以暫時存儲從主機100所提供的編程數據。控制器200可能不可以將從主機100所提供的編程數據直接發(fā)送給非易失性存儲設備300。為了數據轉換，控制器200可以等待直到收集到將要在所選擇字線的存儲單元中存儲的4頁數據為止。一旦收集到4頁數據，則控制器200的數據轉換器201可以轉換被暫時存儲在緩沖存儲器(未示出)中的4頁數據，以使得所述數據適合于用于補償單元分布惡化的各種算法的應用。例如，當第4到第一頁數據位的圖案是對應于Pl狀態(tài)的 “1101”時，可以將位圖案“1101”轉換為位圖案“0111”。當第4到第一頁數據位的圖案是對應于P2狀態(tài)的“1100”時，可以將位圖案“1100”轉換為位圖案“0011”。對應于其它狀態(tài)的位圖案也可以以與上述相同的方式被轉換。雖然所述編程數據被轉換，但是將要被編程的狀態(tài)不可以被改變。也就是說，當輸入對應于Pl狀態(tài)的數據時，轉換后的位圖案也可以對應于Pl狀態(tài)。可以將轉換數據發(fā)送給非易失性存儲設備300。非易失性存儲設備300的編程調度器342可以對所選擇字線的存儲單元中的轉換數據進行編程?？梢愿鶕c如圖6中所示的轉換數據的位圖案排序對應的圖2A中所示的編程方式來對所選擇字線的存儲單元進行編程。這種編程方式可以適合于用于改進閾值電壓分布的各種算法的應用。一旦在所選擇字線的存儲單元中對4頁數據進行編程，所述編程過程就可以結束。之后，可以從主機100請求在所選擇字線的存儲單元中所存儲的數據，非易失性存儲設備300可以讀取請求從所述字線的存儲單元中讀取的數據，并且可以將讀取數據發(fā)送給控制器200。控制器200可以直接將讀取數據發(fā)送給主機100而無需轉換過程。下面將對其進行詳細描述。當從主機100請求在所選擇字線的存儲單元中所存儲的第一頁數據時，非易失性存儲設備300可以通過利用讀取電壓VR2、VR7和VR13而不利用讀取電壓VR8，來執(zhí)行3次讀取操作以讀取第一頁數據。所讀取的頁數據可以是在數據轉換之前從主機100發(fā)送的數據(對應于圖6的框BO的第一頁數據)。當從主機100請求在所選擇字線的存儲單元中所存儲的第二頁數據時，非易失性存儲設備300可以通過利用讀取電壓VR1、VR6、VR8和VRll 而不利用讀取電壓VR4和VR12，來執(zhí)行4次讀取操作而讀取第二頁數據。所讀取的頁數據可以是在數據轉換之前從主機100所發(fā)送的數據(對應于圖6的框BO的第二頁數據)。當從主機100請求在所選擇字線的存儲單元中所存儲的第三頁數據時，非易失性存儲設備300 可以通過利用讀取電壓VR3、VR5、VR9和VR15而不利用讀取電壓VR2、VR6、VR10和VR14，來執(zhí)行4次讀取操作而讀取第三頁數據。所讀取的頁數據可以是在數據轉換之前從主機100 所發(fā)送的數據(對應于圖6的框BO的第三頁數據)。當從主機100請求在所選擇字線的存儲單元中所存儲的第4頁數據時，非易失性存儲設備300可以通過利用讀取電壓VR4、VR10、 VR12和VR14而不利用讀取電壓VR1、VR3、. . .、VR13和VR15，來執(zhí)行4次讀取操作而讀取第4頁數據。所讀取的頁數據可以是在數據轉換之前從主機100所發(fā)送的數據(對應于圖 6的框BO的第4頁數據)。從以上描述看出，控制器200可以轉換數據，使得所述數據具有適合于用于改進閾值電壓分布的各種算法的應用的位圖案排序。可以將轉換數據存儲在非易失性存儲設備 300中。非易失性存儲設備300可以根據適合于實現(xiàn)均勻差錯概率分布的位圖案排序來讀取數據?？梢詫⒆x取數據通過控制器200發(fā)送給主機100而不經過數據轉換過程。與讀取操作相對應的位圖案排序可以不同于與編程操作相對應的位圖案排序。也就是說，被發(fā)送給非易失性存儲設備300的編程數據可以不同于從非易失性存儲設備300發(fā)送的讀取數據。例如，本發(fā)明實施例包括其中含有多行非易失性多位(例如，N位，其中N >2)存儲單元的至少一個非易失性存儲陣列310(參見例如圖4- 。也提供控制電路。根據本發(fā)明一些實施例的控制電路可以包括控制邏輯電路340和諸如電壓產生器330、行譯碼器320、讀取/寫入電路350和輸入/輸出電路360的其它組件，如圖4所示。電耦接到非易失性存儲陣列310的所述控制電路被配置為利用第一讀取電壓序列(例如，VR8、VR4、VR12、VR2、 VR6、VR10、VR14、VR1、VR3、VR5、VR7、VR9、VR11、VR13 和 VR15)將 4 頁數據編程到非易失性存儲陣列310中的非易失性多位存儲單元的行中，以驗證在被編程行內所存儲的數據的準確性(參見例如圖2、6A)。所述控制電路也被配置為利用不同于所述第一讀取電壓序列的第二讀取電壓序列從所述的行中讀取4頁數據。如圖6B所示，第二讀取電壓序列可以是如下的序歹Ij :VR2、VR7、VR13、VR1、VR6、VR8、VR11、VR3、VR5、VR9、VR15、VR4、VR10、VR12 和 VR14。如圖6A所示，控制電路可以被配置為通過下述步驟將4頁數據編程為正被編程的行中(i)將至少兩頁寫入數據轉換為相對于所述至少兩頁寫入數據具有不同二進制值的至少兩頁轉換數據；以及(ii)調節(jié)在所述行中的非易失性多位存儲單元的閾值電壓以對應于至少兩頁轉換數據。如圖IB和圖6B所示，所述控制電路還被配置為從所述行中讀取4 頁轉換數據作為原始4頁寫入數據。在像ROM的使用非易失性存儲設備的應用中，當在工廠執(zhí)行編程操作時，通過事先轉換數據以將轉換數據編程到非易失性存儲設備中可以去除控制器的緩沖負擔。在此情況中，可以根據與以上所述的圖IA的位圖案排序相對應的編程方式來執(zhí)行數據轉換，并且可以根據與以上所述的圖IB的位圖案相對應的讀取方式執(zhí)行數據編程。圖7是示出包含根據本發(fā)明構思的示例實施例的非易失性存儲設備的集成電路卡的框圖。參考圖7，集成電路卡(例如，智能卡)可以包括非易失性存儲設備1000和控制器2000。非易失性存儲設備1000可以與圖4的非易失性存儲設備實質上相同，這里將省略對它的詳細描述。控制器2000可以與圖3的控制器實質上相同，這里將省略對它的詳細描述?？刂破?000可以控制非易失性存儲設備1000，并且可以包括CPU 2100、ROM 2200、 RAM2300和輸入/輸出接口 MOO。CPU 2100可以基于在ROM 2200中所存儲的各種程序來控制集成電路卡的整個操作。輸入/輸出接口 M00可以提供與外部設備的接口?？扉W存儲設備是即使當電源掉電時也能夠保持所存儲數據的非易失性存儲設備。 隨著諸如蜂窩電話、個人數字助理(PDA)、數碼相機、便攜游戲終端和MP3的移動設備的使用的增加，快閃存儲設備被更廣泛地用作代碼存儲器以及數據存儲器?？扉W存儲設備可以被用于例如HDTV、DVD、路由器和全球定位系統(tǒng)(GPS)的家用電器。圖8中示意性示出了包含根據本發(fā)明構思的示例實施例的非易失性存儲設備的計算系統(tǒng)。所述計算系統(tǒng)可以包括被電連接到總線3001的微處理器3100、用戶接口 3200、 諸如基帶芯片集的調制解調器3300、存儲控制器3400和被用作存儲介質的快閃存儲設備 3500?？扉W存儲設備3500可以被配置為與圖4的快閃存儲設備實質上相同。存儲控制器3400可以將被微處理器3100處理或者將要被微處理器3100處理的N位數據(N是大于0 的整數)存儲在快閃存儲設備3500中。當所述計算系統(tǒng)是移動設備時，可以額外提供電池 3600以供應計算系統(tǒng)的工作電壓。雖然在圖中未示出，但是對于本領域技術人員來說顯而易見的是，所述計算系統(tǒng)還可以包括應用芯片集、攝像圖像處理器(CIS)、移動DRAM等。例如，存儲控制器3400和快閃存儲設備3500可以形成使用非易失性存儲器來存儲數據的固態(tài)驅動/磁盤(SSD)。圖9是示出根據本發(fā)明構思的示例實施例的圖8中所示的存儲控制器的框圖。參照圖9，所述控制器可以被配置為將數據存儲在存儲介質中并且從存儲介質中讀取數據。所述控制器可以包括主機接口 4100、存儲器接口 4200、處理單元4300、緩沖存儲器4400和差錯控制單元4500。主機接口 4100可以被配置為與外部設備(例如，主機)接口。存儲器接口 4200可以被配置為與存儲介質接口。處理單元4300可以被配置為控制控制器的整個操作。緩沖存儲器4400可以被用于暫時存儲將要被存儲在存儲介質中的數據或者從存儲介質中讀取的數據。此外，緩沖存儲器4400可以被用作處理單元4300的工作存儲器。差錯控制單元4500可以被配置為檢測和糾正從存儲介質中讀取的數據的差錯。如圖9中所示， 應當理解可以額外提供ROM 4600以存儲控制器中的代碼數據。在本發(fā)明構思的示例實施例中，可以利用可變電阻器存儲單元來配置所述存儲單元。示例的可變電阻器存儲單元和包含其存儲設備在美國專利No. 7529124中被公開，通過引用將其全部內容合并在此。在本發(fā)明構思的另一個示例實施例中，可以利用具有電荷存儲層的各種單元結構中的一種來實現(xiàn)存儲單元。具有電荷存儲層的所述單元結構可以包括利用電荷捕獲層的電荷捕獲快閃結構、帶有多層陣列的堆棧快閃結構、無源極-漏極的快閃結構以及針型 (pin-type)快閃結構。具有電荷捕獲快閃結構作為電荷存儲層的存儲設備在美國專利No. 6858906、美國專利公開No. 2004-0169238和美國專利公開No. 2006-0180851中被公開，通過引用將其全部內容合并在此。無源極-漏極的快閃結構在韓國專利No. 673020中被公開，通過引用將其全部內容合并在此?？梢允褂酶鞣N類型的封裝來安裝根據本發(fā)明構思的示例實施例的快閃存儲設備和/或存儲控制器。例如，可以使用諸如封裝體疊層(PoP)、球柵陣列(BGA)、芯片級封裝 (CSP)、帶引線的塑料芯片載體(PLCC)、塑料雙列直插封裝(PDIP)、窩伏爾組件中芯片(Die in Waffle Pack)、窩伏爾形式中芯片(Die in Waffle Form)、板上芯片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料公制四邊引線扁平封裝(MQFP)、薄四方扁平封裝(TQFP)、小外形集成電路封裝(SOIC)、縮小型小外形封裝(SSOP)、薄小外形封裝(TSOP)、系統(tǒng)級封裝(SIP)、 多芯片封裝(MCP)、晶圓級制造封裝(WFP)和晶圓級處理堆棧封裝(WSP)來安裝根據本發(fā)明構思的實施例的快閃存儲設備和存儲控制器。根據本發(fā)明構思的示例實施例，可以采用適合于用于改進閾值電壓分布的各種算法的應用的位圖案排序，以及適合于實現(xiàn)均勻差錯概率分布和讀取響應時間的位圖案排序。以上所公開的主題材料將被認為是說明性的而不是限制性的，并且所附權利要求書意圖覆蓋落入本發(fā)明構思的真正精神和范圍內的所有這種修改、改進和其它實施例。因此，在法律所允許的最大程度上，本發(fā)明構思的范圍將被以下權利要求及其等價物的最廣泛的可允許解釋來確定，而不應當被前面的詳細描述所限制或限定。
權利要求
1.一種存儲系統(tǒng)，包括非易失性存儲陣列，其中含有多行非易失性多位存儲單元；以及控制電路，電耦接到所述非易失性存儲陣列，所述控制電路被配置為利用第一讀取電壓序列將至少兩頁數據編程到所述非易失性存儲陣列中的非易失性多位存儲單元的第一行，以驗證在第一行內所存儲的數據的準確性，并且也被配置為利用不同于第一讀取電壓序列的第二讀取電壓序列從第一行中讀取至少兩頁數據。
2.如權利要求1所述的存儲系統(tǒng)，其中，第一讀取電壓序列中的每個讀取電壓在幅度上等于第二讀取電壓序列中的相應讀取電壓。
3.如權利要求1所述的存儲系統(tǒng)，其中，所述控制電路被配置為通過下述步驟將至少兩頁數據編程到第一行中將至少兩頁寫入數據轉換為相對于該至少兩頁寫入數據具有不同二進制值的至少兩頁轉換數據；以及調節(jié)第一行中的非易失性多位存儲單元的閾值電壓以對應于至少兩頁轉換數據。
4.如權利要求3所述的存儲系統(tǒng)，其中，所述控制電路被配置為從第一行中讀取至少兩頁轉換數據作為至少兩頁寫入數據。
5.一種操作其中具有N位存儲單元的非易失性存儲設備的方法，其中N是大于2的整數，包括下述步驟利用第一讀取電壓序列使用至少3頁數據來編程非易失性存儲設備中的N位存儲單元的行，以驗證至少3頁數據的準確性；以及利用不同于第一讀取電壓序列的第二讀取電壓序列讀取包含至少3頁數據的N位存儲單元的行。
6.如權利要求5所述的方法，還包括將4頁寫入數據轉換為相對于該4頁寫入數據具有不同二進制值的4頁轉換數據的步驟；其中，所述編程的步驟包括利用第一讀取電壓序列使用4頁轉換數據來編程非易失性存儲設備中的N位存儲單元的行，以驗證4頁轉換數據的準確性；并且其中，所述讀取的步驟包括讀取包含4頁轉換數據的N位存儲單元的行作為4頁寫入數據。
7.一種操作其中具有N位存儲單元的非易失性存儲設備的方法，其中N是大于2的整數，包括以下步驟將至少3頁寫入數據轉換為相對于該至少3頁寫入數據具有不同二進制值的至少3頁轉換數據；利用第一讀取電壓序列使用至少3頁轉換數據來編程非易失性存儲設備中的N位存儲單元的行，以驗證在N位存儲單元的行內所存儲的至少3頁轉換數據的準確性；以及利用不同于第一讀取電壓序列的第二讀取電壓序列讀取包含至少3頁轉換數據的N位存儲單元的行作為至少3頁寫入數據。
8.一種存儲系統(tǒng)，包括控制器，被配置為基于第一位圖案排序來轉換數據；以及非易失性存儲設備，被配置為根據與第一位圖案排序相對應的編程方法來編程轉換數據，并且根據與不同于第一位圖案排序的第二位圖案排序相對應的讀取方法來讀取數據， 其中，控制器將讀取數據發(fā)送給外部設備而無需轉換。
9.如權利要求8所述的存儲系統(tǒng)，其中，第一位圖案排序適合于用于改進閾值電壓分布的算法的應用，且第二位圖案排序適合于實現(xiàn)均勻的差錯概率分布和讀取響應時間。
10.如權利要求8所述的存儲系統(tǒng)，其中，轉換數據被存儲在所選擇字線的存儲單元中，并且不同于從所選擇字線的存儲單元中讀取的數據。
11.如權利要求8所述的存儲系統(tǒng)，其中，非易失性存儲設備包括被配置為控制與第二位圖案排序相對應的讀取方法的讀取調度器，并且讀取調度器被控制器編程，所述控制器包括緩沖存儲器，被配置為存儲將要被存儲在屬于非易失性存儲設備的所選擇字線的存儲單元中的多位數據；以及數據轉換器，被配置為轉換在緩沖存儲器中所存儲的多位數據。
12.如權利要求11所述的存儲系統(tǒng)，其中，所述數據轉換器不轉換從非易失性存儲設備中讀取的數據。
13.一種操作包含非易失性存儲設備和被配置為控制非易失性存儲設備的控制器的存儲系統(tǒng)的方法，所述方法包括以下步驟基于第一位圖案排序來轉換數據；根據與第一位圖案排序相對應的編程方法將轉換數據存儲在非易失性存儲設備中；根據與不同于第一位圖案排序的第二位圖案排序相對應的讀取方法從非易失性存儲設備中讀取數據；以及將讀取數據輸出到外面而無需數據轉換。
14.如權利要求13所述的方法，其中，第一位圖案排序適合于用于改進閾值電壓分布的算法的應用，且第二位圖案排序適合于實現(xiàn)均勻差錯概率分布和讀取響應時間。
15.如權利要求13所述的方法，其中，利用相同的地址來選擇讀取數據和所存儲的數據，并且讀取數據不同于所存儲的數據。
16.一種非易失性存儲設備，包括存儲單元陣列，包括按照行和列排列的存儲單元；以及控制邏輯，被配置為根據與第一位圖案排序相對應的編程方法控制編程操作以將輸入數據編程到存儲單元陣列的所選擇行中的存儲單元中，以及根據與不同于第一位圖案排序的第二位圖案排序相對應的讀取方法控制讀取操作以從存儲單元陣列的所選擇行中的存儲單元中讀取數據，其中，從屬于所選擇行的存儲單元中讀取的數據不同于在屬于所選擇行的存儲單元中編程的數據。
17.如權利要求16所述的非易失性存儲設備，其中，第一位圖案排序適合于用于改進閾值電壓分布的算法的應用，且第二位圖案排序適合于實現(xiàn)均勻差錯概率分布和讀取響應時間。
18.如權利要求16所述的非易失性存儲設備，其中，控制邏輯包括讀取調度器，被配置為控制讀取操作；以及編程調度器，被配置為控制編程操作，其中，所述讀取調度器被配置為通過外部設備是可編程的。
19.如權利要求18所述的非易失性存儲設備，其中，被編程到所選擇行中的存儲單元中的數據是由外部設備轉換的數據，并且從所選擇行中的存儲單元中讀取的數據是數據轉換之前的數據。
20.如權利要求19所述的非易失性存儲設備，其中，在外部設備中收集到將要被編程到屬于所選擇行的存儲單元中的多位數據后，由所述外部設備執(zhí)行數據轉換。
全文摘要
提供了一種存儲系統(tǒng)、非易失性存儲設備及操作其的方法。存儲系統(tǒng)包括其中含有多行非易失性多位(例如，N位，其中N＞2)存儲單元的至少一個非易失性存儲陣列。也提供電耦接到所述非易失性存儲陣列的控制電路。所述控制電路被配置為利用第一讀取電壓序列將至少兩頁數據編程到非易失性存儲陣列中的第一行非易失性多位存儲單元中，以驗證在所述第一行內存儲的數據的準確性。所述控制電路也被配置為利用不同于第一讀取電壓序列的第二讀取電壓序列從第一行讀取至少兩頁數據。第一讀取電壓序列中的讀取電壓的每一個在幅度上可以等于第二讀取電壓序列中的相應讀取電壓。
文檔編號G11C16/14GK102157201SQ20111003301
公開日2011年8月17日 申請日期2011年1月30日 優(yōu)先權日2010年2月8日
發(fā)明者蔡東赫 申請人:三星電子株式會社