專(zhuān)利名稱(chēng)：：非易失性存儲(chǔ)器件、其擦除方法以及包括其的存儲(chǔ)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：此處的公開(kāi)內(nèi)容涉及半導(dǎo)體存儲(chǔ)器，更具體地，涉及非易失性存儲(chǔ)器件、其擦除方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。
背景技術(shù)：
：半導(dǎo)體存儲(chǔ)器件是利用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(InP)的半導(dǎo)體材料實(shí)現(xiàn)的存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器件可以大致分為易失性存儲(chǔ)器件和非易失性存儲(chǔ)器件。易失性存儲(chǔ)器件是其中存儲(chǔ)的數(shù)據(jù)在電源切斷時(shí)被擦除的存儲(chǔ)器件。易失性存儲(chǔ)器件的例子包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。非易失性存儲(chǔ)器件是即使電源切斷也保持所存儲(chǔ)的數(shù)據(jù)的存儲(chǔ)器件。非易失性存儲(chǔ)器件的例子包括只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PR0M)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、閃速存儲(chǔ)器件、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、電阻性隨機(jī)存取存儲(chǔ)器(RRAM)和鐵電隨機(jī)存取存儲(chǔ)器(FRAM)。閃速存儲(chǔ)器件可以大致分類(lèi)為N0R(或非)型和NAND(與非)型。
發(fā)明內(nèi)容本公開(kāi)內(nèi)容提供例如具有三維陣列結(jié)構(gòu)的非易失性存儲(chǔ)器件、其擦除方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件的擦除方法，該非易失性存儲(chǔ)器件具有存儲(chǔ)串，該存儲(chǔ)串包括多個(gè)存儲(chǔ)單元、串選擇晶體管和地選擇晶體管，所述擦除方法包括向分別連接到所述存儲(chǔ)單元的多條字線施加字線擦除電壓；向連接到所述地選擇晶體管的地選擇線施加特定電壓；向在向地選擇線施加特定電壓的步驟中在其中形成存儲(chǔ)串的襯底施加擦除電壓；以及響應(yīng)于所述襯底的電壓變化浮置所述地選擇線。在示例實(shí)施例中，施加特定電壓包括向所述地選擇線施加地電壓。在示例實(shí)施例中，當(dāng)所述襯底的電壓電平達(dá)到目標(biāo)電壓電平時(shí)，執(zhí)行浮置所述地選擇線。在示例實(shí)施例中，所述存儲(chǔ)單元在垂直于襯底的方向上堆疊。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件，其包括存儲(chǔ)單元陣列，包括在襯底上提供的多個(gè)存儲(chǔ)單元串；讀寫(xiě)電路，通過(guò)多條位線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述位線；地址譯碼器，通過(guò)多條字線、串選擇線和地選擇線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述字線和所述選擇線；以及襯底監(jiān)視電路，其監(jiān)視所述襯底的電壓電平，其中，所述地址譯碼器在擦除操作中根據(jù)監(jiān)視結(jié)果驅(qū)動(dòng)所述地選擇線。在示例實(shí)施例中，當(dāng)開(kāi)始將用于擦除操作的擦除電壓施加到襯底時(shí)，所述地址譯碼器被配置為將所述地選擇線驅(qū)動(dòng)為地電壓。在示例實(shí)施例中，在所述擦除操作期間，所述地址譯碼器被配置為當(dāng)所述襯底的電壓電平達(dá)到目標(biāo)電壓電平時(shí)，浮置所述地選擇線。在示例實(shí)施例中，所述襯底監(jiān)視電路包括第一調(diào)整器和第二調(diào)整器，連接在地節(jié)點(diǎn)與向其提供所述襯底的電壓的襯底節(jié)點(diǎn)之間；以及比較器，其被配置為比較目標(biāo)電壓和所述第一調(diào)整器與第二調(diào)整器之間的節(jié)點(diǎn)的電壓，以輸出所述監(jiān)視結(jié)果。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件的擦除方法，所述方法包括提供所述非易失性存儲(chǔ)器件，其包括垂直于具有第一導(dǎo)電率的襯底的存儲(chǔ)串，所述存儲(chǔ)串包括利用接觸所述襯底的、具有第一導(dǎo)電率的柱有源主體的串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管；向連接到所述多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓；向連接到所述地選擇晶體管的地選擇線施加電壓；向所述襯底施加擦除電壓；以及響應(yīng)于所述襯底的電壓變換浮置所述地選擇線。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件，其包括襯底；存儲(chǔ)串，其包括使用接觸所述襯底的、具有第一導(dǎo)電率的柱有源主體的串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管；地址譯碼器，其被配置為向連接到所述多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，以及向連接到所述地選擇晶體管的地選擇線施加電壓；襯底偏置電路，其被配置為向所述襯底施加擦除電壓；以及襯底監(jiān)視電路，其被配置為感測(cè)所述襯底的電壓變換，其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換浮置所述地選擇線。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件的擦除方法，該非易失性存儲(chǔ)器件包括襯底和多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括二維陣列中的多個(gè)存儲(chǔ)串，每個(gè)存儲(chǔ)串包括串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管，所述多個(gè)存儲(chǔ)串排列成行和列，其中，多個(gè)存儲(chǔ)串的列分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的位線，并且多個(gè)存儲(chǔ)串的行分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的串選擇線，所述方法包括選擇所述多個(gè)存儲(chǔ)塊中的一個(gè)以進(jìn)行擦除；向連接到被選存儲(chǔ)塊的多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓；向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線而不向連接到至少一個(gè)未選存儲(chǔ)塊施加電壓；向所述襯底施加擦除電壓；以及響應(yīng)于所述襯底的電壓變換浮置所述被選存儲(chǔ)塊的地選擇線。在示例實(shí)施例中，使得連接到所述至少一個(gè)未選存儲(chǔ)塊的地選擇晶體管的地選擇線浮置。在示例實(shí)施例中，施加到所述連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓是地電壓。在示例實(shí)施例中，在所述擦除電壓達(dá)到閾值電壓之后，允許施加到所述連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓浮置。在示例實(shí)施例中，所述方法還可以包括監(jiān)視所述襯底的電壓，并且當(dāng)所述襯底的電壓達(dá)到閾值電壓時(shí)，停止向所述連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加所述電壓。在示例實(shí)施例中，所述方法還可以包括對(duì)于所述多個(gè)存儲(chǔ)塊中的每一個(gè)，浮置連接到所述串選擇晶體管的串選擇線。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件，其包括襯底；多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括二維陣列中的多個(gè)存儲(chǔ)串，每個(gè)串包括串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管，所述多個(gè)存儲(chǔ)串排列成行和列，其中，多個(gè)存儲(chǔ)串的列分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的位線，并且多個(gè)存儲(chǔ)串的行分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的串選擇線；地址譯碼器，其被配置為選擇所述多個(gè)存儲(chǔ)塊中的一個(gè)以進(jìn)行擦除，向連接到被選存儲(chǔ)塊的多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線而不向未選存儲(chǔ)塊施加電壓；襯底偏置電路，其被配置為向所述襯底施加擦除電壓；以及襯底監(jiān)視電路，其被配置為感測(cè)所述襯底的電壓變換，其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換浮置所述地選擇線。在示例實(shí)施例中，所述地址譯碼器使得連接到所述未選存儲(chǔ)塊的地選擇晶體管的地選擇線浮置。在示例實(shí)施例中，所述地址譯碼器向連接到所述被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加地電壓。在示例實(shí)施例中，在所述擦除電壓達(dá)到閾值電壓之后，所述地址譯碼器使得連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓浮置。在示例實(shí)施例中，所述非易失性存儲(chǔ)器件還可以包括襯底監(jiān)視電路，適用于監(jiān)視襯底的電壓，并且當(dāng)襯底的電壓達(dá)到閾值電壓時(shí)，產(chǎn)生地使能信號(hào)，所述地址譯碼器響應(yīng)于所述地使能信號(hào)停止向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加所述電壓，并浮置所述地選擇線。在示例實(shí)施例中，所述襯底監(jiān)視電路還可以包括第一調(diào)整器和第二調(diào)整器，連接在地節(jié)點(diǎn)與向其提供所述襯底的擦除電壓的襯底節(jié)點(diǎn)之間；以及比較器，其被配置為比較目標(biāo)電壓和所述第一調(diào)整器與第二調(diào)整器之間的節(jié)點(diǎn)的電壓，并將比較結(jié)果輸出到所述地址譯碼器。在示例實(shí)施例中，如果所述比較結(jié)果指示所述襯底的電壓達(dá)到了所述閾值電壓，則所述地址譯碼器停止向連接到所述被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加所述電壓。在示例實(shí)施例中，所述地址譯碼器還可以浮置用于所述多個(gè)存儲(chǔ)塊中的每一個(gè)的串選擇線。在示例實(shí)施例中，所述地址譯碼器還可以包括至少兩個(gè)塊字線驅(qū)動(dòng)器，每個(gè)被配置為產(chǎn)生塊選擇信號(hào)；串選擇線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的串選擇線；字線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的字線；地選擇線驅(qū)動(dòng)器，其被配置為驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊中的一個(gè)的地選擇線，以及從所述襯底監(jiān)視電路接收地使能信號(hào)；和通過(guò)電路，其被配置為響應(yīng)于所述塊選擇信號(hào)，向所述多個(gè)存儲(chǔ)塊中被選擇的一個(gè)存儲(chǔ)塊的相應(yīng)線傳送由串選擇線驅(qū)動(dòng)器、字線驅(qū)動(dòng)器和地選擇線驅(qū)動(dòng)器驅(qū)動(dòng)的電壓。在示例實(shí)施例中，所述通過(guò)開(kāi)關(guān)包括多個(gè)晶體管，分別用于控制所述字線中的每一條、所述串選擇線中的每一條和所述地選擇線中的每一條。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件，其包括存儲(chǔ)單元陣列，包括在襯底上提供的多個(gè)存儲(chǔ)單元串；讀寫(xiě)電路，通過(guò)多條位線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述位線；以及地址譯碼器，其通過(guò)多條字線、串選擇線和地選擇線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述字線和所述選擇線；其中，所述地址譯碼器在擦除操作中，通過(guò)在向所述襯底施加電壓之前等待延遲時(shí)間，來(lái)驅(qū)動(dòng)所述地選擇線。在示例實(shí)施例中，當(dāng)開(kāi)始將用于擦除操作的擦除電壓施加到襯底時(shí)，所述地址譯碼器被配置為將所述地選擇線驅(qū)動(dòng)為地電壓。在示例實(shí)施例中，在所述擦除操作期間，所述地址譯碼器被配置為當(dāng)所述襯底的電壓電平達(dá)到目標(biāo)電壓電平時(shí)，浮置所述地選擇線。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件，其包括襯底；存儲(chǔ)串，其包括使用接觸所述襯底的、具有第一導(dǎo)電率的柱有源主體的串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管；地址譯碼器，其被配置為向連接到所述多個(gè)存儲(chǔ)單元的多個(gè)字線施加字線擦除電壓，以及向連接到所述地選擇晶體管的地選擇線施加電壓；襯底偏置電路，其被配置為向所述襯底施加擦除電壓；并且，其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換等待延遲時(shí)間，然后浮置所述地選擇線。本發(fā)明構(gòu)思的實(shí)施例提供一種非易失性存儲(chǔ)器件，其包括襯底；多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括二維陣列中的多個(gè)存儲(chǔ)串，每個(gè)串包括串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管，所述多個(gè)存儲(chǔ)串排列成行和列，其中，多個(gè)存儲(chǔ)串的列分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的位線，并且多個(gè)存儲(chǔ)串的行分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的串選擇線；地址譯碼器，其被配置為選擇所述多個(gè)存儲(chǔ)塊中的一個(gè)以進(jìn)行擦除，向連接到被選存儲(chǔ)塊的多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線而不向未選存儲(chǔ)塊施加電壓；以及襯底偏置電路，其被配置為向所述襯底施加擦除電壓；其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換等待延遲時(shí)間，然后浮置所述地選擇線。在示例實(shí)施例中，所述地址譯碼器使得連接到所述未選存儲(chǔ)塊的地選擇晶體管的地選擇線浮置。在示例實(shí)施例中，所述地址譯碼器向連接到所述被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加地電壓。在示例實(shí)施例中，在所述擦除電壓達(dá)到閾值電壓之后，所述地址譯碼器使得連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓浮置。在示例實(shí)施例中，所述地址譯碼器還浮置用于所述多個(gè)存儲(chǔ)塊中的每一個(gè)的串選擇線。在示例實(shí)施例中，所述地址譯碼器還可以包括至少兩個(gè)塊字線驅(qū)動(dòng)器，每個(gè)被配置為產(chǎn)生塊選擇信號(hào)；串選擇線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的串選擇線；字線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的字線；地選擇線驅(qū)動(dòng)器，其被配置為驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊中的一個(gè)的地選擇線，以及接收時(shí)間延遲信號(hào)；以及通過(guò)電路，其被配置為響應(yīng)于所述塊選擇信號(hào)，向所述多個(gè)存儲(chǔ)塊中被選擇的一個(gè)存儲(chǔ)塊的相應(yīng)線傳送由串選擇線驅(qū)動(dòng)器、字線驅(qū)動(dòng)器和地選擇線驅(qū)動(dòng)器驅(qū)動(dòng)的電壓。在示例實(shí)施例中，所述通過(guò)開(kāi)關(guān)包括多個(gè)晶體管，分別用于控制所述字線中的每一條、所述串選擇線中的每一條和所述地選擇線中的每一條。包括附圖是為了提供對(duì)本發(fā)明構(gòu)思更進(jìn)一步的理解，并且附圖并入本說(shuō)明書(shū)并構(gòu)成本說(shuō)明書(shū)的一部分。附圖示出了本發(fā)明構(gòu)思的示例實(shí)施例，并且與說(shuō)明書(shū)一起用來(lái)解釋本發(fā)明構(gòu)思的原理。附圖中圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的非易失性存儲(chǔ)器件的框圖；圖2是示出圖1的存儲(chǔ)單元陣列110的示例框圖。圖3是示出圖2中的存儲(chǔ)塊BLKl到BLKz中的一個(gè)存儲(chǔ)塊BLKi的示例實(shí)施例的透視圖。圖4是沿圖3的存儲(chǔ)塊BLKi的1_1’線截取的橫截面圖；圖5是示出圖4的晶體管結(jié)構(gòu)TS的橫截面圖；圖6是示出根據(jù)參照?qǐng)D3到圖5描述的存儲(chǔ)塊BLKi的示例實(shí)施例的等效電路BLKi1的電路圖；圖7是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的、在圖1的非易失性存儲(chǔ)器件的擦除操作中的電壓條件的表；圖8是示出以下將參照?qǐng)D3到圖6描述的存儲(chǔ)塊的NAND串之一的橫截面圖；圖9是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的、圖1的非易失性存儲(chǔ)器件的擦除方法的流程圖；圖10是示出基于圖9的擦除方法的擦除電壓條件的示例表；圖11是示出基于圖9的擦除方法和圖10的電壓條件的電壓變換的示例時(shí)序圖；圖12是示出圖1的襯底監(jiān)視電路的示例框圖；圖13是示出圖12的上調(diào)整器(up-trimmer)的示例電路圖；圖14A是示出圖1的非易失性存儲(chǔ)器件的存儲(chǔ)單元陣列和地址譯碼器的示例框圖；圖14B是示出圖1的非易失性存儲(chǔ)器件的存儲(chǔ)單元陣列和地址譯碼器的另一示例框圖；圖15是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_l的電路圖；圖16是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_l的電路圖；圖17是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_2的電路圖；圖18是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_3的電路圖；圖19是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_4的電路圖；圖20是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_5的電路圖；圖21是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_6的電路圖；圖22是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的存儲(chǔ)塊之一BLKi的透視圖；圖23是根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的、包括圖1的非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的框圖；圖M是示出圖1的存儲(chǔ)系統(tǒng)1000的應(yīng)用示例的框圖；以及圖25是示出具有參照?qǐng)DM描述的存儲(chǔ)系統(tǒng)2000的計(jì)算系統(tǒng)3000的示例框圖。具體實(shí)施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明構(gòu)思的示例實(shí)施例。但是，本發(fā)明構(gòu)思可以以不同的形式具體實(shí)現(xiàn)，并且不應(yīng)理解為局限于此處闡述的示例實(shí)施例。相反地，提供這些示例實(shí)施例是為了使本公開(kāi)全面和完整，并且充分地向本領(lǐng)域技術(shù)人員傳達(dá)本發(fā)明構(gòu)思的范圍。相同的參考數(shù)字自始至終指代相同的元件。類(lèi)似的參考數(shù)字自始至終指代類(lèi)似的元件。圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的非易失性存儲(chǔ)器件100的框圖。參照?qǐng)D1，根據(jù)發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器件100包括存儲(chǔ)單元(memorycell)陣列110、地址譯碼器120(其還用作地址譯碼器)、襯底監(jiān)視電路130、讀寫(xiě)電路140、控制邏輯150和/或襯底偏置電路160。存儲(chǔ)單元陣列110通過(guò)選擇線連接到地址譯碼器120，所述選擇線包括字線WL、串選擇線SSL和地選擇線GSL。存儲(chǔ)單元陣列110通過(guò)位線BL連接到讀寫(xiě)電路140。存儲(chǔ)單元陣列110連接到襯底監(jiān)視電路130。例如，在其上形成存儲(chǔ)單元陣列110的襯底連接到襯底監(jiān)視電路130。存儲(chǔ)單元陣列110連接到襯底偏置電路160。例如，在其上形成存儲(chǔ)單元陣列110的襯底連接到襯底偏置電路160。例如，襯底是在半導(dǎo)體襯底中的N型阱中形成的P型阱。存儲(chǔ)單元陣列110包括多個(gè)存儲(chǔ)塊。所述存儲(chǔ)塊中的每一個(gè)包括多個(gè)存儲(chǔ)單元串。例如，每個(gè)存儲(chǔ)塊包括多個(gè)NAND串。所述存儲(chǔ)單元串中的每一個(gè)包括多個(gè)存儲(chǔ)單元和多個(gè)選擇晶體管。例如，每個(gè)存儲(chǔ)單元串可以包括至少一個(gè)串選擇晶體管和至少一個(gè)地選擇晶體管。舉例來(lái)說(shuō)，在行方向上排列的存儲(chǔ)單元中的每一個(gè)分別連接到所述字線WL中相應(yīng)的一個(gè)。一個(gè)串中在列方向上排列的存儲(chǔ)單元連接到所述位線BL中相應(yīng)的一個(gè)。例如，在列方向上排列的存儲(chǔ)單元可以構(gòu)成多個(gè)單元組(例如，串)。此外，多個(gè)單元組分別連接到位線BL。至少一個(gè)串選擇晶體管連接到串選擇線SSL。至少一個(gè)地選擇晶體管連接到地選擇線GSL。舉例來(lái)說(shuō)，存儲(chǔ)單元陣列110可以在每個(gè)單元中存儲(chǔ)一個(gè)或多個(gè)比特。地址譯碼器120通過(guò)字線WL、串選擇線SSL和地選擇線GSL連接到存儲(chǔ)單元陣列110。地址譯碼器120根據(jù)控制邏輯150的控制而操作。地址譯碼器120接收從外部設(shè)備輸入的地址ADDR。地址譯碼器120譯碼所接收的地址ADDR的行地址。地址譯碼器120使用譯碼的行地址選擇存儲(chǔ)單元陣列110的存儲(chǔ)塊。并且，地址譯碼器120使用譯碼的行地址選擇被選存儲(chǔ)塊的字線WL、串選擇線SSL和地選擇線GSL。另外，地址譯碼器120譯碼所接收的地址ADDR的列地址。盡管未示出，但譯碼的列地址被傳送到讀寫(xiě)電路140。舉例來(lái)說(shuō)，地址譯碼器120從襯底監(jiān)視電路130接收地使能信號(hào)GE。響應(yīng)于所接收的地使能信號(hào)GE，地址譯碼器120控制WL、SSL和GSL上的信號(hào)的輸出電壓。例如，地址譯碼器120在擦除操作期間響應(yīng)于地使能信號(hào)GE而操作。襯底監(jiān)視電路130連接到存儲(chǔ)單元陣列110和地址譯碼器120。襯底監(jiān)視電路130根據(jù)控制邏輯150的控制而操作。襯底監(jiān)視電路130監(jiān)視器存儲(chǔ)單元陣列110的襯底的襯底電壓Vsub。襯底監(jiān)視電路130根據(jù)存儲(chǔ)單元陣列110的襯底的襯底電壓Vsub的電平激活或去激活地使能信號(hào)GE。地使能信號(hào)GE被傳送到地址譯碼器120。例如，為了擦除操作而使能襯底監(jiān)視電路130。讀寫(xiě)電路140通過(guò)位線BL連接到存儲(chǔ)單元陣列110。讀寫(xiě)電路140根據(jù)控制邏輯150的控制而操作。讀寫(xiě)電路140從地址譯碼器120接收譯碼的列地址。讀寫(xiě)電路140響應(yīng)于譯碼的列地址選擇位線BL中的一些位線。舉例來(lái)說(shuō)，讀寫(xiě)電路140從例如控制器的外部設(shè)備接收數(shù)據(jù)DATA，并將接收的數(shù)據(jù)DATA寫(xiě)入存儲(chǔ)單元陣列110。讀寫(xiě)電路140從存儲(chǔ)單元陣列110讀取寫(xiě)入的數(shù)據(jù)DATA，并將讀取的數(shù)據(jù)DATA輸出到外部。讀寫(xiě)電路140從存儲(chǔ)單元陣列110的第一存儲(chǔ)區(qū)讀取數(shù)據(jù)，并且將讀取的數(shù)據(jù)寫(xiě)入存儲(chǔ)單元陣列110的第二存儲(chǔ)區(qū)。例如，讀寫(xiě)電路140執(zhí)行回寫(xiě)(copy-back)操作。舉例來(lái)說(shuō)，讀寫(xiě)電路140包括諸如頁(yè)緩沖器(或頁(yè)寄存器)和/或列選擇電路的元件。再例如，讀寫(xiě)電路140包括諸如感測(cè)放大器、寫(xiě)驅(qū)動(dòng)器和/或列選擇電路的元件?？刂七壿?50連接到地址譯碼器120、襯底監(jiān)視電路130和讀寫(xiě)電路140。例如，控制邏輯150可以附加地連接到襯底偏置電路160?？刂七壿?50控制非易失性存儲(chǔ)器件100的總體操作?？刂七壿?50響應(yīng)于來(lái)自外部設(shè)備的控制信號(hào)CTRL而操作。襯底偏置電路160根據(jù)控制邏輯150的控制而操作。襯底偏置電路160偏置在其上形成存儲(chǔ)單元陣列110的襯底。例如，襯底偏置電路160向在其上形成存儲(chǔ)單元陣列110的襯底偏置擦除電壓Vers。在另一個(gè)示例實(shí)施例中，襯底監(jiān)視電路130可以省略。在這樣的示例實(shí)施例中，地址譯碼器120在擦除操作中通過(guò)在向存儲(chǔ)單元陣列110的襯底施加電壓之前等待一延遲時(shí)間來(lái)驅(qū)動(dòng)器地選擇線GSL。在示例實(shí)施例中，所述時(shí)間延遲可以預(yù)先確定。在示例實(shí)施例中，時(shí)間延遲的長(zhǎng)度可以由控制邏輯150或外部設(shè)備提供。圖2是圖1的存儲(chǔ)單元陣列110的框圖。參照?qǐng)D2，存儲(chǔ)單元陣列110包括多個(gè)存儲(chǔ)塊BLKl到BLKz。存儲(chǔ)塊BLK中的每一個(gè)具有三維結(jié)構(gòu)(或垂直結(jié)構(gòu))。例如，每個(gè)存儲(chǔ)塊BLK包括沿第一方向到第三方向延伸的結(jié)構(gòu)。例如，每個(gè)存儲(chǔ)塊BLK包括在第二方向上延伸的多個(gè)NAND串NS。例如，在第一和第三方向上(例如以NAND串NS的二維陣列的形式)提供多個(gè)NAND串NS。每個(gè)NAND串NS連接到位線BL、串選擇線SSL、地選擇線GSL、字線札和共源線CSL0存儲(chǔ)塊中的每一個(gè)連接到多條位線BL、多條串選擇線SSL、多條地選擇線GSL、多條字線WL和共源線CSL。下面將參照?qǐng)D3更全面地描述存儲(chǔ)塊BLKl到BLKz。通過(guò)圖1中示出的地址譯碼器120選擇存儲(chǔ)塊BLKl到BLKz。例如，地址譯碼器120被配置為選擇存儲(chǔ)塊BLKl到BLKz當(dāng)中與譯碼的行地址相對(duì)應(yīng)的至少一個(gè)存儲(chǔ)塊BLK。圖3是示出圖2中的存儲(chǔ)塊BLKl到BLKz中的一個(gè)存儲(chǔ)塊BLKi的示例實(shí)施例的透視圖。圖4是沿圖3的存儲(chǔ)塊BLKi的1-1’線截取的截面圖。參照?qǐng)D3和圖4，存儲(chǔ)塊BLKi包括沿第一方向到第三方向延伸的結(jié)構(gòu)。首先，提供襯底111。襯底111可以是具有第一類(lèi)型(例如，第一導(dǎo)電類(lèi)型)的阱。例如，襯底111可以是通過(guò)注入諸如硼(B)的第三主族族元素形成的P型阱。例如，襯底111是在N型阱中提供的P型袋型阱(p-typepocketwell)。在下文中，假定襯底111是P型阱(或P型袋型阱)。然而，襯底111的導(dǎo)電類(lèi)型不局限于P型阱。在襯底111上提供在第一方向上延伸的多個(gè)摻雜區(qū)311到314。例如，多個(gè)摻雜區(qū)311到314可以具有不同于襯底111的第二類(lèi)型(例如，第二導(dǎo)電類(lèi)型)。在下文中，假定第一到第四摻雜區(qū)311到314具有N型。然而，第一到第四摻雜區(qū)311到314的導(dǎo)電類(lèi)型不局限于N型。在第一摻雜區(qū)311與第二摻雜區(qū)312之間的襯底111的區(qū)域之上，在第二方向上順序地提供多個(gè)在第一方向上延伸的絕緣材料112。例如，可以在第二方向上提供多個(gè)絕緣材料112，使它們間隔預(yù)定的距離或期望的距離。絕緣材料112可以包括諸如硅氧化物的絕緣物。提供多個(gè)柱113，所述多個(gè)柱113被沿著第一方向設(shè)置在第一摻雜區(qū)311與第二摻雜區(qū)312之間的襯底111的區(qū)域之上，并且在第二方向上貫穿絕緣材料112。舉例來(lái)說(shuō)，多個(gè)柱113貫穿絕緣材料112以接觸襯底111。柱113中的每一個(gè)可以由多種材料組成。例如，每個(gè)柱113的表層114可以包括具有第一類(lèi)型的硅材料。例如，每個(gè)柱113的表層114可以包括具有與所述襯底111相同類(lèi)型的硅材料。在下文中，假定每個(gè)柱113的表層114包括P型硅。然而，每個(gè)柱113的表層114不局限于包括P型硅。每個(gè)柱113的內(nèi)層115由絕緣材料形成。例如，每個(gè)柱113的內(nèi)層115可以包括諸如硅氧化物的絕緣材料。例如，每個(gè)柱113的內(nèi)層115可以包括空氣隙(airgap)。并且，在內(nèi)層115中可以形成孔洞(void)。在第一摻雜區(qū)311與第二摻雜區(qū)312之間的區(qū)域中，沿著絕緣材料112、柱113和襯底111的暴露表面提供絕緣層116。舉例來(lái)說(shuō)，可以沿第二方向去除在第二方向上所設(shè)置的最后的絕緣材料112的暴露側(cè)上提供的絕緣層116。例如，絕緣材料116的厚度可以小于絕緣材料112之間的距離的一半。也就是說(shuō)，在絕緣材料112中的第一絕緣材料的底面上提供的絕緣層116與低于該第一絕緣材料的第二絕緣材料的頂面上提供的絕緣層116之間，可以提供一區(qū)域，在該區(qū)域中可以設(shè)置除了絕緣材料112和絕緣層116之外的任何材料。在第一摻雜區(qū)311和第二摻雜區(qū)312之間的區(qū)域中，在絕緣層116的暴露表面上提供第一導(dǎo)電材料211到四1。例如，在襯底111與鄰近襯底111的絕緣層之間，提供在第一方向上延伸的第一導(dǎo)電材料211。更具體地說(shuō)，在襯底111與設(shè)置在鄰近襯底111的絕緣材料112下面的絕緣層116之間，提供在第一方向上延伸的第一導(dǎo)電材料211。在所述絕緣材料112當(dāng)中的特定絕緣材料的頂面上的絕緣層116與提供在該特定絕緣材料之上的絕緣材料的底面上所設(shè)置的絕緣層之間，提供在第一方向上延伸的第一導(dǎo)電材料。舉例來(lái)說(shuō)，在絕緣材料112之間提供在第一方向上延伸的多個(gè)第一導(dǎo)電材料221到觀1。舉例來(lái)說(shuō)，第一導(dǎo)電材料211到291可以是金屬材料。舉例來(lái)說(shuō)，第一導(dǎo)電材料211到291可以是諸如多晶硅的導(dǎo)電材料。在第二摻雜區(qū)312與第三摻雜區(qū)313之間的區(qū)域中，提供與設(shè)置在第一摻雜區(qū)311和第二摻雜區(qū)312上的結(jié)構(gòu)相同的結(jié)構(gòu)。舉例來(lái)說(shuō)，在第二摻雜區(qū)312與第三摻雜區(qū)313之間的區(qū)域中，提供在第一方向上延伸的多個(gè)絕緣材料112、在第一方向上順序地排列并且在第三方向上貫穿多個(gè)絕緣材料113的多個(gè)柱113、在多個(gè)絕緣材料112和多個(gè)柱113的暴露表面上提供的絕緣層116、以及在第一方向上延伸的多個(gè)第一導(dǎo)電材料212到四2。在第三摻雜區(qū)313與第四摻雜區(qū)314之間的區(qū)域中，提供與設(shè)置在第一摻雜區(qū)311和第二摻雜區(qū)312上的結(jié)構(gòu)相同的結(jié)構(gòu)。舉例來(lái)說(shuō)，在第三摻雜區(qū)313與第四摻雜區(qū)314之間的區(qū)域中，提供在第一方向上延伸的多個(gè)絕緣材料112、在第一方向上順序地排列并且在第三方向上貫穿多個(gè)絕緣材料112的多個(gè)柱113、在多個(gè)絕緣材料112和多個(gè)柱113的暴露表面上提供的絕緣層116、以及在第一方向上延伸的多個(gè)第一導(dǎo)電材料213到四3。分別在多個(gè)柱113上提供漏極320。舉例來(lái)說(shuō)，漏極320可以包括以第二類(lèi)型材料摻雜的硅材料。例如，漏極320可以包括以N型材料摻雜的硅材料。在下文中，假定漏極320包括以N型材料摻雜的硅材料。然而，漏極320不局限于包括N型硅材料。舉例來(lái)說(shuō)，每個(gè)漏極320的寬度可以大于與其相應(yīng)的柱113的寬度。例如，每個(gè)漏極320可以以墊(pad)的形狀提供在相應(yīng)的柱113的頂面。舉例來(lái)說(shuō)，漏極320中的每一個(gè)可以延伸到相應(yīng)柱113的表層114的部分。在漏極320上提供在第三方向上延伸的第二導(dǎo)電材料331到333。第二導(dǎo)電材料331到333在第一方向上排列，使它們相互間隔預(yù)定的或期望的距離。第二導(dǎo)電材料331到333分別連接到相應(yīng)區(qū)域中的漏極320。舉例來(lái)說(shuō)，漏極320和在第三方向上延伸的第二導(dǎo)電材料333可以通過(guò)對(duì)應(yīng)的接觸插塞相互連接。舉例來(lái)說(shuō)，第二導(dǎo)電材料331到333可以是金屬材料。舉例來(lái)說(shuō)，第二導(dǎo)電材料331到333可以是諸如多晶硅的導(dǎo)電材料。在下文中，將定義第一導(dǎo)電材料211到四1、212到四2以及213到四3的高度。第一導(dǎo)電材料211到291,212到292和213到293被定義為從襯底111起順序地具有第一到第九高度。也就是說(shuō)，鄰近襯底111的第一導(dǎo)電材料211到213具有第一高度。鄰近第二導(dǎo)電材料331到333的第一導(dǎo)電材料291到293具有第九高度。當(dāng)?shù)谝粚?dǎo)電材料211到291,212到四2以及213到293中的特定導(dǎo)電材料的次序從襯底111起增加時(shí)，該第一導(dǎo)電材料的高度也隨之增加。在圖3和圖4中，每個(gè)柱113與絕緣層116以及多個(gè)第一導(dǎo)電材料211到291、212到292和213到293—起形成串。例如，用作公共有源柱(commonactivepillar)的每個(gè)柱113與鄰近絕緣層116的區(qū)域以及第一導(dǎo)電材料211到291,212到292和213到293中的相鄰區(qū)域一起形成NAND串NS。NAND串NS包括多個(gè)晶體管結(jié)構(gòu)TS。晶體管結(jié)構(gòu)TS將參照?qǐng)D5更全面地描述。在示例實(shí)施例中，在任何給定串中的多個(gè)晶體管結(jié)構(gòu)TS的子集可以被稱(chēng)為子串。圖5是示出圖4的晶體管結(jié)構(gòu)TS的橫截面圖。參照?qǐng)D3到圖5，絕緣層116包括第一到第三子絕緣層117，118和119。包含P型硅的柱113的表層114可以用作主體。鄰近柱113的第一子絕緣層117可以用作隧穿絕緣層。例如，鄰近柱113的第一子絕緣層117可以包括熱氧化物層。第二子絕緣層118可以用作電荷存儲(chǔ)層。例如，第二子絕緣層118可以用作電荷俘獲層。例如，第二子絕緣層118可以包括氮化物層或金屬氧化物層(例如，鋁氧化物層、鉿氧化物層等等)。鄰近第一導(dǎo)電材料233的第三子絕緣層119可以用作阻擋絕緣層。舉例來(lái)說(shuō)，鄰近在第一方向上延伸的第一導(dǎo)電材料233的第三子絕緣層119可以具有單層或多層結(jié)構(gòu)。第三子絕緣層119可以是介電常數(shù)高于第一子絕緣層117和第二子絕緣層118的高電介質(zhì)層(highdielectriclayer)(例如，鋁氧化物層或鉿氧化物層等等)。第一導(dǎo)電材料233可以用作柵極(或控制柵極)。也就是說(shuō)，用作柵極(或控制柵極)的第一導(dǎo)電材料233、用作阻擋絕緣層的第三子絕緣層119、用作電荷捕獲層的第二子絕緣層118、用作隧穿絕緣層的第一子絕緣層117以及包含P型硅并且用作主體的表層114可以形成晶體管(或存儲(chǔ)單元晶體管結(jié)構(gòu))。舉例來(lái)說(shuō)，第一到第三子絕緣層117到119可以形成ONO結(jié)構(gòu)(氧化物-氮化物-氧化物)。在下文中，包含P型硅的柱113的表層114被定義為用作第二方向上的主體。在示例實(shí)施例中，柱113、絕緣層116和第一導(dǎo)電材料233的層之間的角度可以是直角、銳角或鈍角。在存儲(chǔ)塊BLKi中，一個(gè)柱113對(duì)應(yīng)于一個(gè)NAND串NS。存儲(chǔ)塊BLKi包括多個(gè)柱113。也就是說(shuō)，存儲(chǔ)塊BLKi包括多個(gè)NAND串NS。更具體地說(shuō)，存儲(chǔ)塊BLKi包括在第二方向(或垂直于襯底的方向)上延伸的多個(gè)NAND串NS。NAND串NS中的每一個(gè)包括在第二方向上堆疊的多個(gè)晶體管結(jié)構(gòu)TS。每個(gè)NAND串NS的多個(gè)晶體管結(jié)構(gòu)TS中的至少一個(gè)用作串選擇晶體管SST。每個(gè)NAND串的多個(gè)晶體管結(jié)構(gòu)TS中的至少一個(gè)用作地選擇晶體管GST。在示例實(shí)施例中，多個(gè)晶體管結(jié)構(gòu)TS的子串可以省略串選擇晶體管SST和/或地選擇晶體管GST。柵極(或控制柵極)對(duì)應(yīng)于在第一方向上延伸的第一導(dǎo)電材料211到291、212到292和213到四3。也就是說(shuō)，柵極(或控制柵極)形成在第一方向上延伸的字線WL以及至少兩條選擇線SL(例如，至少一條串選擇線SSL和至少一條地選擇線GSL)。在第三方向上延伸的第二導(dǎo)電材料331到333連接到NAND串NS的一端。例如，在第三方向上延伸的第二導(dǎo)電材料331到333用作位線BL。也就是說(shuō)，在一個(gè)存儲(chǔ)塊BLKi中，一條位線BL連接到多個(gè)NAND串。在NAND串NS的另一端提供在第一方向上延伸的第二類(lèi)型摻雜區(qū)311到314。在第一方向上延伸的第二類(lèi)型摻雜區(qū)311到314用作共源線CSL。概括地說(shuō)，存儲(chǔ)塊BLKi包括在垂直于襯底111的方向(第二方向)上延伸的多個(gè)NAND串NS，并且用作NAND閃速存儲(chǔ)塊(例如，電荷捕獲類(lèi)型)，在該NAND閃速存儲(chǔ)塊中，多個(gè)NAND串NS連接到一條位線BL。在圖3到圖5中，已經(jīng)描述了在九層上提供第一導(dǎo)電材料211到四1、212到292以及213到四3。然而，不局限于在九層上提供第一導(dǎo)電材料211到四1、212到292和213到四3。例如，第一導(dǎo)電材料可以被提供在形成存儲(chǔ)單元的至少八層以及形成選擇晶體管的至少兩層上。同時(shí)，第一導(dǎo)電材料可以被提供在形成存儲(chǔ)單元的多層以及形成選擇晶體管的至少兩層上。例如，第一導(dǎo)電材料也可以被提供在形成偽存儲(chǔ)單元的層上。在圖3到圖5中，已經(jīng)描述了三個(gè)NAND串NS連接到一條位線BL。然而，不局限于三個(gè)NAND串NS連接到一條位線BL。舉例來(lái)說(shuō)，在存儲(chǔ)塊BLKi中，m個(gè)NAND串NS可以連接到一條位線BL。這里，在第一方向上延伸的第一導(dǎo)電材料211到291、212到292和213到四3的數(shù)量以及用作共源線CSL的摻雜區(qū)311到314的數(shù)量也可以被調(diào)整為與連接到一條位線BL的NAND串NS的數(shù)量相對(duì)應(yīng)。在圖3到圖5中，已經(jīng)描述了三個(gè)NAND串NS連接到在第一方向上延伸的第一導(dǎo)電材料中的一個(gè)。然而，不局限于三個(gè)NAND串NS連接到第一導(dǎo)電材料中的一個(gè)。例如，η個(gè)NAND串NS可以連接到第一導(dǎo)電材料中的一個(gè)。這里，在第三方向上延伸的第二導(dǎo)電材料331到333的數(shù)量也可以被調(diào)整為對(duì)應(yīng)于連接到第一導(dǎo)電材料之一的NAND串NS的數(shù)量。如圖3到5所示，柱113越靠近襯底111，柱113在第一方向和第三方向上的橫截面積可以越小。例如，柱113在第一方向和第三方向上的橫截面積可能由于工藝特性或誤差而改變。舉例來(lái)說(shuō)，柱113是通過(guò)向通過(guò)蝕刻形成的洞內(nèi)填入諸如硅和絕緣材料的材料而形成的。隨著刻蝕深度增大，通過(guò)蝕刻形成的洞在第一和第三方向上的面積可能變小。也就是說(shuō)，柱113在第一方向和第三方向上的橫截面積可能隨著柱113逐漸靠近襯底111而變小。圖6是示出根據(jù)參照?qǐng)D3到圖5描述的存儲(chǔ)塊BLKi的示例實(shí)施例的等效電路BLKi的電路圖。參照?qǐng)D3到圖6，在第一位線BLl與共源線CSL之間提供NAND串NSll到NS31。在第二位線BL2與共源線CSL之間提供NAND串NS12、NS22和NS32。在第三位線BL3與共源線CSL之間提供NAND串NS13、NS23和NS33。第一到第三位線BLl到BL3分別對(duì)應(yīng)于在第三方向上延伸的第二導(dǎo)電材料331到333。每個(gè)NAND串NS的串選擇晶體管SST連接到相應(yīng)的位線BL。每個(gè)NAND串NS的地選擇晶體管GST連接到共源線CSL。在每個(gè)NAND串NS的串選擇晶體管SST和地選擇晶體管GST之間提供存儲(chǔ)單元MC。在下文中，以行和列為單位定義NAND串NS。共同連接到一條位線的NAND串NS形成一列。例如，連接到第一位線BLl的NAND串NSll到NS31對(duì)應(yīng)于第一列。連接到第二位線BL2的NAND串NS12到NS32對(duì)應(yīng)于第二列。連接到第三位線BL3的NAND串NS13到NS33對(duì)應(yīng)于第三列。連接到一個(gè)串選擇線SSL的NAND串NS形成一行。例如，連接到第一串選擇線SSLl的NAND串NSll到NS31形成第一行。連接到第二串選擇線SSL2的NAND串NS21到NS23形成第二行。連接到第三串選擇線SSL3的NAND串NS31到NS33形成第三行。在每個(gè)NAND串NS中定義高度。舉例來(lái)說(shuō)，在每個(gè)NAND串NS中地選擇晶體管GST的高度被定義為1。鄰近地選擇晶體管GST的存儲(chǔ)單元MCl的高度被定義為2。串選擇晶體管SST的高度被定義為9。鄰近串選擇晶體管SST的存儲(chǔ)單元MC6的高度被定義為7。當(dāng)從地選擇晶體管GST起存儲(chǔ)單元MC的次序的增加時(shí)，存儲(chǔ)單元MC的高度也隨之增加。也就是說(shuō)，第一到第三存儲(chǔ)單元MCl到MC3被定義為分別具有第二到第四高度。第四到第六存儲(chǔ)單元MC4到MC6分別被定義為具有第五到第七高度。同一行的NAND串NS共用地選擇線GSL。排列在不同行中的NAND串NS共用地選擇線GSL。具有第一高度的第一導(dǎo)電材料211到213相互連接從而形成地選擇線GSL。在同一行的NAND串NS中具有相同高度的存儲(chǔ)單元MC共用字線WL。具有相同高度并且對(duì)應(yīng)于不同行的NAND串NS的字線WL公共連接。也就是說(shuō)，具有相同高度的存儲(chǔ)單元MC共用字線WL。具有第二高度的第一導(dǎo)電材料221到223公共連接以形成第一字線WLl。具有第三高度的第一導(dǎo)電材料231到233公共連接以形成第二字線WL2。具有第四高度的第一導(dǎo)電材料241到243公共連接以形成第三字線WL3。具有第五高度的第一導(dǎo)電材料251到253公共連接以形成第四字線WL4。具有第六高度的第一導(dǎo)電材料261到263公共連接以形成第五字線WL5。具有第七高度的第一導(dǎo)電材料271到273公共連接以形成第六字線札6。具有第八高度的第一導(dǎo)電材料281到283公共連接以形成第七字線WL7。同一行的NAND串NS共用串選擇線SSL。不同行的NAND串NS分別連接到不同的串選擇線SSL1、SSL2和SSL3。第一到第三串選擇線SSLl到SSL3分別對(duì)應(yīng)于具有第九高度的第一導(dǎo)電材料四1到四3。在下文中，第一串選擇晶體管SSTl被定義為連接到第一串選擇線SSLl的串選擇晶體管SST。第二串選擇晶體管SST2被定義為連接到第二串選擇線SSL2的串選擇晶體管SST0第三串選擇晶體管SST3被定義為連接到第三串選擇線SSL3的串選擇晶體管SST。共源線CSL公共連接到所有NAND串NS。例如，第一到第四摻雜區(qū)311到314相互連接從而形成共源線CSL。如圖6所示，具有相同高度的字線WL公共連接。因此，當(dāng)選擇了具有特定高度的字線WL時(shí)，連接到被選字線WL的所有NAND串NS都被選擇。不同行的NAND串連接到不同的串選擇線SSL。因此，在連接到相同字線札的NAND串NS當(dāng)中，通過(guò)選擇和不選擇串選擇線SSLl到SSL3，未選行的NAND串NS可以與相應(yīng)的位線電隔離，并且被選行的NAND串NS可以電連接到相應(yīng)的位線。也就是說(shuō)，通過(guò)選擇和不選擇串選擇線SSLl到SSL3，可以選擇NAND串NS的行?？梢赃x擇被選行的NAND串NS的列。舉例來(lái)說(shuō)，在編程操作和讀操作期間，選擇串選擇線SSLl到SSL3之一。也就是說(shuō)，以NAND串NSll到NS13、NS21到NS23以及NS31到NS33的行為單位執(zhí)行編程操作和讀操作。舉例來(lái)說(shuō)，在編程操作或讀操作期間向被選行的被選字線施加選擇電壓，并且向未選字線或偽字線DffL施加未選電壓。例如，選擇電壓是編程電壓Vpgm或選擇讀取電壓Vrd0例如，未選電壓是通過(guò)電壓Vpass或未選讀取電壓Vread。也就是說(shuō)，以NAND串NSll到NS13、NS21到NS23和NS31到NS33中的被選行的字線為單位執(zhí)行編程操作和讀操作。舉例來(lái)說(shuō)，在第一導(dǎo)電材料211到四1、212到292和213到四3當(dāng)中，在用作選擇線的第一導(dǎo)電材料與用作字線的第一導(dǎo)電材料之間提供的絕緣材料112的厚度可以大于其他絕緣材料112的厚度。在圖3到圖6中，具有第一高度的第一導(dǎo)電材料211、212和213用作地選擇線GSL，并且具有第九高度的第一導(dǎo)電材料291、292和293用作串選擇線SSL1、SSL2和SSL3。這里，提供在具有第一高度的第一導(dǎo)電材料211、212和213與具有第二高度的第一導(dǎo)電材料221、222和223之間的絕緣材料112的厚度可以大于提供在具有第二高度的第一導(dǎo)電材料221、222和223與具有第八高度的導(dǎo)電材料281、282和283之間的絕緣材料112的厚度。同樣地，提供在具有第八高度的第一導(dǎo)電材料281、282和觀3與具有第九高度的第一導(dǎo)電材料四1、292和293之間的絕緣材料112的厚度可以大于提供在具有第二高度的第一導(dǎo)電材料221、222和223與具有第八高度的導(dǎo)電材料觀1、282和283之間的絕緣材料112的厚度。圖7是示出在圖1的非易失性存儲(chǔ)器件的擦除操作中的電壓條件的示例實(shí)施例的表。舉例來(lái)說(shuō)，可以以存儲(chǔ)塊為單位執(zhí)行擦除操作。舉例來(lái)說(shuō)，以下，將參照已經(jīng)在上面參照?qǐng)D3到圖6描述的存儲(chǔ)塊BLKi來(lái)描述擦除操作。在擦除操作中，串選擇線SSLl到SSL3被浮置。字線擦除電壓Vwe被施加到字線札1到札7。例如，字線擦除電壓Vwe可以是地電壓Vss。地選擇線GSL被浮置。此外，擦除電壓Vers被施加到襯底111。襯底111和第二方向主體114可以由具有相同的類(lèi)型的硅材料形成。因此，施加到襯底111的擦除電壓Vers被傳送到第二方向主體114。舉例來(lái)說(shuō)，擦除電壓Vers可以是高電壓。地選擇線GSL和串選擇線SSLl到SSL3處于浮置狀態(tài)。因此，當(dāng)?shù)诙较蛑黧w114的電壓變換時(shí)，對(duì)地選擇線GSL和串選擇線SSLl到SSL3產(chǎn)生耦合效應(yīng)。也就是說(shuō)，當(dāng)?shù)诙较蛑黧w114的電壓增加到擦除電壓Vers時(shí)，地選擇線GSL的電壓和串選擇線SSLl到SSL3的電壓也增加。因此，避免了地選擇晶體管GST和串選擇晶體管SST被擦除。字線擦除電壓Vwe被施加到字線到札7。舉例來(lái)說(shuō)，字線擦除電壓Vwe是低電壓。例如，字線擦除電壓Vwe可以是地電壓Vss。由于第二方向主體114與字線到札7之間的電壓差，在存儲(chǔ)單元MCl到MC7中產(chǎn)生R)wler-Nordheim隧穿。因此，存儲(chǔ)單元MCl到MC7被擦除。當(dāng)擦除電壓Vers被施加到襯底111時(shí)，在襯底111與地選擇線GSL之間可以產(chǎn)生耦合。例如，當(dāng)襯底111的電壓增加時(shí)，地選擇線GSL的電壓也可以由于耦合效應(yīng)而增加。當(dāng)?shù)剡x擇線GSL的電壓增加時(shí)，地選擇晶體管GST可以被導(dǎo)通。也就是說(shuō)，在第二方向主體114中與地選擇晶體管GST相對(duì)應(yīng)的區(qū)域可以被反轉(zhuǎn)(invert)。圖8是示出上面參照?qǐng)D3到6描述的存儲(chǔ)塊BLKi的NAND串NSll到NS13、NS21到NS23和NS31到NS33中的NAND串NS12的橫截面圖。舉例來(lái)說(shuō)，在圖8中示出了在擦除操作中地選擇晶體管GST被導(dǎo)通的情況。參照?qǐng)D3到圖8，襯底111是P型硅。第二方向主體114中與串選擇晶體管SST和存儲(chǔ)單元MCl到MC7相對(duì)應(yīng)的區(qū)域保持為P型。另一方面，在第二方向主體114中與地選擇晶體管GST相對(duì)應(yīng)的區(qū)域m被反轉(zhuǎn)為N型。也就是說(shuō)，第二方向主體114中與串選擇晶體管SST和存儲(chǔ)單元MCl到MC7相對(duì)應(yīng)的區(qū)域與襯底111電絕緣。因此，施加到襯底111的擦除電壓Vers未傳送到第二方向主體114中的存儲(chǔ)單元MCl到MC7，因此存儲(chǔ)單元MCl到MC7未被擦除。為了避免這個(gè)問(wèn)題，根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的非易失性存儲(chǔ)器件根據(jù)存儲(chǔ)單元陣列110的襯底的電壓電平來(lái)驅(qū)動(dòng)地選擇線。圖9是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的、圖1的非易失性存儲(chǔ)器件100的擦除方法的流程圖。舉例來(lái)說(shuō)，假定擦除在上面參照?qǐng)D3到圖6描述的存儲(chǔ)塊BLKi。也就是說(shuō)，假定地址譯碼器120中的塊字線驅(qū)動(dòng)器123選擇存儲(chǔ)塊BLKi。參照?qǐng)D1到6和圖9，在操作S110，字線擦除電壓Vwe被施加到字線札1到札7。例如，字線擦除電壓Vwe是低電壓。例如，字線擦除電壓Vwe是地電壓Vss。例如，字線擦除電壓Vwe具有比地電壓Vss低的電平。例如，地址譯碼器120利用字線擦除電壓Vwe驅(qū)動(dòng)字線WLl到WL7。在操作S120，特定電壓Vpd被施加到地選擇線GSL。例如，特定電壓Vpd是用于截止地選擇晶體管GST的電壓。例如，特定電壓Vpd具有比地選擇晶體管GST的閾值電壓低的電平。例如，特定電壓Vpd是地電壓Vss。例如，特定電壓Vpd具有比地電壓Vss低的電平。例如，地址譯碼器120利用特定電壓Vpd驅(qū)動(dòng)地選擇線GSL。在操作S130，擦除電壓Vers被施加到襯底111。例如，擦除電壓Vers是高電壓。例如，襯底偏置電路160可以向襯底111供應(yīng)擦除電壓Vers。在操作S140，地選擇線GSL根據(jù)襯底電壓的變化被浮置。例如，襯底監(jiān)視電路130監(jiān)視存儲(chǔ)單元陣列110的襯底111的電壓變化。基于襯底111的電壓變化，襯底監(jiān)視電路130激活或去激活地使能信號(hào)GE。響應(yīng)于地使能信號(hào)GE，地址譯碼器120向地選擇線GSL施加特定電壓Vpd，或浮置地選擇線GSL。盡管在圖9中操作SllO到S130按順序執(zhí)行，但是舉例來(lái)說(shuō)操作SllO到S130可以同時(shí)執(zhí)行。舉例來(lái)說(shuō)，操作SllO和S120可以順序地執(zhí)行。舉例來(lái)說(shuō)，操作SllO到S130可以以相反的次序執(zhí)行。舉例來(lái)說(shuō)，可以在執(zhí)行操作SllO到S130的同時(shí)，串選擇線驅(qū)動(dòng)器125在S140中控制串選擇線SSLl到SSL3被浮置。圖10是示出基于圖9的擦除方法的擦除電壓條件的示例表。參照?qǐng)D1到6、圖9和圖10，在擦除操作中，串選擇線SSLl到SSL3被浮置。在擦除操作中，字線擦除電壓Vwe被施加到字線WLl到WL7。當(dāng)擦除操作開(kāi)始時(shí)，特定電壓Vpd被施加到地選擇線GSL。隨后，地選擇線GSL被浮置。在擦除操作中，擦除電壓Vers被施加到襯底111。圖11是示出基于圖9的擦除方法和圖10的電壓條件的電壓變化的示例時(shí)序圖。參照?qǐng)D1到圖6、圖9到圖11，一旦擦除操作開(kāi)始，在第一時(shí)間tl，擦除電壓Vers被施加到襯底111。也就是說(shuō)，在第一時(shí)間tl，襯底111的電壓開(kāi)始增加。此時(shí)，特定電壓Vpd被施加到地選擇線GSL。例如，地選擇線GSL保持地電壓Vss。因此，地選擇晶體管GST保持截止?fàn)顟B(tài)。因此，襯底111的電壓可以被傳送到第二方向主體114。也就是說(shuō)，第二方向主體114的電壓與襯底111的電壓一起增加。字線擦除電壓Vwe被施加到字線到札7。串選擇線SSLl到SSL3處于浮置狀態(tài)。第二方向主體114的電壓變化對(duì)串選擇線SSLl到SSL3造成耦合效應(yīng)。也就是說(shuō)，當(dāng)?shù)诙较蛑黧w114的電壓與襯底111一起增加時(shí)，串選擇線SSLl到SSL3的電壓也增加。在第二時(shí)間t2，襯底111的電壓電平達(dá)到閾值或目標(biāo)電壓電平Vtar。一旦襯底111的電壓電平達(dá)到閾值或目標(biāo)電壓電平Vtar，則地選擇線GSL被浮置。例如，圖14A或圖14B中的地選擇線驅(qū)動(dòng)器1浮置地選擇線GSL。在第二時(shí)間t2之后，襯底111的電壓增加到擦除電壓Vers的電平。當(dāng)襯底111的電壓增加時(shí)，串選擇線SSLl到SSL3的電壓隨之增加。例如，串選擇線SSLl到SSL3的電壓可以增加到串選擇線電壓Vssl的電平。由于從第二時(shí)間t2起地選擇線GSL被浮置，因此在第二時(shí)間t2之后地選擇線GSL的電壓由于耦合效應(yīng)而增加。例如，地選擇線GSL的電壓可以增加到地選擇線電壓Vgsl的電平。在擦除操作期間，字線WLl到WL7的電壓保持在字線擦除電壓Vwe的電平。例如，字線擦除電壓Vwe可以是地電壓Vss。擦除電壓Vers被施加到第二方向主體114，并且字線擦除電壓Vwe被施加到字線WLl到札7。由于第二方向主體114與字線到札7之間的電壓差，在存儲(chǔ)單元MCl到MC7中產(chǎn)生Fowler-Nordheim隧穿(tunneling)。因此，存儲(chǔ)單元MCl到MC7被擦除。擦除電壓Vers被施加到第二方向主體114，并且串選擇線電壓Vssl在串選擇線SSLl到SSL3中。第二方向主體114與串選擇線SSLl到SSL3之間的電壓差未大到足以引起Fowler-Nordheim隧穿。擦除電壓Vers被施加到第二方向主體114，并且地選擇線電壓Vgsl被施加到地選擇線GSL。襯底111的電壓達(dá)到目標(biāo)電壓電平Vtar，然后地選擇線GSL的電壓由于耦合效應(yīng)而開(kāi)始增加。也就是說(shuō)，地選擇線電壓Vgsl的電平受到目標(biāo)電壓Vtar的電平的影響。當(dāng)控制目標(biāo)電壓Vtar的電平時(shí)，也能夠控制地選擇線電壓Vgsl的電平。舉例來(lái)說(shuō)，可以確定目標(biāo)電壓Vtar的電平，使得不會(huì)由于擦除電壓Vers與地選擇線電壓Vgsl之間的電壓差而導(dǎo)致R)wler-Nordheim隧穿。例如，可以控制目標(biāo)電壓Vtar的電平，以使地選擇線電壓Vgsl的電平變?yōu)椴脸妷篤ers的電平的一半。因此，避免了地選擇晶體管GST被擦除。按照根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的擦除方法，如上所述，根據(jù)襯底111的電壓電平控制地選擇線GSL的電壓。在擦除操作開(kāi)始時(shí)，特定電壓Vpd被施加到地選擇線GSL。該特定電壓是用于不反轉(zhuǎn)第二方向主體114中與地選擇晶體管GST相對(duì)應(yīng)的區(qū)域的電壓。當(dāng)襯底111的電壓電平達(dá)到目標(biāo)電壓Vtar的電平時(shí)，地選擇線GSL被浮置。也就是說(shuō)，避免了存儲(chǔ)單元MCl到MC7的擦除干擾，并且避免了地選擇晶體管GST被擦除。因此，可以提高非易失性存儲(chǔ)器件100的可靠性。圖12是示出圖1的襯底監(jiān)視電路130的示例框圖。參照?qǐng)D12，襯底監(jiān)視電路130包括上調(diào)整器(up-trimmer)131、下調(diào)整器(down-trimmer)133和/或比較器135。存儲(chǔ)器陣列的襯底的襯底電壓Vsub被提供給上調(diào)整器131。下調(diào)整器133連接到地電壓。上調(diào)整器131與下調(diào)整器133之間的中間節(jié)點(diǎn)C連接到比較器135。上調(diào)整器131和下調(diào)整器133分割襯底電壓Vsub。例如，上調(diào)整器131和下調(diào)整器133可以具有電阻值。也就是說(shuō)，由上調(diào)整器131和下調(diào)整器133分割的襯底電壓Vsub被提供給比較器135。舉例來(lái)說(shuō)，上調(diào)整器131和下調(diào)整器133可以具有可變電阻值。例如，上調(diào)整器131可以響應(yīng)于第一代碼信號(hào)CODEl控制電阻值。下調(diào)整器133可以響應(yīng)于第二代碼信號(hào)C0DE2控制電阻值。比較器135比較中間節(jié)點(diǎn)C的電壓和參考電壓Vref。比較器135根據(jù)比較的結(jié)果激活或去激活地使能信號(hào)GE。地使能信號(hào)GE被傳送到地址譯碼器120。地址譯碼器120響應(yīng)于地使能信號(hào)GE驅(qū)動(dòng)被選存儲(chǔ)塊(例如BLKi)的地選擇線GSL。例如，如上面參照?qǐng)D9到圖11所描述的，地址譯碼器120可以驅(qū)動(dòng)地選擇線GSL。也就是說(shuō)，可以根據(jù)上調(diào)整器131和下調(diào)整器133的分割比以及參考電壓Vref的電平來(lái)設(shè)置目標(biāo)電壓Vtar的電平。而且，上調(diào)整器131和下調(diào)整器133的分割比通過(guò)代碼信號(hào)CODEl和C0DE2來(lái)控制。因此，可以基于代碼信號(hào)CODEl和C0DE2改變目標(biāo)電壓Vtar的電平。可以使用存儲(chǔ)在存儲(chǔ)陣列中的電子熔絲(e-fuse)數(shù)據(jù)，在非易失性存儲(chǔ)器件的上電序列中設(shè)置所述代碼CODEl禾口C0DE2。在圖12中，已經(jīng)如上描述了比較器135的輸出被提供為地使能信號(hào)GE。然而，可以附加地提供邏輯塊，該邏輯塊控制比較器135的輸出，使其作為地使能信號(hào)GE被輸出。圖13是示出圖12的上調(diào)整器131的示例電路圖。參照?qǐng)D13，上調(diào)整器131包括第一到第η電阻器Rl到to、以及第一到第η開(kāi)關(guān)Tl到Τη。舉例來(lái)說(shuō)，第一到第η開(kāi)關(guān)Tl到Tn被圖示為晶體管，但是它們不局限于此。第一到第η電阻器Rl到1串聯(lián)連接。第一到第η電阻器Rl到1和第一到第η晶體管Tl到Tn分別并聯(lián)連接。第一到第η晶體管Tl到Tn響應(yīng)于第一代碼信號(hào)CODEl而操作。舉例來(lái)說(shuō)，當(dāng)?shù)谝痪w管Tl被導(dǎo)通時(shí)，通過(guò)第一晶體管Tl提供繞過(guò)第一電阻器Rl的路徑。因此，上調(diào)整器131的電阻值降低。當(dāng)?shù)谝痪w管Tl截止時(shí)，不提供繞過(guò)第一電阻器Rl的路徑。因此，第一電阻器Rl的電阻值反映在上調(diào)整器131的電阻值中。除了提供第二代碼信號(hào)C0DE2之外，可以像上調(diào)整器131那樣配置圖12的下調(diào)整器133。因而，將省略對(duì)下調(diào)整器133的詳細(xì)描述。如上所述，通過(guò)基于第一代碼信號(hào)CODEl進(jìn)行控制，可以控制上調(diào)整器131的電阻值。同時(shí)，通過(guò)控制第二代碼信號(hào)C0DE2，可以控制下調(diào)整器133的電阻值。因此，通過(guò)控制第一代碼信號(hào)CODEl和第二代碼信號(hào)C0DE2，可以改變目標(biāo)電壓Vtar的電平。圖14Α是示出圖1的非易失性存儲(chǔ)器件的存儲(chǔ)單元陣列110和地址譯碼器120的示例框圖。作為示例，圖示了存儲(chǔ)單元陣列Iio的存儲(chǔ)塊BLKi。參照?qǐng)D14A，地址譯碼器120包括傳送通過(guò)電路(transferpasscircuit)121、塊字線驅(qū)動(dòng)器123、串選擇線驅(qū)動(dòng)器125、字線驅(qū)動(dòng)器127和地選擇線驅(qū)動(dòng)器129。電壓傳送通過(guò)電路121響應(yīng)于BLKWL信號(hào)在選擇線上傳送來(lái)自SSL驅(qū)動(dòng)器JL驅(qū)動(dòng)器和GSL驅(qū)動(dòng)器的電壓。傳送通過(guò)電路121包括多個(gè)開(kāi)關(guān)。舉例來(lái)說(shuō)，傳送通過(guò)電路121可以包括多個(gè)晶體管。舉例來(lái)說(shuō)，傳送通過(guò)電路121可以包括多個(gè)高電壓晶體管。傳送電路121的晶體管的柵極共同連接到塊字線BLKWL。通過(guò)電路121的一些晶體管分別連接在串選擇線SSLl到SSL3與選擇線SSl到SS3之間。通過(guò)電路121的一些晶體管分別連接在字線WLl到WL7與選擇線Sl到S3之間。開(kāi)關(guān)電路121的一部分晶體管連接在地選擇線GSL與選擇線GS之間。也就是說(shuō)，通過(guò)電路121響應(yīng)于塊字線BLKffL的電壓電平，將串選擇線SSLl到SSL3、字線WLl到WL7和地選擇線GSL分別連接到串選擇線驅(qū)動(dòng)器125、字線驅(qū)動(dòng)器127和地選擇線驅(qū)動(dòng)器129。塊字線驅(qū)動(dòng)器123驅(qū)動(dòng)塊字線BLKWL，以便使存儲(chǔ)單元陣列110的存儲(chǔ)塊BLKl到BLKi中的一個(gè)被選擇。BLKWL。例如，當(dāng)存儲(chǔ)塊BLKi被選擇時(shí)，塊字線驅(qū)動(dòng)器123向塊字線BLKffL施加選擇電壓。舉例來(lái)說(shuō)，塊字線驅(qū)動(dòng)器123在編程操作和讀操作中向塊字線BLKWL施加高電壓Vpp。舉例來(lái)說(shuō)，塊字線驅(qū)動(dòng)器123在擦除操作中向塊字線BLKffL施加電源電壓Vcc0串選擇線驅(qū)動(dòng)器125連接到選擇線SSl到SS3。選擇線SSl到SS3通過(guò)通過(guò)電路121連接到串選擇線SSLl到SSL3。也就是說(shuō)，串選擇線驅(qū)動(dòng)器125通過(guò)通過(guò)電路121驅(qū)動(dòng)串選擇線SSLl到SSL3。例如，串選擇線驅(qū)動(dòng)器125在擦除操作中浮置串選擇線SSLl到SSL3。字線驅(qū)動(dòng)器127連接到選擇線Sl到S7。選擇線Sl到S7通過(guò)通過(guò)電路121分別連接到字線WLl到WL7。也就是說(shuō)，字線驅(qū)動(dòng)器127通過(guò)通過(guò)電路121驅(qū)動(dòng)字線WLl到WL7。舉例來(lái)說(shuō)，在擦除操作中字線驅(qū)動(dòng)器127向字線WLl到WL7施加字線擦除電壓Vwe。地選擇線驅(qū)動(dòng)器1連接到選擇線GS。選擇線GS通過(guò)通過(guò)電路121連接到地選擇線GSL。也就是說(shuō)，地選擇線驅(qū)動(dòng)器1通過(guò)通過(guò)電路121驅(qū)動(dòng)地選擇線GSL。在擦除操作中，地選擇線驅(qū)動(dòng)器129響應(yīng)于地使能信號(hào)GE而操作舉例來(lái)說(shuō)，當(dāng)開(kāi)始擦除操作時(shí)，地選擇線驅(qū)動(dòng)器129向地選擇線GSL施加特定電壓Vpd。該特定電壓Vpd是用于不反轉(zhuǎn)第二方向主體114中與地選擇晶體管GST相對(duì)應(yīng)的區(qū)域的電壓。當(dāng)?shù)厥鼓苄盘?hào)GE的邏輯值改變時(shí)，地選擇線驅(qū)動(dòng)器1浮置地選擇線GSL。例如，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1控制輸出，以便浮置地選擇線GSL0例如，地選擇線驅(qū)動(dòng)器129輸出具有與塊字線BLKffL的電壓電平相同電平的電壓。例如，當(dāng)在擦除操作中電源電壓Vcc被施加到塊字線BLKWL時(shí)，地選擇線驅(qū)動(dòng)器129根據(jù)地使能信號(hào)GE的變化輸出該電源電壓Vcc。此時(shí)，與地選擇線GSL相對(duì)應(yīng)的通過(guò)電路121的柵極電壓和漏極(或源極)電壓變?yōu)橄嗤?。因而，與地選擇線GSL相對(duì)應(yīng)的通過(guò)電路121的晶體管被截止。也就是說(shuō)，地選擇線GSL被浮置。當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1不局限于其輸出具有與塊字線BLKffL的電壓電平相同電平的電壓。并且，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1不局限于其輸出電源電壓Vcc。舉例來(lái)說(shuō)，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1輸出用于截止與地選擇線GSL相對(duì)應(yīng)的通過(guò)電路121的晶體管的電壓。舉例來(lái)說(shuō)，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1浮置輸出節(jié)點(diǎn)。如上所述，根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的非易失性存儲(chǔ)器件100包括用于存儲(chǔ)單元陣列Iio的每個(gè)存儲(chǔ)塊BLKi的傳送通過(guò)電路121、塊字線驅(qū)動(dòng)器123、串選擇線驅(qū)動(dòng)器125、字線驅(qū)動(dòng)器127和地選擇線驅(qū)動(dòng)器129。如上所述，根據(jù)發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器件100在擦除操作中隨著存儲(chǔ)單元陣列110的襯底電壓的變化來(lái)驅(qū)動(dòng)地選擇線GSL。因此，避免了存儲(chǔ)單元MCl到MC7的擦除干擾，并且避免了地選擇晶體管GST被擦除。也就是說(shuō)，提高了非易失性存儲(chǔ)器件100的可靠性。圖14B是示出圖1的非易失性存儲(chǔ)器件的存儲(chǔ)單元陣列110和地址譯碼器120’的另一示例框圖。作為示例，圖示了存儲(chǔ)單元陣列Iio的存儲(chǔ)塊BLKO和BLK1。參照?qǐng)D14B，與圖14A的地址譯碼器120相比，地址譯碼器120’包括用于每個(gè)存儲(chǔ)塊BLKO和BLKl的傳送通過(guò)電路1210、1211和塊字線驅(qū)動(dòng)器1230、1231，以及用于所有存儲(chǔ)塊BLKn的一個(gè)公共的串選擇線驅(qū)動(dòng)器125、字線驅(qū)動(dòng)器127和地選擇線驅(qū)動(dòng)器129。電壓傳送傳送通過(guò)電路121η響應(yīng)于來(lái)自相應(yīng)的塊字線驅(qū)動(dòng)器123η的BLKffL信號(hào)，在選擇線上傳送來(lái)自SSL驅(qū)動(dòng)器125、ffL驅(qū)動(dòng)器127和GSL驅(qū)動(dòng)器129的電壓。傳送通過(guò)電路121η包括多個(gè)開(kāi)關(guān)。舉例來(lái)說(shuō)，傳送通過(guò)電路121η可以包括多個(gè)晶體管。舉例來(lái)說(shuō)，傳送通過(guò)電路121η可以包括多個(gè)高電壓晶體管。每個(gè)傳送通過(guò)電路121η的晶體管的柵極共同連接到塊字線BLKWL。每個(gè)傳送通過(guò)電路121η的一些晶體管分別連接在串選擇線SSLl到SSL3與選擇線SSl到SS3之間。每個(gè)傳送通過(guò)電路121η的一些晶體管分別連接在字線WLl到WL7與選擇線Sl到S3之間。每個(gè)傳送通過(guò)電路121的一部分晶體管連接在地選擇線GSL與選擇線GS之間。也就是說(shuō)，每個(gè)傳送通過(guò)電路121η響應(yīng)于塊字線BLKWL的電壓電平，將串選擇線SSLl到SSL3、字線到WL7和地選擇線GSL分別連接到串選擇線驅(qū)動(dòng)器125、字線驅(qū)動(dòng)器127和地選擇線驅(qū)動(dòng)器129。每個(gè)塊字線驅(qū)動(dòng)器123η驅(qū)動(dòng)塊字線BLKWL，以便使存儲(chǔ)單元陣列110的存儲(chǔ)塊BLKl到BLKi中的一個(gè)被選擇。例如，當(dāng)存儲(chǔ)塊BLKO被選擇時(shí)，塊字線驅(qū)動(dòng)器1230向塊字線BLKffL施加選擇電壓。舉例來(lái)說(shuō)，塊字線驅(qū)動(dòng)器1230在編程操作和讀操作中向塊字線BLKffL施加高電壓Vpp。舉例來(lái)說(shuō)，塊字線驅(qū)動(dòng)器1230在擦除操作中向塊字線BLKWL施加電源電壓Vcc。串選擇線驅(qū)動(dòng)器125連接到每個(gè)存儲(chǔ)塊BLKn的選擇線SSl到SS3。選擇線SSl到SS3通過(guò)相應(yīng)的傳送通過(guò)電路121η連接到串選擇線SSLl到SSL3。也就是說(shuō)，串選擇線驅(qū)動(dòng)器125通過(guò)相應(yīng)的傳送通過(guò)電路121η驅(qū)動(dòng)每個(gè)存儲(chǔ)塊BLKn的串選擇線SSLl到SSL3。例如，串選擇線驅(qū)動(dòng)器125在擦除操作中浮置串選擇線SSLl到SSL3。字線驅(qū)動(dòng)器127連接到每個(gè)存儲(chǔ)塊BLKn的選擇線Sl到S7。選擇線Sl到S7通過(guò)相應(yīng)的傳送通過(guò)電路121η分別連接到字線WLl到WL7。也就是說(shuō)，字線驅(qū)動(dòng)器127通過(guò)相應(yīng)的傳送通過(guò)電路121η驅(qū)動(dòng)字線WLl到WL7。舉例來(lái)說(shuō)，在擦除操作中，字線驅(qū)動(dòng)器127向字線到札7施加字線擦除電壓Vwe。地選擇線驅(qū)動(dòng)器1連接到每個(gè)存儲(chǔ)塊BLKn的選擇線GS。選擇線GS通過(guò)相應(yīng)的傳送通過(guò)電路121η連接到地選擇線GSL。也就是說(shuō)，地選擇線驅(qū)動(dòng)器1通過(guò)相應(yīng)的傳送通過(guò)電路121η驅(qū)動(dòng)地選擇線GSL。在擦除操作中，地選擇線驅(qū)動(dòng)器129響應(yīng)于地使能信號(hào)GE而操作舉例來(lái)說(shuō)，當(dāng)開(kāi)始擦除操作時(shí)，地選擇線驅(qū)動(dòng)器129向地選擇線GSL施加特定電壓Vpd。該特定電壓Vpd是用于不反轉(zhuǎn)第二方向主體114中與地選擇晶體管GST相對(duì)應(yīng)的區(qū)域的電壓。當(dāng)?shù)厥鼓苄盘?hào)GE的邏輯值改變時(shí)，地選擇線驅(qū)動(dòng)器1浮置地選擇線GSL。例如，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1控制輸出，以便浮置地選擇線GSL0例如，地選擇線驅(qū)動(dòng)器129輸出具有與塊字線BLKffL的電壓電平相同電平的電壓。例如，當(dāng)在擦除操作中電源電壓Vcc被施加到塊字線BLKWL時(shí)，地選擇線驅(qū)動(dòng)器129根據(jù)地使能信號(hào)GE的變化輸出該電源電壓Vcc。此時(shí)，與地選擇線GSL相對(duì)應(yīng)的傳送通過(guò)電路121的柵極電壓和漏極(或源極)電壓變?yōu)橄嗤?。因而，與地選擇線GSL相對(duì)應(yīng)的傳送通過(guò)電路121的晶體管截止。也就是說(shuō)，地選擇線GSL被浮置。當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1不局限于其輸出具有與塊字線BLKffL的電壓電平相同電平的電壓。并且，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1不局限于其輸出電源電壓Vcc。舉例來(lái)說(shuō)，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1輸出用于截止與地選擇線GSL相對(duì)應(yīng)的傳送通過(guò)電路121η的晶體管的電壓。舉例來(lái)說(shuō)，當(dāng)?shù)厥鼓苄盘?hào)GE變化時(shí)，地選擇線驅(qū)動(dòng)器1浮置輸出節(jié)點(diǎn)。如上所述，地址譯碼器120’包括用于每個(gè)存儲(chǔ)塊BLKO和BLKl的傳送通過(guò)電路1210,1211和塊字線驅(qū)動(dòng)器1230、1231，以及用于所有存儲(chǔ)塊BLKn的一個(gè)公共的串選擇線驅(qū)動(dòng)器125、字線驅(qū)動(dòng)器127和地選擇線驅(qū)動(dòng)器129。如上所述，根據(jù)發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器件100在擦除操作中隨著存儲(chǔ)單元陣列110的襯底電壓的變化來(lái)驅(qū)動(dòng)地選擇線GSL。因此，避免了存儲(chǔ)單元MCl到MC7的擦除干擾，并且避免了地選擇晶體管GST被擦除。也就是說(shuō)，提高了非易失性存儲(chǔ)器件100的可靠性。圖15是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_l的電路圖。與參照?qǐng)D6描述的等效電路相比，在存儲(chǔ)塊BLKi_l的每個(gè)NAND串NS附加地提供橫向晶體管LTR。在每個(gè)NAND串NS中，橫向晶體管LTR連接在地選擇晶體管GST和共源線CSL之間。橫向晶體管LTR的柵極(或控制柵極)以及地選擇晶體管GST的柵極(或控制柵極)連接到地選擇線GSL。如參照?qǐng)D3到圖6所描述的，具有第一高度的第一導(dǎo)電材料211、212和213分別對(duì)應(yīng)于第一到第三地選擇線GSLl到GSL3。一旦特定電壓被施加到具有第一高度的第一導(dǎo)電材料211、212和213，在鄰近該第一導(dǎo)電材料211、212和213的表層114的區(qū)域中就形成溝道。而且，如果特定電壓被施加到第一導(dǎo)電材料211、212和213，則在鄰近該第一導(dǎo)電材料211、212和213的襯底111的區(qū)域中形成溝道。第一摻雜區(qū)311連接到通過(guò)第一導(dǎo)電材料的電壓形成的襯底111中的溝道。通過(guò)第一導(dǎo)電材料211的電壓產(chǎn)生的襯底111的溝道連接到表層114中通過(guò)第一導(dǎo)電材料211的電壓形成的溝道，所述表層114用作第二方向的主體。同樣地，通過(guò)第一導(dǎo)電材料211、212和213的電壓在襯底111中形成溝道。第一到第四摻雜區(qū)311到314分別通過(guò)在襯底111中由第一導(dǎo)電材料211、212和213的電壓形成的溝道連接到用作第二方向的主體的表層114。如參照?qǐng)D3到圖6所描述的，第一到第四摻雜區(qū)311到314公共連接以形成共源線CSL。共源線CSL以及存儲(chǔ)單元MCl到MC6的溝道通過(guò)與襯底111垂直和平行的溝道電連接，所述溝道是通過(guò)地選擇線GSL的電壓形成的。也就是說(shuō)，可以理解為，在共源線CSL和第一存儲(chǔ)單元MCl之間提供由地選擇線GSL驅(qū)動(dòng)的、與襯底垂直和平行的晶體管。垂直于襯底的晶體管可以被理解為地選擇晶體管GST，并且平行于襯底襯底的晶體管可以被理解為橫向晶體管LST。圖16是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_l的電路圖。與參照?qǐng)D6描述的等效電路相比，在每個(gè)NAND串NS中，可以在存儲(chǔ)單元MCl到MC6與共源線CSL之間提供兩個(gè)地選擇晶體管GSTl和GST2。與具有相同高度的地選擇晶體管GSTl或GST2相對(duì)應(yīng)的地選擇線GSLl和GSL2可以公共連接。此外，與同一NAND串NS相對(duì)應(yīng)的地選擇線GSLl和GSL2可以公共連接。圖17是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_2的電路圖。與圖16的存儲(chǔ)塊BLKi_l相比，可以在存儲(chǔ)單元MCl到MC5與位線BL之間提供兩個(gè)串選擇晶體管SSTa和SSTb。在同一行中的NAND串中，具有相同高度的串選擇晶體管SSTa或SSTb可以共用一條串選擇線SSL。例如，在第一行的NAND串NSll到NS13中，a串選擇晶體管SSTa共用Ia串選擇線SSLla。b串選擇晶體管SSTb共用Ib串選擇線SSLlb。在第二行中的NAND串NS21到NS23中，a串選擇晶體管SSTa共用加串選擇線SSL2a。b串選擇晶體管SSTb共用2b串選擇線SSL2b。在第三行中的NAND串NS21到NS23中，a串選擇晶體管SSTa共用3a串選擇線SSL3a。b串選擇晶體管SSTb共用北串選擇線SSL3b。圖18是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_3的電路圖。與圖17的存儲(chǔ)塊BLKi_2相比，與同一行的NAND串NS相對(duì)應(yīng)的串選擇線SSL被公共連接。圖19是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_4的電路圖。與圖6的存儲(chǔ)塊BLKi相比，在每個(gè)NAND串NS中，在串選擇晶體管SST與存儲(chǔ)單元MC6之間提供偽存儲(chǔ)單元DMC。偽存儲(chǔ)單元DMCl共同連接到偽字線OTL。也就是說(shuō)，在串選擇線SSLl到SSL3與字線札6之間提供偽字線OTL。圖20是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_5的電路圖。與圖6的存儲(chǔ)塊BLKi相比，在每個(gè)NAND串NS中，在地選擇晶體管GST與存儲(chǔ)單元MCl之間提供偽存儲(chǔ)單元DMC。偽存儲(chǔ)單元DMC共同連接到偽字線DWL。也就是說(shuō)，在地選擇線GSL與字線WLl之間提供偽字線DWL。圖21是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的參照?qǐng)D3和圖5描述的存儲(chǔ)塊BLKi的等效電路BLKi_6的電路圖。與圖6的存儲(chǔ)塊BLKi相比，在每個(gè)NAND串NS中，在地選擇晶體管GST與存儲(chǔ)單元MCl之間以及在串選擇晶體管SST與存儲(chǔ)單元MC6之間提供偽存儲(chǔ)單元DMC。偽存儲(chǔ)單元DMC共同連接到偽字線DWLl和DWL2。也就是說(shuō)，在地選擇線GSL與字線WLl之間提供偽字線DWL1，并且在串選擇線SSL與字線MC5之間提供偽字線DWL2。圖22是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的存儲(chǔ)塊BLKl-BLKz中的一個(gè)存儲(chǔ)塊BLKi’的透視圖。沿存儲(chǔ)塊BLKi’的1-1’線截取的截面圖與圖3中示出的相同。與圖3的存儲(chǔ)塊BLKi相比，在存儲(chǔ)塊BLKi’中，柱113’具有方柱形式。而且，在沿著第一方向相互間隔特定距離的柱113’之間提供絕緣材料101。舉例來(lái)說(shuō)，絕緣材料101沿第二方向延伸，并且接觸襯底111。參照?qǐng)D3描述的第一導(dǎo)電材料211到291,212到292和213到293在包括絕緣材料101的區(qū)域中被分成第一部分211a到^la、212a到四加和213a到以及第二部分211b到29lb、212b到292b和213b到293b在第一摻雜區(qū)311和第二摻雜區(qū)312上的區(qū)域中，每個(gè)柱113’形成第一導(dǎo)電材料的第一部分211a到^la和絕緣層116以及一個(gè)NAND串NS，并且形成第一導(dǎo)電材料的第二部分211b到^lb和絕緣層116以及另一個(gè)NAND串NS。在第二摻雜區(qū)312和第三摻雜區(qū)313上的區(qū)域中，每個(gè)柱113’形成第一導(dǎo)電材料的第一部分21到四加和絕緣層116以及一個(gè)NAND串NS，并且形成第一導(dǎo)電材料的第二部分212b到和絕緣層116以及另一個(gè)NAND串NS。在第三摻雜區(qū)313和第四摻雜區(qū)314上的區(qū)域中，每個(gè)柱113’形成第一導(dǎo)電材料的第一部分213a到和絕緣層116以及一個(gè)NAND串NS，并且形成第一導(dǎo)電材料的第二部分213b到和絕緣層116以及另一個(gè)NAND串NS。也就是說(shuō)，使用絕緣材料101分離在每個(gè)柱113’的兩側(cè)提供的第一導(dǎo)電材料的第一部分211a到^la和第二部分211b到^lb,從而使每個(gè)柱113，可以形成兩個(gè)NAND串。如參照?qǐng)D3到圖6所描述的，第一導(dǎo)電材料的第一部分211a到^la以及第二部分211b到291b,212b到292b和213b到293b可以分別對(duì)應(yīng)于地選擇線GSL、字線WL和串選擇線SST。具有相同高度的字線WL被公共連接。舉例來(lái)說(shuō)，除了NAND串NS中的行的數(shù)量之外，存儲(chǔ)塊BLKi’的等效電路可以被圖示為圖6中示出的等效電路BLKi_l。例如，存儲(chǔ)塊BLKi’的等效電路的NAND串NS中行的數(shù)量可以是圖6中示出的等效電路BLKi_l的NAND串NS中行的數(shù)量的兩倍。舉例來(lái)說(shuō)，除了NAND串NS中的行的數(shù)量之外，存儲(chǔ)塊BLKi’的等效電路可以被圖示為圖15到圖21中示出的等效電路BLKi_2到BLKi_8。例如，存儲(chǔ)塊BLKi’的等效電路的NAND串NS中行的數(shù)量可以是圖15到圖21中示出的等效電路BLKi_2到BLKi_8的NAND串NS中行的數(shù)量的兩倍。存儲(chǔ)塊BLKi’的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKi‘的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC。可以改變可以進(jìn)一步在存儲(chǔ)塊BLKi'的子塊之間提供的存儲(chǔ)單元DMC的數(shù)量。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。圖22是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的圖2的存儲(chǔ)塊BLKi的框圖。與圖3的存儲(chǔ)塊BLKi相比，在存儲(chǔ)塊BLKi’中，柱113’可以以四邊形柱的形狀提供。并且，在沿第一方向設(shè)置的柱113’之間提供絕緣材料120。舉例來(lái)說(shuō)，絕緣材料120在第二方向上擴(kuò)展并且連接到襯底111。并且，絕緣材料120在除了提供有柱113’的區(qū)域之外的區(qū)域中、在第一方向上擴(kuò)展。也就是說(shuō)，上面參照?qǐng)D3描述的、在第一方向上延伸的導(dǎo)電材料211到291,212到292和213到293可以分別被分成兩個(gè)部分211a到291a,211b到291b,212a到292a,212b到292b,213a到293a和213b到293b導(dǎo)電材料的被分割的部分211a到291a,211b到291b,212a到292a,212b到292b,213a到293a以及213b到293b可以被電絕緣。在第一摻雜區(qū)311和第二摻雜區(qū)312上的區(qū)域中，每個(gè)柱113’、在第一方向上延伸的導(dǎo)電材料的部分211a到^la以及絕緣層116可以形成一個(gè)NAND串NS，并且每個(gè)柱113’、在第一方向上延伸的導(dǎo)電材料的部分211b到^lb以及絕緣層116可以形成另一個(gè)NAND串NS。在第二摻雜區(qū)312和第三摻雜區(qū)313上的區(qū)域中，每個(gè)柱113’、在第一方向上延伸的導(dǎo)電材料的部分21到四加以及絕緣層116可以形成一個(gè)NAND串NS，并且每個(gè)柱113’、在第一方向上延伸的導(dǎo)電材料的部分212b到以及絕緣層116可以形成另一個(gè)NAND串NS。在第三摻雜區(qū)313和第四摻雜區(qū)314上的區(qū)域中，每個(gè)柱113’、在第一方向上延伸的導(dǎo)電材料的部分213a到以及絕緣層116可以形成一個(gè)NAND串NS，并且每個(gè)柱113’、在第一方向上延伸的導(dǎo)電材料的部分21到四北以及絕緣層116可以形成另一個(gè)NAND串NS。也就是說(shuō)，通過(guò)利用絕緣層120電絕緣提供到每個(gè)柱113'的兩個(gè)側(cè)面的、并且在第一方向上延伸的導(dǎo)電材料211a到^la和211b到^lb,每個(gè)柱113'可以形成兩個(gè)NAND串NS。沿著以上參照?qǐng)D22描述的存儲(chǔ)塊BLKi的1_1‘線截取的橫截面圖如圖4所示。因此，將省略存儲(chǔ)塊BLKi'的橫截面圖以及對(duì)其的描述。圖23是根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的、包括圖1的非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000的框圖。參照?qǐng)D23，根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的存儲(chǔ)系統(tǒng)1000包括非易失性存儲(chǔ)器件1100和控制器1200。非易失性存儲(chǔ)器件1100可以如上面參照?qǐng)D1到圖22所描述的那樣操作。例如，非易失性存儲(chǔ)器件1100在擦除操作中向地選擇線GSL施加特定電壓。隨著非易失性存儲(chǔ)器件1100的襯底111的電壓變化，非易失性存儲(chǔ)器件1100浮置地選擇線GSL。因此，避免了擦除干擾，并且提高了非易失性存儲(chǔ)器件1100以及包括該非易失性存儲(chǔ)器件1100的存儲(chǔ)系統(tǒng)1000的可靠性?？刂破?200連接到主機(jī)和非易失性存儲(chǔ)器件1100。響應(yīng)于來(lái)自主機(jī)的請(qǐng)求，控制器1200存取非易失性存儲(chǔ)器件1100。例如，控制器1200控制非易失性存儲(chǔ)器件1100的讀操作、寫(xiě)操作、擦除操作和后臺(tái)操作?？刂破?200提供在非易失性存儲(chǔ)器件1100與主機(jī)之間的接口?？刂破?200驅(qū)動(dòng)用于控制非易失性存儲(chǔ)器件1100的固件。舉例來(lái)說(shuō)，控制器1200還可以包括RAM、處理單元、主機(jī)接口和存儲(chǔ)器接口。RAM被用作處理單元的工作存儲(chǔ)器、非易失性存儲(chǔ)器件1100與主機(jī)之間的高速緩沖存儲(chǔ)器、以及非易失性存儲(chǔ)器件1100與主機(jī)之間的緩沖存儲(chǔ)器中的至少一個(gè)。處理單元控制控制器1200的總體操作。主機(jī)接口包括用于主機(jī)與控制器1200之間的數(shù)據(jù)交換的協(xié)議。舉例來(lái)說(shuō)，主機(jī)接口通過(guò)多種接口協(xié)議中的至少一種與外部設(shè)備(例如，主機(jī))通信，所述多種接口協(xié)議諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互聯(lián)(PCI)協(xié)議、高速PCI(PCI-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行ATA(SATA)協(xié)議、并行ATA(PATA)協(xié)議、小型組件小型接口(SCSI)協(xié)議、增強(qiáng)型小盤(pán)接口(ESDI)協(xié)議和集成驅(qū)動(dòng)電子電路(IDE)協(xié)議。存儲(chǔ)系統(tǒng)1000還可以包括糾錯(cuò)塊。糾錯(cuò)塊利用糾錯(cuò)碼(ECC)檢測(cè)和糾正從非易失性存儲(chǔ)器件1100讀取的數(shù)據(jù)的錯(cuò)誤。舉例來(lái)說(shuō)，糾錯(cuò)塊可以作為控制器1200的元件提供。糾錯(cuò)塊可以作為非易失性存儲(chǔ)器件1100的元件提供。控制器1200和非易失性存儲(chǔ)器件1100可以集成為一個(gè)半導(dǎo)體器件。舉例來(lái)說(shuō)，控制器1200和非易失性存儲(chǔ)器件1100可以集成為一個(gè)半導(dǎo)體器件，以構(gòu)成存儲(chǔ)卡。例如，控制器1200和非易失性存儲(chǔ)器件1100可以集成為一個(gè)半導(dǎo)體器件，以構(gòu)成存儲(chǔ)卡，諸如PC卡(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PersonalComputerMemoryCardInternationalAssociation)，PCMCIA)、緊湊型閃存卡(compactflashcard,CF)，智能媒體卡(SM、SMC)、記憶棒、多媒體卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)和通用閃速存儲(chǔ)器件(UFS)?？刂破?20和非易失性存儲(chǔ)器件1100集成為一個(gè)半導(dǎo)體器件，以構(gòu)成半導(dǎo)體驅(qū)動(dòng)器(固態(tài)驅(qū)動(dòng)器(SolidStateDrive,SSD))。半導(dǎo)體驅(qū)動(dòng)器(SSD)包括用于在半導(dǎo)體存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元。當(dāng)存儲(chǔ)系統(tǒng)1000被用作半導(dǎo)體驅(qū)動(dòng)器(SSD)時(shí)，可以顯著提高連接到該存儲(chǔ)系統(tǒng)1000的主機(jī)的操作速度。再例如，存儲(chǔ)系統(tǒng)1000被提供作為電子設(shè)備的各種元件之一，所述電子設(shè)備諸如計(jì)算機(jī)、超移動(dòng)PC(UltraMobilePC，UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、上網(wǎng)平板電腦(web-tablet)、無(wú)線電話、移動(dòng)電話、智能電話、電子書(shū)、便攜式多媒體播放器(PMP)、便攜式游戲機(jī)、導(dǎo)航設(shè)備、黑匣子、數(shù)碼相機(jī)、數(shù)字多媒體廣播(DMB)播放器、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、用于在無(wú)線環(huán)境下發(fā)送/接收信息的設(shè)備、配置家庭網(wǎng)絡(luò)的各種電子設(shè)備之一、配置計(jì)算機(jī)網(wǎng)絡(luò)的各種電子設(shè)備之一、配置車(chē)聯(lián)網(wǎng)(telematicsnetwork)的各種電子設(shè)備之一、RFID器件以及配置計(jì)算系統(tǒng)的各種元件之一。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器件1100或存儲(chǔ)系統(tǒng)1000可以以各種類(lèi)型的封裝來(lái)安裝。例如，非易失性存儲(chǔ)器件1100或存儲(chǔ)系統(tǒng)1000可以以如下封裝類(lèi)型來(lái)封裝，從而被安裝，所述封裝類(lèi)型例如層疊封裝(PackageonPackage，PoP)、球柵陣列(Ballgridarray,BGA)、芯片尺寸封裝(Chipseal印ackage，CSP)、塑料帶引線芯片載體(PlasticLeadedChipCarrier，PLCC)、塑料雙列直插封裝(PlasticDualIn-LinePackage，PDIP)、疊片內(nèi)裸片封裝(DieinffafflePack，DIWP)、晶圓內(nèi)裸片形式(DieinWaferForm，DIWF)、板上芯片(ChipOnBoard，COB)、陶瓷雙列直插封裝(CeramicDualIn-LinePackage,CERDIP),塑料標(biāo)準(zhǔn)四邊扁平封裝(MetricQuadFlatPack，MQFP)、薄型四邊扁平封裝(ThinQuadFlatPack，TQFP)、小外型封裝(SmallOutlinePackage,SOP)、縮小外型封裝(ShrinkSmallOutlinePackage,SS0P)、薄型四邊扁平封裝(ThinQuadFlatPack，TQFP)、系統(tǒng)級(jí)封裝(SystemInPackage,SIP)、多芯片封裝(MultiChipPackage,MCP)、晶圓級(jí)堆疊封裝(WaferLevelStackPackage，WLSP)、晶圓內(nèi)裸片形式(DieinWaferForm，DIWF)、疊片上裸片封裝(DieOnWafflePackage,D0WP)、晶圓級(jí)結(jié)構(gòu)封裝(Wafer-levelFabricatedPackage,WFP)和晶圓級(jí)處理堆疊封裝(Wafer-LevelProcessedStackPackage，WSP)。圖M是示出圖23的存儲(chǔ)系統(tǒng)1000的應(yīng)用示例的框圖。參照?qǐng)DM，存儲(chǔ)系統(tǒng)2000包括非易失性存儲(chǔ)器件2100和/或控制器2200。非易失性存儲(chǔ)器件2100包括多個(gè)非易失性存儲(chǔ)器芯片。多個(gè)非易失性存儲(chǔ)器芯片被分成組。每組非易失性存儲(chǔ)器芯片被配置為通過(guò)一個(gè)公共通道與控制器2200通信。在圖M中，示出了多個(gè)非易失性存儲(chǔ)器芯片通過(guò)第一通道CHl到第k通道CHk與控制器2200通信。每個(gè)非易失性存儲(chǔ)器芯片具有與參照?qǐng)D1到圖56描述的非易失性存儲(chǔ)器件100相同的配置。舉例來(lái)說(shuō)，控制器2200被配置為控制非易失性存儲(chǔ)器件2100。例如，控制器2200被配置為控制非易失性存儲(chǔ)器件2100的刷新操作。如參照?qǐng)D18到圖20所描述的，控制器2200控制非易失性存儲(chǔ)器件2100的刷新操作?？刂破?200通過(guò)多個(gè)通道與多個(gè)非易失性存儲(chǔ)器芯片通信。因此，當(dāng)在連接到特定通道的一個(gè)非易失性存儲(chǔ)器芯片中執(zhí)行刷新操作時(shí)，連接到其他通道的非易失性存儲(chǔ)器芯片繼續(xù)處于備用狀態(tài)。也就是說(shuō)，當(dāng)在連接到一個(gè)通道的一個(gè)非易失性存儲(chǔ)器芯片中執(zhí)行刷新操作的同時(shí)，可以在連接到其他通道的非易失性存儲(chǔ)器芯片中執(zhí)行諸如寫(xiě)入、讀取和擦除的操作。圖25是示出具有參照?qǐng)DM描述的存儲(chǔ)系統(tǒng)2000的計(jì)算系統(tǒng)3000的框圖。參照?qǐng)D25，計(jì)算系統(tǒng)3000包括中央處理單元(CPU)3100、隨機(jī)存取存儲(chǔ)器(RAM)3200、用戶(hù)接口3300、電源3400、系統(tǒng)總線3500和/或存儲(chǔ)系統(tǒng)2000。存儲(chǔ)系統(tǒng)2000通過(guò)系統(tǒng)總線；3500電連接到CPU3100,RAM3200、和電源；3400。通過(guò)用戶(hù)接口3300提供的或由CPU處理的數(shù)據(jù)可以存儲(chǔ)在存儲(chǔ)系統(tǒng)2000中。存儲(chǔ)系統(tǒng)2000包括控制器2200和非易失性存儲(chǔ)器件2100。在圖25中，示出了非易失性存儲(chǔ)器件2100通過(guò)控制器2200連接到系統(tǒng)總線3500。然而，非易失性存儲(chǔ)器件2100可以直接連接到系統(tǒng)總線3500。此時(shí)，CPU3100控制非易失性存儲(chǔ)器件2100的刷新操作。在圖25中，描述了提供參照?qǐng)DM描述的存儲(chǔ)系統(tǒng)2000。然而，也可以將存儲(chǔ)系統(tǒng)2000替換為參照?qǐng)D23描述的存儲(chǔ)系統(tǒng)1000。舉例來(lái)說(shuō)，計(jì)算系統(tǒng)3000可以被配置為包括參照?qǐng)D1和M描述的所有存儲(chǔ)系統(tǒng)1000和2000。根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，避免了由于地選擇晶體管的激活所致的擦除干擾。因此，所述非易失性存儲(chǔ)器件、其擦除方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)可以具有提高的可靠性。以上公開(kāi)的主題應(yīng)被看作是說(shuō)明性的，而不是限制性的，并且權(quán)利要求旨在覆蓋落入本發(fā)明構(gòu)思的真實(shí)精神和范圍內(nèi)的所有修改、改進(jìn)以及其他實(shí)施例。因而，在法律允許的最大程度內(nèi)，本發(fā)明構(gòu)思的范圍由權(quán)利要求及其等效物的最寬泛的可允許解釋來(lái)確定，而不應(yīng)受限于或局限于前述具體描述。權(quán)利要求1.一種非易失性存儲(chǔ)器件的擦除方法，該非易失性存儲(chǔ)器件具有存儲(chǔ)串，該存儲(chǔ)串包括多個(gè)存儲(chǔ)單元、串選擇晶體管和地選擇晶體管，所述擦除方法包括向分別連接到所述存儲(chǔ)單元的多條字線施加字線擦除電壓；向連接到所述地選擇晶體管的地選擇線施加特定電壓；向在向所述地選擇線施加特定電壓的步驟中在其中形成所述存儲(chǔ)串的襯底施加擦除電壓；以及響應(yīng)于所述襯底的電壓變化浮置所述地選擇線。2.如權(quán)利要求1所述的擦除方法，其中，施加特定電壓包括向所述地選擇線施加地電壓。3.如權(quán)利要求1所述的擦除方法，其中，當(dāng)所述襯底的電壓電平達(dá)到目標(biāo)電壓電平時(shí)，執(zhí)行浮置所述地選擇線。4.如權(quán)利要求1所述的擦除方法，其中，所述存儲(chǔ)單元在垂直于襯底的方向上堆疊。5.一種非易失性存儲(chǔ)器件，包括存儲(chǔ)單元陣列，包括在襯底上提供的多個(gè)存儲(chǔ)單元串；讀寫(xiě)電路，通過(guò)多條位線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述位線；地址譯碼器，通過(guò)多條字線、串選擇線和地選擇線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述字線和所述選擇線；以及襯底監(jiān)視電路，其監(jiān)視所述襯底的電壓電平，其中，所述地址譯碼器在擦除操作中根據(jù)監(jiān)視結(jié)果驅(qū)動(dòng)所述地選擇線。6.如權(quán)利要求5所述的非易失性存儲(chǔ)器件，其中，當(dāng)開(kāi)始將用于擦除操作的擦除電壓施加到襯底時(shí)，所述地址譯碼器被配置為將所述地選擇線驅(qū)動(dòng)至地電壓。7.如權(quán)利要求6所述的非易失性存儲(chǔ)器件，其中，在所述擦除操作期間，所述地址譯碼器被配置為當(dāng)所述襯底的電壓電平達(dá)到目標(biāo)電壓電平時(shí)，浮置所述地選擇線。8.如權(quán)利要求5所述的非易失性存儲(chǔ)器件，其中，所述襯底監(jiān)視電路包括第一調(diào)整器和第二調(diào)整器，連接在地節(jié)點(diǎn)與向其提供所述襯底的電壓的襯底節(jié)點(diǎn)之間；以及比較器，其被配置為比較目標(biāo)電壓和所述第一調(diào)整器與第二調(diào)整器之間的節(jié)點(diǎn)的電壓，以輸出所述監(jiān)視結(jié)果。9.一種非易失性存儲(chǔ)器件的擦除方法，所述方法包括提供所述非易失性存儲(chǔ)器件，其包括垂直于具有第一導(dǎo)電率的襯底的存儲(chǔ)串，所述存儲(chǔ)串包括利用接觸所述襯底的、具有第一導(dǎo)電率的柱有源主體的串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管；向連接到所述多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓；向連接到所述地選擇晶體管的地選擇線施加電壓；向所述襯底施加擦除電壓；以及響應(yīng)于所述襯底的電壓變換浮置所述地選擇線。10.一種非易失性存儲(chǔ)器件，包括襯底；存儲(chǔ)串，其包括使用接觸所述襯底的、具有第一導(dǎo)電率的柱有源主體的串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管；地址譯碼器，其被配置為向連接到所述多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，以及向連接到所述地選擇晶體管的地選擇線施加電壓；襯底偏置電路，其被配置為向所述襯底施加擦除電壓；以及襯底監(jiān)視電路，其被配置為感測(cè)所述襯底的電壓變換，其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換浮置所述地選擇線。11.一種非易失性存儲(chǔ)器件的擦除方法，該非易失性存儲(chǔ)器件包括襯底和多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊以二維陣列形式包括多個(gè)存儲(chǔ)串，每個(gè)存儲(chǔ)串包括串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管，所述多個(gè)存儲(chǔ)串排列成行和列，其中，多個(gè)存儲(chǔ)串的列分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的位線，并且多個(gè)存儲(chǔ)串的行分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的串選擇線，所述方法包括選擇所述多個(gè)存儲(chǔ)塊中的一個(gè)以進(jìn)行擦除；向連接到被選存儲(chǔ)塊的多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓；向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線而不向至少一個(gè)未選存儲(chǔ)塊施加電壓；向所述襯底施加擦除電壓；以及響應(yīng)于所述襯底的電壓變換浮置所述被選存儲(chǔ)塊的地選擇線。12.如權(quán)利要求11所述的擦除方法，其中，使得連接到所述至少一個(gè)未選存儲(chǔ)塊的地選擇晶體管的地選擇線浮置。13.如權(quán)利要求11所述的方法，其中，施加到所述連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓是地電壓。14.如權(quán)利要求11所述的方法，其中，在所述擦除電壓達(dá)到閾值電壓之后，允許施加到所述連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓浮置。15.如權(quán)利要求11所述的方法，還包括監(jiān)視所述襯底的電壓，并且當(dāng)所述襯底的電壓達(dá)到閾值電壓時(shí)，停止向所述連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加所述電壓。16.如權(quán)利要求11所述的方法，還包括對(duì)于所述多個(gè)存儲(chǔ)塊中的每一個(gè)，浮置連接到所述串選擇晶體管的串選擇線。17.一種非易失性存儲(chǔ)器件，包括襯底；多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊以二維陣列形式包括多個(gè)存儲(chǔ)串，每個(gè)串包括串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管，所述多個(gè)存儲(chǔ)串排列成行和列，其中，多個(gè)存儲(chǔ)串的列分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的位線，并且多個(gè)存儲(chǔ)串的行分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的串選擇線；地址譯碼器，其被配置為選擇所述多個(gè)存儲(chǔ)塊中的一個(gè)以進(jìn)行擦除，向連接到被選存儲(chǔ)塊的多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線而不向未選存儲(chǔ)塊施加電壓；襯底偏置電路，其被配置為向所述襯底施加擦除電壓；以及襯底監(jiān)視電路，其被配置為感測(cè)所述襯底的電壓變換，其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換浮置所述地選擇線。18.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，其中，所述地址譯碼器使得連接到所述未選存儲(chǔ)塊的地選擇晶體管的地選擇線浮置。19.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，其中，所述地址譯碼器向連接到所述被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加地電壓。20.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，其中，在所述擦除電壓達(dá)到閾值電壓之后，所述地址譯碼器使得連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓浮置。21.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，還包括襯底監(jiān)視電路，適用于監(jiān)視襯底的電壓，并且當(dāng)襯底的電壓達(dá)到閾值電壓時(shí)，產(chǎn)生地使能信號(hào)，所述地址譯碼器響應(yīng)于所述地使能信號(hào)停止向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加所述電壓，并浮置所述地選擇線。22.如權(quán)利要求21所述的非易失性存儲(chǔ)器件，所述襯底監(jiān)視電路還包括，第一調(diào)整器和第二調(diào)整器，連接在地節(jié)點(diǎn)與向其提供所述襯底的擦除電壓的襯底節(jié)點(diǎn)之間；以及比較器，其被配置為比較目標(biāo)電壓和所述第一調(diào)整器與第二調(diào)整器之間的節(jié)點(diǎn)的電壓，并將比較結(jié)果輸出到所述地址譯碼器。23.如權(quán)利要求22所述的非易失性存儲(chǔ)器件，其中，如果所述比較結(jié)果指示所述襯底的電壓達(dá)到了所述閾值電壓，則所述地址譯碼器停止向連接到所述被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加所述電壓。24.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，所述地址譯碼器還浮置用于所述多個(gè)存儲(chǔ)塊中的每一個(gè)的串選擇線。25.如權(quán)利要求21所述的非易失性存儲(chǔ)器件，所述地址譯碼器還包括至少兩個(gè)塊字線驅(qū)動(dòng)器，每個(gè)被配置為產(chǎn)生塊選擇信號(hào)，串選擇線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的串選擇線，字線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的字線，地選擇線驅(qū)動(dòng)器，其被配置為驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊中的一個(gè)的地選擇線，以及從所述襯底監(jiān)視電路接收地使能信號(hào)，和通過(guò)電路，其被配置為響應(yīng)于所述塊選擇信號(hào)，向所述多個(gè)存儲(chǔ)塊中被選擇的一個(gè)存儲(chǔ)塊的相應(yīng)線傳送由串選擇線驅(qū)動(dòng)器、字線驅(qū)動(dòng)器和地選擇線驅(qū)動(dòng)器驅(qū)動(dòng)的電壓。26.如權(quán)利要求25所述的非易失性存儲(chǔ)器件，其中，所述通過(guò)開(kāi)關(guān)包括多個(gè)晶體管，分別用于控制所述字線中的每一條、所述串選擇線中的每一條和所述地選擇線中的每一條。27.一種非易失性存儲(chǔ)器件，包括存儲(chǔ)單元陣列，包括在襯底上提供的多個(gè)存儲(chǔ)單元串；讀寫(xiě)電路，通過(guò)多條位線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述位線；以及地址譯碼器，其通過(guò)多條字線、串選擇線和地選擇線連接到所述存儲(chǔ)單元串，并且被配置為驅(qū)動(dòng)所述字線和所述選擇線；其中，所述地址譯碼器在擦除操作中，通過(guò)在向所述襯底施加電壓之前等待延遲時(shí)間，來(lái)驅(qū)動(dòng)所述地選擇線。28.如權(quán)利要求27所述的非易失性存儲(chǔ)器件，其中，當(dāng)開(kāi)始將用于擦除操作的擦除電壓施加到襯底時(shí)，所述地址譯碼器被配置為將所述地選擇線驅(qū)動(dòng)至地電壓。29.如權(quán)利要求27所述的非易失性存儲(chǔ)器件，其中，在所述擦除操作期間，所述地址譯碼器被配置為當(dāng)所述襯底的電壓電平達(dá)到目標(biāo)電壓電平時(shí)，浮置所述地選擇線。30.一種非易失性存儲(chǔ)器件，包括襯底；存儲(chǔ)串，其包括使用接觸所述襯底的、具有第一導(dǎo)電率的柱有源主體的串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管；地址譯碼器，其被配置為向連接到所述多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，以及向連接到所述地選擇晶體管的地選擇線施加電壓；襯底偏置電路，其被配置為向所述襯底施加擦除電壓；以及其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換等待延遲時(shí)間，然后浮置所述地選擇線。31.一種非易失性存儲(chǔ)器件，包括襯底；多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊以二維陣列形式包括多個(gè)存儲(chǔ)串，每個(gè)串包括串選擇晶體管、多個(gè)存儲(chǔ)單元和地選擇晶體管，所述多個(gè)存儲(chǔ)串排列成行和列，其中，多個(gè)存儲(chǔ)串的列分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的位線，并且多個(gè)存儲(chǔ)串的行分別通過(guò)對(duì)應(yīng)的串選擇晶體管連接到對(duì)應(yīng)的串選擇線；地址譯碼器，其被配置為選擇所述多個(gè)存儲(chǔ)塊中的一個(gè)以進(jìn)行擦除，向連接到被選存儲(chǔ)塊的多個(gè)存儲(chǔ)單元的多條字線施加字線擦除電壓，向連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線而不向未選存儲(chǔ)塊施加電壓；以及襯底偏置電路，其被配置為向所述襯底施加擦除電壓；其中，所述地址譯碼器響應(yīng)于所述襯底的電壓變換等待延遲時(shí)間，然后浮置所述地選擇線。32.如權(quán)利要求31所述的非易失性存儲(chǔ)器件，其中，所述地址譯碼器使得連接到所述未選存儲(chǔ)塊的地選擇晶體管的地選擇線浮置。33.如權(quán)利要求31所述的非易失性存儲(chǔ)器件，其中，所述地址譯碼器向連接到所述被選存儲(chǔ)塊的地選擇晶體管的地選擇線施加地電壓。34.如權(quán)利要求31所述的非易失性存儲(chǔ)器件，其中，在所述擦除電壓達(dá)到閾值電壓之后，所述地址譯碼器使得連接到被選存儲(chǔ)塊的地選擇晶體管的地選擇線的電壓浮置。35.如權(quán)利要求31所述的非易失性存儲(chǔ)器件，所述地址譯碼器還浮置用于所述多個(gè)存儲(chǔ)塊中的每一個(gè)的串選擇線。36.如權(quán)利要求31所述的非易失性存儲(chǔ)器件，所述地址譯碼器還包括至少兩個(gè)塊字線驅(qū)動(dòng)器，每個(gè)被配置為產(chǎn)生塊選擇信號(hào)，串選擇線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的串選擇線，字線驅(qū)動(dòng)器，其被配置為響應(yīng)于所述塊選擇信號(hào)驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊的字線，地選擇線驅(qū)動(dòng)器，其被配置為驅(qū)動(dòng)所述多個(gè)存儲(chǔ)塊中的一個(gè)的地選擇線，以及接收時(shí)間延遲信號(hào)；以及通過(guò)電路，其被配置為響應(yīng)于所述塊選擇信號(hào)，向所述多個(gè)存儲(chǔ)塊中被選擇的一個(gè)存儲(chǔ)塊的相應(yīng)線傳送由串選擇線驅(qū)動(dòng)器、字線驅(qū)動(dòng)器和地選擇線驅(qū)動(dòng)器驅(qū)動(dòng)的電壓。37.如權(quán)利要求36所述的非易失性存儲(chǔ)器件，其中，所述通過(guò)開(kāi)關(guān)包括多個(gè)晶體管，分別用于控制所述字線中的每一條、所述串選擇線中的每一條和所述地選擇線中的每一條。全文摘要提供一種非易失性存儲(chǔ)器件的擦除方法。所述擦除方法向分別連接到所述存儲(chǔ)單元的多條字線施加字線擦除電壓，向連接到地選擇晶體管的地選擇線施加特定電壓，向在向所述地選擇線施加所述特定電壓的步驟中在其中形成存儲(chǔ)串的襯底施加擦除電壓，以及響應(yīng)于所述襯底的電壓變化浮置所述地選擇線。文檔編號(hào)G11C16/14GK102194523SQ201110047620公開(kāi)日2011年9月21日申請(qǐng)日期2011年2月28日優(yōu)先權(quán)日2010年3月4日發(fā)明者金杜坤,韓真晚申請(qǐng)人:三星電子株式會(huì)社