專利名稱：帶源線電壓補償?shù)拈W存寫入電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及閃存寫入電路，具體涉及帶源線電壓補償?shù)拈W存寫入電路。
背景技術(shù)：
閃存(Flash)，由于其輕巧且在斷電的情況下仍可保存數(shù)據(jù)，因此在便攜電子裝置中的應(yīng)用非常廣泛，例如手機、數(shù)碼相機、MP3播放器等。而目前閃存中普遍使用的存儲單元為分裂柵極存儲單元，其橫截面如

圖1所示，漏極11與源極12在襯底10上被溝道區(qū)13 隔開，在源極12與溝道區(qū)13上方設(shè)置一個處于絕緣材料，如二氧化硅層14的包圍之中不與任何部分相連的柵極，稱為“浮柵” 15，在浮柵15和溝道區(qū)13上方設(shè)置另一個柵極，由導線引出，稱為“控制柵” 16。通常情況下，浮柵15不帶電荷，則存儲單元處于不導通狀態(tài)，存儲單元的漏極電平為高，例如為Vcc，則表示數(shù)據(jù)1。寫入時，存儲單元的源極12加上編程電壓Vpp，控制柵16加上開啟電壓，漏極11電壓接近OV且電流為Idp。這樣大量電子從漏極11流向源極12，形成相當大的電流，產(chǎn)生大量熱電子，并從襯底10俘獲電子，由于電子的密度大，有的電子就到達了襯底10與浮柵15之間的二氧化硅層14，這時由于控制柵16加有電壓，在電場作用下，這些電子又通過二氧化硅層到達浮柵15，并在浮柵15上形成電子團。浮柵15上的電子團即使在掉電的情況下，仍然會存留在浮柵15上，所以信息能夠長期保存，通常來說，這個時間可達10年。由于浮柵15電壓為負，所以控制柵16電壓為正，在存儲單元寫入電路中，漏極電壓接近0V，所以相當于存儲單元導通，漏極電平為低，即數(shù)據(jù) 0被寫入。多位存儲器由加在控制柵上的不同級電壓來控制，譬如二位存儲器，00，01，10，11 需要3個額外的電壓。圖2為分裂柵極存儲單元的等效電路圖，選擇晶體管21與存儲晶體管22串聯(lián)在源線(SL)與位線(BL)之間，并且選擇晶體管選擇柵211與存儲晶體管控制柵221由字線 (WL)來控制，在存儲單元導通時，浮柵222捕獲電子并存儲，執(zhí)行完寫入過程。分裂柵極存儲單元的寫入操作對應(yīng)的各端電流電壓如下
權(quán)利要求
1.一種帶源線電壓補償?shù)拈W存寫入電路，與閃存相連，所述帶源線電壓補償?shù)拈W存寫入電路包括電荷泵；穩(wěn)壓模塊，輸入端與所述電荷泵輸出端相連；源線電壓模式補償模塊，輸入端與穩(wěn)壓模塊輸出端相連；第一開關(guān)，輸入端與所述源線電壓模式補償模塊輸出端相連；第一源線驅(qū)動模塊，輸入端與所述第一開關(guān)輸出端相連，輸出端與閃存第一輸入端相連；字線選擇模塊，輸出端與閃存第二輸入端相連； 位線選擇模塊，輸出端與閃存第三輸入端相連； 編程電流產(chǎn)生模塊，輸出端與位線選擇模塊輸入端相連；其特征在于，所述帶源線電壓補償?shù)拈W存寫入電路還包括第二源線驅(qū)動模塊，第二開關(guān)，電流鏡像電路與源線電壓監(jiān)測模塊，所述第二開關(guān)輸入端與第一開關(guān)輸入端連接，所述第二源線驅(qū)動模塊輸入端與第二開關(guān)輸出端連接，所述第二源線驅(qū)動模塊和第一源線驅(qū)動模塊相同，所述第二開關(guān)與所述第一開關(guān)相同，所述電流鏡像電路第一端與編程電流產(chǎn)生模塊位線電流端相連，電流鏡像電路第二端與所述第二源線驅(qū)動模塊輸出端相連，所述源線電壓監(jiān)測模塊與所述第二源線驅(qū)動模塊輸出端連接。
2.根據(jù)權(quán)利要求1所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述閃存由多行和多列存儲單元組成，所述存儲單元為分裂柵極存儲單元，所述分裂柵極存儲單元柵極與字線相連，所述分裂柵極存儲單元漏極與位線相連，所述分裂柵極存儲單元源極與源線相連。
3.根據(jù)權(quán)利要求1或2所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述第二開關(guān)為一 PM0S，所述PMOS源極與第一開關(guān)輸入端連接，漏極與第二源線驅(qū)動模塊輸入端連接。
4.根據(jù)權(quán)利要求3所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述第二源線驅(qū)動模塊包括多個PM0S，所述PMOS的個數(shù)等于存儲單元所連字線數(shù)目與分配因子的商向上取整所得的值，所述多個PMOS漏極與第二開關(guān)PMOS漏極連接，源極與源線電壓監(jiān)測模塊數(shù)據(jù)端連接。
5.根據(jù)權(quán)利要求4所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述分配因子為2。
6.根據(jù)權(quán)利要求4所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述分配因子為4。
7.根據(jù)權(quán)利要求4所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述分配因子為8。
8.根據(jù)權(quán)利要求1或2所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述電流鏡像電路包括第一 NMOS和第二 NM0S，所述第一 NMOS和第二 NMOS柵極相連且源極接地， 所述第一 NMOS柵極與漏極相連且漏極與編程電流產(chǎn)生模塊位線電流端相連，所述第二源線驅(qū)動模塊輸出端與第二 NMOS漏極相連，所述第一 NMOS柵極寬長比和所述第二 NMOS柵極寬長比之間的比例等于編程電流產(chǎn)生模塊產(chǎn)生的位線電流和流過第一開關(guān)與第一源線驅(qū)動模塊的電流之間的比例。
9.根據(jù)權(quán)利要求1或2所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述源線電壓監(jiān)測模塊為一 NM0S，源極與所述第二源線驅(qū)動模塊輸出端相連，漏極為源線電壓監(jiān)測端。
10.根據(jù)權(quán)利要求1或2所述的帶源線電壓補償?shù)拈W存寫入電路，其特征在于，所述閃存寫入電路還包括比較器，所述比較器第一個輸入端與源線電壓監(jiān)測模塊數(shù)據(jù)端相連，第二個輸入端接收參考電壓，輸出端與電荷泵相連。
全文摘要
一種帶源線電壓補償?shù)拈W存寫入電路，包括電荷泵；穩(wěn)壓模塊；源線電壓模式補償模塊；第一開關(guān)；第一源線驅(qū)動模塊；字線選擇模塊；位線選擇模塊；編程電流產(chǎn)生模塊；源線電壓監(jiān)測模塊；第二源線驅(qū)動模塊，第二開關(guān)與電流鏡像電路，所述第二源線驅(qū)動模塊和第一源線驅(qū)動模塊相同，所述第二開關(guān)與所述第一開關(guān)相同，所述電流鏡像電路第一端與編程電流產(chǎn)生模塊位線電流端相連，電流鏡像電路第二端與所述第二源線驅(qū)動模塊輸出端連接。本發(fā)明的寫入電路可以避免源線監(jiān)測模塊監(jiān)測到的電壓達到閃存存儲單元的最低寫入電壓，而實際電路中閃存存儲單元的電壓低于最低寫入電壓造成存儲單元未正確寫入的問題。
文檔編號G11C7/10GK102270491SQ20111005835
公開日2011年12月7日 申請日期2011年3月10日 優(yōu)先權(quán)日2011年3月10日
發(fā)明者楊光軍 申請人:上海宏力半導體制造有限公司