專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有調(diào)節(jié)器(regulator)的半導(dǎo)體集成電路裝置。
背景技術(shù)：
在諸如NOR閃存、NAND閃存等半導(dǎo)體存儲(chǔ)裝置的各種半導(dǎo)體集成電路裝置中，設(shè)置有升壓電路和調(diào)節(jié)器。升壓電路將由外部提供的電源電壓升壓以產(chǎn)生升壓電壓。調(diào)節(jié)器將升壓電壓降壓以產(chǎn)生多個(gè)降壓電壓。在下文中，“調(diào)節(jié)器”意味著產(chǎn)生降壓電壓的電路。 向調(diào)節(jié)器輸入電壓較高的升壓電壓作為電源電壓。近年來，為了增大半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)容量，研發(fā)了在存儲(chǔ)器單元晶體管中具有四個(gè)值即大于等于2bit的多值存儲(chǔ)信息的多種產(chǎn)品。在具有這樣的多值存儲(chǔ)的半導(dǎo)體存儲(chǔ)裝置中，設(shè)置了產(chǎn)生用于在數(shù)據(jù)的讀取、數(shù)據(jù)的寫入、數(shù)據(jù)的擦除等中使用的、不同值的升壓電壓的多個(gè)升壓電路。為了將半導(dǎo)體存儲(chǔ)裝置用于數(shù)據(jù)的改寫、寫入驗(yàn)證、擦除驗(yàn)證、讀取等，還增加了從調(diào)節(jié)器輸出的不同值的降壓電壓的數(shù)量。此外，像這樣當(dāng)在半導(dǎo)體存儲(chǔ)裝置中具有各種功能時(shí)，存在升壓電路的使用頻率增加而增大了半導(dǎo)體存儲(chǔ)裝置的消耗功率的問題。不限于半導(dǎo)體存儲(chǔ)裝置的調(diào)節(jié)器，而是在半導(dǎo)體集成電路裝置的調(diào)節(jié)器中，存在由于輸入較高電壓的升壓電壓作為電源電壓并產(chǎn)生比升壓電壓低的降壓電壓，而使得調(diào)節(jié)器的內(nèi)部損耗增大的問題。

發(fā)明內(nèi)容
本發(fā)明所解決的問題是提供能夠抑制功率消耗的半導(dǎo)體集成電路裝置。根據(jù)一個(gè)實(shí)施例，提供包括多個(gè)升壓電路、調(diào)節(jié)器和多個(gè)開關(guān)的半導(dǎo)體集成電路裝置。在(多個(gè))上述升壓電路中，輸入輸入電壓且將上述輸入電壓升壓以分別產(chǎn)生不同值的升壓電壓。調(diào)節(jié)器能夠?qū)?多個(gè))上述升壓電壓降壓以產(chǎn)生多個(gè)降壓電壓。(多個(gè)) 上述開關(guān)連接在上述多個(gè)升壓電路和上述調(diào)節(jié)器之間，并選擇性地將來自上述升壓電路的 (多個(gè))上述升壓電壓提供給上述調(diào)節(jié)器作為電源電壓。根據(jù)本發(fā)明，能夠抑制功率消耗。


圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖。圖2是示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器單元晶體管的數(shù)據(jù)和閾值電壓分布的關(guān)系的圖。圖3A、圖;3B是分別示出構(gòu)成上述半導(dǎo)體存儲(chǔ)裝置的升壓電路的圖。
圖3C是示出在各升壓電路中包含的產(chǎn)生多個(gè)電壓的電路的圖。圖4是示出上述半導(dǎo)體存儲(chǔ)裝置的調(diào)節(jié)器的電路圖。圖5是示出第一比較例的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖。圖6是示出調(diào)節(jié)器的輸入電壓和輸出電壓的關(guān)系的圖。圖7是說明根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的調(diào)節(jié)器的內(nèi)部損耗的圖。圖8A和圖8B是分別示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)改寫和數(shù)據(jù)讀取的一個(gè)例子的圖。圖9是示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的階梯上升寫入中的電壓的變化的圖。圖10是示出根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖。圖11是示出根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器單元的數(shù)據(jù)和閾值電壓分布的關(guān)系的圖。圖12是示出第二比較例的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖。圖13是示出調(diào)節(jié)器的輸入電壓和輸出電壓的關(guān)系的圖。圖14是說明根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的調(diào)節(jié)器的內(nèi)部損耗的圖。
具體實(shí)施例方式在下文中，將參考

(多個(gè))實(shí)施例。在附圖中，相同的符號表示相同或類似的部分。參考圖1 圖5說明根據(jù)第一實(shí)施方式的半導(dǎo)體集成電路裝置。根據(jù)第一實(shí)施例的半導(dǎo)體集成電路裝置是半導(dǎo)體存儲(chǔ)裝置。圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖。在本實(shí)施例中，使用開關(guān)將從兩個(gè)升壓電路輸入的不同值的升壓電壓選擇性地輸入到用于降壓的調(diào)節(jié)器中。進(jìn)一步地，由該調(diào)節(jié)器產(chǎn)生多個(gè)降壓電壓，并將產(chǎn)生的降壓電壓提供到存儲(chǔ)器部中。如圖1所示，在半導(dǎo)體存儲(chǔ)裝置70中設(shè)置有存儲(chǔ)器部1，升壓電路2至4，調(diào)節(jié)器 5，模式控制電路6，調(diào)節(jié)器控制電路7，開關(guān)SW1、SW2。半導(dǎo)體存儲(chǔ)裝置70是在存儲(chǔ)器單元晶體管中能夠存儲(chǔ)四個(gè)值Obit)的信息的 NOR閃存。在存儲(chǔ)器部1中設(shè)置有存儲(chǔ)器單元陣列11，尋址寄存器15，行解碼器14，列解碼器 13和讀取電路12。在存儲(chǔ)器單元陣列11中，矩陣狀地配置有存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器單元，并指定存儲(chǔ)器單元的地址。行解碼器14連接到存儲(chǔ)器單元陣列11的字線(WL)。列解碼器13連接到存儲(chǔ)器單元陣列11的位線(BL)。數(shù)據(jù)改寫及讀取電路12進(jìn)行數(shù)據(jù)的改寫和讀取。圖2是示出第一實(shí)施例的在存儲(chǔ)器單元陣列11中設(shè)置的存儲(chǔ)器單元晶體管的數(shù)據(jù)和閾值電壓分布以及輸出信號電平的關(guān)系的圖。在上述存儲(chǔ)器單元晶體管中，存儲(chǔ)“11”、 “10”、“01”、“00” 四個(gè)值(2bit)的信息?！?1”的信息分布在閾值電壓(Vth)O (零)和讀取電壓VreadlO之間、例如在閾值電壓(Vth)為1.2 2. OV的范圍內(nèi)?！?0”的信息分布在讀取電壓VreadlO和讀取電壓 VreadOl之間且大于等于寫入驗(yàn)證電壓VvfylO、例如在閾值電壓(Vth)為2. 8 2. 9V的范圍內(nèi)。“01”的信息分布在讀取電壓VreadOl和讀取電壓VreadOO之間且大于等于寫入驗(yàn)證電壓VvfyOl、例如在閾值電壓(Vth)為3. 6 3. 7V的范圍內(nèi)。“00”的信息分布在比讀取電壓VreadOO大且大于等于寫入驗(yàn)證電壓VvfyOO、例如在閾值電壓(Vth)為4. 5 5. 5V 的范圍內(nèi)。讀取電壓VreadlO例如設(shè)定為2. 4V。讀取電壓VreadOl例如設(shè)定為3. 2V。讀取電壓VreadOO例如設(shè)定為4. 0V。寫入驗(yàn)證電壓VvfylO是2. 8V。寫入驗(yàn)證電壓VvfyOl是 3.6V。寫入驗(yàn)證電壓VvfyOO是4. 5V。模式控制電路6生成分別控制升壓電路2至4的控制信號kcpl至kcp3和動(dòng)作模式控制信號Sdm?？刂菩盘朣ecpl至kcp3在使能(enable)狀態(tài)時(shí)，各升壓電路2至4 動(dòng)作，控制信號Secpl至％叩3在禁止(disable)狀態(tài)時(shí)，各升壓電路2至4關(guān)斷。升壓電路2接受從外部提供到半導(dǎo)體存儲(chǔ)裝置70中的電源電壓Vdd，作為輸入電壓。升壓電路2在控制信號Secpl為使能狀態(tài)時(shí)，生成將電源電壓Vdd升壓后的升壓電壓 Vpgo升壓電路2在控制信號Secpl為禁止?fàn)顟B(tài)時(shí)，停止動(dòng)作。電源電壓Vdd例如是1.8V 至3. 3V范圍內(nèi)的值，例如設(shè)定為1. 8V。雖然電源電壓Vdd是從半導(dǎo)體存儲(chǔ)裝置70的外部提供的，但是作為替代地，也可以使用在半導(dǎo)體存儲(chǔ)裝置70的內(nèi)部產(chǎn)生的電源電壓Vdd。升壓電路3接受電源電壓Vdd作為輸入電壓。升壓電路3在控制信號kcp2為使能狀態(tài)時(shí)，生成將電源電壓Vdd升壓后的升壓電壓Vpp。升壓電路3在控制信號kcp2為禁止?fàn)顟B(tài)時(shí)，停止動(dòng)作。升壓電路4接受電源電壓Vdd作為輸入電壓。升壓電路4在控制信號kcp3為使能狀態(tài)時(shí)，生成將電源電壓Vdd升壓后的作為負(fù)電壓的升壓電壓Vera。升壓電路4在控制信號kcp3為禁止?fàn)顟B(tài)時(shí)，停止動(dòng)作。升壓電路2至4是電荷泵(charge pump)電路。從升壓電路2輸出且輸入到存儲(chǔ)器單元部1中的升壓電壓Vpg例如用于寫入、讀取動(dòng)作等。從升壓電路3輸出且輸入到存儲(chǔ)器單元部1中的升壓電壓Vpp例如用于寫入、擦除動(dòng)作等。從升壓電路4輸出且輸入到存儲(chǔ)器單元部1中的升壓電壓Vera例如用于擦除動(dòng)作。從升壓電路2輸出的升壓電壓Vpg傳送到開關(guān)SWl。從升壓電路3輸出的升壓電壓Vpp傳送到開關(guān)SW2。升壓電壓Vpg例如設(shè)定為5V。升壓電壓Vpp例如設(shè)定為10V。升壓電壓Vera例如設(shè)定為_7V。分別如圖3A和圖;3B所示，升壓電路2、3是Dickson型電荷泵電路。升壓電路2、3 的各傳送級具有NchMOS晶體管QNll和電容器Cl，并且在升壓電路2、3的輸出側(cè)分別設(shè)置有電容器Cout。圖3C示出產(chǎn)生電壓的電路。在圖3C中示出的相同結(jié)構(gòu)的兩個(gè)電路分別設(shè)置于升壓電路2、3。在升壓電路2、3中，控制信號Secp 1、Secp2分別經(jīng)由反相器INVl、INV2 而變成控制信號&ι1、&ι2，并提供到升壓電路2、3的各奇數(shù)級的電容器Cl。并且，在升壓電路2、3中，控制信號kcpl、kcp2經(jīng)由反相器INVl至INV3而變成控制信號Sbl、Sl32 (控制信號kcpl的反相信號)，并提供到升壓電路2、3的各偶數(shù)級的電容器Cl。從升壓電路2輸出的升壓電壓Vpg和從升壓電路3輸出的升壓電壓Vpp由下式表示。其中，Vthn是Nch MOS晶體管Qmi的閾值電壓(Vth)，η > m。
Vpg = (m+1) X (Vdd-Vthn)......(1)Vpp = (n+1) X (Vdd-Vthn)......(2)升壓電路2的消耗電流Ishl、升壓電路3的消耗電流Ish2由下式表示。其中， Iocpl是升壓電路2的輸出電流，Iocp2是升壓電路3的輸出電流，Ycpl是升壓電路2的升壓效率，Ycp2是升壓電路3的升壓效率。Ishl = (VpgX Iocpl XYcpl)/Vdd......(3)Ish2 = (VppXIocp2XYcp2)/Vdd......(4)通常，升壓電路的輸出電流與傳送級數(shù)成正比，升壓電路的升壓效率與傳送級數(shù)成反比。因此，升壓電路2、3的各電荷泵電路中的消耗電流根據(jù)傳送級數(shù)而增加。根據(jù)式 (1)至⑷，升壓電路2的消耗電流Ishl和升壓電路3的消耗電流Ish2的關(guān)系由下式表示。 其中，A是常數(shù)。Ishl/Ish2 = AX {(m+1) / (n+1)}......(5)在圖1中示出的升壓電路4是與升壓電路2、3相同的電路。在圖1中，向調(diào)節(jié)器控制電路7輸入從模式控制電路6輸出的動(dòng)作模式控制信號 Sdm。調(diào)節(jié)器控制電路7基于動(dòng)作模式控制信號Sdm，產(chǎn)生切換信號&wl、SSw2、調(diào)節(jié)器控制信號Srsl和輸出電壓控制信號Srs2。開關(guān)SWl接受升壓電壓Vpg的供應(yīng)。開關(guān)SWl在切換信號kwl為使能狀態(tài)時(shí)接通，從而使升壓電壓Vpg通過。開關(guān)SWl在切換信號Sswl為禁止?fàn)顟B(tài)時(shí)斷開，從而切斷升壓電壓Vpg。開關(guān)SW2接受升壓電壓Vpp的供應(yīng)。開關(guān)SW2在切換信號為使能狀態(tài)時(shí)接通，從而使升壓電壓Vpp通過。開關(guān)SW2在切換信號為禁止?fàn)顟B(tài)時(shí)斷開，從而切斷升壓電壓Vpp。使能狀態(tài)的切換信號kwl和不交迭(才一 A— 7 ^ )。當(dāng)開關(guān)SWl接通時(shí)(此時(shí)開關(guān)SW2斷開)，升壓電壓Vpg作為電源電壓提供給調(diào)節(jié)器5。當(dāng)開關(guān)SW2接通時(shí) (此時(shí)開關(guān)SWl斷開)，升壓電壓Vpp作為電源電壓提供給調(diào)節(jié)器5。向調(diào)節(jié)器5輸入調(diào)節(jié)器控制信號Srsl和輸出電壓控制信號Srs2，并且提供升壓電壓Vpg或升壓電壓Vpp作為電源電壓。調(diào)節(jié)器5基于調(diào)節(jié)器控制信號Srsl和輸出電壓控制信號Srs2，將升壓電壓降壓。進(jìn)一步地，調(diào)節(jié)器5生成不同值的分別比升壓電壓低的多個(gè)降壓電壓Vreg，并提供到存儲(chǔ)器部11的例如被選擇的字線(WL)。多個(gè)降壓電壓Vreg例如用于改寫、寫入、階梯上升(st印up)寫入、寫入驗(yàn)證、擦除驗(yàn)證、讀取等動(dòng)作。如圖4所示，調(diào)節(jié)器5是串聯(lián)(series)調(diào)節(jié)器，包括比較器51、52，可變電阻部53， Nch MOS晶體管QNU QN2, Pch MOS晶體管QPl至QP3,電阻Rl，和可變電阻部53。Pch MOS晶體管QPl具有源極、漏極、柵極。向其源極提供升壓電壓Vpg或升壓電壓Vpp。柵極連接到漏極，漏極連接到節(jié)點(diǎn)m。Pch MOS晶體管QP2具有源極、漏極、柵極。 向其源極提供升壓電壓Vpg或升壓電壓Vpp。其柵極連接到MOS晶體管QPl的柵極，漏極連接到節(jié)點(diǎn)N2。Pch MOS晶體管QPl和QP2與Nch MOS晶體管QN1、QN2 —起構(gòu)成電流反射鏡 (current mirror)電路 CMC。Nch MOS晶體管QNl具有源極、漏極和作為電流反射鏡電路CMC的輸入端的柵極。 其漏極連接到節(jié)點(diǎn)W。向其柵極輸入比較器51的輸出信號。源極設(shè)定為接地電位Vss。Nch MOS晶體管QN2具有源極、漏極和作為電流反射鏡電路CMC的輸入端的柵極。其漏極連接到節(jié)點(diǎn)N2。向其柵極輸入比較器52的輸出信號。源極設(shè)定為接地電位Vss。電阻Rl的一端連接到節(jié)點(diǎn)N2，另一端連接到節(jié)點(diǎn)N3?？勺冸娮璨?3設(shè)置在節(jié)點(diǎn)
N3和接地電位Vss之間，并且包括級聯(lián)(縦続)連接的η個(gè)電阻Ra.....to?？勺冸娮璨?br> 53基于輸出電壓控制信號Srs2，利用由與各電阻并聯(lián)連接的MOS晶體管構(gòu)成的開關(guān)Tra選
擇電阻Ra.....1 ，從而改變電阻值。結(jié)果，節(jié)點(diǎn)N3的電壓可以由輸出電壓控制信號Srs2
改變，并且可變的反饋電壓反饋輸入到比較器51和52。向比較器51輸入側(cè)的⑴端口輸入基準(zhǔn)電壓Vref。向比較器51輸入側(cè)的㈠端口輸入節(jié)點(diǎn)N3的反饋電壓。比較器51將比較放大后的信號輸出到Nch MOS晶體管QNl的柵極。向比較器52的輸入側(cè)的(+)端口輸入節(jié)點(diǎn)N3的反饋電壓。向比較器52輸入側(cè)的㈠端口輸入基準(zhǔn)電壓Vref。比較器52將比較放大后的信號輸出到Nch MOS晶體管QN2 的柵極。Pch MOS晶體管QP3具有源極、漏極、柵極。其源極連接到節(jié)點(diǎn)N2。向其柵極輸入調(diào)節(jié)器控制信號Srsl。當(dāng)調(diào)節(jié)器控制信號Srsl為使能狀態(tài)時(shí)，Pch MOS晶體管QP3導(dǎo)通。 此時(shí)，從其漏極側(cè)，輸出基于輸出電壓控制信號Srs2生成的、不同值的多個(gè)降壓電壓Vreg。 當(dāng)調(diào)節(jié)器控制信號Srsl為禁止?fàn)顟B(tài)時(shí)，Pch MOS晶體管QP3截止，不從調(diào)節(jié)器5輸出降壓電壓Vreg0圖5示出第一比較例的半導(dǎo)體存儲(chǔ)裝置80。在該半導(dǎo)體存儲(chǔ)裝置80中，設(shè)置有存儲(chǔ)器部1，升壓電路2至4，調(diào)節(jié)器5a，模式控制電路6a，和調(diào)節(jié)器控制電路7a。與上述實(shí)施例相同地，半導(dǎo)體存儲(chǔ)裝置80是在存儲(chǔ)器單元晶體管中存儲(chǔ)四個(gè)值Obit)的信息的 NOR閃存。模式控制電路6a生成分別控制升壓電路2至4的控制信號Secpla、Secp2a, kcp3、和動(dòng)作模式控制信號Sdma。當(dāng)控制信號SecplaJecph和Secp3為使能狀態(tài)時(shí)，各升壓電路2至4動(dòng)作，當(dāng)控制信號kCpla、SeCp2a、kCp3為禁止?fàn)顟B(tài)時(shí)，各升壓電路2至4 關(guān)斷。升壓電路2接受提供到半導(dǎo)體存儲(chǔ)裝置80中的電源電壓Vdd作為輸入電壓，并且在控制信號kcpIa為使能狀態(tài)時(shí)，生成將電源電壓Vdd升壓后的升壓電壓Vpg并輸出到存儲(chǔ)器部1，并且在控制信號kcpla為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路3接受電源電壓Vdd作為輸入電壓，并且在控制信號kcph為使能狀態(tài)時(shí)，生成將電源電壓Vdd升壓后的升壓電壓Vpp并輸出到存儲(chǔ)器部1和調(diào)節(jié)器5a，并且在控制信號kcph為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。向調(diào)節(jié)器控制電路7a輸入從模式控制電路6a輸出的動(dòng)作模式控制信號Sdma。調(diào)節(jié)器控制電路7a基于動(dòng)作模式控制信號Sdma，生成調(diào)節(jié)器控制信號Srsla和輸出電壓控制信號Srsh。調(diào)節(jié)器fe接受調(diào)節(jié)器控制信號Srsla和輸出電壓控制信號Srs2a。向調(diào)節(jié)器fe 提供升壓電壓Vpp作為電源電壓。調(diào)節(jié)器fe基于調(diào)節(jié)器控制信號Srsla和輸出電壓控制信號Srs2a，將由升壓電路3升壓后的電壓Vpp降壓。結(jié)果，生成不同值的比升壓電壓低的多個(gè)降壓電壓Vreg，并且將(多個(gè))降壓電壓Vreg提供到存儲(chǔ)器單元陣列11的例如被選擇的字線(WL)。調(diào)節(jié)器如是串聯(lián)調(diào)節(jié)器，是具有與在圖4中示出的調(diào)節(jié)器5相同的可變電阻部的電路結(jié)構(gòu)。在第一比較例的第一半導(dǎo)體存儲(chǔ)裝置80中，升壓電壓Vpp不僅用于存儲(chǔ)器部1的寫入、擦除動(dòng)作，還用于調(diào)節(jié)器fe的電源電壓。另一方面，在上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置 70中，選擇性地使用升壓電壓Vpp和升壓電壓Vpg。在第一比較例中，消耗功率最大的升壓電路3的使用頻率比本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置70增加。因此，在比較例中，平均消耗功率比本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置70大。所謂的平均消耗功率是將半導(dǎo)體存儲(chǔ)裝置整體消耗的消耗功率平均化的功率。參考圖6和圖7，說明在調(diào)節(jié)器中產(chǎn)生的內(nèi)部損耗。圖6是示出本實(shí)施例和第一比較例的調(diào)節(jié)器的輸入電壓和輸出電壓的關(guān)系的圖，圖7是說明本實(shí)施例和第一比較例的調(diào)節(jié)器的內(nèi)部損耗的圖。如圖6所示，第一比較例的調(diào)節(jié)器fe僅接受升壓電壓Vpp的供給以作為電源電壓，并且將升壓電壓Vpp降壓，從而生成不同值的多個(gè)降壓電壓VregO、. . . Vregn。另一方面，本實(shí)施例的調(diào)節(jié)器5，在輸出電壓是比較低的電壓即可的期間1中，輸入比升壓電壓Vpp的電壓低的升壓電壓Vpg作為電源電壓，并將該升壓電壓Vpg降壓以生
成不同值的多個(gè)降壓電壓VregO.....Vregm。在需要輸出電壓是比較高的電壓的期間2中，
使用比升壓電壓Vpg的電壓高的升壓電壓Vpp作為電源電壓，并將升壓電壓Vpp降壓，從而
與升壓電壓Vpg相比生成電壓高的、不同值的多個(gè)降壓電壓Vreg(m+1).....Vregn。在期
間2中，調(diào)節(jié)器5和調(diào)節(jié)器fe的輸入電壓Vin相同(升壓電壓Vpp)。通常，調(diào)節(jié)器的內(nèi)部損耗Ross、輸入電壓Vin、輸出電壓Vout、輸出電流Iout的關(guān)系由下式表示。Ross = (Vin-Vout) X Iout......式(6)內(nèi)部損耗Ross例如作為熱而被釋放，使半導(dǎo)體存儲(chǔ)裝置的溫度上升，值越大溫度上升的越大。在期間1中的第一比較例的調(diào)節(jié)器fe的內(nèi)部損耗RossA和本實(shí)施例的調(diào)節(jié)器5 的內(nèi)部損耗RossB由下式表示。其中，Vregi是在期間1中的降壓電壓。在這種情況下，設(shè)調(diào)節(jié)器fe和調(diào)節(jié)器5中的輸出電流是相同的值。RossA = (Vpp-Vregi) X Iout......(7)RossB = (Vpg-Vregi) X Iout......(8) 上述升壓電壓Vpp比升壓電壓Vpg大，所以如圖7所示，第一比較例的半導(dǎo)體調(diào)節(jié)器^1的內(nèi)部損耗RossA比本實(shí)施例的調(diào)節(jié)器5的內(nèi)部損耗RossB大。因此，在本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置70中，期間1的調(diào)節(jié)器的內(nèi)部損耗得到改善。調(diào)節(jié)器的內(nèi)部損耗的改善量 Δ Ross由下式表示。Δ Ross = (Vpp-Vpg) X lout......(9)參考圖8A、圖8B和圖9，說明本實(shí)施例的采用由調(diào)節(jié)器5產(chǎn)生的多個(gè)降壓電壓
的半導(dǎo)體存儲(chǔ)裝置的動(dòng)作。由調(diào)節(jié)器5產(chǎn)生的在圖6中示出的多個(gè)降壓電壓VregO.....
Vregm,Vreg(m+1).....Vregn例如提供給上述被選擇的字線(WL)。由此，進(jìn)行改寫、寫入、
階梯上升寫入、寫入驗(yàn)證、擦除驗(yàn)證、讀取等動(dòng)作。以下，作為其中一個(gè)例子，說明數(shù)據(jù)改寫和數(shù)據(jù)讀取、階梯上升寫入。為了簡化說明，僅說明被選擇的字線(WL)的電壓設(shè)定的情況，而省略對位線(BL)、非選擇字線(WL)、源極線(SL)、阱(Well)等的電壓設(shè)定的說明。圖8A、圖8B是示出根據(jù)本實(shí)施例的數(shù)據(jù)改寫和數(shù)據(jù)讀取的各個(gè)例子的圖。圖8A 示出下位的位的改寫和讀取的情況，圖8B示出上位的位的改寫和讀取的情況。在圖8A中示出的例子中，執(zhí)行下位的位的“0”寫入，從而將“11”的信息變更為 “10”。具體地，將被選擇的字線(WL)設(shè)定為0(零)V。進(jìn)一步地，將被選擇的字線(WL)設(shè)定為寫入電壓Vpgmi。接著，將被選擇的字線(WL)設(shè)定為寫入驗(yàn)證電壓VvfylO，從而改寫數(shù)據(jù)。在改寫之后的讀取中，將被選擇的字線(WL)設(shè)定為讀取電壓VreadlO，從而讀取存儲(chǔ)器單元晶體管的數(shù)據(jù)。在圖8B中示出的例子中，執(zhí)行上位的位的“0”寫入，從而將“11”的信息變更為 “01”。具體地，將被選擇的字線(WL)設(shè)定為0(零)V。進(jìn)一步地，將字線(WL)設(shè)定為寫入電壓Vpgmi。接著，將被選擇的字線(WL)設(shè)定為寫入驗(yàn)證電壓VvfyOO。進(jìn)一步地，將被選擇的字線(WL)設(shè)定為寫入驗(yàn)證電壓VvfyOl，從而改寫數(shù)據(jù)。在改寫之后的讀取中，將被選擇的字線(WL)設(shè)定為讀取電壓VreadOl，從而讀取存儲(chǔ)器單元陣列11的單元晶體管的數(shù)據(jù)。圖9是示出根據(jù)本實(shí)施例的階梯上升寫入的圖。如圖9所示，采用由調(diào)節(jié)器5生成的多個(gè)降壓電壓Vreg，進(jìn)行階梯上升寫入。具體地，將被選擇的字線(WL)設(shè)定為從OV依次升壓的作為階梯上升寫入電壓的寫入電壓Vpgmi。寫入電壓Vpgmi具有脈沖的ON期間 Tl，脈沖的間隔T2，升壓量0. 2V。采用這樣的階梯上升寫入電壓，提高了向存儲(chǔ)器單元晶體管寫入的精度。如上所述，在本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中，設(shè)置有開關(guān)SWl和開關(guān)SW2。向開關(guān) Sffl輸入升壓電壓Vpg。基于使能狀態(tài)的切換信號Sswl而使開關(guān)SWl接通，從而可以將升壓電壓Vpg提供給調(diào)節(jié)器5。向開關(guān)SW2輸入升壓電壓Vpp?；谑鼓軤顟B(tài)的切換信號
而使開關(guān)SW2接通，從而可以將升壓電壓Vpp提供給調(diào)節(jié)器5。這樣，經(jīng)由開關(guān)SWl或開關(guān) Sff2,向調(diào)節(jié)器5輸入升壓電壓Vpg和升壓電壓Vpp中的一個(gè)作為電源電壓。調(diào)節(jié)器5將升壓電壓降壓，生成不同值的多個(gè)降壓電壓Verg并輸出到存儲(chǔ)器部1中。在調(diào)節(jié)器5中，由于選擇性地使用升壓電壓Vpp和升壓電壓Vpg，所以可以降低消耗電流最大的升壓電路3的使用頻率，從而可以大幅抑制半導(dǎo)體存儲(chǔ)裝置70中的平均消耗功率。此外，在調(diào)節(jié)器5中，由于可以減小輸入電壓和輸出電壓的差，所以可以大幅改善調(diào)節(jié)器5的內(nèi)部損耗。雖然在本實(shí)施例中的升壓電路2至升壓電路4中使用Dickson型電荷泵電路，但是不必限定于此。替代地，可以使用比Dickson型電荷泵電路的升壓效率好的互補(bǔ)型電荷泵電路或升壓 變換器(boost converter)電路等。作為SWl和SW2，可以使用SPST (single pole single throw，單刀單擲)開關(guān)。替代地，也可以使用DPST (double pole single throw，雙刀雙擲)開關(guān)。接下來，參考

根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置。圖10是示出半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖，圖11是示出存儲(chǔ)器單元的數(shù)據(jù)和閾值電壓分布的關(guān)系的圖，圖 12是示出第二比較例的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)的框圖。在本實(shí)施例中，采用(多個(gè)) 開關(guān)來選擇性地將從四個(gè)升壓電路輸出的不同值的升壓電壓輸入到調(diào)節(jié)器中，由調(diào)節(jié)器產(chǎn)生多個(gè)降壓電壓并提供到存儲(chǔ)器部中。CN 102290100 A
說明書
8/12 頁如圖10所示，在半導(dǎo)體存儲(chǔ)裝置90中，設(shè)置有存儲(chǔ)器部21，升壓電路22至25，調(diào)節(jié)器26，模式控制電路27，調(diào)節(jié)器控制電路觀，和開關(guān)SWll至14。半導(dǎo)體存儲(chǔ)裝置90是可以在存儲(chǔ)器單元晶體管中存儲(chǔ)四個(gè)值Obit)的信息的NAND閃存。開關(guān)SWll至14是SPST 開關(guān)，但是替代地也可以采用4PST開關(guān)。在存儲(chǔ)器部21中，設(shè)置有存儲(chǔ)器單元陣列31，尋址寄存器35，行解碼器34，列解碼器33以及數(shù)據(jù)改寫和讀取電路32。存儲(chǔ)器單元陣列31矩陣狀地配置存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器單元。尋址寄存器35指定存儲(chǔ)器單元的地址。行解碼器34連接到存儲(chǔ)器單元陣列31的字線(WL)。列解碼器33連接到存儲(chǔ)器單元陣列31的位線(BL)。數(shù)據(jù)改寫和讀取電路32進(jìn)行數(shù)據(jù)的改寫和讀取。圖11是示出第二實(shí)施例的設(shè)置在存儲(chǔ)器單元陣列31中的存儲(chǔ)器單元晶體管的數(shù)據(jù)和閾值電壓分布以及輸出信號電平的關(guān)系的圖。如圖11所示，在存儲(chǔ)器單元陣列31中設(shè)置的存儲(chǔ)器單元晶體管中，存儲(chǔ)“11”、“10”、“01”、“00”四個(gè)值(2bit)的信息?！?1”的信息分布在閾值電壓(Vth)比0(零)小、例如大于等于-2. OV?！?0”的信息分布在閾值電壓(Vth)在讀取電壓VreadlO和讀取電壓VreadOl之間、并且大于等于寫入驗(yàn)證電壓VvfylO?！?1”的信息分布在閾值電壓(Vth)在讀取電壓VreadOl和讀取電壓 VreadOO之間、并且大于等于寫入驗(yàn)證電壓VvfyOl。“00”的信息分布在閾值電壓(Vth)比讀取電壓VreadOO大、并且大于等于寫入驗(yàn)證電壓VvfyOO。讀取電壓VreadlO例如設(shè)定為0(零)V。讀取電壓VreadOl例如設(shè)定為1. 0V。讀取電壓VreadOO例如設(shè)定為2. 0V。寫入驗(yàn)證電壓VvfylO例如是0. 4V。寫入驗(yàn)證電壓VvfyOl 例如是1. 4V。寫入驗(yàn)證電壓VvfyOO例如是2. 4V。在圖10中，模式控制電路27產(chǎn)生分別控制升壓電路22至25的控制信號kcpll 至kcpl4和動(dòng)作模式控制信號Sdml。當(dāng)控制信號kcpll至kcpl4為使能狀態(tài)時(shí)，各升壓電路22至25動(dòng)作，當(dāng)控制信號kcpll至kcpl4為禁止?fàn)顟B(tài)時(shí)，各升壓電路22至25關(guān)斷。升壓電路22接受從外部提供給半導(dǎo)體存儲(chǔ)裝置90的電源電壓Vdd作為輸入電壓。升壓電路22在控制信號kcpll為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp 1，在控制信號kcpll為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。電源電壓Vdd例如是從1. 8V至3. 3V 的范圍內(nèi)的值，例如設(shè)定為1.8V。雖然從半導(dǎo)體存儲(chǔ)裝置90的外部提供電源電壓Vdddfi 是替代地也可以使用在半導(dǎo)體存儲(chǔ)裝置90內(nèi)部產(chǎn)生的電壓。升壓電路23接受電源電壓Vdd作為輸入電壓。升壓電路23在控制信號kcpl2 為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp2，在控制信號kcpl2為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路M接受電源電壓Vdd作為輸入電壓。升壓電路對在控制信號kcpl3 為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp3，在控制信號kcpl3為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路25接受電源電壓Vdd作為輸入電壓。升壓電路25在控制信號kcpl4 為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp4，在控制信號kcpl4為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路22至25是與采用圖3A 圖3C說明的電路相同的結(jié)構(gòu)的Dickson型電荷泵電路。從升壓電路22輸出且輸入到存儲(chǔ)器單元部21中的升壓電壓Vcpl用于，對存儲(chǔ)器單元的寫入所用到的向選擇字線(WL)施加的電壓等，例如設(shè)定為20V。從升壓電路23輸出且輸入到存儲(chǔ)器單元部21中的升壓電壓Vcp2用于向非選擇字線(WL)的施加等，例如設(shè)定為12V。從升壓電路M輸出且輸入到存儲(chǔ)器單元部21中的升壓電壓Vcp3用于從存儲(chǔ)器單元的讀取動(dòng)作等，例如設(shè)定為8V。從升壓電路25輸入到存儲(chǔ)器單元部21中的升壓電壓 Vcp4用于驗(yàn)證動(dòng)作等，例如設(shè)定為4V。以下，省略在對設(shè)置在NAND閃存的存儲(chǔ)器單元中的位線(BL)的選擇晶體管和源極線(SL)的選擇晶體管進(jìn)行控制的控制信號的電位設(shè)定中使用的升壓電路、和在存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)的擦除中使用的升壓電路的圖示和說明。從升壓電路22輸出的升壓電壓Vcpl提供給開關(guān)SWl 1。從升壓電路23輸出的升壓電壓Vcp2提供給開關(guān)SW12。從升壓電路對輸出的升壓電壓Vcp3提供給開關(guān)SW13。從升壓電路25輸出的升壓電壓Vcp4提供給開關(guān)SW14。升壓電路22至25的傳送級數(shù)不同， 升壓電路22的傳送級數(shù)最多。向調(diào)節(jié)器控制電路觀輸入從模式控制電路27輸出的動(dòng)作模式控制信號Sdml。調(diào)節(jié)器控制電路28基于動(dòng)作模式控制信號Sdml，產(chǎn)生切換信號kwll至kwl4、調(diào)節(jié)器控制信號Srsll和輸出電壓控制信號Srsl2。開關(guān)SWll在切換信號Sswll為使能狀態(tài)時(shí)接通，以使升壓電壓Vcpl通過，在切換信號kwll為禁止?fàn)顟B(tài)時(shí)斷開，以將升壓電壓Vcpl切斷。開關(guān)SW12在切換信號為使能狀態(tài)時(shí)接通，以使升壓電壓Vcp2通過，在切換信號為禁止?fàn)顟B(tài)時(shí)斷開，以將升壓電壓Vcp2切斷。開關(guān)SW13在切換信號為使能狀態(tài)時(shí)接通，以使升壓電壓Vcp3通過，在切換信號為禁止?fàn)顟B(tài)時(shí)斷開，以將升壓電壓Vcp3切斷。開關(guān)SW14在切換信號為使能狀態(tài)時(shí)接通，以使升壓電壓Vcp4通過，在切換信號為禁止?fàn)顟B(tài)時(shí)斷開，以將升壓電壓Vcp4切斷。使能狀態(tài)的切換信號& 1至& 4相互不交迭。當(dāng)開關(guān)SWll接通時(shí)，開關(guān)SW12至 14斷開，將升壓電壓Vcpl提供給調(diào)節(jié)器沈作為電源電壓。當(dāng)開關(guān)SW12接通時(shí)，開關(guān)SW11、 開關(guān)SW13、開關(guān)SW14斷開，將升壓電壓Vcp2提供給調(diào)節(jié)器沈作為電源電壓。當(dāng)開關(guān)SW13 接通時(shí)，開關(guān)SW11、開關(guān)SW12、開關(guān)SW14斷開，將升壓電壓Vcp3提供給調(diào)節(jié)器沈作為電源電壓。當(dāng)開關(guān)SW14接通時(shí)，開關(guān)SWll至13斷開，將升壓電壓Vcp4提供給調(diào)節(jié)器沈作為電源電壓。調(diào)節(jié)器沈具有與采用圖4說明的第一實(shí)施例的調(diào)節(jié)器電路5相同的結(jié)構(gòu)，是具有可變電阻部的串聯(lián)調(diào)節(jié)器。向調(diào)節(jié)器沈輸入調(diào)節(jié)器控制信號Srsll和輸出電壓控制信號 Srsl2,并且提供升壓電壓Vcpl至Vcp4中的一個(gè)作為電源電壓。調(diào)節(jié)器沈基于調(diào)節(jié)器控制信號Srsll和輸出電壓控制信號Srsl2，將升壓電壓降壓，產(chǎn)生不同值的比升壓電壓低的多個(gè)降壓電壓Vreg，提供給存儲(chǔ)器部21的例如被選擇的字線(WL)。從調(diào)節(jié)器沈獲取的多個(gè)降壓電壓Vreg例如用于改寫、寫入、階梯上升寫入、寫入驗(yàn)證、擦除驗(yàn)證、讀取等動(dòng)作。在圖12中示出第二比較例的半導(dǎo)體存儲(chǔ)裝置100。在第二比較例的半導(dǎo)體存儲(chǔ)裝置100中，設(shè)置有存儲(chǔ)器部21，升壓電路22至25，調(diào)節(jié)器^a，模式控制電路27a，和調(diào)節(jié)器控制電路觀^半導(dǎo)體存儲(chǔ)裝置100是可以在存儲(chǔ)器單元晶體管中存儲(chǔ)四個(gè)值Obit)的信息的NAND閃存。以下，將說明與在圖10中示出的第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置90不同的部分。模式控制電路27a產(chǎn)生分別控制升壓電路22至25的控制信號kcpl Ia kcpl4a 和動(dòng)作模式控制信號Sdmla。當(dāng)控制信號kcplla SecpHa為使能狀態(tài)時(shí)，各升壓電路 22至25動(dòng)作，當(dāng)控制信號kcplla SecpHa為禁止?fàn)顟B(tài)時(shí)，各升壓電路22至25關(guān)斷。升壓電路22接受從外部提供給半導(dǎo)體存儲(chǔ)裝置100的電源電壓Vdd作為輸入電壓。升壓電路22在控制信號kcplla為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcpl，并輸出到存儲(chǔ)器部21和調(diào)節(jié)器^a中，在控制信號kcplla為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路23接受電源電壓Vdd作為輸入電壓。升壓電路23在控制信號％Cpl2a 為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp2，并輸出到存儲(chǔ)器部21，在控制信號kcpl2a為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路M接受電源電壓Vdd作為輸入電壓。升壓電路對在控制信號kcpl3a 為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp3，并輸出到存儲(chǔ)器部21，在控制信號kcpl3a為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。升壓電路25接受電源電壓Vdd作為輸入電壓。升壓電路25在控制信號％Cpl4a 為使能狀態(tài)時(shí)，產(chǎn)生將電源電壓Vdd升壓后的升壓電壓Vcp4，并輸出到存儲(chǔ)器部21，在控制信號kcpHa為禁止?fàn)顟B(tài)時(shí)停止動(dòng)作。在升壓電路22 25中，升壓電路22的消耗功率最大。調(diào)節(jié)器26a具有與第二實(shí)施例的調(diào)節(jié)器沈相同的電路結(jié)構(gòu)，是具有可變電阻部的串聯(lián)調(diào)節(jié)器。 向調(diào)節(jié)器控制電路28a輸入從模式控制電路27a輸出的動(dòng)作模式控制信號Sdmla。 調(diào)節(jié)器控制電路28a基于動(dòng)作模式控制信號Sdmla，產(chǎn)生調(diào)節(jié)器控制信號Srslla和輸出電壓控制信號Srslh。向調(diào)節(jié)器26a輸入調(diào)節(jié)器控制信號Srslla和輸出電壓控制信號Srsl2a，并且提供升壓電壓Vcpl作為電源電壓。調(diào)節(jié)器^a與第二實(shí)施例相同地，基于調(diào)節(jié)器控制信號 Srslla和輸出電壓控制信號SrsUa，將升壓電壓Vcpl降壓。通過降壓，產(chǎn)生比升壓電壓低的不同值的多個(gè)降壓電壓Vreg，提供給存儲(chǔ)器部21的例如被選擇的字線(WL)。在第二比較例中，升壓電壓Vcp 1通常用作調(diào)節(jié)器^a的電源電壓。另一方面，在第二實(shí)施例中，選擇性地使用升壓電壓Vcpl至Vcp4中的一個(gè)作為調(diào)節(jié)器26a的電源電壓。因此，在第二比較例中，消耗功率最大的升壓電路22的使用頻率比本第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置90增加。因此，在比較例中，平均消耗功率比第二實(shí)施例大。接下來，參考圖13和圖14，說明在調(diào)節(jié)器中產(chǎn)生的內(nèi)部損耗。圖13是示出調(diào)節(jié)器的輸入電壓和輸出電壓的關(guān)系的圖，圖14是說明調(diào)節(jié)器的內(nèi)部損耗的圖。如圖13所示，僅將升壓電壓Vcpl作為電源電壓輸入到第二比較例的調(diào)節(jié)器沈3中，并且將升壓電壓Vcpl降壓，從而調(diào)節(jié)器^a生成不同值的多個(gè)降壓電壓 VregO λ . . . Vregn0另一方面，在本實(shí)施例的調(diào)節(jié)器沈中，在降壓電壓為比較低的電壓的期間A的區(qū)域中，輸入比升壓電壓Vcpl低且為最低電壓的升壓電壓Vcp4作為電源電壓。通過將升壓電壓Vcp4降壓，調(diào)節(jié)器沈生成不同值的多個(gè)降壓電壓VregO.....Vregf0在本實(shí)施例的調(diào)節(jié)器沈中，在降壓電壓與期間A相比較高的期間B的區(qū)域中，輸入比升壓電壓Vcp4電壓高的升壓電壓Vcp3作為電源電壓。調(diào)節(jié)器沈?qū)⑸龎弘妷篤cp3
降壓，從而與升壓電壓Vcp4相比生成電壓高的、不同值的多個(gè)降壓電壓Vreg(f+1).....
Vregk0在本實(shí)施例的調(diào)節(jié)器沈中，在降壓電壓與期間B相比較高的期間C的區(qū)域中，輸入比升壓電壓Vcp3電壓高的升壓電壓Vcp2作為電源電壓。調(diào)節(jié)器沈?qū)⑸龎弘妷篤cp2
降壓，從而與升壓電壓Vcp3相比生成電壓高的、不同值的多個(gè)降壓電壓Vreg(k+1).....
Vregm。在期間D中，本實(shí)施例的調(diào)節(jié)器沈和第二比較例的調(diào)節(jié)器的輸入電壓Vin相同(升壓電壓Vcpl)。在期間A中的第二實(shí)施例的調(diào)節(jié)器沈的內(nèi)部損耗Rossll、在期間A中的第二比較例的調(diào)節(jié)器26a的內(nèi)部損耗Rosslla、在期間B中的第二實(shí)施例的調(diào)節(jié)器沈的內(nèi)部損耗 Rossl2、在期間B中的第二比較例的調(diào)節(jié)器^a的內(nèi)部損耗R0SS12a、在期間C中的第二實(shí)施例的調(diào)節(jié)器26的內(nèi)部損耗Rossl3、在期間C中的第二比較例的調(diào)節(jié)器^a的內(nèi)部損耗 Rossl3a分別由(多個(gè))下式表示。其中，Ioutl至Iout3是輸出電流。Rossll = (Vcp4-Vregi) XIoutl......(10)Rosslla = (Vcpl-Vregi) XIoutl......(11)Rossl2 = (Vcp3"Vregi) X Iout2......(12)Rossl2a = (Vcpl-Vregi) X Iout2......(13)Rossl3 = (Vcp2-Vregi) X Iout3......(14)Rossl3a = (Vcpl-Vregi) X Iout3......(15)如果輸出電流Ioutl至Iout3是相同的值，則在期間A中的第二實(shí)施例的調(diào)節(jié)器的內(nèi)部損耗的改善量ARossll、在期間B中的第二實(shí)施例的調(diào)節(jié)器的內(nèi)部損耗的改善量 AR0SS12、在期間C中的第二實(shí)施例的調(diào)節(jié)器的內(nèi)部損耗的改善量AR0SS13分別由(多個(gè))下式表示。ARossll = (Vcpl-Vcp4) XIout......(16)ARossl2 = (Vcpl_Vcp3) XIout......(17)ARossl3 = (Vcpl_Vcp2) XIout......(18)Δ Rossll > ARossl2 > ARossl3......(20)圖14示出基于這些改善量的、調(diào)節(jié)器的內(nèi)部損耗的減少。如上所述，在本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置90中，經(jīng)由開關(guān)SWll SW14，將來自升壓電路22 25的升壓電壓Vcpl Vcp4選擇性地提供給調(diào)節(jié)器26。因此，可以降低消耗功率最大的升壓電路22的使用頻率，從而可以大幅抑制半導(dǎo)體存儲(chǔ)裝置90中的平均消耗功率。進(jìn)一步地，在調(diào)節(jié)器沈中，由于可以減小輸入電壓和輸出電壓的差，所以可以大幅改善調(diào)節(jié)器沈的內(nèi)部損耗。雖然以上說明了本發(fā)明的幾個(gè)實(shí)施方式，但是這些實(shí)施方式是作為例子用于提示的，不用來限定本發(fā)明的范圍。這些新的實(shí)施方式可以實(shí)施為其他的各種方式，在不脫離本發(fā)明的精神的范圍內(nèi)，可以進(jìn)行各種省略、置換、變更。這些實(shí)施方式及其變形包含在本發(fā)明的范圍和精神中，同時(shí)包含在權(quán)利要求的范圍中記載的發(fā)明及其等價(jià)范圍內(nèi)。例如，雖然在各實(shí)施例中示出了在存儲(chǔ)器單元中存儲(chǔ)四個(gè)值Obit)的情況，但是在八個(gè)值CBbit)、十六個(gè)值Gbit)或兩個(gè)值(Ibit)的存儲(chǔ)的情況中也可以應(yīng)用本發(fā)明。在第一實(shí)施例中將本發(fā)明用于NOR閃存，在第二實(shí)施例中將本發(fā)明用于NAND 閃存。作為這些存儲(chǔ)器的替代，也可以應(yīng)用于MRAM(magneticrandom access memory)、 PRAM(phase-change random access memory)、 ReRAM(resistance random access memory)、或 FeRAM(ferroelectric randomaccess memory)這樣的存儲(chǔ)器中。在第二實(shí)施例中，將由調(diào)節(jié)器沈產(chǎn)生的多個(gè)降壓電壓提供給選擇字線(WL)。也可以設(shè)置其他的調(diào)節(jié)器，并且向該調(diào)節(jié)器輸入多個(gè)升壓電壓，從而生成用于位線(BL)的電壓設(shè)定的多個(gè)降壓電壓。進(jìn)一步地，還可以設(shè)置其他的調(diào)節(jié)器，并且向該調(diào)節(jié)器輸入多個(gè)升壓電壓，從而生成用于非選擇字線的電壓設(shè)定的多個(gè)降壓電壓。雖然各實(shí)施例中將本發(fā)明應(yīng)用于半導(dǎo)體存儲(chǔ)裝置，但是本發(fā)明不限于此，而是可以應(yīng)用于具有調(diào)節(jié)器的各種半導(dǎo)體集成電路裝置中。在各實(shí)施例中，使用了三個(gè)和四個(gè)升壓電路。但是，在使用大于等于兩個(gè)的升壓電路的情況下，可以應(yīng)用本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，其特征在于，具備多個(gè)升壓電路，被輸入輸入電壓，將上述輸入電壓升壓，分別產(chǎn)生不同值的升壓電壓； 調(diào)節(jié)器，能夠?qū)⑸鲜錾龎弘妷航祲?，產(chǎn)生多個(gè)降壓后的電壓；以及多個(gè)開關(guān)，連接在上述多個(gè)升壓電路和上述調(diào)節(jié)器之間，選擇性地將來自上述升壓電路的上述升壓電壓提供給上述調(diào)節(jié)器作為電源電壓。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于，該半導(dǎo)體集成電路裝置還具備調(diào)節(jié)器控制電路，該調(diào)節(jié)器控制電路產(chǎn)生用于切換上述開關(guān)的切換信號。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征在于，上述調(diào)節(jié)器控制電路還產(chǎn)生輸出電壓控制信號，該輸出電壓控制信號用于設(shè)定由上述調(diào)節(jié)器產(chǎn)生的降壓電壓的值。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于，上述調(diào)節(jié)器控制電路還產(chǎn)生調(diào)節(jié)器控制信號，該調(diào)節(jié)器控制信號用于控制上述調(diào)節(jié)器的動(dòng)作。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于，還具備模式控制電路，該模式控制電路產(chǎn)生控制上述升壓電壓的控制信號，并且產(chǎn)生控制上述調(diào)節(jié)器控制電路的動(dòng)作模式控制信號。
6.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于， 上述調(diào)節(jié)器具備電流反射鏡電路；可變電阻部，連接到該電流反射鏡電路的輸出節(jié)點(diǎn)；以及兩個(gè)比較器，被反饋該可變電阻部的電壓并將輸出信號提供到上述電流反射鏡電路的兩個(gè)輸入端，通過上述開關(guān)，將上述升壓電壓選擇性地提供給上述電流反射鏡電路作為電源電壓， 并且通過上述輸出電壓控制信號設(shè)定可變電阻部的電阻，能夠從上述輸出節(jié)點(diǎn)輸出降壓電壓。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路裝置，其特征在于，上述調(diào)節(jié)器還具備連接到上述輸出節(jié)點(diǎn)且通過上述調(diào)節(jié)器控制信號而開關(guān)的晶體管。
8.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于， 上述開關(guān)以接通期間相互不交迭的方式被切換。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于，還具備存儲(chǔ)器部，上述調(diào)節(jié)器連接到上述存儲(chǔ)器部，并且能夠?qū)⒂缮鲜稣{(diào)節(jié)器降壓后的電壓提供給上述存儲(chǔ)器部。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置，其特征在于， 上述降壓電壓提供給上述存儲(chǔ)器部的被選擇的字線。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置，其特征在于，從上述調(diào)節(jié)器輸出的降壓電壓用于，與上述存儲(chǔ)器部的存儲(chǔ)器單元相關(guān)的改寫、寫入、 階梯上升寫入、寫入驗(yàn)證、讀取、和擦除驗(yàn)證中的至少一個(gè)動(dòng)作。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置，其特征在于，上述存儲(chǔ)器單元包括NOR閃存、NAND閃存、MRAM、PRAM、ReRAM、或FeRAM中的至少一種。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于， 上述升壓電路分別包含電荷泵電路。
14.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路裝置，其特征在于，上述升壓電路分別包含電荷泵電路，來自上述模式控制電路的上述控制信號經(jīng)由至少一個(gè)反相器分別提供到上述電荷泵電路。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體集成電路裝置，其特征在于， 上述電荷泵電路具有晶體管和電容器。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置，其特征在于，在上述存儲(chǔ)器單元部的存儲(chǔ)器單元晶體管中存儲(chǔ)大于等于2位的信息。
17.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置，其特征在于，為了得到上述存儲(chǔ)器單元部需要的降壓電壓，能夠選擇并使用從上述升壓電路輸出的上述升壓電壓中比最高電壓低的升壓電壓作為上述調(diào)節(jié)器的電源電壓。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路裝置，其特征在于，能夠選擇并使用上述升壓電壓中比上述存儲(chǔ)器單元部所需要的電壓高且最低的電壓作為上述調(diào)節(jié)器的電源電壓。
全文摘要
根據(jù)一個(gè)實(shí)施例，提供包括多個(gè)升壓電路、調(diào)節(jié)器和多個(gè)開關(guān)的半導(dǎo)體集成電路裝置。在上述多個(gè)升壓電路中，輸入輸入電壓且將上述輸入電壓升壓以分別產(chǎn)生不同值的升壓電壓。調(diào)節(jié)器能夠?qū)⑸鲜錾龎弘妷航祲阂援a(chǎn)生多個(gè)降壓電壓。上述開關(guān)連接在上述多個(gè)升壓電路和上述調(diào)節(jié)器之間，并選擇性地將來自上述升壓電路的上述升壓電壓提供給上述調(diào)節(jié)器作為電源電壓。
文檔編號G11C11/4193GK102290100SQ20111008578
公開日2011年12月21日 申請日期2011年2月28日 優(yōu)先權(quán)日2010年3月29日
發(fā)明者平田義治 申請人:株式會(huì)社東芝