專利名稱：快閃存儲裝置及其斷電處理方法
快閃存儲裝置及其斷電處理方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于快閃存儲裝置，特別是有關(guān)于快閃存儲裝置的斷電處理。
背景技術(shù)：
閃存可分為單層單元(single level cell, SLC)閃存、多層單元(multi levelcell, MLC)閃存、以及三層單元(triple level cell, TLC)閃存,其中多層單元閃存及三層單元閃存具有較高的數(shù)據(jù)容量。單層單元閃存的一個存儲單元儲存一個數(shù)據(jù)位。多層單元閃存的一個存儲單元儲存兩個數(shù)據(jù)位，而此兩個數(shù)據(jù)位分別屬于一組相對應(yīng)的強(qiáng)分頁(strong page)與弱分頁(weak page)。三層單元閃存的一個存儲單元儲存三個數(shù)據(jù)位,而此三個數(shù)據(jù)位分別屬于一組相對應(yīng)的強(qiáng)分頁、弱分頁、以及最弱分頁?！ひ话愣裕刂破髟趯?shù)據(jù)寫入閃存時，是逐次寫入閃存的各頁。因此，當(dāng)多層單元閃存的一組相對應(yīng)的強(qiáng)分頁與弱分頁先后被寫入數(shù)據(jù)時，后續(xù)被寫入數(shù)據(jù)的弱分頁會影響先前被寫入數(shù)據(jù)的強(qiáng)分頁的數(shù)據(jù)儲存。同樣的，當(dāng)三層單元閃存的一組相對應(yīng)的強(qiáng)分頁、弱分頁、及最弱分頁先后被寫入數(shù)據(jù)時，后續(xù)被寫入數(shù)據(jù)的弱分頁會影響先前被寫入數(shù)據(jù)的強(qiáng)分頁的數(shù)據(jù)儲存，而最后被寫入數(shù)據(jù)的最弱分頁亦會影響先前被寫入數(shù)據(jù)的強(qiáng)分頁與弱分頁的數(shù)據(jù)儲存。由于閃存時常被運(yùn)用在如相機(jī)及手機(jī)的可攜式裝置儲存數(shù)據(jù)，而可攜式裝置多系運(yùn)用電池等有限的電源以供運(yùn)作，因此閃存時常會遇到供電量不足的情形。由于多層單元閃存及三層單元閃存各頁的數(shù)據(jù)寫入會互相影響，當(dāng)閃存的電源供應(yīng)突然斷電時，若閃存正在進(jìn)行數(shù)據(jù)寫入，不僅被寫入的當(dāng)前頁的數(shù)據(jù)會喪失，與當(dāng)前頁相對應(yīng)的配對頁先前所儲存的數(shù)據(jù)亦經(jīng)常一并被損毀，造成使用者的困擾。因此，需要一種快閃存儲裝置，可以避免斷電時所造成的數(shù)據(jù)損毀的問題。

發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的在于提供一種快閃存儲裝置，以解決現(xiàn)有技術(shù)存在的問題。于一實(shí)施例中，該閃存裝置包括一閃存及一控制器。該閃存具有一高電位接腳及一第一準(zhǔn)備/忙碌(ready/busy)接腳，其中該高電位接腳稱接至一電源。該控制器具有一第二準(zhǔn)備忙碌接腳，其中該第二準(zhǔn)備忙碌接腳耦接至該第一準(zhǔn)備忙碌接腳，而當(dāng)該閃存正處理該控制器所發(fā)出的一舊寫入命令時，該閃存將該第一準(zhǔn)備/忙碌接腳的電位設(shè)定于一特定電位。該斷電處理電路，耦接于該電源與該第二準(zhǔn)備/忙碌接腳之間，檢測該電源是否維持于一高電位，且于該電源低于該高電位時將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該特定電位，以避免該控制器向該閃存發(fā)送一新寫入命令。本發(fā)明更提供一種快閃存儲裝置。于一實(shí)施例中，該快閃存儲裝置包括一閃存、一二極管、一控制器、以及一電容。該閃存，具有一高電位接腳。該二極管稱接于一電源與該閃存的該高電位接腳之間。該控制器經(jīng)由一數(shù)據(jù)總線耦接至該閃存。該電容耦接于該閃存的該高電位接腳與一地電位之間，當(dāng)該電源的電位下降時，該電容提供電能至該閃存，以讓該閃存完成一數(shù)據(jù)寫入的處理。本發(fā)明更提供一種快閃存儲裝置的斷電處理方法。于一實(shí)施例中，該快閃存儲裝置包括一控制器、一閃存、以及一斷電處理電路。首先，耦接該閃存的一第一準(zhǔn)備/忙碌(ready/busy)接腳至該控制器的一第二準(zhǔn)備/忙碌接腳，其中當(dāng)該閃存正處理該控制器所發(fā)出的一舊寫入命令時，該閃存將該第一準(zhǔn)備/忙碌接腳的電位設(shè)定于一特定電位。接著，耦接該斷電處理電路于一電源與該控制器的一第二準(zhǔn)備/忙碌接腳之間。接著，以該斷電處理電路檢測該電源是否維持于一高電位。當(dāng)該電源低于該高電位時，以該斷電處理電路將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該特定電位，以避免該控制器向該閃存發(fā)送一新寫入命令。為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉數(shù)較佳實(shí)施例，并配合所附圖示，作詳細(xì)說明如下


圖I為一般的快閃存儲裝置的電路圖；圖2為依據(jù)本發(fā)明的于斷電時可防止數(shù)據(jù)損毀的數(shù)據(jù)儲存裝置的電路圖；以及圖3為依據(jù)本發(fā)明的快閃存儲裝置的斷電處理方法的流程圖。主要組件符號說明(圖I)100 快閃存儲裝置；102 控制器；104 閃存；106 數(shù)據(jù)總線；(圖2)200 快閃存儲裝置；202 控制器；204 閃存；206 數(shù)據(jù)總線；212 比較器；214 NMOS 晶體管；216 電容；218 二極管。
具體實(shí)施方式圖I為一般的快閃存儲裝置100的電路圖?？扉W存儲裝置100包括一控制器102及一閃存104。于一實(shí)施例中，閃存104可為多層單元閃存或三層單元閃存。控制器102的一高電位接腳稱接至一電源Vdd,而一地電位接腳稱接至一地電位。同樣的，閃存104的一高電位接腳耦接至電源VDD，而一地電位接腳耦接至地電位?？刂破?02與閃存104間以一數(shù)據(jù)總線(data bus) 106相耦接，該數(shù)據(jù)總線104系用以于控制器102與閃存104之間傳送數(shù)據(jù)。另外，控制器102的一準(zhǔn)備/忙碌(ready/busy)接腳經(jīng)由線路108與閃存104的一準(zhǔn)備/忙碌接腳相耦接。當(dāng)控制器102欲將數(shù)據(jù)寫入閃存104時，控制器102經(jīng)由數(shù)據(jù)總線106發(fā)送寫入命令及寫入數(shù)據(jù)至閃存。接著，閃存104會依據(jù)寫入命令開始將寫入數(shù)據(jù)寫入一至多個頁。當(dāng)閃存104尚未處理完畢控制器102所發(fā)送的寫入數(shù)據(jù)時，閃存104會將準(zhǔn)備/忙碌接腳的電位下拉至地電位，以通知控制器102勿再向閃存104發(fā)送新的寫入命令。當(dāng)快閃存儲裝置100的電源Vdd斷電時，電源Vdd便無法再供給控制器102及閃存104電源。此時若閃存104仍在進(jìn)行數(shù)據(jù)的寫入，由于閃存104沒有足夠的電力完成數(shù)據(jù)寫入，正被寫入的頁所儲存的數(shù)據(jù)會損毀。此外，與正被寫入的頁相對應(yīng)的配對頁所儲存的數(shù)據(jù)亦可能會因而損毀。例如，若閃存104為多層單元閃存，當(dāng)弱分頁被寫入數(shù)據(jù)時，電源Vdd斷電，可能會使對應(yīng)于弱分頁 的強(qiáng)分頁所儲存的數(shù)據(jù)損毀。若閃存104為三層單元閃存，當(dāng)最弱分頁被寫入數(shù)據(jù)時，電源Vdd斷電，可能會使對應(yīng)于最弱分頁的強(qiáng)分頁及弱分頁所儲存的數(shù)據(jù)損毀。圖2為依據(jù)本發(fā)明的于斷電時可防止數(shù)據(jù)損毀的數(shù)據(jù)儲存裝置200的電路圖。于一實(shí)施例中，數(shù)據(jù)儲存裝置200包括一控制器202、一閃存204、一斷電處理電路220、二極管218、以及電容216。于一實(shí)施例中，閃存204可為多層單元(multi level cell，MLC)閃存或三層單元(triple level cell,TLC)閃存。控制器202的一高電位接腳稱接至一電源VDD，而一地電位接腳耦接至一地電位。二極管218耦接于電源Vdd與節(jié)點(diǎn)219之間。閃存204的一高電位接腳經(jīng)節(jié)點(diǎn)219耦接至二極管218，而一地電位接腳耦接至地電位。電容216耦接于節(jié)點(diǎn)219與地電位之間。當(dāng)電源Vdd維持于高電位時，二極管218會導(dǎo)通，因此節(jié)點(diǎn)219的電位與電源Vdd的電位相一致，從而供應(yīng)予閃存204運(yùn)作所需的電力。此外，當(dāng)電源Vdd維持于高電位時,流經(jīng)節(jié)點(diǎn)219的電流亦向稱接于節(jié)點(diǎn)219與地電位間的電容216充電，使電容216可積蓄一定程度的電能。當(dāng)電源Vdd突然斷電時，電源Vdd的電位下降，而節(jié)點(diǎn)219的電位因電容216蓄電而維持于高電位，致使二極管218因逆向偏壓而阻斷電源Vdd至節(jié)點(diǎn)219間的連結(jié)。此時，電容216便以其所儲蓄的電能供給閃存204，藉此讓閃存204維持一段時間的運(yùn)作。因此，若電源Vdd斷電時閃存204尚未將數(shù)據(jù)寫入命令處理完畢，則閃存204可藉電容216所供給的電能完成數(shù)據(jù)寫入。因此，即使電源Vdd斷電，本發(fā)明的閃存204仍可完成數(shù)據(jù)寫入。由于閃存204的最后寫入頁可完整的儲存數(shù)據(jù)，從而最后寫入頁不會發(fā)生數(shù)據(jù)損毀，因此與最后寫入頁相對應(yīng)的強(qiáng)分頁所儲存的數(shù)據(jù)不會被影響。因此，本發(fā)明的閃存204不會因斷電而導(dǎo)致所儲存的數(shù)據(jù)損毀。電容216的電容值可由電路設(shè)計(jì)者依據(jù)閃存204的規(guī)格進(jìn)行估算。電容216的電容值與閃存204所需的數(shù)據(jù)編程時間、操作電流、工作電壓有關(guān)。假設(shè)閃存204中的一頁所需的最長數(shù)據(jù)編程時間T為10ms、最大操作電流I為50mA、最低工作電壓V為I. 8V，而電源Vdd的電位為3. 3V。因此，電容216的電容值C可由下列公式導(dǎo)出IXT = CX (Vdd-V)；C = I X T/(Vdd-V)= 50 X 1(T3 XlOX IO-3/ (3. 3-1. 8)= 333. 33 X IO^6(F)；因此，電容216的電容值C約為333. 33 U F0控制器202與閃存204間以一數(shù)據(jù)總線(data bus) 206相耦接，該數(shù)據(jù)總線204系用以于控制器202與閃存204之間傳送數(shù)據(jù)。另外，控制器202的一準(zhǔn)備/忙碌(ready/busy)接腳經(jīng)由線路208與閃存204的一準(zhǔn)備/忙碌接腳相耦接。當(dāng)電源Vdd的斷電時，電容216可供給閃存204工作一段短時間的電源。若控制器202于斷電后仍繼續(xù)向閃存204發(fā)送新寫入命令，由于電容216無法長期供給閃存204電力，閃存204將無法執(zhí)行完畢新寫入命令，而造成數(shù)據(jù)毀損。斷電處理電路220耦接于電源VDD、節(jié)點(diǎn)219、以及線路208之間。斷電處理電路220可比較電源Vdd的電位以及節(jié)點(diǎn)219的電位以決定電源Vdd的電位是否下降。當(dāng)電源Vdd的電位下降時，斷電處理電路220便將線路208的電位下拉至地電位。當(dāng)線路208的電位下拉至地電位時，控制器202的準(zhǔn)備/忙碌接腳的電位亦成為地電位，控制器202便會認(rèn)為閃存204正在忙碌于舊寫入命令的數(shù)據(jù)寫入中，而不會再向閃存204發(fā)送新寫入命令及新寫入數(shù)據(jù)，新/舊寫入命令，從發(fā)送時間上而言，舊寫入命令早于新寫入命令。換句話說，控制器202認(rèn)為閃存204仍在處理上一筆寫入命令及欲寫入的數(shù)據(jù)，而不會再向閃存204發(fā)送下一筆寫入命令及欲寫入的數(shù)據(jù)。因此，于電源Vdd斷電后，斷電處理電路220可防止控 制器202向閃存204發(fā)送新寫入命令及新寫入數(shù)據(jù)，從而避免閃存204再接收新寫入命令而導(dǎo)致數(shù)據(jù)毀損。于另一實(shí)施例中，斷電處理電路220更耦接至數(shù)據(jù)總線206。于電源Vdd斷電后，斷電處理電路220更將數(shù)據(jù)總線206的電位下拉至地電位，以避免控制器202向閃存204透過數(shù)據(jù)總線206傳送一新寫入數(shù)據(jù)。于一實(shí)施例中，斷電處理電路220包括一斷電檢測電路212及一電位設(shè)定電路214。斷電檢測電路212比較電源Vdd的電位以及節(jié)點(diǎn)218的電位以產(chǎn)生一控制信號以表示電源Vdd的電位是否下降。于一實(shí)施例中，斷電檢測電路212包括一比較器212。比較器212的一負(fù)輸入端耦接至電源VDD，其一正輸入端耦接至節(jié)點(diǎn)219，并于輸出端產(chǎn)生一控制信號。由于節(jié)點(diǎn)219的電位由電容216所維持，當(dāng)電源Vdd斷電時，電源Vdd的電位便會低于節(jié)點(diǎn)219的電位，因此比較器212便產(chǎn)生該控制信號。電位設(shè)定電路214耦接至線路208。當(dāng)控制信號指示電源Vdd低于節(jié)點(diǎn)219的電位時，電位設(shè)定電路214便將線路208的電位下拉至地電位，以使控制器202的準(zhǔn)備/忙碌接腳的電位成為地電位。于一實(shí)施例中，電位設(shè)定電路214包括耦接于地電位與線路208之間的一 NMOS晶體管，其柵極耦接至比較器212產(chǎn)生的控制信號。當(dāng)該控制信號指示電源Vdd的電位低于節(jié)點(diǎn)219的電位時，NMOS晶體管214透過線路208將控制器202的準(zhǔn)備/忙碌接腳耦接至地電位，以防止控制器202向閃存204發(fā)送新寫入命令。圖3為依據(jù)本發(fā)明的快閃存儲裝置200的斷電處理方法300的流程圖。于一實(shí)施例中，快閃存儲裝置200包括一控制器202及一閃存204。首先，耦接一電容216至閃存204的電源供應(yīng)端，其中該電容216耦接于一電源Vdd與一地電位之間(步驟302)。接著，耦接一斷電處理電路220至控制器202的一準(zhǔn)備/忙碌接腳(步驟304)。接著，檢測是否電源Vdd發(fā)生斷電狀況(步驟306)。若電源Vdd發(fā)生斷電狀況，則以電容216對閃存204進(jìn)行供電，以使閃存204完成數(shù)據(jù)寫入(步驟308)。接著，以斷電處理電路220將控制器202的準(zhǔn)備/忙碌接腳下拉至地電位，以防止控制器202再向閃存204傳送新寫入數(shù)據(jù)(步驟310)。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項(xiàng)技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為 準(zhǔn)。
權(quán)利要求
1.一種快閃存儲裝置，包括 一閃存，具有一高電位接腳及一第一準(zhǔn)備/忙碌(ready/busy)接腳，其中該高電位接腳耦接至一電源； 一控制器，具有一第二準(zhǔn)備忙碌接腳，其中該第二準(zhǔn)備忙碌接腳耦接至該第一準(zhǔn)備忙碌接腳，而當(dāng)該閃存正處理該控制器所發(fā)出的一舊寫入命令時，該閃存將該第一準(zhǔn)備/忙碌接腳的電位設(shè)定于一特定電位；以及 一斷電處理電路，耦接于該電源與該第二準(zhǔn)備/忙碌接腳之間，檢測該電源是否維持于一高電位，且于該電源低于該高電位時將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該特定電位，以避免該控制器向該閃存發(fā)送一新寫入命令。
2.根據(jù)權(quán)利要求I所述的快閃存儲裝置，其特征在于，該快閃存儲裝置更包括 一二極管，耦接于該電源與該閃存的該高電位接腳之間；以及 一電容，稱接于該閃存的該高電位接腳與一地電位之間，當(dāng)該電源的電位下降時，提供電能至該閃存，以讓該閃存完成一個頁面數(shù)據(jù)寫入的處理。
3.根據(jù)權(quán)利要求I所述的快閃存儲裝置，其特征在于，該特定電位為一地電位。
4.根據(jù)權(quán)利要求2所述的快閃存儲裝置，其特征在于，該斷電處理電路包括 一斷電檢測電路，耦接至該電源，檢測該電源是否維持于該高電位以產(chǎn)生一控制信號；以及 一電位設(shè)定電路，耦接至該第二準(zhǔn)備/忙碌接腳，當(dāng)該控制信號指示該電源低于該高電位時，將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該特定電位。
5.根據(jù)權(quán)利要求4所述的快閃存儲裝置，其特征在于，該斷電檢測電路包括 一比較器，耦接于該電源與該電容之間，比較該電源的電位與該電容的電位，以及當(dāng)該電源的電位低于該電容的電位時輸出該控制信號。
6.根據(jù)權(quán)利要求4所述的快閃存儲裝置，其特征在于，該電位設(shè)定電路包括 一晶體管，耦接于該特定電位與該第二準(zhǔn)備/忙碌接腳之間，具有一柵極耦接至該控制信號，當(dāng)該控制信號指示該電源低于該高電位時，將該第二準(zhǔn)備/忙碌接腳耦接至該特定電位。
7.根據(jù)權(quán)利要求I所述的快閃存儲裝置，其特征在于，該控制器與該閃存之間耦接一數(shù)據(jù)總線(data bus)，當(dāng)該電源低于該高電位時，該斷電處理電路更將該數(shù)據(jù)總線的電位下拉至一地電位，以避免該控制器向該閃存?zhèn)魉鸵恍聦懭霐?shù)據(jù)。
8.一種快閃存儲裝置，包括 一閃存，具有一聞電位接腳； 一二極管，耦接于一電源與該閃存的該高電位接腳之間； 一控制器，經(jīng)由一數(shù)據(jù)總線耦接至該閃存；以及 一電容，稱接于該閃存的該高電位接腳與一地電位之間，當(dāng)該電源的電位下降時，提供電能至該閃存，以讓該閃存完成至少一頁面數(shù)據(jù)寫入的處理。
9.根據(jù)權(quán)利要求8所述的快閃存儲裝置，其特征在于，該快閃存儲裝置更包括 一斷電處理電路，耦接該電源與該控制器的一第二準(zhǔn)備/忙碌接腳之間，當(dāng)該電源低于一高電位時，將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該地電位。
10.一種快閃存儲裝置的斷電處理方法，其中該快閃存儲裝置包括一控制器、一閃存、以及一斷電處理電路，該斷電處理方法包括 率禹接該閃存的一第一準(zhǔn)備/忙碌(ready/busy)接腳至該控制器的一第二準(zhǔn)備/忙碌接腳，其中當(dāng)該閃存正處理該控制器所發(fā)出的一舊寫入命令時，該閃存將該第一準(zhǔn)備/忙碌接腳的電位設(shè)定于一特定電位； 耦接該斷電處理電路于一電源與該控制器的一第二準(zhǔn)備/忙碌接腳之間； 以該斷電處理電路檢測該電源是否維持于一高電位；以及 當(dāng)該電源低于該高電位時，以該斷電處理電路將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該特定電位，以避免該控制器向該閃存發(fā)送一新寫入命令。
11.根據(jù)權(quán)利要求10所述的快閃存儲裝置的斷電處理方法，其特征在于，該特定電位 為一地電位。
12.根據(jù)權(quán)利要求10所述的快閃存儲裝置的斷電處理方法，其特征在于，該斷電處理方法更包括 耦接一二極管于該電源與該閃存的一高電位接腳之間； 率禹接一電容于該閃存的該高電位接腳與一地電位之間；以及 當(dāng)該電源的電位下降時，使該電容提供電能至該閃存，以讓該閃存完成一數(shù)據(jù)寫入的處理。
13.根據(jù)權(quán)利要求12所述的快閃存儲裝置的斷電處理方法，其特征在于，該斷電處理電路包括一斷電檢測電路及一電位設(shè)定電路，而該斷電處理方法更包括 以該斷電檢測電路耦接至該電源以檢測該電源是否維持于該高電位以產(chǎn)生一控制信號；以及 以該電位設(shè)定電路耦接至該第二準(zhǔn)備/忙碌接腳，以于該控制信號指示該電源低于該高電位時，將該第二準(zhǔn)備/忙碌接腳的電位設(shè)定于該特定電位。
14.根據(jù)權(quán)利要求13所述的快閃存儲裝置的斷電處理方法，其特征在于，該斷電檢測電路包括 一比較器，耦接于該電源與該電容之間，比較該電源的電位與該電容的電位，以及當(dāng)該電源的電位低于該電容的電位時輸出該控制信號。
15.根據(jù)權(quán)利要求13所述的快閃存儲裝置的斷電處理方法，其特征在于，該電位設(shè)定電路包括 一晶體管，耦接于該定電位與該第二準(zhǔn)備/忙碌接腳之間，具有一柵極耦接至該控制信號，當(dāng)該控制信號指示該電源低于該高電位時，將該第二準(zhǔn)備/忙碌接腳耦接至該特定電位。
16.根據(jù)權(quán)利要求10所述的快閃存儲裝置的斷電處理方法，其特征在于，該控制器與該閃存之間耦接一數(shù)據(jù)總線(data bus)，而該斷電處理方法更包括 當(dāng)該電源低于該高電位時，以該斷電處理電路將該數(shù)據(jù)總線的電位下拉至一地電位，以避免該控制器向該閃存?zhèn)魉鸵恍聦懭霐?shù)據(jù)。
全文摘要
本發(fā)明涉及一種快閃存儲裝置及其斷電處理方法。本發(fā)明更提供一種快閃存儲裝置。于一實(shí)施例中，該快閃存儲裝置包括一閃存、一二極管、一控制器、以及一電容。該閃存，具有一高電位接腳。該二極管耦接于一電源與該閃存的該高電位接腳之間。該控制器經(jīng)由一數(shù)據(jù)總線耦接至該閃存。該電容耦接于該閃存的該高電位接腳與一地電位之間，當(dāng)該電源的電位下降時，該電容提供電能至該閃存，以讓該閃存完成一數(shù)據(jù)寫入的處理。
文檔編號G11C16/06GK102760491SQ20111011886
公開日2012年10月31日 申請日期2011年4月26日 優(yōu)先權(quán)日2011年4月26日
發(fā)明者陳泓江 申請人:慧榮科技股份有限公司