專利名稱：數(shù)據(jù)讀取方法、存儲器控制器及存儲器儲存裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器系統(tǒng)，尤其涉及一種具有較佳的錯誤位元校正能力的數(shù)據(jù)讀取方法，以及使用該方法的存儲器控制器及存儲器儲存裝置。
背景技術(shù)：
目前的閃速存儲器主要分為兩種，分別為反或閃速存儲器(NORFlash Memory)與反及閃速存儲器(NAND Flash Memory)。其中，反及閃速存儲器存在著兩種不同的儲存模式，即多層存儲單兀(Multi-Level Ce 11, MLC)及單層存儲單兀(Single-Level Cell, SLC)。單層存儲單元在每個存儲單元中儲存I個數(shù)據(jù)位元，而多層存儲單元則可在每個存儲單元中儲存2個以上的數(shù)據(jù)位元?！愣?，由數(shù)據(jù)位元線(Bit Line)與字元線(Word Line)串起的存儲單元陣列 (memory cell array),其在讀取或?qū)懭霐?shù)據(jù)到指定的存儲單元時,其余非指定的存儲單元則會受到干擾(disturb)，進而改變這些存儲單元寫入的臨界電壓。另外，長期閑置、存儲器漏電、或是多次使用(Erase or Program)而造成磨耗(Wear)等情形,亦會使得存儲單元寫入的臨界電壓改變。此時，將會造成寫入數(shù)據(jù)在讀出時發(fā)生錯誤。另一方面，存儲器儲存裝置會需要使用錯誤校正能力較佳的錯誤校正技術(shù)(例如，低密度奇偶校驗碼(Low Density Parity Check Code,LDPC code))來對數(shù)據(jù)進行錯誤校正程序。存儲器儲存裝置依據(jù)其所儲存的一查詢表取得軟信息(Soft Information)對應(yīng)到的對數(shù)似然比(Log Likelihood Ratio，LLR)，接著再以LDPC碼進行錯誤更正的動作。然而，存儲器儲存裝置中的可復(fù)寫式非易失性存儲器會隨著其儲存次數(shù)(erase-programtimes)的增加而改變其錯誤特性，因此若要取得最佳的對數(shù)似然比，則必須不斷地統(tǒng)計可復(fù)寫式非易失性存儲器的錯誤特性，此舉將對系統(tǒng)造成相當(dāng)大的負擔(dān)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種數(shù)據(jù)讀取方法，其具有較佳的錯誤位元校正能力，并可依據(jù)所取得的錯誤位元信息選擇性地調(diào)整對數(shù)似然比查詢表或存儲單元的門檻值電壓。本發(fā)明提供一種存儲器控制器，其具有較佳的錯誤位元校正能力，并可依據(jù)所取得的錯誤位元信息選擇性地調(diào)整對數(shù)似然比查詢表或存儲單元的門檻值電壓。本發(fā)明提供一種存儲器儲存裝置，其具有較佳的錯誤位元校正能力，并可依據(jù)所取得的錯誤位元信息選擇性地調(diào)整對數(shù)似然比查詢表或存儲單元的門檻值電壓。本發(fā)明提供一種數(shù)據(jù)讀取方法，用于一可復(fù)寫式非易失性存儲器模組?？蓮?fù)寫式非易失性存儲器模組具有多個實體區(qū)塊，且每一實體區(qū)塊具有多個實體頁面。數(shù)據(jù)讀取方法包括如下步驟。分割每一實體頁面為多個位元數(shù)據(jù)區(qū)。在每一實體頁面當(dāng)中至少一位元數(shù)據(jù)區(qū)相較于其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度。寫入一數(shù)據(jù)至位元數(shù)據(jù)區(qū)，其中每一位元數(shù)據(jù)區(qū)對應(yīng)一錯誤校正碼框，且在錯誤校正碼框當(dāng)中，對應(yīng)于至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框為具有較短的數(shù)據(jù)長度。自位元數(shù)據(jù)區(qū)讀取數(shù)據(jù)。根據(jù)所讀取的數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序以獲得一錯誤位元信息。根據(jù)錯誤位元信息，調(diào)整一對數(shù)似然比查詢表或存儲單元的至少一門檻值電壓。本發(fā)明提供一種存儲器控制器，包括一主機系統(tǒng)接口、一存儲器接口、一存儲器管理電路以及一對數(shù)似然比估算電路。主機系統(tǒng)接口耦接一主機系統(tǒng)。存儲器接口耦接一可復(fù)寫式非易失性存儲器模組?？蓮?fù)寫式非易失性存儲器模組具有多個實體區(qū)塊，且每一實體區(qū)塊具有多個實體頁面。存儲器管理電路耦接至主機系統(tǒng)接口與存儲器接口。存儲器管理電路分割每一實體頁面為多個位元數(shù)據(jù)區(qū)；寫入一數(shù)據(jù)至位元數(shù)據(jù)區(qū)；自位元數(shù)據(jù)區(qū)讀取數(shù)據(jù)；根據(jù)所讀取的數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序；以及根據(jù)錯誤位元信息，調(diào)整存儲單元的至少一門檻值電壓。對數(shù)似然比估算電路耦接存儲器管理電路。對數(shù)似然比估算電路根據(jù)錯誤位元信息調(diào)整一對數(shù)似然比查詢表。在每一實體頁面當(dāng)中至少一位元數(shù)據(jù)區(qū)相較于其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度。以及，每一位元數(shù)據(jù)區(qū)對應(yīng)一錯誤校正碼框，在錯誤校正碼框當(dāng)中，對應(yīng)至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框為具有較短的數(shù)據(jù)長度。本發(fā)明提供一種存儲器儲存裝置，包括一連接器、一可復(fù)寫式非易失性存儲器模組以及一存儲器控制器。連接器耦接一主機系統(tǒng)。可復(fù)寫式非易失性存儲器模組具有多個 實體區(qū)塊，且每一實體區(qū)塊具有多個實體頁面。存儲器控制器耦接至可復(fù)寫式非易失性存儲器模組與連接器。存儲器控制器分割每一實體頁面為多個位元數(shù)據(jù)區(qū)；寫入一數(shù)據(jù)至位元數(shù)據(jù)區(qū)；自位元數(shù)據(jù)區(qū)讀取數(shù)據(jù)；根據(jù)所讀取的數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序；以及根據(jù)錯誤位元信息，調(diào)整一對數(shù)似然比查詢表或存儲單元的至少一門檻值電壓。在每一實體頁面當(dāng)中至少其中的一位元數(shù)據(jù)區(qū)相較于其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度，以及每一位元數(shù)據(jù)區(qū)對應(yīng)一錯誤校正碼框，在錯誤校正碼框當(dāng)中，對應(yīng)于至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框為具有較短的數(shù)據(jù)長度。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。


圖IA是根據(jù)本發(fā)明實施例所示使用可復(fù)寫式非易失性存儲器儲存裝置的主機系統(tǒng)。圖IB是根據(jù)本發(fā)明范例實施例所示的計算機、輸入/輸出裝置與存儲器儲存裝置的示意圖。圖IC是根據(jù)本發(fā)明另一范例實施例所示的主機系統(tǒng)與存儲器儲存裝置的示意圖。圖2是圖IA所示的存儲器儲存裝置的概要方框圖。圖3是根據(jù)本發(fā)明范例實施例所示的存儲器控制器的概要方框圖。圖4是根據(jù)本發(fā)明范例實施例所示的可復(fù)寫式非易失性存儲器模組實體頁面的位元數(shù)據(jù)區(qū)的架構(gòu)示意圖。圖5是根據(jù)本發(fā)明范例實施例所示的存儲器儲存裝置的概要方框圖。圖6是根據(jù)本發(fā)明范例實施例所示的調(diào)整門檻值電壓的方法的流程圖。圖7是根據(jù)本發(fā)明范例實施例所示的存儲器儲存裝置的概要方框圖。圖8是根據(jù)本發(fā)明范例實施例所示的儲存狀態(tài)與位元數(shù)據(jù)讀取電壓的示意圖。
圖9是在圖8所示的范例實施例中各種可能發(fā)生儲存錯誤的儲存狀態(tài)的對應(yīng)關(guān)系O圖10是根據(jù)本發(fā)明范例實施例所示的調(diào)整對數(shù)似然比的方法的流程圖。圖11是根據(jù)本發(fā)明范例實施例所示的數(shù)據(jù)讀取方法的流程圖。附圖標(biāo)記1000 :主機系統(tǒng)1100:計算機1102:微處理器1104:隨機存取存儲器 1106:輸入/輸出裝置1108:系統(tǒng)總線1110:數(shù)據(jù)傳輸接口1202:鼠標(biāo)1204 :鍵盤1206 :顯示器1208 :打印機1212:隨身碟1214 :記憶卡1216:固態(tài)硬盤1310 :數(shù)碼相機1312 :SD 卡1314:MMC 卡1316 :記憶棒1318 :CF 卡1320:內(nèi)嵌式儲存裝置100 :存儲器儲存裝置102 :連接器104、104’ 存儲器控制器106 :可復(fù)寫式非易失性存儲器模組202、202’ 存儲器管理電路204:主機接口206:存儲器接口252 :儲存單元254:電源管理電路256 :錯誤檢查與校正電路502 :存儲單元陣列504:字元線控制電路506:位元線控制電路508 :列譯碼器
510 :數(shù)據(jù)輸入/輸出緩沖器512:控制電路702 :對數(shù)似然比估算電路704:對數(shù)似然比查詢表VA :第一位元數(shù)據(jù)讀取電壓VB :第二位元數(shù)據(jù)讀取電壓VC :第三位元數(shù)據(jù)讀取電壓VD :第四位元數(shù)據(jù)讀取電壓
VE :第五位元數(shù)據(jù)讀取電壓VF :第六位元數(shù)據(jù)讀取電壓VG :第七位元數(shù)據(jù)讀取電壓S602、S604、S606、S608、S610 :調(diào)整門檻值電壓的方法步驟S1010、S1020、S1030、S1040、S1050 :調(diào)整對數(shù)似然比的方法步驟S1100、S1102、S1104、S1106、S1108 :數(shù)據(jù)讀取方法的步驟
具體實施例方式在本揭示中，每一實體頁面中具有至少一數(shù)據(jù)位元區(qū)與其他數(shù)據(jù)位元區(qū)具有不同的數(shù)據(jù)長度。對應(yīng)于數(shù)據(jù)位元區(qū)數(shù)據(jù)長度較短的錯誤校正碼框具有較佳的錯誤位元校正能力。因此，存儲器儲存裝置對所讀取的數(shù)據(jù)進行錯誤校正程序時，可確保該等數(shù)據(jù)能有效地被校正。進而，存儲器儲存裝置可根據(jù)所獲得的錯誤位元信息，選擇性地調(diào)整對數(shù)似然比查詢表或存儲單元的門檻值電壓。以下將以數(shù)個范例實施例與附圖來更詳細描述本發(fā)明。圖IA是根據(jù)本發(fā)明實施例所示使用可復(fù)寫式非易失性存儲器儲存裝置的主機系統(tǒng)。請參照圖1A,主機系統(tǒng)1000 —般包括計算機1100與輸入/輸出(input/output,I/O)裝置1106。計算機1100包括微處理器1102、隨機存取存儲器(random access memory,RAM) 1104、系統(tǒng)總線1108以及數(shù)據(jù)傳輸接口 1110。輸入/輸出裝置1106包括如圖IB的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機1208。必須了解的是，圖IB所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。在本發(fā)明實施例中可復(fù)寫式非易失性存儲器儲存裝置100是通過數(shù)據(jù)傳輸接口1110與主機系統(tǒng)1000的其他元件耦接。藉由微處理器1102、隨機存取存儲器1104與輸入/輸出裝置1106的處理可將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器儲存裝置100或從可復(fù)寫式非易失性存儲器儲存裝置100中讀取數(shù)據(jù)。例如，可復(fù)寫式非易失性存儲器儲存裝置100可以是如圖IB所示的隨身碟1212、記憶卡1214或固態(tài)硬盤(Solid State Drive,SSD)1216。一般而言，主機1000可實質(zhì)地為可儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實施例中，主機系統(tǒng)1000是以計算機系統(tǒng)來做說明，然而，在本發(fā)明另一范例實施例中主機系統(tǒng)1000可以是數(shù)碼相機、攝像機、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機系統(tǒng)為數(shù)碼相機(攝像機)1310時，可復(fù)寫式非易失性存儲器儲存裝置則為其所使用的SD卡1312,MMC卡1314、記憶棒(memory stick) 1316,CF卡1318或內(nèi)嵌式儲存裝置1320 (如圖IC所示)。內(nèi)嵌式儲存裝置1320包括內(nèi)嵌式多媒體卡(Embedded MMC, eMMC)。值得一提的是，內(nèi)嵌式多媒體卡是直接耦接于主機系統(tǒng)的基板上。圖2是圖IA所示的存儲器儲存裝置的概要方框圖。請參照圖2，存儲器儲存裝置100包括連接器102、存儲器控制器104與可復(fù)寫式非易失性存儲器模組106。 在本范例實施例中，連接器102是相容于串行先進附件(Serial AdvancedTechnology Attachment, SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接器102亦可以是符合電氣和電子工程師協(xié)會(Institute of Electrical and ElectronicEngineers, IEEE) 1394標(biāo)準(zhǔn)、平行先進附件(Parallel Advanced Technology Attachment,PATA)標(biāo)準(zhǔn)、高速周邊零件連接接口(Peripheral Component Interconnect Express,PCI Express)標(biāo)準(zhǔn)、通用串行總線(Universal Serial Bus, USB)標(biāo)準(zhǔn)、安全數(shù)碼(SecureDigital, SD)接口標(biāo)準(zhǔn)、記憶棒(Memory Stick,MS)接口標(biāo)準(zhǔn)、多媒體儲存卡(Multi Media Card, MMC)接口標(biāo)準(zhǔn)、小型可復(fù)寫式非易失性(Compact Flash, CF)接口標(biāo)準(zhǔn)、集成式驅(qū)動電子接口(Integrated Device Electronics, IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。存儲器控制器104用以執(zhí)行以硬件型式或固件型式實作的多個邏輯門或控制指令，并且根據(jù)主機系統(tǒng)1000的指令在可復(fù)寫式非易失性存儲器模組106中進行數(shù)據(jù)的寫入、讀取與抹除等運作?？蓮?fù)寫式非易失性存儲器模組106是耦接至存儲器控制器104，并且用以儲存主機系統(tǒng)1000所寫入的數(shù)據(jù)。在本范例實施例中，可復(fù)寫式非易失性存儲器模組106為多階存儲單元(Multi Level Cell, MLC)NAND閃速存儲器模組。然而,本發(fā)明不限于此,可復(fù)寫式非易失性存儲器模組106亦可是單階存儲單元(Single Level Cell，SLC)NAND閃速存儲器模組、其他可復(fù)寫式非易失性存儲器模組或其他具有相同特性的存儲器模組。圖3是根據(jù)本發(fā)明范例實施例所示的存儲器控制器的概要方框圖。請參照圖3，存儲器控制器104包括存儲器管理電路202、主機接口 204與存儲器接口 206。存儲器管理電路202用以控制存儲器控制器104的整體運作。具體來說，存儲器管理電路202具有多個控制指令，并且在存儲器儲存裝置100運作時，此些控制指令會被執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。在本范例實施例中，存儲器管理電路202的控制指令是以固件型式來實作。例如，存儲器管理電路202具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器儲存裝置100運作時，此些控制指令會由微處理器單元來執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。在本發(fā)明另一范例實施例中，存儲器管理電路202的控制指令亦可以程序碼型式儲存于可復(fù)寫式非易失性存儲器模組106的特定區(qū)域(例如，存儲器模組中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路202具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制器104被使能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將儲存于可復(fù)寫式非易失性存儲器模組106中的控制指令載入至存儲器管理電路202的隨機存取存儲器中。之后，微處理器單元會運轉(zhuǎn)此些控制指令以進行數(shù)據(jù)的寫入、讀取與抹除等運作。此外，在本發(fā)明另一范例實施例中，存儲器管理電路202的控制指令亦可以一硬件型式來實作。主機接口 204是耦接至存儲器管理電路202并且用以接收與識別主機系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說，主機系統(tǒng)1000所傳送的指令與數(shù)據(jù)會通過主機接口 204來傳送至存儲器管理電路202。在本范例實施例中，主機接口 204是相容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機接口 204亦可以是相容于PATA標(biāo)準(zhǔn)、IEEE 1394標(biāo)準(zhǔn)、PCI Express標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲器接口 206是耦接至存儲器管理電路202并且用以存取可復(fù)寫式非易失性存儲器模組106。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模組106的數(shù)據(jù)會經(jīng)由存儲器接口 206轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模組106所能接受的格式。在本發(fā)明一范例實施例中，存儲器控制器104還包括一儲存單元252。儲存單元 252是耦接至存儲器管理電路202可用以儲存系統(tǒng)數(shù)據(jù)、暫存來自于主機系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模組106的數(shù)據(jù)。在本發(fā)明一范例實施例中，存儲器控制器104還包括電源管理電路254。電源管理電路254是耦接至存儲器管理電路202并且用以控制存儲器儲存裝置100的電源。在本發(fā)明一范例實施例中，存儲器控制器104還包括錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦接至存儲器管理電路202并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路202從主機系統(tǒng)1000中接收到寫入指 令時，錯誤檢查與校正電路256會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤校正碼(ErrorChecking and Correcting Code, ECC Code),并且存儲器管理電路202會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤校正碼寫入至可復(fù)寫式非易失性存儲器模組106中。之后，當(dāng)存儲器管理電路202從可復(fù)寫式非易失性存儲器模組106中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤校正碼，并且錯誤檢查與校正電路256會依據(jù)此錯誤校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。值得說明的是，在本發(fā)明的一范例實施例中，可復(fù)寫式非易失性存儲器模組的每一實體頁面至少其中的一位元數(shù)據(jù)區(qū)與其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度。對應(yīng)于位元數(shù)據(jù)區(qū)數(shù)據(jù)長度較短的錯誤校正碼框具有較佳的錯誤位元校正能力。因此，錯誤檢查與校正電路256對所讀取的數(shù)據(jù)進行錯誤校正程序時，可確保該等數(shù)據(jù)能有效地被檢查與校正。進而，存儲器管理電路202可根據(jù)所獲得的錯誤位元信息，選擇性地調(diào)整對數(shù)似然比查詢表或存儲單元的門檻值電壓。一般而言，以長度為8KB的實體頁面為例，若存儲器管理電路202將該實體頁面平均分割為8個位元數(shù)據(jù)區(qū)，則每一位元數(shù)據(jù)區(qū)的可儲存的數(shù)據(jù)長度約為1KB。然而，在此種情況下，即使搭配42位元數(shù)據(jù)BCH碼G3ose、Ray-Chaudhuri、Hocquenghem code)的錯誤校正碼框，其校正能力(correction capability)仍無法達到10-14位元錯誤率(bit errorrate, BER)的譯碼輸出(decoder output)。圖4是根據(jù)本發(fā)明范例實施例所示的可復(fù)寫式非易失性存儲器模組實體頁面的位元區(qū)數(shù)據(jù)的架構(gòu)示意圖。請參照圖4，本實施例的存儲器管理電路202在分割每一實體頁面時，是將其分割為具有不同數(shù)據(jù)長度的位元數(shù)據(jù)區(qū)。特別是，數(shù)據(jù)長度較短的一位元數(shù)據(jù)區(qū)配置于每一實體頁面的初始位置，其中對應(yīng)于數(shù)據(jù)長度較短的該位元數(shù)據(jù)區(qū)的錯誤校正碼框具有較佳的錯誤位元校正能力。舉例而言，在本實施例中，存儲器管理電路202將每一實體頁面分割為6個位元數(shù)據(jù)區(qū)。在該等位元數(shù)據(jù)區(qū)當(dāng)中，初始位置的位元數(shù)據(jù)區(qū)長度為O. 5KB，其他的位元數(shù)據(jù)區(qū)長度則為1.5KB。在此，搭配每一位元數(shù)據(jù)區(qū)者，是56位元數(shù)據(jù)BCH碼的錯誤校正碼框。因此，針對長度為O. 5KB的位元數(shù)據(jù)區(qū)，56位元數(shù)據(jù)BCH碼的錯誤校正碼框具有較佳的錯誤位元校正能力。對應(yīng)數(shù)據(jù)長度較短的位元數(shù)據(jù)區(qū)的錯誤校正碼框可稱之為“領(lǐng)導(dǎo)錯誤校正碼框” (leading ECC frame)。對于長度較短的位元數(shù)據(jù)區(qū)而言，56位元數(shù)據(jù)BCH碼的領(lǐng)導(dǎo)錯誤校正碼框可提供10_14位元錯誤率的譯碼輸出。進而，錯誤檢查與校正電路256對該長度較短的位元數(shù)據(jù)區(qū)進行讀取時，其所讀取的數(shù)據(jù)在進行錯誤校正程序時，可確保該等數(shù)據(jù)能更有效地被檢查與校正。因此，錯誤檢查與校正電路256可提供適當(dāng)?shù)腻e誤位元信息，以利存儲器管理電路202根據(jù)所獲得的錯誤位元信息，選擇性地調(diào)整其對數(shù)似然比查詢表或存儲單元的門檻值電壓。 惟應(yīng)注意的是，本實施例的數(shù)據(jù)長度較短的位元數(shù)據(jù)區(qū)雖配置于每一實體頁面的初始位置，但本發(fā)明并不限于此。在其他實施例中，數(shù)據(jù)長度較短的位元數(shù)據(jù)區(qū)與領(lǐng)導(dǎo)錯誤校正碼框亦可配置于任兩個長度為I. 5KB的位元數(shù)據(jù)區(qū)之間。此外，本發(fā)明的每一實體頁面的位元數(shù)據(jù)區(qū)數(shù)目及長度也不限于本實施例所例示者。在存儲器管理電路202獲得適當(dāng)?shù)腻e誤位元信息之后，即可選擇性地調(diào)整其對數(shù)似然比查詢表或存儲單元的門檻值電壓。以下將以不同的范例實施例與附圖來更詳細描述如何調(diào)整其對數(shù)似然比查詢表及存儲單元的門檻值電壓。圖5是根據(jù)本發(fā)明范例實施例所示的存儲器儲存裝置的概要方框圖。請參照圖3及圖5，存儲器儲存裝置100會與主機系統(tǒng)1000—起使用，以使主機系統(tǒng)1000可將數(shù)據(jù)寫入至存儲器儲存裝置100或從存儲器儲存裝置100中讀取數(shù)據(jù)。存儲器控制器104包括存儲器管理電路202、主機接口 204、存儲器接口 206、儲存單元252、電源管理電路254與錯誤檢查與校正電路256。其中存儲器控制器104的結(jié)構(gòu)與功能已描述如上，在此不重復(fù)描述。存儲器模組106用以儲存主機系統(tǒng)1000所寫入的數(shù)據(jù)。在本實施例中，存儲器模組106例如為MLC閃速存儲器模組，其包括存儲單元陣列502、字元線控制電路504、數(shù)據(jù)位元線控制電路506、列譯碼器(column decoder) 508、數(shù)據(jù)輸入/輸出緩沖器510與控制電路 512。存儲單元陣列502包括用以儲存數(shù)據(jù)的多個存儲單元(圖未示)、連接此些存儲單元的多條數(shù)據(jù)位元線(圖未示)、多條字元線與共用源極線(圖未示)。存儲單元是以陣列方式配置在數(shù)據(jù)位元線與字元線的交叉點上。當(dāng)從存儲器控制器104接收到寫入指令或讀取數(shù)據(jù)時，控制電路512會控制字元線控制電路504、數(shù)據(jù)位元線控制電路506、列譯碼器508、數(shù)據(jù)輸入/輸出緩沖器510來寫入數(shù)據(jù)至存儲器陣列502或從存儲器陣列502中讀取數(shù)據(jù)，其中字元線控制電路504用以控制施予至字元線的字元線電壓，數(shù)據(jù)位元線控制電路506用以控制數(shù)據(jù)位元線，列譯碼器508依據(jù)指令中的譯碼列地址以選擇對應(yīng)的數(shù)據(jù)位元線，并且數(shù)據(jù)輸入/輸出緩沖器510用以暫存數(shù)據(jù)。
如前所述在本實施例中，存儲器模組106為MLC閃速存儲器，其使用多個浮動電壓來代表多位元數(shù)據(jù)(bits)的數(shù)據(jù)。具體來說，存儲單元陣列502的每一存儲單元具有多個儲存狀態(tài)，并且此些儲存狀態(tài)是以多個位元數(shù)據(jù)讀取電壓來區(qū)分。在第三范例實施例中，控制電路512亦會控制字元線控制電路504、數(shù)據(jù)位元線控制電路506、列譯碼器508與數(shù)據(jù)輸入/輸出緩沖器510以執(zhí)行數(shù)據(jù)的寫入與讀取。圖6是根據(jù)本發(fā)明范例實施例所示的調(diào)整門檻值電壓的方法的流程圖。請參照圖6，在步驟S602中，存儲器管理電路202寫入數(shù)據(jù)至存儲器模組106的位元數(shù)據(jù)區(qū)。接著，在步驟S604中，存儲器管理電路202自存儲器模組106的位元數(shù)據(jù)區(qū)讀取數(shù)據(jù)。此數(shù)據(jù)是對應(yīng)至存儲器模組106的其中一種儲存狀態(tài)，而兩個儲存狀態(tài)的電壓范圍是由一門檻值電壓來區(qū)分。在本實施例中，當(dāng)存儲器管理電路202檢測到存儲器模組106發(fā)生不可校正錯誤時，存儲器管理電路202便會控制錯誤檢查與校正電路256開始執(zhí)行調(diào)整門檻值電壓的方法。例如，錯誤檢查與校正電路256利用錯誤校正碼框執(zhí)行錯誤校正程序來得到錯誤位元 數(shù)。而存儲器管理電路202會在所發(fā)生的錯誤位元數(shù)超出一第一預(yù)設(shè)值時，判定存儲器模組106發(fā)生不可校正錯誤。在本實施例中，存儲器管理電路202會針對存儲器模組106的儲存狀態(tài)來決定用來進行測試的數(shù)據(jù)，也就是將這些數(shù)據(jù)寫入至存儲器模組106再讀取出來進行比對，藉以調(diào)整門檻值電壓。而在其他實施例中，亦可以寫入一般的數(shù)據(jù)來調(diào)整門檻值電壓。也就是說，存儲器管理電路202在將數(shù)據(jù)寫入至存儲器模組106時，會將所寫入的數(shù)據(jù)記錄下來，之后自存儲器模組106讀取數(shù)據(jù)時，才能夠比對所讀取的數(shù)據(jù)與所寫入的數(shù)據(jù)。之后，在步驟S606中，存儲器管理電路202分別比較所讀取的每一筆數(shù)據(jù)與其對應(yīng)所寫入的數(shù)據(jù)而獲得錯誤位元信息。換句話說，存儲器管理電路202根據(jù)所讀取的數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序，以獲得錯誤位元信息。例如，可在存儲器管理電路202寫入數(shù)據(jù)至存儲器模組106時，先行記錄下所寫入的數(shù)據(jù)。之后，存儲器管理電路202便可將自存儲器模組106所讀取出的數(shù)據(jù)與其先前記錄的數(shù)據(jù)進行比對，而獲得錯誤位元信息。在此，錯誤位元信息包括錯誤位元數(shù)以及錯誤位元數(shù)據(jù)模式(例如，以存儲單元只能儲存I位元數(shù)據(jù)而言，讀取的數(shù)據(jù)的儲存狀態(tài)由O變?yōu)?，或是由I變?yōu)镺)。在本發(fā)明另一范例實施例中，上述數(shù)據(jù)處理程序亦可為一錯誤校正程序。此時，存儲器管理電路202用錯誤校正碼來完成數(shù)據(jù)校正，進而獲得錯誤位元信息。在計算出錯誤位元信息之后，如步驟S608所示，存儲器管理電路202再依據(jù)錯誤位元信息，計算門檻值電壓的補償電壓。在步驟S610中，存儲器管理電路202藉由補償電壓來調(diào)整門檻值電壓。值得說明的是，本實施例的存儲器管理電路202在分割每一實體頁面時，將實體頁面分割為具有不同數(shù)據(jù)長度的位元數(shù)據(jù)區(qū)。特別是，數(shù)據(jù)長度較短的一位元數(shù)據(jù)區(qū)配置于每一實體頁面的初始位置，其中對應(yīng)于數(shù)據(jù)長度較短的該位元數(shù)據(jù)區(qū)的錯誤校正碼框具有較佳的錯誤位元校正能力。因此，錯誤檢查與校正電路256可提供適當(dāng)?shù)腻e誤位元信息，以利存儲器管理電路202根據(jù)所獲得的錯誤位元信息，選擇性地調(diào)整其對數(shù)似然比查詢表或存儲單元的門檻值電壓。上述寫入的數(shù)據(jù)包括多筆位元數(shù)據(jù)。以電壓范圍相鄰的第一儲存狀態(tài)與第二儲存狀態(tài)為例，存儲器管理電路202會統(tǒng)計這些位元數(shù)據(jù)在寫入時為第一儲存狀態(tài)而在讀取時為第二儲存狀態(tài)的第一錯誤位元數(shù)。并且，存儲器管理電路202會統(tǒng)計這些位元數(shù)據(jù)在寫入時為第二儲存狀態(tài)而在讀取時為第一儲存狀態(tài)的第二錯誤位元數(shù)。在此，第一儲存狀態(tài)的電壓范圍小于第二儲存狀態(tài)的電壓范圍，而存儲器管理電路202計算補償電壓是依據(jù)下列公式
, (error2^iX = g X log2 -
^ error IJ。其中，X代表補償電壓，g代表常數(shù)，error2代表第二錯誤位元數(shù)，error I代表第一錯誤位元數(shù)。而在計算出補償電壓X之后，則可將門檻值電壓加上補償電壓而獲得調(diào)整后的門 檻值電壓。以每個存儲單元中儲存2個位元數(shù)據(jù)的存儲器模組106而言，當(dāng)其中一實體頁面產(chǎn)生的錯誤位元數(shù)大于第一預(yù)設(shè)值或是錯誤位元數(shù)超出錯誤檢查與校正電路256的錯誤校正能力時，存儲器管理電路202可先判斷此實體頁面為快速實體頁面或慢速實體頁面。當(dāng)此實體頁面為快速實體頁面時，存儲器管理電路202會讀取其中的一的快速實體頁面的數(shù)據(jù)，并比對所讀取的數(shù)據(jù)與原始數(shù)據(jù)，以找出錯誤位元數(shù)據(jù)位置。之后，再自錯誤位元數(shù)據(jù)位置讀取對應(yīng)的位元數(shù)據(jù)。存儲器管理電路202會依據(jù)所讀取的位元數(shù)據(jù)判斷錯誤位元數(shù)據(jù)模式。例如，寫入的位元數(shù)據(jù)為第一儲存狀態(tài)而讀取出的位元數(shù)據(jù)為第二儲存狀態(tài)，或是寫入的位元數(shù)據(jù)為第二儲存狀態(tài)，而讀取出的位元數(shù)據(jù)為第一儲存狀態(tài)(第一儲存狀態(tài)與第二儲存狀態(tài)的電壓范圍相鄰)。據(jù)此，存儲器管理電路202會統(tǒng)計快速實體頁面中位元數(shù)據(jù)為第一儲存狀態(tài)而誤判為第二儲存狀態(tài)的第一錯誤位元數(shù)，以及統(tǒng)計位元數(shù)據(jù)為第二儲存狀態(tài)而誤判至第一儲存狀態(tài)的第二錯誤位元數(shù)。另一方面，當(dāng)此實體頁面為慢速實體頁面時，存儲器管理電路202自慢速實體頁面的錯誤位元數(shù)據(jù)位置讀取出慢速實體頁面對應(yīng)的位元數(shù)據(jù)。并且，存儲器管理電路202依據(jù)慢速實體頁面的錯誤位元數(shù)據(jù)位置，讀取快速實體頁面對應(yīng)的位元數(shù)據(jù)。藉此，存儲器管理電路202可依據(jù)上述位元數(shù)據(jù)，計算慢速實體頁面的第一錯誤位元數(shù)與第二錯誤位元數(shù)。在本實施例中，在計算出錯誤位元信息之后，為了使計算之后的數(shù)據(jù)具有較高的可信度，存儲器管理電路202還可先判斷錯誤位元信息中的錯誤位元數(shù)是否大于一第二預(yù)設(shè)值，以在錯誤位元數(shù)大于第二預(yù)設(shè)值時再執(zhí)行計算補償值的步驟。 其中有關(guān)調(diào)整門檻值電壓的方法的進一步說明已詳敘在臺灣申請案099111612相關(guān)段落中，其因引用而納入本文成為揭示的一部分。在本發(fā)明中，存儲器儲存裝置除了根據(jù)錯誤位元信息，調(diào)整存儲單元的門檻值電壓之外，亦可選擇調(diào)整對數(shù)似然比查詢表。圖7是根據(jù)本發(fā)明范例實施例所示的存儲器儲存裝置的概要方框圖。請參照圖7，本實施例的存儲器控制器104’還包括一對數(shù)似然比估算電路702。存儲器管理電路202’包括一對數(shù)似然比查詢表704。對數(shù)似然比估算電路702耦接存儲器管理電路202’以及錯誤檢查與校正電路256。對數(shù)似然比估算電路702系用以實現(xiàn)本范例實施例的對數(shù)似然比調(diào)整機制。此對數(shù)似然比調(diào)整機制的詳細運作方式將于以下配合附圖再作說明。在一范例實施例中，對數(shù)似然比估算電路702例如是以硬件型式實作成數(shù)個控制指令。在其他范例實施例中，對數(shù)似然比估算電路702也可以是固件型式實作成的控制指令或以程序碼型式實作成的控制指令。圖8是根據(jù)本發(fā)明范例實施例所示的儲存狀態(tài)與位元數(shù)據(jù)讀取電壓的示意圖。在本范例實施例中，可復(fù)寫式非易失性存儲器模組106為8階存儲單元NAND型閃速存儲器，如圖8所示，每個存儲單元中的浮動電壓系依據(jù)第一位元數(shù)據(jù)讀取電壓VA、第二位元數(shù)據(jù)讀取電壓VB、第三位元數(shù)據(jù)讀取電壓VC、第四位元數(shù)據(jù)讀取電壓VD、第五位元數(shù)據(jù)讀取電壓VE、第六位元數(shù)據(jù)讀取電壓VF與第七位元數(shù)據(jù)讀取電壓VG而區(qū)分為8種儲存狀態(tài)，分別是"111"、" 110"、" 100"、" 101"、" 001"、" 000"、" 010"與"011"。每個儲存狀態(tài)都包括最低有效位元數(shù)據(jù)(Least Significant Bit，LSB)、中間有效位元數(shù)據(jù)(Center Significant Bit, CSB),以及最高有效位兀數(shù)據(jù)(Most Significant Bit,MSB)這3個位元數(shù)據(jù)。舉例來說，在本范例實施例中各儲存狀態(tài)從左側(cè)算起的第I個位元數(shù)據(jù)為LSB，從左側(cè)算起的第2個位元數(shù)據(jù)為CSB，而從左側(cè)算起的第3個位元數(shù)據(jù)為MSB。據(jù)此，每一存儲單元可儲存3個位元數(shù)據(jù)，故同一條字元線上的存儲單元會構(gòu)成3個實體頁面(即，下實體頁面、中實體頁面以及上實體頁面)的儲存空間。也就是說，每一存儲單元的LSB是對應(yīng)下實體頁面、每一存儲單元的CSB是對應(yīng)中實體頁面，而每一存儲單元的MSB是 對應(yīng)上實體頁面。此外，數(shù)個實體頁面會構(gòu)成一個實體區(qū)塊，而實體區(qū)塊為執(zhí)行抹除運作的最小單位。亦即，每一實體區(qū)塊含有最小數(shù)目的一并被抹除的存儲單元。在本范例實施例中，這8種儲存狀態(tài)的儲存狀態(tài)次序依序為"111"、" 110"、" 100"、" 101"、" 001"、"000"、" 010"、" 011"。必須說明的是，儲存狀態(tài)次序可能會依各家可復(fù)寫式非易失性存儲器芯片制造商的設(shè)計而有所不同，在此并不加以限制。圖9是在圖8所示的范例實施例中各種可能發(fā)生儲存錯誤的儲存狀態(tài)的對應(yīng)關(guān)系。在圖9中，標(biāo)示在"一"的右方的儲存狀態(tài)代表讀取數(shù)據(jù)的第一儲存狀態(tài)，而標(biāo)示在"一"的左方的儲存狀態(tài)為讀取數(shù)據(jù)的第二儲存狀態(tài)。請同時參閱圖8與圖9，當(dāng)讀取數(shù)據(jù)的第一儲存狀態(tài)為"000"時，可能的第2儲存狀態(tài)是"010"、" 001"。當(dāng)讀取數(shù)據(jù)的第一儲存狀態(tài)為"001"時，可能的第二儲存狀態(tài)是"101"、" 000"。而當(dāng)讀取數(shù)據(jù)的第一儲存狀態(tài)為"010"時，可能的第二儲存狀態(tài)是"000"、" 011"，以此類推。在圖9中標(biāo)示為"*"之處，表示若讀取數(shù)據(jù)在被讀取時對應(yīng)該第一儲存狀態(tài)，則儲存錯誤發(fā)生在該位元數(shù)據(jù)的機率很小。例如，當(dāng)讀取數(shù)據(jù)的第一儲存狀態(tài)為"100"時，若儲存錯誤發(fā)生在LSB則表示讀取數(shù)據(jù)的第二儲存狀態(tài)應(yīng)為"000"。但由于本范例實施例已假設(shè)儲存錯誤僅會發(fā)生在儲存狀態(tài)次序相鄰的儲存狀態(tài)之間，而對照圖8可知儲存狀態(tài)"000"與儲存狀態(tài)"100"并不相鄰，是故在讀取數(shù)據(jù)的第一儲存狀態(tài)為"100"時，儲存錯誤發(fā)生在LSB的機率相當(dāng)?shù)牡停诖思僭O(shè)不會有讀取數(shù)據(jù)的第二儲存狀態(tài)為"000"的情況，也就是LSB為O的對數(shù)似然比為負無限大。在一范例實施例中，當(dāng)對數(shù)似然比估算電路702取得讀取數(shù)據(jù)的第一儲存狀態(tài)為"001"且第二儲存狀態(tài)為"000"，對數(shù)似然比估算電路702便會統(tǒng)計錯誤統(tǒng)計總數(shù)的存儲單元所儲存的該些數(shù)據(jù)中，取得數(shù)據(jù)被寫入時為儲存狀態(tài)"000"但在被讀取時為儲存狀態(tài)為"001"的儲存錯誤總數(shù)，并且以上述算式(I)計算一對數(shù)似然比。然而，倘若讀取數(shù)據(jù)的第一儲存狀態(tài)為"001"而第二儲存狀態(tài)為"100"，由于第一、第二儲存狀態(tài)在儲存狀態(tài)次序中并不相鄰，因此對數(shù)似然比估算電路702會根據(jù)讀取數(shù)據(jù)的一讀取位元數(shù)據(jù)的值，將對數(shù)似然比設(shè)定為正無限大或負無限大。圖9所示的對應(yīng)關(guān)系可用來算出讀取數(shù)據(jù)的儲存錯誤發(fā)生在LSB、CSB或MSB的對數(shù)似然比。圖10是根據(jù)本發(fā)明范例實施例所示的調(diào)整對數(shù)似然比的方法的流程圖。在存儲器儲存裝置100接收到主機系統(tǒng)1000下達的讀取指令后，首先如步驟S1010所示，存儲器控制器104’中的存儲器管理電路202’指示存儲器模組106使用位元數(shù)據(jù)讀取電壓從存儲單元中獲取一讀取數(shù)據(jù)，此讀取數(shù)據(jù)對應(yīng)第一儲存狀態(tài)。接著在步驟S1020中，存儲器控制器104’中的錯誤檢查與校正電路256對讀取數(shù)據(jù)執(zhí)行一錯誤校正程序以獲得讀取數(shù)據(jù)在寫入存儲器模組106時所對應(yīng)的第二儲存狀態(tài)。接下來如步驟S1030所示，存儲器控制器104’中的對數(shù)似然比估算電路702在符合錯誤統(tǒng)計總數(shù)的儲存狀態(tài)中，取得在寫入時為第二儲存狀態(tài)而在讀取時為第一儲存狀態(tài) 的一儲存錯誤總數(shù)。在步驟S1040中，對數(shù)似然比估算電路702根據(jù)錯誤統(tǒng)計總數(shù)、儲存狀態(tài)的儲存狀態(tài)數(shù)量，以及儲存錯誤總數(shù)執(zhí)行一對數(shù)運算，以產(chǎn)生讀取數(shù)據(jù)的一對數(shù)似然比，其中計算該對數(shù)似然比是依據(jù)下列公式
權(quán)利要求
1.一種數(shù)據(jù)讀取方法，用于一可復(fù)寫式非易失性存儲器模組，該可復(fù)寫式非易失性存儲器模組具有多個實體區(qū)塊，且每一該些實體區(qū)塊具有多個實體頁面，該數(shù)據(jù)讀取方法包括 分割每一該些實體頁面為多個位元數(shù)據(jù)區(qū)，其中在每一該些實體頁面當(dāng)中至少一位元數(shù)據(jù)區(qū)相較于其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度； 寫入一數(shù)據(jù)至該些位元數(shù)據(jù)區(qū)，其中每一該些位元數(shù)據(jù)區(qū)對應(yīng)一錯誤校正碼框，且在該些錯誤校正碼框當(dāng)中，對應(yīng)于該至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框為具有較短的數(shù)據(jù)長度； 自該些位元數(shù)據(jù)區(qū)讀取該數(shù)據(jù)； 根據(jù)所讀取的該數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序以獲得一錯誤位元信息；以及 根據(jù)該錯誤位元信息，調(diào)整一對數(shù)似然比查詢表或至少一門檻值電壓。
2.根據(jù)權(quán)利要求I所述的數(shù)據(jù)讀取方法，其中分割每一該些實體頁面的步驟包括 將該至少一位元數(shù)據(jù)區(qū)配置于每一該些實體頁面的初始位置， 其中對應(yīng)于該至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框具有較佳的錯誤位元校正能力。
3.根據(jù)權(quán)利要求I所述的數(shù)據(jù)讀取方法，其中調(diào)整該門檻值電壓的步驟包括 根據(jù)該錯誤位元信息計算該門檻值電壓的補償電壓；以及 藉由該補償電壓來調(diào)整該至少一門檻值電壓。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)讀取方法，其中根據(jù)所讀取的該數(shù)據(jù)執(zhí)行該數(shù)據(jù)處理程序以獲得該錯誤位元信息的步驟包括比對所讀取的該數(shù)據(jù)與所寫入的該數(shù)據(jù)以獲得一第一錯誤位元數(shù)及一第二錯誤位元數(shù)，其中計算該補償電壓是依據(jù)下列公式 , (error2^i X = g X Iog2 -- y error I j 其中，X代表該補償電壓，g代表一常數(shù)，errorl代表該第一錯誤位元數(shù)，error2代表該第二錯誤位元數(shù)。
5.根據(jù)權(quán)利要求I所述的數(shù)據(jù)讀取方法，其中該可復(fù)寫式非易失性存儲器模組具有多個存儲單元且每一該些存儲單元具有多個儲存狀態(tài)，被讀取的該數(shù)據(jù)對應(yīng)一第一儲存狀態(tài)，其中根據(jù)所讀取的該數(shù)據(jù)執(zhí)行該數(shù)據(jù)處理程序以獲得該錯誤位元信息的步驟包括對所讀取的該數(shù)據(jù)執(zhí)行一錯誤校正程序以獲得所讀取的該數(shù)據(jù)在寫入時所對應(yīng)的一第二儲存狀態(tài)。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)讀取方法，其中調(diào)整對數(shù)似然比查詢表的步驟包括 在所讀取的符合一錯誤統(tǒng)計總數(shù)的該些儲存狀態(tài)中，取得在寫入時為該第二儲存狀態(tài)而在讀取時為該第一儲存狀態(tài)的一儲存錯誤總數(shù)；以及 根據(jù)該錯誤統(tǒng)計總數(shù)、該些儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運算，以產(chǎn)生被讀取的該數(shù)據(jù)的一對數(shù)似然比，其中計算該對數(shù)似然比是依據(jù)下列公式LLR c = - log 備-log[W]〕 其中LLR_c表示該對數(shù)似然比,N表示該錯誤統(tǒng)計總數(shù)、S表示該儲存狀態(tài)數(shù)量,而W表示該儲存錯誤總數(shù)。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)讀取方法，其中該可復(fù)寫式非易失性存儲器模組配置于一存儲器儲存裝置，該存儲器儲存裝置包括該對數(shù)似然比查詢表，該對數(shù)似然比查詢表記錄被讀取的該數(shù)據(jù)所對應(yīng)的一當(dāng)前對數(shù)似然比，其中調(diào)整對數(shù)似然比查詢表的步驟還包括 利用該對數(shù)似然比取代該對數(shù)似然比查詢表中的該當(dāng)前對數(shù)似然比。
8.一種存儲器控制器，包括 一主機系統(tǒng)接口，稱接一主機系統(tǒng)； 一存儲器接口，耦接一可復(fù)寫式非易失性存儲器模組，該可復(fù)寫式非易失性存儲器模組具有多個實體區(qū)塊，且每一該些實體區(qū)塊具有多個實體頁面； 一存儲器管理電路，耦接至該主機系統(tǒng)接口與該存儲器接口，該存儲器管理電路分割每一該些實體頁面為多個位元數(shù)據(jù)區(qū)；寫入一數(shù)據(jù)至該些位元數(shù)據(jù)區(qū)；自該些位元數(shù)據(jù)區(qū)讀取該數(shù)據(jù)；根據(jù)所讀取的該數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序；以及根據(jù)一錯誤位元信息，調(diào)整至少一門檻值電壓；以及 一對數(shù)似然比估算電路，耦接該存儲器管理電路，該對數(shù)似然比估算電路根據(jù)該錯誤位元信息調(diào)整一對數(shù)似然比查詢表， 其中在每一該些實體頁面當(dāng)中至少一位元數(shù)據(jù)區(qū)相較于其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度，以及每一該些位元數(shù)據(jù)區(qū)對應(yīng)一錯誤校正碼框，在該些錯誤校正碼框當(dāng)中，對應(yīng)該至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框為具有較短的數(shù)據(jù)長度。
9.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該存儲器管理電路將數(shù)據(jù)長度較短的該至少一位元數(shù)據(jù)區(qū)配置于每一該實體頁面的初始位置，其中對應(yīng)于該至少一位元數(shù)據(jù)區(qū)的該錯誤校正碼框具有較佳的錯誤位元校正能力。
10.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該存儲器管理電路根據(jù)該錯誤位元信息計算該門檻值電壓的補償電壓，并藉由該補償電壓來調(diào)整該至少一門檻值電壓。
11.根據(jù)權(quán)利要求10所述的存儲器控制器，其中該存儲器管理電路執(zhí)行該數(shù)據(jù)處理程序是比對所讀取的該數(shù)據(jù)與所寫入的該數(shù)據(jù)以獲得一第一錯誤位元數(shù)及一第二錯誤位元數(shù)，其中計算該補償電壓是依據(jù)下列公式
12.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該可復(fù)寫式非易失性存儲器模組具有多個存儲單元且每一該些存儲單元具有多個儲存狀態(tài)，被讀取的該數(shù)據(jù)對應(yīng)一第一儲存狀態(tài)，其中該存儲器管理電路執(zhí)行該數(shù)據(jù)處理程序是對所讀取的該數(shù)據(jù)執(zhí)行一錯誤校正程序以獲得所讀取的該數(shù)據(jù)在寫入時所對應(yīng)的一第二儲存狀態(tài)。
13.根據(jù)權(quán)利要求12所述的存儲器控制器，其中該對數(shù)似然比估算電路在所讀取的符合一錯誤統(tǒng)計總數(shù)的該些儲存狀態(tài)中，取得在寫入時為該第二儲存狀態(tài)而在讀取時為該第一儲存狀態(tài)的一儲存錯誤總數(shù)，并根據(jù)該錯誤統(tǒng)計總數(shù)、該些儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運算，以產(chǎn)生被讀取的該數(shù)據(jù)的一對數(shù)似然比，其中計算該對數(shù)似然比是依據(jù)下列公式
14.根據(jù)權(quán)利要求13所述的存儲器控制器，其中該存儲器管理電路具有該對數(shù)似然比查詢表，該對數(shù)似然比查詢表記錄被讀取的該數(shù)據(jù)所對應(yīng)的一當(dāng)前對數(shù)似然比，且該對數(shù)似然比估算電路利用該對數(shù)似然比取代該對數(shù)似然比查詢表中的該當(dāng)前對數(shù)似然比。
15.一種存儲器儲存裝置，包括 一連接器，耦接一主機系統(tǒng)； 一可復(fù)寫式非易失性存儲器模組，具有多個實體區(qū)塊，且每一該些實體區(qū)塊具有多個實體頁面；以及 一存儲器控制器，耦接至該可復(fù)寫式非易失性存儲器模組與該連接器，該存儲器控制器分割每一該些實體頁面為多個位元數(shù)據(jù)區(qū)；寫入一數(shù)據(jù)至該些位元數(shù)據(jù)區(qū)；自該些位元數(shù)據(jù)區(qū)讀取該數(shù)據(jù)；根據(jù)所讀取的該數(shù)據(jù)執(zhí)行一數(shù)據(jù)處理程序；以及根據(jù)一錯誤位元信息，調(diào)整一對數(shù)似然比查詢表或至少一門檻值電壓， 其中在每一該些實體頁面當(dāng)中至少一位元數(shù)據(jù)區(qū)相較于其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度，以及每一該些位元數(shù)據(jù)區(qū)對應(yīng)一錯誤校正碼框，在該些錯誤校正碼框當(dāng)中，對應(yīng)于該至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框為具有較短的數(shù)據(jù)長度。
16.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該存儲器控制器將該至少一位元數(shù)據(jù)區(qū)配置于每一該些實體頁面的初始位置，其中該至少一位元數(shù)據(jù)區(qū)的該錯誤校正碼框具有較佳的錯誤位元校正能力。
17.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該存儲器控制器根據(jù)該錯誤位元信息計算該門檻值電壓的補償電壓，并藉由該補償電壓來調(diào)整該至少一門檻值電壓。
18.根據(jù)權(quán)利要求17所述的存儲器儲存裝置，其中該存儲器控制器執(zhí)行該數(shù)據(jù)處理程序是比對所讀取的該數(shù)據(jù)與所寫入的該數(shù)據(jù)以獲得一第一錯誤位元數(shù)及一第二錯誤位元數(shù)，其中計算該補償電壓是依據(jù)下列公式
19.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該可復(fù)寫式非易失性存儲器模組具有多個存儲單元且每一該些存儲單元具有多個儲存狀態(tài)，被讀取的該數(shù)據(jù)對應(yīng)一第一儲存狀態(tài)，該存儲器控制器執(zhí)行該數(shù)據(jù)處理程序是對所讀取的該數(shù)據(jù)執(zhí)行一錯誤校正程序以獲得所讀取的該數(shù)據(jù)在寫入時所對應(yīng)的一第二儲存狀態(tài)。
20.根據(jù)權(quán)利要求19所述的存儲器儲存裝置，其中該存儲器控制器在所讀取的符合一錯誤統(tǒng)計總數(shù)的該些儲存狀態(tài)中，取得在寫入時為該第二儲存狀態(tài)而在讀取時為該第一儲存狀態(tài)的一儲存錯誤總數(shù)，并根據(jù)該錯誤統(tǒng)計總數(shù)、該些儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運算，以產(chǎn)生被讀取的該數(shù)據(jù)的一對數(shù)似然比，其中計算該對數(shù)似然比是依據(jù)下列公式LLR c = - log 備-log[W]〕 其中LLR_c表示該對數(shù)似然比,N表示該錯誤統(tǒng)計總數(shù)、S表示該儲存狀態(tài)數(shù)量,而W表示該儲存錯誤總數(shù)。
21.根據(jù)權(quán)利要求20所述的存儲器儲存裝置，其中該存儲器控制器具有該對數(shù)似然比查詢表，該對數(shù)似然比查詢表記錄被讀取的該數(shù)據(jù)所對應(yīng)的一當(dāng)前對數(shù)似然比，且該存儲器控制器利用該對數(shù)似然比取代該對數(shù)似然比查詢表中的該當(dāng)前對數(shù)似然比。
全文摘要
一種數(shù)據(jù)讀取方法、存儲器控制器及存儲器儲存裝置，數(shù)據(jù)讀取方法用于具有多個實體區(qū)塊的可復(fù)寫式非易失性存儲器模組。每一實體區(qū)塊具有多個實體頁面。數(shù)據(jù)讀取方法包括如下步驟。分割每一實體頁面為多個位元數(shù)據(jù)區(qū)。在每一實體頁面中，至少一位元數(shù)據(jù)區(qū)與其他位元數(shù)據(jù)區(qū)具有不同的數(shù)據(jù)長度。寫入數(shù)據(jù)至位元數(shù)據(jù)區(qū)。每一位元數(shù)據(jù)區(qū)的數(shù)據(jù)為對應(yīng)一錯誤校正碼框。從該至少一位元數(shù)據(jù)區(qū)的錯誤校正碼框中讀取數(shù)據(jù)，因其數(shù)據(jù)長度較短故可增加數(shù)據(jù)的錯誤校正能力而確保數(shù)據(jù)可正確的被讀取。進而，根據(jù)所讀取的數(shù)據(jù)來獲得一錯誤位元信息。根據(jù)錯誤位元信息調(diào)整對數(shù)似然比查詢表或門檻值電壓。
文檔編號G11C16/06GK102831932SQ20111015928
公開日2012年12月19日 申請日期2011年6月14日 優(yōu)先權(quán)日2011年6月14日
發(fā)明者曾建富, 賴國欣 申請人:群聯(lián)電子股份有限公司