專利名稱：光盤裝置的制作方法
技術領域：
本發(fā)明涉及光盤裝置。
背景技術：
近年來的光盤裝置對以Blu-ray (注冊商標)為代表的大容量光盤要求更高速地對信號進行記錄和再現的能力。為了高速進行記錄和再現，期望通過縮短信號線路來減少傳輸損耗。另一方面，為了使光拾取器可動，光盤裝置中的大部分記錄再現信號傳輸線路使用了撓性線路。因此，由于需要確保可動范圍，信號線路需要某種程度的物理長度。此外， 在筆記本電腦等中使用的薄型光盤裝置中為了能夠進行盤托盤的開閉而使用了撓性線路。 該線路也需要某種程度的物理長度。根據上述理由，光盤裝置的記錄再現傳輸線路的特征在于用于處理記錄再現信號的信號處理LSI (Large Scale htegration 大規(guī)模集成電路)與光拾取器之間的距離較長。當記錄再現傳輸線路的距離較長時，不僅傳輸線路的通過損失增加，而且阻抗不匹配之處的反射也會影響到更低頻率。因此，導致記錄再現信號的振鈴波形、上升/下降時間變得遲緩等的波形劣化。若進一步進行記錄再現的高速化則其影響將更為顯著，記錄再現的錯誤率可能惡化。在下述專利文獻1 3中記載有用于補償上述那樣的記錄再現錯誤的方法。專利文獻1 日本特開2001-846 號公報專利文獻2 日本特開2006-24341號公報專利文獻3 日本特開2009-99233號公報

發(fā)明內容
光盤裝置的再現信號傳輸系統(tǒng)由于光拾取器的受光元件本身的頻帶限制、受光元件與信號傳輸線路的阻抗不匹配，導致用于實現高速再現的頻帶容限減少。下面說明光盤裝置的再現信號傳輸系統(tǒng)中的課題。光拾取器輸出的再現信號通常使用抗外來噪聲的差動傳輸方式被傳輸到信號處理LSI。為了無劣化地將再現信號傳輸到信號處理LSI，將光拾取器具有的再現用受光元件 (Opto-Electronic Integrated Circuit =OEIC)的頻帶、差動傳輸線路的頻帶以及信號處理LSI的頻帶合并后的頻帶需要在再現信號的頻帶以上。在差動傳輸線路和位于其前后的構成要素彼此或者在構成要素內存在阻抗不匹配的部位時，發(fā)生信號的多重反射，成為振鈴波形、信號上升/下降時間劣化的主要原因。 因此，為了確保再現信號以上的頻帶，實現高速信號傳輸，需要使差動傳輸線路和其前后的構成要素的阻抗匹配。為了確保驅動力和信號頻帶，OEIC被設計成盡量降低差動傳輸時的輸出阻抗。此時，在光盤裝置的規(guī)格上、OEIC的輸出阻抗具有低于差動送線路的特性阻抗的傾向。因此，在差動傳輸線路的輸入端，在差動傳輸線路的特性阻抗與OEIC的輸出阻抗之間產生不匹配，如上述那樣引起波形劣化。因此，產生使差動傳輸線路的特性阻抗與OEIC的輸出阻抗匹配的需要。為了使差動傳輸線路的特性阻抗與OEIC的輸出阻抗匹配，需要降低差動傳輸線路的特性阻抗，或者增大OEIC的輸出阻抗。其中，撓性線路占光盤裝置中的差動傳輸線路的大部分，發(fā)現撓性線路的特性阻抗在再現信號頻率附近占有支配性。因此，例如作為撓性線路而經常使用的撓性扁平電纜的情況下，為用絕緣體分別覆蓋線路寬度和線路間隔確定的多條導線這樣簡單的結構，因此難以按線路調整特性阻抗。另一方面，在上述撓性線路由撓性印制電路基板構成時，差動傳輸線路的特性阻抗由各尺寸和材質的參數大致確定。但是，若考慮到確保線路的柔軟性和彎曲性，進而在光盤裝置中的撓性線路上通常布置有50 100條左右的信號線時，上述參數的自由度較小。與此相對，為了確保OEIC的驅動力和頻帶，不希望提高OEIC的輸出阻抗。因此， 可以說OEIC的驅動力和頻帶與再現信號傳輸系統(tǒng)的頻帶存在折衷選擇的關系。為了解決上述課題，本發(fā)明的目的在于通過確保光拾取器的受光元件的頻帶，并且使再現信號傳輸線路的特性阻抗和受光元件的輸出阻抗匹配來確保再現信號傳輸線路的頻帶。在本發(fā)明的光盤裝置中，構成差動傳輸線路的各線路在撓性線路與光拾取器的連接點或者其附近，分別被分支成具有2條以上的相等的線路條數的多條線路。根據本發(fā)明的光盤裝置，能夠通過分割差動傳輸線路來調整其特性阻抗。即，能夠降低受光元件的輸出阻抗來確保頻帶，并且能夠與其輸出阻抗相匹配來降低差動傳輸線路的特性阻抗，使阻抗匹配。據此，能夠在確保受光元件頻帶的基礎上，實現高速信號傳輸。


圖1是表示光盤裝置中通常的再現信號傳輸系統(tǒng)的圖。圖2是表示從0EIC6到信號處理LSI8的再現信號傳輸線路的結構的圖。圖3是實施方式1的光盤裝置的結構圖。圖4是實施方式2的光盤裝置的結構圖。圖5是示意地示出圖4所示的線路結構的等效電路的圖。圖6是表示單獨對撓性扁平電纜13(線路17)的特性阻抗進行評價后的結果的圖。圖7示出對從0EIC6輸出端到信號處理LSI8輸入端上的電路結構的計算機模型的傳輸特性進行評價后的結果。圖8示出對圖7所示的計算機模型的特性阻抗進行評價后的結果。圖9示出在圖7 圖8所示的計算機模型下，應用實施方式1 2的差動傳輸線路10的計算機模型，對傳輸特性進行評價后的結果。圖10示出在圖7 圖8所示的計算機模型下，應用實施方式1 2的差動傳輸線路10的計算機模型，實施TDR測量后的結果。圖11示出將0EIC6的差動傳輸時的輸出阻抗設定為60 Ω，與圖9相同地對傳輸特性進行評價后的結果。
圖12示出將0EIC6的差動傳輸時的輸出阻抗設定為50 Ω，與圖9相同地對傳輸特性進行評價后的結果。圖13是實施方式3的光盤裝置的結構圖。圖14是實施方式4的光盤裝置的結構圖。圖15是實施方式5的光盤裝置的結構圖。圖16是實施方式6的光盤裝置的結構圖。標號說明1 光盤2光拾取器3半導體激光二極管(LD)4 激光5再現光信號60EIC7再現信號8信號處理LSI10差動傳輸線路11保護線路12第一電路基板13撓性扁平電纜14第二電路基板15連接器16 18 線路19撓性印制電路基板20 線路21同軸電纜22 第二層23第三層24 25連接焊盤正下方部26連接焊盤
具體實施例方式<以往的光盤裝置>為了便于理解本發(fā)明，在進行本發(fā)明實施方式的說明之前，對以往的光盤裝置中的信號傳輸線路及其周邊結構進行說明。然后，說明本發(fā)明的各實施方式。圖1是表示光盤裝置中的通常的再現信號的傳輸系統(tǒng)的圖。此外，在以下所示的所有附圖中省略與本發(fā)明無直接關系的布線和構成要素。以下，說明圖1所示的各構成要素的概略工作。安裝在光拾取器2內的半導體激光二極管(Laser Diode :LD) 3對光盤1照射激光4。光拾取器2內的再現用受光元件(OEIC)6根據記錄在光盤1上的標記/間隔的數據對強度發(fā)生變化的反射光(再現光信號幻進行光電轉換。信號處理LSI8對(在此使用 Digital Signal Processor :DSP 數字信號處理器而構成)對被轉換成電信號的再現光信號5即再現信號7進行處理，使光盤1的信息再現。從0EIC6到信號處理LSI8的再現信號傳輸線路的構成要素和其傳輸特性根據光盤裝置的種類而不同。下面對再現速度的高速化顯著的半高型光盤裝置中的通常的傳輸系統(tǒng)進行說明。圖2是表示從0EIC6到信號處理LSI8的再現信號傳輸線路的結構的圖。圖1中的再現信號7通過差動傳輸線路10從0EIC6傳輸到信號處理LSI8。為了抑制噪聲，往往在差動傳輸線路10的外側相鄰地設置有電源布線和GND布線等保護線路11。圖2中4條線路中最外側的2條相當于該保護線路11。差動傳輸線路10連接在第一電路基板12、撓性扁平電纜13、第二電路基板14以及將上述這些部件連接起來的連接器15上。第一電路基板12是安裝有0EIC6的光拾取器 2內的電路基板。第二電路基板14是安裝有信號處理LSI8的電路基板。差動傳輸線路10 沿著傳輸方向被分支成第一電路基板12上的線路16、撓性扁平電纜13上的線路17以及第二電路基板上的線路18。撓性扁平電纜13為了確保光拾取器的可動范圍而需要5 IOcm左右的長度，占差動傳輸線路10全長的一半以上。因此，差動傳輸線路10上的特性阻抗的平均主要取決于撓性扁平電纜13的特性阻抗。撓性扁平電纜13具有分別用絕緣體包覆線路寬度和線路間隔固定的多條導線這樣簡單的結構，因此成本比撓性印制電路基板低，但另一方面難以按線路來調整特性阻抗。在假定為典型的光盤裝置結構的情況下，具有0. 5mm間距的線路間隔的撓性扁平電纜13的特性阻抗在差動傳輸時大約為130 Ω左右。但是，假設為撓性扁平電纜13與框體等導體不接觸的情況。此外，由于撓性扁平電纜13的包覆部的厚度和導線的厚度等原因， 在差動傳輸時的特性阻抗具有100 140 Ω左右的范圍。另一方面，為了確保驅動力和頻帶，將0EIC6的差動傳輸時的輸出阻抗設計為 40 80Ω左右。因此，在0EIC6的輸出阻抗和差動傳輸線路10的特性阻抗之間產生不匹配，其為波形劣化的原因。此外，通過本發(fā)明人的調查可知，利用通常在光盤裝置中使用的工藝而制作的撓性印制電路基板的差動特性阻抗僅能夠在大約80 160 Ω左右的范圍內進行調整。此外， 撓性印制電路基板的成本相對高于撓性扁平電纜13，因此若考慮到成本則難以輕易地采用。在以上說明中，對半高型光盤裝置進行了描述，但考慮到若對筆記本電腦等中使用的薄型光盤裝置進行再現速度的高速化，也產生同樣的課題。此外，雖對各參數和條件設置了限制，但在此所示的各撓性線路上的特性阻抗的范圍不限于此。以上，說明了現有光盤裝置中的信號傳輸線路及其課題。以下，說明本發(fā)明的各實施方式。<實施方式1>圖3是本發(fā)明的實施方式1的光盤裝置的結構圖。在此，僅示出與圖2對應的再現信號傳輸線路的結構，對其他通常的結構省略記載。
在本實施方式1中，構成差動傳輸線路10的2條線路進而分別在第一電路基板12 與撓性電纜13的連接點附近被分支成2條。因此，在撓性電纜13上的線路17，差動傳輸線路10與以往的傳輸線路結構相比呈2倍并行。分支后的線路在第二電路基板14與撓性電纜13的連接點附近再次合并成1條線路。根據該線路結構，通過在撓性電纜13的區(qū)間(線路17)使線路并行化，差動傳輸線路10的每單位長度的電感成分降低，并且線路之間的電容耦合成分增加。因此，差動傳輸線路10的特性阻抗低于以往的線路結構。并且，電流流過差動傳輸線路10的面積也增加，因此導體損失減少。由于這些效果，0EIC6與差動傳輸線路10之間的阻抗匹配得到改善，損失也減少。因此，可以認為波形劣化降低，差動傳輸線路10的頻帶得到改善。<實施方式2>圖4是本發(fā)明實施方式2的光盤裝置的結構圖。在此，與圖3相同，僅示出再現信號傳輸線路的結構，對其他通常的結構省略記載。在本實施方式2中，構成差動傳輸線路10的2條線路在第一電路基板12與撓性電纜13的連接點附近被分支成2條這一點與實施方式1相同。在本實施方式2中，配置各線路以使輸送反相的差動信號的線路相互鄰接這一點與實施方式1不同。圖5是示意地示出圖4所示的線路結構的等效電路的圖。為了表示差動信號的相位相反，為了方便在電路上同時標記+符號和-符號。如圖4 圖5所示，在交替配置有輸送反相差動信號的線路的情況下，存在3個反相線路相鄰的區(qū)間。因此，線路間的電容耦合也存在3個。據此，與實施方式1相比，撓性電纜13的電容耦合成分增加，差動傳輸線路10的特性阻抗進一步降低。 <實施方式1 2的效果>接著，為了確認實施方式1 2的效果，說明本發(fā)明人獨自實施的實驗和計算機模擬結果。此外，在此所示的數值和構成要素僅是1例，本發(fā)明不一定必須限于這些數值和構成要素。圖6是表示單獨對撓性扁平電纜13(線路17)的特性阻抗進行評價后的結果的圖。在此，將測量對象的撓性扁平電纜與測量用的同軸電纜21連接，使用TDR(Time Domain Reflectometry 時域反射法)測量，對差動傳輸時的特性阻抗進行評價。為了進行比較，在圖6內同時標記以往的撓性扁平電纜和實施方式1 2的撓性扁平電纜13的特性阻抗。在圖6中，縱軸表示差動傳輸時的特性阻抗(Ω)，橫軸是時間軸。到0.0 0. 9nsec附近為止的測量結果示出測量系統(tǒng)同軸電纜21的差動特性阻抗。由于開放未連接同軸電纜21的一側進行測量，因此1. Snsec附近以后的特性阻抗的值發(fā)散。如圖6所示，可知具有現有構造的撓性扁平電纜的特性阻抗為120Ω左右，但實施方式1的撓性扁平電纜13的特性阻抗降低至100 Ω左右。實施方式2的撓性扁平電纜13 的特性阻抗進一步降低，降低至60 Ω左右。接著，說明對從光拾取器2內的第一電路基板12上的0EIC6輸出端到第二電路基板14上的信號處理LSI8輸入端為止的差動傳輸線路10的差動通過特性(S參數)進行評價后的結果。本評價通過計算機模擬來實施，因此，首先制作從0EIC6輸出端到信號處理LSI8 輸入端為止的電路結構的計算機模型。具體而言，在電路模擬器上制作上述S參數、0EIC6的等效電路以及信號處理LSI8的等效電路，計算再現信號傳輸系統(tǒng)的傳輸特性。差動傳輸線路10為現有構造。在本模擬中，將0EIC6的差動傳輸時的輸出阻抗設為80 Ω，將信號處理LSI8的差動傳輸時的輸入阻抗設為2000 Ω。0EIC6本身的頻帶限制僅考慮包含在0EIC6的等效電路中的CR常數，而不考慮受光元件本身的響應速度。即，在本模擬中僅單純評價再現信號傳輸系統(tǒng)的電傳輸特性。圖7示出對從0EIC6輸出端到信號處理LSI8輸入端為止的電路結構的計算機模型進行評價后的結果。如圖7所示，計算機模型上的傳輸特性與實際的傳輸特性大致一致， 因此可知本計算機模型正確地反映了實際的電路特性。圖8示出利用TDR對圖7所示的計算機模型進行評價后的結果。如圖8所示，可知計算機模型的特性阻抗與實際測量的特性阻抗非常一致。下面使用該計算機模型，通過模擬來評價實施方式1 2的效果。圖9示出在圖7 圖8所示的計算機模型下，應用實施方式1 2的差動傳輸線路 10的計算機模型，對傳輸特性進行評價后的結果。以下，說明圖9所示的評價結果。此外， 在以下的說明中，通過差動傳輸線路10后的信號劣化是否過大以信號增益是否降低3dB以上為基準進行判斷。可知在實施方式1中，抑制了基于反射的200MHz附近的增益上升。此外，增益降低3dB的頻率在以往的撓性扁平電纜中為400MHz附近，在實施方式1中改善到500MHz附近。即，可以說在實施方式1中，即使以更高的頻率傳輸信號，增益也難以降低。在實施方式2中，來自低頻的下降增大，增益降低3dB的頻率低于以往的撓性扁平電纜。這可認為是因為撓性扁平電纜13的特性阻抗降得過低。使用下面的圖10進行說明。圖10示出在圖7 圖8所示的計算機模型下，應用實施方式1 2的差動傳輸線路10的計算機模型，實施TDR測量后的結果。以下，對圖10所示的測量結果進行說明。在使用了以往的撓性扁平電纜的情況下，特性阻抗為120Ω附近，再現信號傳輸線路整體的平均阻抗與0EIC6的輸出阻抗不匹配。在實施方式1中，撓性扁平電纜13的特性阻抗降低至100 Ω附近，再現信號傳輸線路整體的平均阻抗接近0EIC6的輸出阻抗即80 Ω，因此阻抗的匹配狀態(tài)得到改善，如圖9 所示，傳輸特性得到改善。在實施方式2中，撓性扁平電纜13的特性阻抗降低至60 Ω附近，再現信號傳輸線路整體的平均阻抗與0EIC6的輸出阻抗即80 Ω相比進一步降低，因此阻抗的匹配狀態(tài)幾乎未得到改善，如圖9所示傳輸特性惡化。圖11示出將0EIC6的差動傳輸時的輸出阻抗設定為60 Ω，與圖9相同地對傳輸特性進行評價后的結果。以下，對圖11所示的評價結果進行說明。在實施方式2中，增益降低3dB的頻率上升到600MHz附近，與圖9相比傳輸特性得到改善。與此相對，在以往的撓性扁平電纜和實施方式1中，200MHz附近的增益上升大于圖9，因此由其引起振鈴波形變大。這是因為差動傳輸線路10的特性阻抗與0EIC6的輸出阻抗不匹配。圖12示出將0EIC6的差動傳輸時的輸出阻抗設定為50 Ω，與圖9相同地對傳輸特性進行評價后的結果。本圖中，即使在以往的撓性扁平電纜、實施方式1 2中的任一情況下，在200MHz附近也觀察到增益上升，由其引起振鈴波形變大。若對圖11 圖12進行比較，則在實施方式2中，0EIC6的差動傳輸時的輸出阻抗最佳為60Ω左右，可確認與以往相比能夠使用輸出阻抗較低的0EIC?！磳嵤┓绞?>圖13是本發(fā)明實施方式3的光盤裝置的結構圖。在此，與圖3相同，僅示出再現信號傳輸線路的結構，對其他通常的結構省略了記載。在本實施方式3中，構成差動傳輸線路10的2條線路在第一電路基板12與撓性電纜13的連接點附近被分支成作為η條(η > 3)的多條線路。分支后的各線路在第二電路基板14與撓性電纜13的連接點附近再次合并成1條線路。其他結構與實施方式1相同。在本實施方式3中，差動傳輸線路10的線路寬度比實施方式1寬。據此，差動傳輸線路10的每單位長度的電感成分低于實施方式1。因此，差動傳輸線路10的特性阻抗低于實施方式1，所以即使0EIC6的輸出阻抗進一步下降，也能夠與差動傳輸線路10的特性阻抗匹配。因此，能夠進一步改善頻帶。〈實施方式4>圖14是本發(fā)明實施方式4的光盤裝置的結構圖。在此，與圖3相同，僅示出再現信號傳輸線路的結構，對其他的通常結構省略記載。在本實施方式4中，構成差動傳輸線路10的2條線路在第一電路基板12與撓性電纜13的連接點附近被分支成作為η條(n ^ 3)的多條線路，配置成反相的差動信號相互鄰接。分支后的各線路在第二電路基板14與撓性電纜13的連接點附近再次合并成1條線路。其他結構與實施方式2相同。在本實施方式4中，反相線路相鄰的區(qū)間存在On-I)個。因此，線路之間的電容耦合也存在On-I)個。據此，與實施方式3相比，撓性電纜13的電容耦合成分增加，差動傳輸線路10的特性阻抗進一步下降。因此，即使0EIC6的輸出阻抗進一步下降，也能夠與差動傳輸線路10的特性阻抗匹配，所以能夠進一步改善頻帶?！磳嵤┓绞?>圖15是本發(fā)明實施方式5的光盤裝置的結構圖。在此，與圖3相同，僅示出再現信號傳輸線路的結構，對其他通常結構省略記載。在本實施方式5中，將實施方式1 4中的第一電路基板12和撓性扁平電纜13 一體地構成在撓性印制電路基板19上。據此，線路16 17作為線路20而被合并。此外， 在圖15中例示了具有與實施方式1相同的分割線路的結構，但也能夠與圖15相同地將其他實施方式中的分割線路安裝在撓性印制電路基板19上。本實施方式5的結構也能夠發(fā)揮與實施方式1 4相同的效果。此外，在本實施方式5中，期望使差動傳輸線路10分支的位置盡量接近0EIC6。同樣地，期望使分支后的差動傳輸線路10再次合并的位置盡量接近連接器15。圖15所示那樣的、將第一電路基板12和撓性線路一體化后的結構在筆記本電腦等中使用的細長型光盤裝置中被采用。根據本實施方式5，在這些細長型光盤裝置中也能夠發(fā)揮與實施方式1 4相同的效果。此外，也能夠由撓性印制電路基板來僅構成第一電路基板12的一部分?！磳嵤┓绞?>
9
在本發(fā)明的實施方式6中，說明對第一電路基板12的層疊構造或者第二電路基板 14的層疊構造中的至少任一方下功夫，來改善阻抗的匹配狀態(tài)的方法。其他結構與實施方式1 5相同。圖16是本發(fā)明的實施方式6的光盤裝置的結構圖。在此，僅示出第二電路基板14 的層疊構造，但也能夠使第一電路基板12具有與圖16相同的結構。第二電路基板14包括配置將電路基板和撓性電纜13連接起來的連接器15的層、 在電路基板內部配置有構成線路的導線分布圖(conductor pattern)的第二層22以及第
三層23。通常，連接器15通過連接焊盤沈而被固定在電路基板上。為了加固電路基板的強度，有時在配置該連接焊盤26的部分設置加固金屬板等部件。連接焊盤沈由具有比差動傳輸線路10寬的寬度的區(qū)域構成。因此，若在連接焊盤沈正下方配置有上述的導線分布圖和金屬加固板，則它們與連接焊盤沈之間的電容耦合變大，連接焊盤沈附近的阻抗降低變大。在實施方式1 5說明的結構中，將差動傳輸線路10與第一電路基板12連接起來的連接焊盤、將差動傳輸線路10與第二電路基板14連接起來的連接焊盤均增加與現有的撓性線路相比線路條數增加的量的個數(在實施方式1 2的例子中增加2倍)。因此， 各電路基板上的連接焊盤26附近的阻抗大幅降低，由阻抗不匹配而產生信號反射，對再現信號傳輸產生惡劣影響。因此，在本實施方式6中，在第二層22和第三層23中的、相當于連接焊盤沈正下方的位置上不配置上述導線分布圖和金屬加固板。具體而言，在第二層22上的連接焊盤正下方部M和第三層23上的連接焊盤正下方部25上不配置上述的導線分布圖和金屬加固板。根據本實施方式6，能夠降低連接焊盤沈與導線分布圖或者金屬加固板之間的電容耦合，抑制阻抗降低。據此，能夠避免阻抗不匹配，降低再現信號的反射來使傳輸質量提
尚ο
權利要求
1.一種光盤裝置，具有使用激光來進行光盤的數據再現的功能，其特征在于，包括 受光元件，其將來自上述光盤的反射激光轉換成電信號；信號處理部，其對上述受光元件輸出的信號進行處理；以及差動傳輸線路，其在上述受光元件與上述信號處理部之間差動傳輸信號，其中，上述差動傳輸線路至少包括一處形狀可變的撓性線路部，在上述撓性線路與上述受光元件的連接點或其附近，構成上述差動傳輸線路的各線路分別被分支成具有2條以上的相等線路條數的多條線路，在上述撓性線路與上述信號處理部的連接點或其附近，上述被分支成的多條線路被合并為1條線路。
2.根據權利要求1所述的光盤裝置，其特征在于，上述被分支成的多條線路被配置為使傳輸同相位的差動信號的線路相鄰。
3.根據權利要求1所述的光盤裝置，其特征在于，上述被分支成的多條線路被配置為使傳輸反相位的差動信號的線路交替地相鄰。
4.根據權利要求1所述的光盤裝置，其特征在于，包括 安裝上述受光元件的第一電路基板；和安裝上述信號處理部的第二電路基板，上述撓性線路通過上述第一電路基板與上述受光元件相連接，且通過上述第二電路基板與上述信號處理部相連接，上述第一電路基板和上述第二電路基板中的至少一方被構成為在與上述撓性線路連接的連接器的下部，構成一部分電路基板的導線分布圖和加固連接部位的加固金屬板中的至少一方未被配置。
5.根據權利要求1所述的光盤裝置，其特征在于， 上述撓性線路使用撓性扁平電纜而構成。
6.根據權利要求1所述的光盤裝置，其特征在于， 上述撓性線路使用撓性印制電路基板而構成。
7.根據權利要求1所述的光盤裝置，其特征在于， 還包括安裝上述受光元件的第一電路基板，上述第一電路基板使用撓性印制電路基板或者印制電路基板中的至少一方而構成。
8.根據權利要求1所述的光盤裝置，其特征在于， 還包括安裝上述受光元件的第一電路基板，上述第一電路基板和上述撓性線路被一體化構成在撓性印制電路基板上， 構成上述差動傳輸線路的各線路在上述受光元件的附近被分支。
9.根據權利要求1所述的光盤裝置，其特征在于，與上述差動傳輸線路的外側相鄰來對抑制噪聲的保護線路進行布線。
全文摘要
本發(fā)明提供一種光盤裝置，構成差動傳輸線路的各線路在撓性線路與光拾取器的連接點或者其附近分別被分支成具有2條以上的相等線路條數的多條線路。根據本發(fā)明，能夠確保光拾取器的受光元件的頻帶，同時使再現信號傳輸線路的特性阻抗與受光元件的輸出阻抗匹配來確保再現信號傳輸線路的頻帶。
文檔編號G11B7/1245GK102376319SQ20111016868
公開日2012年3月14日 申請日期2011年6月17日 優(yōu)先權日2010年8月23日
發(fā)明者北山晃, 西村創(chuàng), 賀來敏光 申請人:日立樂金資料儲存公司, 日立民用電子株式會社