專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
所公開(kāi)的發(fā)明涉及一種利用半導(dǎo)體元件的半導(dǎo)體裝置。
背景技術(shù)：
利用半導(dǎo)體元件的半導(dǎo)體裝置之一的存儲(chǔ)裝置大致分為易失性存儲(chǔ)裝置和非易失性存儲(chǔ)裝置，易失性存儲(chǔ)裝置是如果沒(méi)有電力供應(yīng)，存儲(chǔ)內(nèi)容就消失的存儲(chǔ)裝置，而非易失性存儲(chǔ)裝置是即使沒(méi)有電力供應(yīng)也保持存儲(chǔ)內(nèi)容的存儲(chǔ)裝置。作為易失性存儲(chǔ)裝置的典型例子，有DRAM (Dynamic Random Access Memory 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。DRAM通過(guò)選擇構(gòu)成存儲(chǔ)元件的晶體管并將電荷積蓄在電容器內(nèi)來(lái)儲(chǔ)存 fn息ο根據(jù)上述原理，因?yàn)楫?dāng)從DRAM讀出信息時(shí)電容器的電荷消失，所以每次讀出信息時(shí)都需要再次進(jìn)行寫入工作。此外，由于在構(gòu)成存儲(chǔ)元件的晶體管中因截止?fàn)顟B(tài)下的源極與漏極之間的泄漏電流(截止電流)等而即使未選擇晶體管，電荷也流出或流入，所以數(shù)據(jù)保持期間較短。因此，需要按規(guī)定的周期再次進(jìn)行寫入工作(刷新工作)，而難以充分降低耗電量。此外，因?yàn)槿绻麤](méi)有電力供應(yīng)，存儲(chǔ)內(nèi)容就消失，所以需要利用磁性材料或光學(xué)材料的其他存儲(chǔ)裝置以長(zhǎng)期保持存儲(chǔ)內(nèi)容。作為易失性存儲(chǔ)裝置的另一例子，有SRAM (Static Random Access Memory 靜態(tài)隨機(jī)存取存儲(chǔ)器)。SRAM使用觸發(fā)器等電路保持存儲(chǔ)內(nèi)容，而不需要進(jìn)行刷新工作。在這一點(diǎn)上SRAM優(yōu)越于DRAM。但是，由于使用觸發(fā)器等電路，所以存在存儲(chǔ)電容器的單價(jià)高的問(wèn)題。此外，在如果沒(méi)有電力供應(yīng)，存儲(chǔ)內(nèi)容就消失這一點(diǎn)上，SRAM和DRAM相同。作為非易失性存儲(chǔ)裝置的典型例子，有快閃存儲(chǔ)器。快閃存儲(chǔ)器在晶體管的柵電極和溝道形成區(qū)之間包括浮動(dòng)?xùn)艠O，并使該浮動(dòng)?xùn)艠O保持電荷來(lái)進(jìn)行存儲(chǔ)，因此，快閃存儲(chǔ)器具有其數(shù)據(jù)保持期間極長(zhǎng)(幾乎永久)并且不需要進(jìn)行易失性存儲(chǔ)裝置要進(jìn)行的刷新工作的優(yōu)點(diǎn)(例如，參照專利文獻(xiàn)1)。但是，由于當(dāng)進(jìn)行寫入時(shí)發(fā)生的隧道電流導(dǎo)致構(gòu)成存儲(chǔ)元件的柵極絕緣層的劣化，從而發(fā)生存儲(chǔ)元件因進(jìn)行規(guī)定次數(shù)的寫入而不能發(fā)揮其功能的劣化問(wèn)題。為了緩和上述問(wèn)題的影響，例如，采用使各存儲(chǔ)元件的寫入次數(shù)均等的方法，但是，為了實(shí)現(xiàn)該方法，需要復(fù)雜的外圍電路。另外，即使采用這種方法，也不能解決使用壽命的根本問(wèn)題。就是說(shuō)， 快閃存儲(chǔ)器不適合于信息的重寫頻度高的用途。另外，關(guān)于上述快閃存儲(chǔ)器已提出了為了增大存儲(chǔ)容量，在一個(gè)存儲(chǔ)單元中存儲(chǔ)大于兩個(gè)階段的數(shù)據(jù)的“多值”的快閃存儲(chǔ)器(例如，參照專利文獻(xiàn)2)。[專利文獻(xiàn)1]日本專利申請(qǐng)公開(kāi)昭57-105889號(hào)公報(bào)[專利文獻(xiàn)2]日本專利申請(qǐng)公開(kāi)平11-25682號(hào)公報(bào)然而，多值存儲(chǔ)有如下問(wèn)題由于隨著存儲(chǔ)的大容量化使用多種不同的電位值，所以增加所需要的電路而導(dǎo)致半導(dǎo)體裝置的大型化和成本高。此外，多值存儲(chǔ)一般由使用多個(gè)晶體管的電路構(gòu)成，在同一電位下也因各晶體管的不均勻而在每個(gè)存儲(chǔ)單元中發(fā)生電位值的不均勻。有時(shí)有因這些不均勻而不能正確地寫入數(shù)據(jù)及讀出數(shù)據(jù)的問(wèn)題。作為解決這種問(wèn)題的方法之一，一般進(jìn)行驗(yàn)證工作。然而，為了確定寫入信息后的閾值電位在指定的范圍內(nèi)，進(jìn)行驗(yàn)證工作的判定，并且在超過(guò)閾值電位保持電位。此時(shí)，在讀出數(shù)據(jù)時(shí)的閾值電位與寫入時(shí)的電位相等時(shí)，在寫入時(shí)保持的電位與讀出時(shí)的電位之間的余量少。換言之，在這樣的狀態(tài)下進(jìn)行判定時(shí)，僅減少極少的電荷也成為低于閾值電位而發(fā)生誤讀。此外，因來(lái)自外部的雜波等而產(chǎn)生閾值電位變動(dòng)的現(xiàn)象，所謂的振動(dòng)現(xiàn)象(chattering phenomenon)，由此不能進(jìn)行正確的讀出。關(guān)于上述課題可以考慮準(zhǔn)備兩種驗(yàn)證工作的電位和讀出時(shí)的基準(zhǔn)電位而控制的方法或使用開(kāi)關(guān)等的外圍電路控制基準(zhǔn)電位的方法。然而，當(dāng)使用這些方法時(shí)，有電路規(guī)模增大并耗電量也增大的問(wèn)題。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，所公開(kāi)的發(fā)明的一個(gè)方式的目的之一是提供一種即使沒(méi)有電力供應(yīng)也能夠保持存儲(chǔ)內(nèi)容并對(duì)寫入次數(shù)也沒(méi)有限制的具有新結(jié)構(gòu)的半導(dǎo)體裝置。另外，所公開(kāi)的發(fā)明的一個(gè)方式的目的之一是通過(guò)使用具有新結(jié)構(gòu)的半導(dǎo)體裝置縮小電路規(guī)模并提高寫入、讀出的可靠性。根據(jù)本說(shuō)明書所公開(kāi)的發(fā)明的一個(gè)方式，在對(duì)使用包含氧化物半導(dǎo)體層的晶體管的存儲(chǔ)單元進(jìn)行驗(yàn)證工作及讀出時(shí)，通過(guò)將顯示不同的閾值電壓的雙柵驅(qū)動(dòng)的晶體管用作電阻元件，可以僅使用一系統(tǒng)的基準(zhǔn)電位電路實(shí)現(xiàn)穩(wěn)定的驗(yàn)證工作及讀出工作。此外，根據(jù)本說(shuō)明書所公開(kāi)的發(fā)明的一個(gè)方式，在對(duì)使用包含氧化物半導(dǎo)體層的晶體管的存儲(chǔ)單元進(jìn)行寫入時(shí)，分階段地使寫入電位上升，同時(shí)確認(rèn)讀出電流，將讀出電流的結(jié)果應(yīng)用于寫入電位而進(jìn)行多值信息的寫入。換言之，通過(guò)同時(shí)進(jìn)行寫入和驗(yàn)證工作，可以實(shí)現(xiàn)可靠性高的寫入。作為用于存儲(chǔ)單元的晶體管，使用作為半導(dǎo)體層包括能夠充分降低截止電流的材料如寬帶隙材料(更具體而言，例如是能隙Eg大于!BeV的半導(dǎo)體材料)的晶體管。由于氧化物半導(dǎo)體材料為寬帶隙材料，所以將其用于半導(dǎo)體裝置的晶體管所包含的氧化物半導(dǎo)體。通過(guò)使用能夠充分降低晶體管的截止電流的半導(dǎo)體材料，能夠長(zhǎng)期保持信息。本說(shuō)明書所公開(kāi)的半導(dǎo)體裝置的一個(gè)方式是一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括存儲(chǔ)單元，該存儲(chǔ)單元包括第一晶體管、第二晶體管及電容器，在該第一晶體管中其第一柵極端子與字線電連接，其第一源極端子與位線電連接，其第一漏極端子與源極線電連接，包括含半導(dǎo)體材料的襯底，在該第二晶體管中其第二柵極端子與氧化物半導(dǎo)體用字線電連接，其第二源極端子與氧化物半導(dǎo)體用位線電連接，第二漏極端子與第一晶體管的第一柵極電連接，包括氧化物半導(dǎo)體層，在該電容器中與第一晶體管的第一柵極端子及字線電連接；包括具有第三源極端子、第三漏極端子、第三柵極端子、第四柵極端子的雙柵驅(qū)動(dòng)的晶體管，該第三源極端子及該第三柵極端子與輸入電源電壓的端子電連接，且該第三漏極端子與位線電連接的電阻元件；輸出基準(zhǔn)電位的基準(zhǔn)電位電路；與基準(zhǔn)電位電路及位線電連接，且對(duì)基準(zhǔn)電位電路所輸出的基準(zhǔn)電位與位線的電位進(jìn)行比較的電位比較電路；以及與電位比較電路電連接，且電位比較電路的輸出電位被施加到電源控制電路部及狀態(tài)轉(zhuǎn)換電路部的控制電路，其中，在控制電路中，狀態(tài)轉(zhuǎn)換電路部與電源控制電路部的輸入部及電阻元件的第四柵極端子電連接，而對(duì)該第四柵極端子施加電位，并且，電源控制電路部與氧化物半導(dǎo)體用位線電連接，而對(duì)氧化物半導(dǎo)體用位線施加電位。在上述結(jié)構(gòu)中，基準(zhǔn)電位電路也可以為輸出不同的電位的多個(gè)基準(zhǔn)電位電路。在上述結(jié)構(gòu)中，半導(dǎo)體材料也可以為單晶半導(dǎo)體襯底。在上述結(jié)構(gòu)中，半導(dǎo)體材料也可以為硅。在上述結(jié)構(gòu)中，氧化物半導(dǎo)體層也可以為包含Irufei及Si的氧化物半導(dǎo)體材料。另外，雖然在上述半導(dǎo)體裝置中使用氧化物半導(dǎo)體材料構(gòu)成第二晶體管，但是所公開(kāi)的發(fā)明不局限于此。也可以使用氧化物半導(dǎo)體材料等寬帶隙材料(更具體而言，例如， 能隙Eg大于3eV的半導(dǎo)體材料)等。注意，在本說(shuō)明書等中，“上”或“下”不局限于構(gòu)成要素的位置關(guān)系為“直接在…… 上”或“直接在……下”。例如，“柵極絕緣層上的柵電極”包括在柵極絕緣層與柵電極之間包括其他構(gòu)成要素的結(jié)構(gòu)。此外，在本說(shuō)明書等中，“電極”或“布線”不在功能上限定這些構(gòu)成要素。例如，有時(shí)將“電極”用作“布線”的一部分，反之亦然。再者，“電極”或“布線”還包括多個(gè)“電極” 或“布線”被形成為一體的情況等。此外，在采用極性不同的晶體管的情況或電路工作中的電流方向發(fā)生變化的情況等下，“源極”和“漏極”的功能有時(shí)互相調(diào)換。因此，在本說(shuō)明書中，可以互相調(diào)換地使用 “源極”和“漏極”。此外，在本說(shuō)明書等中，“電連接”包括構(gòu)成要素通過(guò)“具有某種電作用的物體”連接的情況。在此，“具有某種電作用的物體”只要可以在連接對(duì)象之間進(jìn)行電信號(hào)的授受，就沒(méi)有特別的限制。例如，“具有某種電作用的物體”不僅包括電極及布線，而且還包括晶體管等的開(kāi)關(guān)元件、電阻元件、電感器、電容器以及其他具有各種功能的元件等。由于使用氧化物半導(dǎo)體的晶體管的截止電流極小，所以通過(guò)采用該晶體管，能夠極為長(zhǎng)期保持存儲(chǔ)內(nèi)容。就是說(shuō)，因?yàn)椴恍枰M(jìn)行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒(méi)有電力供應(yīng)，也可以在較長(zhǎng)期間內(nèi)保持存儲(chǔ)內(nèi)容。另外，在根據(jù)所公開(kāi)的發(fā)明的半導(dǎo)體裝置中，在寫入信息時(shí)不需要高電壓，從而也沒(méi)有元件劣化的問(wèn)題。例如，不像現(xiàn)有的非易失性存儲(chǔ)器的情況那樣，不需要對(duì)浮動(dòng)?xùn)艠O注入電子或從浮動(dòng)?xùn)艠O抽出電子，所以根本不發(fā)生柵極絕緣層的劣化等的問(wèn)題。就是說(shuō)，根據(jù)所公開(kāi)的發(fā)明的半導(dǎo)體裝置對(duì)改寫次數(shù)沒(méi)有限制，這是現(xiàn)有的非易失性存儲(chǔ)器所存在的問(wèn)題，所以可以顯著提高可靠性。再者，因?yàn)楦鶕?jù)晶體管的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)而進(jìn)行信息的寫入，所以容易實(shí)現(xiàn)高速工作。另外，還有不需要用于擦除信息的工作的優(yōu)點(diǎn)。此外，因?yàn)槭褂醚趸锇雽?dǎo)體以外的材料的晶體管可以進(jìn)行充分的高速工作，所以通過(guò)將該晶體管和使用氧化物半導(dǎo)體的晶體管組合而使用，可以充分地確保半導(dǎo)體裝置的工作(例如，信息的讀出工作)的高速性。此外，通過(guò)利用使用氧化物半導(dǎo)體以外的材料的晶體管，可以適當(dāng)?shù)貙?shí)現(xiàn)被要求高速工作的各種電路(邏輯電路、驅(qū)動(dòng)電路等)。像這樣，通過(guò)將使用氧化物半導(dǎo)體以外的材料的晶體管(作更廣義解釋，可以進(jìn)行充分的高速工作的晶體管)和使用氧化物半導(dǎo)體的晶體管(作更廣義解釋，截止電流足夠小的晶體管)形成為一體，可以實(shí)現(xiàn)具有新穎的特征的半導(dǎo)體裝置。此外，在所公開(kāi)的發(fā)明的一個(gè)方式中，在寫入時(shí)，通過(guò)分階段地使寫入電位上升， 同時(shí)確認(rèn)讀出電流，將讀出電流的結(jié)果應(yīng)用于寫入電位，可以降低存儲(chǔ)單元中的晶體管的不均勻的影響，且實(shí)現(xiàn)穩(wěn)定的寫入。再者，在所公開(kāi)的發(fā)明的一個(gè)方式中，在驗(yàn)證工作時(shí)及讀出時(shí)，通過(guò)將顯示不同的閾值電壓的雙柵驅(qū)動(dòng)的晶體管用作電阻元件，可以在驗(yàn)證工作用電位與讀出用電位之間設(shè)定余量，并可以僅使用一系統(tǒng)的基準(zhǔn)電位電路來(lái)進(jìn)行穩(wěn)定的讀出。從而，可以縮小電路規(guī)模。


圖1是半導(dǎo)體裝置的電路圖2示出晶體管特性的計(jì)算結(jié)果；
圖3A和圖:3B是時(shí)序圖4是半導(dǎo)體裝置的電路圖5A和圖5B是時(shí)序圖6A和圖6B是時(shí)序圖7A和圖7B是時(shí)序圖8A和圖8B是時(shí)序圖9A和圖9B是半導(dǎo)體裝置的截面圖及平面圖IOA至圖IOD是半導(dǎo)體裝置的截面圖IlA至圖IlD是關(guān)于半導(dǎo)體裝置的制造工序的截面圖12A至圖12D是關(guān)于半導(dǎo)體裝置的制造工序的截面圖13A至圖13C是關(guān)于半導(dǎo)體裝置的制造工序的截面圖14A至圖14D是半導(dǎo)體裝置的截面圖15A和圖15B是半導(dǎo)體裝置的截面圖16A至圖16C是關(guān)于半導(dǎo)體裝置的制造工序的截面圖17A至圖17F是說(shuō)明使用半導(dǎo)體裝置的電子設(shè)備的圖。
具體實(shí)施例方式下面，將參照附圖對(duì)本發(fā)明的實(shí)施方式的一個(gè)例子進(jìn)行說(shuō)明。但是，本發(fā)明不局限于以下說(shuō)明，所屬技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地理解一個(gè)事實(shí)就是其方式及詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍下可以被變換為各種形式。因此，本發(fā)明不應(yīng)該被解釋為僅限定在下面所示的本實(shí)施方式所記載的內(nèi)容中。注意，為了便于理解，在附圖等中所示的各結(jié)構(gòu)的位置、大小及范圍等有時(shí)不表示實(shí)際上的位置、大小及范圍等。因此，所公開(kāi)的發(fā)明不一定局限于附圖等所公開(kāi)的位置、大小及范圍等。另外，本說(shuō)明書等中使用的“第一”、“第二”、“第三”等序數(shù)詞是為了避免構(gòu)成要素的混同而附上的，而不是為了在數(shù)目方面上限定而附上的。實(shí)施方式1
6
在本實(shí)施方式中，參照?qǐng)D1至圖3A和圖:3B對(duì)根據(jù)所公開(kāi)的發(fā)明的一個(gè)方式的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。另外，在電路圖中，為了表示使用氧化物半導(dǎo)體的晶體管，有時(shí)附上“OS”的符號(hào)。<電路結(jié)構(gòu)>首先，參照?qǐng)D1對(duì)電路結(jié)構(gòu)進(jìn)行說(shuō)明。圖1所示的電路結(jié)構(gòu)是NOR型存儲(chǔ)器(1位 /單元)，并包括多個(gè)存儲(chǔ)單元配置為矩陣狀的存儲(chǔ)單元陣列253、基準(zhǔn)電位電路250、電位比較電路254、用來(lái)控制驅(qū)動(dòng)的控制電路259以及由晶體管形成的電阻元件沈0。另外，在上述電路結(jié)構(gòu)中也可以適當(dāng)?shù)卦O(shè)置字線選擇電路251 (Row Decoder)或位線選擇電路252 (Column Decoder)等外圍電路。存儲(chǔ)單元陣列253包括一個(gè)存儲(chǔ)單元設(shè)置在包含半導(dǎo)體材料的襯底的第一晶體管211、包括氧化物半導(dǎo)體層的第二晶體管212、電容器213。第一晶體管211由與字線217 電連接的第一柵極端子、與位線214電連接的第一源極端子、與源極線電連接的第一漏極端子形成。第二晶體管212由與氧化物半導(dǎo)體用字線216電連接的第二柵極端子、與氧化物半導(dǎo)體用位線215電連接的第二源極端子、與第一晶體管211的第一柵極端子電連接的第二漏極端子形成。電容器213電連接在第一晶體管211的第一柵極端子與字線217之間。多個(gè)上述存儲(chǔ)單元的結(jié)構(gòu)配置為縱m行X橫η列(m及η為1以上的自然數(shù))中多個(gè)結(jié)構(gòu)。在此，作為第二晶體管212，例如，應(yīng)用使用氧化物半導(dǎo)體的晶體管。使用氧化物半導(dǎo)體的晶體管具有截止電流極小的特征。因此，通過(guò)使第二晶體管212成為截止?fàn)顟B(tài)，可以在極長(zhǎng)時(shí)間內(nèi)保持第一晶體管211的第一柵電極的電位。再者，通過(guò)具有電容器213，容易保持施加到第一晶體管211的第一柵電極的電荷，另外，也容易讀出所保持的信息。另外，對(duì)第一晶體管211沒(méi)有特別的限制。從提高信息的讀出速度的觀點(diǎn)來(lái)看，例如，優(yōu)選使用利用單晶硅的晶體管等的開(kāi)關(guān)速度快的晶體管。接著，電位比較電路2Μ在驗(yàn)證工作時(shí)對(duì)來(lái)自基準(zhǔn)電位電路250的基準(zhǔn)電位與來(lái)自存儲(chǔ)單元陣列253的電位進(jìn)行比較并對(duì)控制電路259施加輸出?？刂齐娐?59包括具有分階段地上升電位的功能的電源控制電路257 (Bias Controller)、對(duì)各種相關(guān)電路(字線選擇電路251、位線選擇電路252、電位比較電路254、 電源控制電路257等)傳送信號(hào)且控制寫入工作、驗(yàn)證工作及讀出工作的狀態(tài)轉(zhuǎn)換電路 258(FSM =Finite State Machine)。此外，控制電路259包括來(lái)自電位比較電路邪4的輸出255 (Output (包括VERIFY_ OUT、READ_0UT))、能夠保持信息的鎖存器電路256、電源控制電路257。電源控制電路257 根據(jù)來(lái)自鎖存器電路256的信號(hào)來(lái)控制電源電壓VDD。接著，電阻元件260從狀態(tài)轉(zhuǎn)換電路258 (FSM)接收信號(hào)而工作，并包括接收電源電壓VDD的第三柵電極及第三源電極、與狀態(tài)轉(zhuǎn)換電路258 (FSM)電連接的第四柵電極、與存儲(chǔ)單元陣列253的位線214電連接的第三漏電極。此外，電阻元件260包括第三柵電極及第四柵電極的兩個(gè)柵電極，所以可也稱為所謂雙柵驅(qū)動(dòng)晶體管。根據(jù)上述記載，可以形成圖1所示的電路結(jié)構(gòu)，且可以在存儲(chǔ)單元陣列253中容納信息。具體而言，有效地利用能夠保持第一晶體管211的第一柵電極的電位的特征，以下所示那樣，可以進(jìn)行信息的寫入、驗(yàn)證、保持、讀出。另外，有效地利用電阻元件沈0的雙柵驅(qū)動(dòng)晶體管，由此縮小電路規(guī)模，并可以進(jìn)行驗(yàn)證工作及讀出而?！打?qū)動(dòng)方法〉接著，以下說(shuō)明使用圖1的電路結(jié)構(gòu)的具體的驅(qū)動(dòng)方法。首先，說(shuō)明信息的寫入及驗(yàn)證工作。同時(shí)進(jìn)行寫入及驗(yàn)證工作，而根據(jù)來(lái)自狀態(tài)轉(zhuǎn)換電路258的信號(hào)進(jìn)行各個(gè)工作。在寫入中對(duì)氧化物半導(dǎo)體用字線216施加電位而使第二晶體管212成為導(dǎo)通狀態(tài)。由此，氧化物半導(dǎo)體用位線215的電位施加到第一晶體管211的第一柵電極及電容器 213。此外，使用電源控制電路257 (Bias Controller)使氧化物半導(dǎo)體用位線215的電位分階段地上升。由此，與第一晶體管211的第一柵電極連接的節(jié)點(diǎn)203(即節(jié)點(diǎn)re。也稱為存儲(chǔ)節(jié)點(diǎn)。)的電位也分階段地上升，且流過(guò)第一晶體管211中的電流也分階段地上升。在驗(yàn)證工作中，根據(jù)來(lái)自狀態(tài)轉(zhuǎn)換電路258的信號(hào)對(duì)電阻元件沈0的第四柵電極施加正電位，且對(duì)位線214施加電源電壓VDD的電位。然后，監(jiān)視從位線214流到第一晶體管211的電流，直到從基準(zhǔn)電位電路250輸出的基準(zhǔn)電位為止使氧化物半導(dǎo)體用位線215 的電位一直分階段地上升。此外，在電位比較電路254中進(jìn)行與基準(zhǔn)電位的比較。此外，電阻元件260通過(guò)第四柵電極接受正電位，晶體管的閾值(Vth)向負(fù)一側(cè)漂移，容易流過(guò)從電源電壓VDD的電流。換言之，在將晶體管看作電阻元件的情況下成為低電阻。電阻元件也可以由使用開(kāi)關(guān)的電路形成，但是電路規(guī)模增大，所以不是優(yōu)選的。在此，參照?qǐng)D2說(shuō)明用作電阻元件沈0的雙柵驅(qū)動(dòng)晶體管的工作。圖2示出雙柵驅(qū)動(dòng)晶體管的計(jì)算結(jié)果?？v軸以對(duì)數(shù)標(biāo)度示出流過(guò)晶體管中的電流 ID，橫軸以線性標(biāo)度示出第三柵電極的電壓(也稱為ID-VG曲線)。實(shí)線280示出對(duì)第四柵電極施加正電位時(shí)的晶體管特性，而實(shí)線282示出不對(duì)第四柵電極施加電位時(shí)的晶體管特性。通過(guò)對(duì)第四柵電極施加正電位，晶體管的閾值(Vth)向負(fù)一側(cè)漂移。換言之，在固定電源電壓VDD時(shí)，與不對(duì)第四柵電極施加電位時(shí)相比，在施加正電位時(shí)更多的電流流過(guò)。此外，由于在寫入時(shí)驗(yàn)證流過(guò)第一晶體管211中的電流，所以為了防止對(duì)非選擇的字線的誤寫入及誤驗(yàn)證工作，優(yōu)選對(duì)非選擇的字線施加負(fù)電位。具體而言，非選擇的字線的寫入用電壓及非選擇的字線的讀出用電壓分別可以使用-3V的電位。接著，說(shuō)明信息的保持。在流過(guò)第一晶體管211中的電流到達(dá)基準(zhǔn)電位的階段(即在驗(yàn)證工作中進(jìn)行正確的判定的階段)時(shí)，狀態(tài)轉(zhuǎn)換電路258傳送使氧化物半導(dǎo)體用位線 215處于截止?fàn)顟B(tài)的信號(hào)。由此，保持對(duì)第一晶體管211的第一柵電極施加的電荷。接著，說(shuō)明信息的讀出。根據(jù)狀態(tài)轉(zhuǎn)換電路258的信號(hào)進(jìn)行讀出工作。狀態(tài)轉(zhuǎn)換電路258不對(duì)電阻元件沈0的第四柵電極施加電位。換言之，電阻元件260成為圖2所示的實(shí)線觀2的晶體管特性，而成為高電阻。然后，在對(duì)位線214施加指定的電位(恒電位)的狀態(tài)下，對(duì)連接于電容器213的一端的字線217施加適當(dāng)?shù)碾娢?讀出電位)，根據(jù)保持在第一晶體管211的第一柵電極的電荷量，第一晶體管211的源電流或漏電流取不同的電位。例如，在所保持的電荷量多時(shí)， 由于流過(guò)第一晶體管211中的電流大，所以輸入到電位比較電路2M的電位的節(jié)點(diǎn)204(V_ MEM)變小。另外，讀出時(shí)的電阻元件沈0由于不對(duì)第四柵電極施加電荷所以成為高電阻，而與驗(yàn)證時(shí)相比可以以較低的電位來(lái)進(jìn)行讀出。通過(guò)上述步驟，可以對(duì)存儲(chǔ)單元陣列253進(jìn)行信息的寫入、驗(yàn)證工作、保持、讀出。在此，圖3A和圖:3B示出寫入時(shí)、驗(yàn)證時(shí)及讀出時(shí)的各輸出的時(shí)序圖。圖3A和圖:3B是示出寫入及驗(yàn)證工作的時(shí)序圖300以及讀出時(shí)的工作的時(shí)序圖 302。在此，在圖3A和圖:3B所示的時(shí)序圖中，V_RAMP示出寫入電壓(電位)，V_KEEP示出節(jié)點(diǎn)203 (節(jié)點(diǎn)FG)的電位，V_REF示出基準(zhǔn)電位，V_MEM(VERIFY)示出驗(yàn)證時(shí)的節(jié)點(diǎn)204的電位(存儲(chǔ)單元陣列253的電位)，V_MEM(READ)示出讀出時(shí)的節(jié)點(diǎn)204的電位(存儲(chǔ)單元陣列253的電位)，VERIFY_0UT示出驗(yàn)證時(shí)的判定結(jié)果，READ_0UT示出讀出時(shí)的判定結(jié)果。在寫入時(shí)，寫入電壓(V_RAMP)分階段地上升，因此保持在節(jié)點(diǎn)203中的電位(V_ KEEP)也分階段地上升。此外，與寫入同時(shí)開(kāi)始的驗(yàn)證工作中，首先對(duì)電阻元件沈0的第四柵電極施加正電位而成為低電阻。然后，由于隨著保持在節(jié)點(diǎn)203中的電位(V_KEEP)的上升，流過(guò)第一晶體管211中的電流上升，所以節(jié)點(diǎn)204的電位(V_MEM(VERIFY))分階段地下降，直到滿足基準(zhǔn)電位(V_REF)的階段寫入電位成為一定值。然后，停止寫入電壓(V_RAMP) 的供應(yīng)。另一方面，節(jié)點(diǎn)203的電位V_KEEP在停止寫入電壓(V_RAMP)的供應(yīng)后一直保持一定值。另外，在滿足基準(zhǔn)電位(V_REF)的階段時(shí)，作為判定結(jié)果(VERIFY_0UT，相當(dāng)于輸出255)返回進(jìn)行了正確的寫入的判定(correct)。另一方面，在讀出時(shí)，在停止寫入電壓(V_RAMP)的供應(yīng)的狀態(tài)下讀出保持在第一晶體管211的節(jié)點(diǎn)203的電位(V_KEEP)中的電荷量。此時(shí)的電源電壓VDD與驗(yàn)證工作時(shí)的電位相等。但是，不對(duì)電阻元件260的第四柵電極施加正電位。就是說(shuō)，電阻元件260成為高電阻。從而，與驗(yàn)證時(shí)相比，讀出時(shí)的節(jié)點(diǎn)204的電位(V_MEM(READ))可以以低電位進(jìn)行讀出。此外，在節(jié)點(diǎn)204的電位(V_MEM (READ))滿足基準(zhǔn)電位(V_REF)的情況下，讀出時(shí)的判定結(jié)果(READ_0UT)正確地被讀出。像這樣，在驗(yàn)證時(shí)及讀出時(shí)，電源電壓VDD根據(jù)電阻元件260取不同的值。換言之，僅使用一系統(tǒng)的基準(zhǔn)電位電路250，外觀上具有與兩種的基準(zhǔn)電位電路250的結(jié)構(gòu)相同的功能。從而，不會(huì)增大基準(zhǔn)電位電路250，所以可以縮小電路規(guī)模。另外，對(duì)用于電阻元件沈0的晶體管沒(méi)有特別的限制。但是，通過(guò)在制造在半導(dǎo)體襯底上的第一晶體管和包含氧化物半導(dǎo)體的第二晶體管中的一方的晶體管的制造工序中同時(shí)制造，可以不增加工序而形成這些晶體管，因此是優(yōu)選的。接著，說(shuō)明信息的改寫。信息的改寫與上述信息的寫入和保持同樣地進(jìn)行。換言之，使氧化物半導(dǎo)體用字線216的電位為第二晶體管212成為導(dǎo)通狀態(tài)的電位，而使第二晶體管212成為導(dǎo)通狀態(tài)。由此，氧化物半導(dǎo)體用位線215的電位(關(guān)于新的信息的電位) 施加到第一晶體管211的第一柵電極及電容器213。此外，與寫入時(shí)相同，使氧化物半導(dǎo)體用位線215的電位也分階段地上升，并監(jiān)視流過(guò)第一晶體管211中的電流，直到預(yù)先設(shè)定的電位為止使氧化物半導(dǎo)體用位線215的電位一直分階段地上升。在成為基準(zhǔn)電位之后，使氧化物半導(dǎo)體用字線216的電位為第二晶體管212成為截止?fàn)顟B(tài)的電位，并且第一晶體管 211的第一柵電極處于被施加關(guān)于新的信息的電荷的狀態(tài)而改寫信息。像這樣，根據(jù)所公開(kāi)的半導(dǎo)體裝置通過(guò)再次寫入信息可以直接改寫信息。因此，不需要快閃存儲(chǔ)器等所需要的利用高電壓從浮動(dòng)?xùn)艠O抽出電荷的工作，可以抑制起因于擦除工作的工作速度的降低。換言之，實(shí)現(xiàn)半導(dǎo)體裝置的高速工作。此外，通過(guò)在寫入工作中驗(yàn)證讀出電位，直到讀出電位到達(dá)基準(zhǔn)電位為止使寫入電位分階段地上升，可以防止誤寫入， 且在驗(yàn)證時(shí)及讀出時(shí)，通過(guò)對(duì)基準(zhǔn)電位使用不同的電源電壓，可以進(jìn)行穩(wěn)定的讀出。此外，第二晶體管212的第二漏電極與第一晶體管211的第一柵電極電連接，從而起到與用作非易失性存儲(chǔ)元件的浮動(dòng)?xùn)艠O型晶體管的浮動(dòng)?xùn)艠O相同的作用。由此，有時(shí)將與圖1所示的第二晶體管212的第二漏電極及第一晶體管211的第一柵電極電連接的節(jié)點(diǎn) 203稱為浮動(dòng)?xùn)艠O(re)。當(dāng)?shù)诙w管212處于截止?fàn)顟B(tài)時(shí)，可以認(rèn)為該浮動(dòng)?xùn)艠O(re)被嵌入在絕緣體中，在浮動(dòng)?xùn)艠O(re)中保持有電荷。因?yàn)槭褂醚趸锇雽?dǎo)體的第二晶體管 212的截止電流為由硅半導(dǎo)體等形成的晶體管的十萬(wàn)分之一以下，所以可以忽視由第二晶體管212的泄漏導(dǎo)致的積聚在浮動(dòng)?xùn)艠O(re)中的電荷的消失。換言之，通過(guò)使用氧化物半導(dǎo)體的第二晶體管212，可以實(shí)現(xiàn)即使沒(méi)有電力供應(yīng)也能夠保持信息的非易失性存儲(chǔ)裝置。例如，在室溫)下第二晶體管212的截止電流為10zA(lzA(仄普托安培 zeptoampere)為IXl(T21A)以下并且電容器213的電容值為IOfF左右的情況下，至少可以保持?jǐn)?shù)據(jù)IO4秒以上。另外，當(dāng)然該保持時(shí)間根據(jù)晶體管特性或電容值而變動(dòng)。另外，在此情況下不存在在現(xiàn)有的浮動(dòng)?xùn)艠O型晶體管中被指出的柵極絕緣膜(隧道絕緣膜)的劣化的問(wèn)題。也就是說(shuō)，可以消除以往被視為問(wèn)題的將電子注入到浮動(dòng)?xùn)艠O時(shí)的柵極絕緣膜的劣化。這意味著在原理上不存在寫入次數(shù)的限制。另外，也不需要在現(xiàn)有的浮動(dòng)?xùn)艠O型晶體管中當(dāng)寫入或擦除數(shù)據(jù)時(shí)所需要的高電壓。在本實(shí)施方式所示的半導(dǎo)體裝置中，雖然浮動(dòng)?xùn)艠O(re)起到與快閃存儲(chǔ)器等的浮動(dòng)?xùn)艠O型晶體管的浮動(dòng)?xùn)艠O相同的作用，但是，本實(shí)施方式中的浮動(dòng)?xùn)艠O(re)具有與快閃存儲(chǔ)器等的浮動(dòng)?xùn)艠O根本不同的特征。因?yàn)樵诳扉W存儲(chǔ)器中施加到控制柵極的電壓高， 所以為了防止其電位影響到相鄰的單元的浮動(dòng)?xùn)艠O，需要保持各單元之間的一定程度的間隔。這是阻礙半導(dǎo)體裝置的高集成化的主要原因之一。并且，該主要原因起因于通過(guò)施加高電場(chǎng)來(lái)產(chǎn)生隧道電流的快閃存儲(chǔ)器的根本原理。另一方面，根據(jù)本實(shí)施方式的半導(dǎo)體裝置通過(guò)使用氧化物半導(dǎo)體的晶體管的開(kāi)關(guān)而工作，而不使用如上所述的由隧道電流而起的電荷注入的原理。就是說(shuō)，不需要如快閃存儲(chǔ)器那樣的用來(lái)注入電荷的高電場(chǎng)。由此，因?yàn)椴恍枰紤]到控制柵極帶給相鄰的單元的高電場(chǎng)的影響，所以容易實(shí)現(xiàn)高集成化。此外，不需要高電場(chǎng)及大型外圍電路(升壓電路等)的一點(diǎn)也優(yōu)越于快閃存儲(chǔ)器。 例如，在寫入兩個(gè)階段(1位)的信息的情況下，在一個(gè)存儲(chǔ)單元中，可以使施加到根據(jù)本實(shí)施方式的存儲(chǔ)單元的電壓(同時(shí)施加到存儲(chǔ)單元的各端子的最大電位與最小電位之間的差異)的最大值為5V以下，優(yōu)選為3V以下。通過(guò)采用這種結(jié)構(gòu)的組合，可以使根據(jù)所公開(kāi)的發(fā)明的半導(dǎo)體裝置進(jìn)一步高集成化。此外，根據(jù)本實(shí)施方式的半導(dǎo)體裝置在電源電壓VDD與存儲(chǔ)電路之間作為電阻元件使用雙柵驅(qū)動(dòng)晶體管。由此，在驗(yàn)證時(shí)及讀出時(shí)分別使用各電阻元件，可以對(duì)基準(zhǔn)電位有不同的電源電壓VDD。通過(guò)采用這種結(jié)構(gòu)，不需要設(shè)置驗(yàn)證用及讀出用的兩種基準(zhǔn)電位電路，可以縮小電路規(guī)模。
10
另外，在上述說(shuō)明中說(shuō)明使用以電子為多數(shù)載流子的η型晶體管(η溝道型晶體管)的情況，但是當(dāng)然可以使用以空穴為多數(shù)載流子的P型晶體管代替η型晶體管。以上所述，由于調(diào)整保持電位，以在每個(gè)單元中得到所希望的數(shù)據(jù)，可以進(jìn)行抑制每個(gè)單元中的晶體管特性的不均勻的寫入、驗(yàn)證及讀出。從而，可以大幅度地提高存儲(chǔ)器的寫入、讀出的可靠性。本實(shí)施方式所示的結(jié)構(gòu)、方法等可以與其他實(shí)施方式所示的結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合而實(shí)施。實(shí)施方式2接著，參照?qǐng)D4至圖8Β說(shuō)明與圖1所示的電路結(jié)構(gòu)不同的電路結(jié)構(gòu)及驅(qū)動(dòng)方法。〈応用例〉圖1與圖4的不同之處在于圖1所示的電路結(jié)構(gòu)為1位/單元，而圖4所示的電路結(jié)構(gòu)為2位/單元的多值存儲(chǔ)電路。圖4所示的多值存儲(chǔ)電路包括傳送基準(zhǔn)電位的信號(hào)的基準(zhǔn)電位電路 350 (Reference Biasl)、基準(zhǔn)電位電路360 (Reference Bias2)以及基準(zhǔn)電位電路 370 (Reference Bias3)；選擇/控制字線的地址的字線選擇電路351 (Row Decoder)；選擇/ 控制位線的地址的位線選擇電路352 (Column Decoder)；容納數(shù)據(jù)的存儲(chǔ)單元陣列353 ；對(duì)從基準(zhǔn)電位電路350、基準(zhǔn)電位電路360以及基準(zhǔn)電位電路370輸出的基準(zhǔn)電位與存儲(chǔ)單元陣列353的電位進(jìn)行比較的電位比較電路3Ma、電位比較電路354b及電位比較電路35 ； 能夠控制和確認(rèn)的控制電路359 ；改變來(lái)自電源電壓VDD的電位的電阻元件380?？刂齐娐?59包括能夠保持輸出355 (Output)的存儲(chǔ)器電路356 (LAT)，該輸出355是來(lái)自電位比較電路354a、電位比較電路354b及電位比較電路35 的相當(dāng)于邏輯和的輸出；根據(jù)來(lái)自存儲(chǔ)器電路356的信號(hào)控制電位的電位控制電路357 (Bias Controller)；實(shí)現(xiàn)控制的狀態(tài)轉(zhuǎn)換電路358 (FSM)。電阻元件380具有與圖1所示的電阻元件260相同的功能。電阻元件380是雙柵驅(qū)動(dòng)晶體管，該電阻元件380由被供應(yīng)電源電壓VDD的第三柵電極及第三源電極、與狀態(tài)轉(zhuǎn)換電路358 (FSM)電連接的第四柵電極、與存儲(chǔ)單元陣列353的第一位線314電連接的第三漏電極構(gòu)成。另外，在存儲(chǔ)單元陣列353中，包括第一晶體管311、第二晶體管312、電容器313、 第一位線314、第一氧化物半導(dǎo)體用位線315、第一氧化物半導(dǎo)體用字線316、第一字線317 構(gòu)成一個(gè)存儲(chǔ)單元，而形成多個(gè)存儲(chǔ)單元。此外，第二晶體管312的漏電極、第一晶體管311 的柵電極和電容器313的一方的電極的連接部分表示節(jié)點(diǎn)303(節(jié)點(diǎn)TO)。圖4所示的多值存儲(chǔ)電路的結(jié)構(gòu)由于需要將保持電壓分為四值，所以傳送基準(zhǔn)電位的信號(hào)的基準(zhǔn)電位電路需要三種。此外，與此同樣，需要對(duì)應(yīng)于基準(zhǔn)電位電路的與從各基準(zhǔn)電位電路輸出的基準(zhǔn)電位進(jìn)行比較的電位比較電路。參照?qǐng)D5A至圖8B的時(shí)序圖說(shuō)明圖4所示的電路結(jié)構(gòu)的驅(qū)動(dòng)方法。在此，在圖5A 至圖8B的時(shí)序圖中與圖3A和圖;3B所示的時(shí)序圖同一的符號(hào)具有相同的功能，而省略重復(fù)說(shuō)明。另外，在圖5A至圖8B中，V_RAMP示出寫入電壓，V_KEEP示出節(jié)點(diǎn)303 (節(jié)點(diǎn)TO) 的電位，V_REF示出基準(zhǔn)電位，V_MEM(VERIFY)示出驗(yàn)證時(shí)的存儲(chǔ)單元陣列353的電位，V_MEM(READ)示出讀出時(shí)的存儲(chǔ)單元陣列353的電位，VERIFY_0UT是驗(yàn)證時(shí)的判定結(jié)果， READ_0UT示出讀出時(shí)的判定結(jié)果。此外，判定結(jié)果(VERIFY_0UT)滿足“ 1”的基準(zhǔn)電位為各基準(zhǔn)電位電路取不同的電位。由此，判定結(jié)果(VERIFY_0UT)由對(duì)于設(shè)置三種的基準(zhǔn)電位電路350(Reference Biasl)、基準(zhǔn)電位電路 360 (Reference Bias2)及基準(zhǔn)電位電路 370 (Reference Bias3)的任何一種的基準(zhǔn)電位確認(rèn)/判定而決定。圖5A和圖5B所示的時(shí)序圖是基準(zhǔn)電位為data = “00”時(shí)的時(shí)序圖。此外，圖5A 示出寫入及驗(yàn)證工作的時(shí)序圖，圖5B示出讀出工作的時(shí)序圖。在圖5A的時(shí)刻A，由于在寫入電壓(V_RAMP)上升之前，V_MEM(VERIFY)已滿足基準(zhǔn)電位(V_REF)，所以作為判定結(jié)果(VERIFY_0UT)將對(duì)基準(zhǔn)電位(V_REF) —致的信號(hào) (correct)傳送到電位控制電路357 (Bias Controller)，而保持寫入電壓。換言之，由于在寫入電壓(V_RAMP)上升之前，輸出一致(correct)的信號(hào)，所以寫入電壓(V_RAMP)不上升。此外，在圖5B所示的讀出時(shí)，V_MEM(READ)的電位低于V_MEM(VERIFY)的電位而讀出。這里作為電阻元件380的電阻在驗(yàn)證時(shí)及讀出時(shí)分別使用低電阻和高電阻。換言之， 用作電阻元件380的雙柵驅(qū)動(dòng)晶體管根據(jù)來(lái)自狀態(tài)轉(zhuǎn)換電路358的信號(hào)，在驗(yàn)證時(shí)對(duì)第四柵電極施加正電位，在讀出時(shí)不對(duì)第四柵電極施加電位。接著，圖6A和圖6B所示的時(shí)序圖是基準(zhǔn)電位為data =“01”時(shí)的時(shí)序圖。另夕卜， 圖6A示出寫入及驗(yàn)證工作的時(shí)序圖，圖6B示出讀出工作的時(shí)序圖。在圖6A的時(shí)刻B，在寫入電壓(V_RAMP)分階段地上升，V_MEM (VERIFY)滿足基準(zhǔn)電位(V_REF)時(shí)，作為判定結(jié)果(VERIFY_0UT)將對(duì)基準(zhǔn)電位(V_REF) —致的信號(hào) (correct)傳送到電位控制電路 357 (Bias Controller)，V_KEEP (節(jié)點(diǎn) 303 (節(jié)點(diǎn) FG))的電位被保持。另外，在圖6B所示的讀出時(shí)，V_MEM(READ)的電位低于V_MEM(VERIFY)的電位而讀出。這里作為電阻元件380的電阻在驗(yàn)證時(shí)及讀出時(shí)分別使用低電阻和高電阻。換言之， 用作電阻元件380的雙柵驅(qū)動(dòng)晶體管根據(jù)來(lái)自狀態(tài)轉(zhuǎn)換電路358的信號(hào)，在驗(yàn)證時(shí)對(duì)第四柵電極施加正電位，在讀出時(shí)不對(duì)第四柵電極施加電位。接著，圖7A和圖7B所示的時(shí)序圖是基準(zhǔn)電位為data =“10”時(shí)的時(shí)序圖。此夕卜， 圖7A示出寫入及驗(yàn)證工作的時(shí)序圖，圖7B示出讀出工作的時(shí)序圖。在圖7A的時(shí)刻C，在寫入電壓(V_RAMP)分階段地上升，V_MEM (VERIFY)滿足基準(zhǔn)電位(V_REF)時(shí)，作為判定結(jié)果(VERIFY_0UT)將對(duì)基準(zhǔn)電位(V_REF) —致的信號(hào) (correct)傳送到電位控制電路 357 (Bias Controller)，V_KEEP (節(jié)點(diǎn) 303 (節(jié)點(diǎn) FG))的電位被保持。此外，在圖7B所示的讀出時(shí)，V_MEM(READ)的電位低于V_MEM(VERIFY)的電位而讀出。這里作為電阻元件380的電阻在驗(yàn)證時(shí)及讀出時(shí)分別使用低電阻和高電阻。換言之， 用作電阻元件380的雙柵驅(qū)動(dòng)晶體管根據(jù)來(lái)自狀態(tài)轉(zhuǎn)換電路358的信號(hào)，在驗(yàn)證時(shí)對(duì)第四柵電極施加正電位，在讀出時(shí)不對(duì)第四柵電極施加電位。接著，圖8A和圖8B所示的時(shí)序圖是基準(zhǔn)電位為data =“11”時(shí)的時(shí)序圖。此夕卜， 圖8A示出寫入及驗(yàn)證工作的時(shí)序圖，圖8B示出讀出工作的時(shí)序圖。
在圖8A的時(shí)刻D，在寫入電壓(V_RAMP)分階段地上升，V_MEM (VERIFY)滿足基準(zhǔn)電位(V_REF)時(shí)，作為判定結(jié)果(VERIFY_0UT)將對(duì)基準(zhǔn)電位(V_REF) —致的信號(hào) (correct)傳送到電位控制電路 357 (Bias Controller)，V_KEEP (節(jié)點(diǎn) 303 (節(jié)點(diǎn) FG))的電位被保持。另外，在圖8B所示的讀出時(shí)，V_MEM(READ)的電位低于V_MEM(VERIFY)的電位而讀出。這里作為將電阻元件380的電阻在驗(yàn)證時(shí)及讀出時(shí)分別使用低電阻和高電阻。換言之，用作電阻元件380的雙柵驅(qū)動(dòng)晶體管根據(jù)來(lái)自狀態(tài)轉(zhuǎn)換電路358的信號(hào)，在驗(yàn)證時(shí)對(duì)第四柵電極施加正電位，在讀出時(shí)不對(duì)第四柵電極施加電位。如上所述，通過(guò)邊使寫入電壓(V_RAMP)上升，邊進(jìn)行讀出，即使在讀出用晶體管的第一晶體管311及寫入用晶體管的第二晶體管312有特性的不均勻時(shí)，也可以以所設(shè)定的電位進(jìn)行寫入。此外，根據(jù)本實(shí)施方式的半導(dǎo)體裝置，在每個(gè)存儲(chǔ)單元中，由于調(diào)整保持電位，以得到所希望的數(shù)據(jù)，所以可以進(jìn)行抑制每個(gè)存儲(chǔ)單元的晶體管特性的不均勻的寫入。此外，根據(jù)本實(shí)施方式的半導(dǎo)體裝置在電源電壓VDD與存儲(chǔ)電路之間作為電阻元件使用雙柵驅(qū)動(dòng)晶體管。由此，在驗(yàn)證時(shí)和讀出時(shí)分別使用各電阻元件，可以對(duì)基準(zhǔn)電位有不同的電源電壓VDD。通過(guò)采用這種結(jié)構(gòu)，不需要設(shè)置驗(yàn)證用及讀出用的兩種基準(zhǔn)電位電路，可以縮小電路規(guī)模，并可以進(jìn)行有余量的讀出。本實(shí)施方式所示的結(jié)構(gòu)、方法等可以與其他實(shí)施方式所示的結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合而使用。實(shí)施方式3在本實(shí)施方式中，參照?qǐng)D9A至圖13C說(shuō)明根據(jù)所公開(kāi)的發(fā)明的一個(gè)方式的半導(dǎo)體裝置的結(jié)構(gòu)及其制造方法。<半導(dǎo)體裝置的截面結(jié)構(gòu)及平面結(jié)構(gòu)>圖9A和圖9B是對(duì)應(yīng)于如下晶體管的半導(dǎo)體裝置的結(jié)構(gòu)的一個(gè)例子圖1所示的存儲(chǔ)單元陣列253所具有的第一晶體管211及第二晶體管212或圖4所示的存儲(chǔ)單元陣列 353所具有的第一晶體管311及第二晶體管312。圖9A示出半導(dǎo)體裝置的截面，并且圖9B 示出半導(dǎo)體裝置的平面。在此，圖9A相當(dāng)于沿圖9B的A1-A2的截面。另外，在圖9B中，為了避免復(fù)雜，省略該半導(dǎo)體裝置的構(gòu)成要素的一部分(絕緣層154、絕緣層172、布線171及布線158)。圖9A和圖9B所示的半導(dǎo)體裝置在其下部包括使用第一半導(dǎo)體材料的晶體管 160，并且在其上部包括使用第二半導(dǎo)體材料的晶體管162。此外，晶體管160對(duì)應(yīng)于第一晶體管211及第一晶體管311，而晶體管162對(duì)應(yīng)于第二晶體管212及第二晶體管312。此外，由晶體管160、晶體管162及電容器164構(gòu)成存儲(chǔ)單元190。在此，第一半導(dǎo)體材料和第二半導(dǎo)體材料優(yōu)選是不同的材料。例如，可以使用氧化物半導(dǎo)體以外的半導(dǎo)體材料(硅等)作為第一半導(dǎo)體材料，并且使用氧化物半導(dǎo)體作為第二半導(dǎo)體材料。使用氧化物半導(dǎo)體以外的材料的晶體管容易進(jìn)行高速工作。另一方面，使用氧化物半導(dǎo)體的晶體管因?yàn)槠涮匦远軌蜷L(zhǎng)期保持電荷。另外，雖然說(shuō)明上述晶體管都是η溝道型晶體管的情況，但是當(dāng)然也可以使用ρ溝道型晶體管。此外，由于所公開(kāi)的發(fā)明的技術(shù)特征在于將如氧化物半導(dǎo)體那樣可以充分降
13低截止電流的半導(dǎo)體材料用于晶體管162以保持信息，因此不需要將半導(dǎo)體裝置的具體結(jié)構(gòu)如用于半導(dǎo)體裝置的材料或半導(dǎo)體裝置的結(jié)構(gòu)等限定于在此所示的結(jié)構(gòu)。圖9A和圖9B所示的晶體管160包括夾著設(shè)置在含有半導(dǎo)體材料(例如，硅等) 的襯底100中的溝道形成區(qū)116a設(shè)置的雜質(zhì)區(qū)120a及雜質(zhì)區(qū)120b ；與雜質(zhì)區(qū)120a及雜質(zhì)區(qū)120b接觸的金屬化合物區(qū)12 及金屬化合物區(qū)124b ；設(shè)置在溝道形成區(qū)116a上的柵極絕緣層108 ；以及設(shè)置在柵極絕緣層108上的柵電極110。另外，如圖9A那樣，雖然有時(shí)沒(méi)有源電極或漏電極，但是為了方便起見(jiàn)，有時(shí)將這種結(jié)構(gòu)也稱作晶體管。此外，在此情況下，為了說(shuō)明晶體管的連接關(guān)系，有時(shí)源區(qū)和源電極共稱為“源電極”，而漏區(qū)和漏電極共稱為“漏電極”。就是說(shuō)，在本說(shuō)明書中，源電極的記載中有可能包括源區(qū)，并且漏電極的記載中有可能包括漏區(qū)。此外，在襯底100上圍繞晶體管160設(shè)置有元件分離絕緣層106，并且覆蓋晶體管 160設(shè)置有絕緣層128。另外，為了實(shí)現(xiàn)高集成化，優(yōu)選采用如圖9A和圖9B所示那樣在晶體管160中沒(méi)有側(cè)壁絕緣層的結(jié)構(gòu)。另一方面，在重視晶體管160的特性時(shí)，也可以在柵電極110側(cè)面設(shè)置側(cè)壁絕緣層，并且設(shè)置包括雜質(zhì)濃度不同的區(qū)域。在此，絕緣層1 優(yōu)選具有平坦性好的表面，例如，絕緣層128的表面的均方根 (RMS)粗糙度優(yōu)選為Inm以下。圖9A和圖9B所示的晶體管162包括埋設(shè)在形成于絕緣層1 上的絕緣層140中的源電極14 及漏電極142b ；與絕緣層140、源電極14 及漏電極142b的一部分接觸的氧化物半導(dǎo)體層144 ；覆蓋氧化物半導(dǎo)體層144的柵極絕緣層146 ；以及在柵極絕緣層146 上與氧化物半導(dǎo)體層144重疊地設(shè)置的柵電極148。在此，氧化物半導(dǎo)體層144優(yōu)選通過(guò)充分去除氫等雜質(zhì)或者供應(yīng)足夠的氧而被高純度化。具體而言，例如，將氧化物半導(dǎo)體層144的氫濃度設(shè)定為5X 1019atOmS/Cm3以下，優(yōu)選為5X1018atomS/Cm3以下，更優(yōu)選為5 X 1017atOmS/Cm3以下。另外，上述氧化物半導(dǎo)體層 144中的氫濃度是利用二次離子質(zhì)譜分析技術(shù)(SIMS Secondary Ion Mass Spectroscopy) 測(cè)量的。在如上所述充分降低氫濃度而被高純度化且由氧缺陷造成的能隙中的缺陷能級(jí)通過(guò)供應(yīng)足夠的氧被降低了的氧化物半導(dǎo)體層144中，起因于氫等施主的載流子密度為低于1 X IO1Vcm3,優(yōu)選為低于1 X IO1Vcm3,更優(yōu)選為低于1. 45 X IO1Vcm30此外，例如，在室溫 (250C )下的截止電流(在此，每單位溝道寬度(Iym)的值)成為100zA(lzA(仄普托安培)為IXl(T21A)以下，優(yōu)選成為IOzA以下。像這樣，通過(guò)采用i型化(本征化)或?qū)嵸|(zhì)上i型化的氧化物半導(dǎo)體，可以獲得截止電流特性極為優(yōu)越的晶體管162。此外，優(yōu)選將絕緣層140的表面中與氧化物半導(dǎo)體層144接觸的區(qū)域的均方根 (RMS)粗糙度設(shè)定為Inm以下。像這樣，通過(guò)在均方根(RMS)粗糙度為Inm以下的極為平坦的區(qū)域中設(shè)置晶體管162的溝道形成區(qū)，即使在將晶體管162微型化的情況下也可以防止短溝道效應(yīng)等不良現(xiàn)象的發(fā)生，而可以提供具有良好特性的晶體管162。在晶體管162上設(shè)置有絕緣層150，并且在絕緣層150及電容器164的電極152上設(shè)置有絕緣層154。在絕緣層150及絕緣層154中形成到達(dá)柵電極148的開(kāi)口，在該開(kāi)口中形成有電極170。通過(guò)在絕緣層巧4上接觸于埋設(shè)在絕緣層154中地形成的電極170形成布線171，柵電極148與布線171電連接。在絕緣層巧4及布線171上設(shè)置有絕緣層172。在形成在柵極絕緣層146、絕緣層150、絕緣層IM及絕緣層172中的開(kāi)口中設(shè)置有電極156，并且在絕緣層172上形成有與電極156連接的布線158。通過(guò)設(shè)置在形成在柵極絕緣層146、絕緣層150、絕緣層IM及絕緣層172中的開(kāi)口中的電極156 ；埋設(shè)在絕緣層 140中的漏電極142b ；以及埋設(shè)在絕緣層128中的電極126，布線158與用作晶體管160的漏區(qū)的金屬化合物區(qū)124b電連接。另外，根據(jù)所公開(kāi)的發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)不局限于圖9A和9B所示的結(jié)構(gòu)。所公開(kāi)的發(fā)明的一個(gè)方式的技術(shù)關(guān)鍵在于形成使用氧化物半導(dǎo)體和氧化物半導(dǎo)體以外的材料的疊層結(jié)構(gòu)。因此，可以適當(dāng)?shù)馗淖冸姌O的連接關(guān)系等的詳細(xì)結(jié)構(gòu)。下面，對(duì)上述半導(dǎo)體裝置的制造方法的一個(gè)例子進(jìn)行說(shuō)明。以下，首先參照?qǐng)DIOA 至圖IOD及圖IlA至圖IlD說(shuō)明下部的晶體管160的制造方法，然后，參照?qǐng)D12A至圖12D 及圖13A至圖13C說(shuō)明上部的晶體管162及電容器164的制造方法。首先，準(zhǔn)備含有半導(dǎo)體材料的襯底100(參照?qǐng)D10A)。作為含有半導(dǎo)體材料的襯底100，可以采用硅或碳化硅等的單晶半導(dǎo)體襯底、多晶半導(dǎo)體襯底、硅鍺等的化合物半導(dǎo)體襯底、SOI襯底等。另外，一般來(lái)說(shuō)，“S0I襯底”是指在絕緣表面上設(shè)置有硅半導(dǎo)體層的襯底，而在本說(shuō)明書等中，“ SOI襯底”這一詞的概念還包括在絕緣表面上設(shè)置有含有硅以外的材料的半導(dǎo)體層的襯底。也就是說(shuō)，“S0I襯底”所包括的半導(dǎo)體層不局限于硅半導(dǎo)體層。 此外，SOI襯底還包括在玻璃襯底等絕緣襯底上隔著絕緣層設(shè)置有半導(dǎo)體層的襯底。在此，示出作為包含半導(dǎo)體材料的襯底100使用單晶硅襯底的情況的一個(gè)例子。 作為包含半導(dǎo)體材料的襯底100，特別優(yōu)選使用硅等的單晶半導(dǎo)體襯底，因?yàn)檫@樣可以使半導(dǎo)體裝置的讀出工作高速化。另外，為了控制晶體管的閾值電壓，也可以對(duì)后面成為晶體管160的溝道形成區(qū) 116的區(qū)域添加雜質(zhì)元素。在此，添加賦予導(dǎo)電性的雜質(zhì)元素以使晶體管160的閾值電壓成為正值。當(dāng)半導(dǎo)體材料為硅時(shí)，作為該賦予導(dǎo)電性的雜質(zhì)，例如有硼、鋁、鎵等。另外，優(yōu)選在添加雜質(zhì)元素后進(jìn)行加熱處理，來(lái)實(shí)現(xiàn)雜質(zhì)元素的活化、當(dāng)添加雜質(zhì)元素時(shí)產(chǎn)生的缺陷
的改善等。在襯底100上形成保護(hù)層102，該保護(hù)層102成為用來(lái)形成元件分離絕緣層的掩模(參照?qǐng)D10A)。作為保護(hù)層102，例如可以使用由氧化硅、氮化硅、氧氮化硅等的材料而成的絕緣層。接著，將上述保護(hù)層102用作掩模進(jìn)行蝕刻，來(lái)去除襯底100的一部分，即襯底100 的不被保護(hù)層102覆蓋的區(qū)域(露出的區(qū)域)。由此，形成與其他半導(dǎo)體區(qū)分離的半導(dǎo)體區(qū) 104(參照?qǐng)D10B)。作為該蝕刻優(yōu)選采用干蝕刻，但是也可以采用濕蝕刻?？梢愿鶕?jù)被蝕刻材料適當(dāng)?shù)剡x擇蝕刻氣體或蝕刻液。接著，通過(guò)覆蓋半導(dǎo)體區(qū)104地形成絕緣層，并且選擇性地去除與半導(dǎo)體區(qū)104重疊的區(qū)域的絕緣層，來(lái)形成元件分離絕緣層106(參照?qǐng)D10C)。該絕緣層使用氧化硅、氮化硅、氧氮化硅等而形成。作為絕緣層的去除方法有CMP (化學(xué)機(jī)械拋光)處理等拋光處理或蝕刻處理等，并且可以使用其中任一種方法。另外，在形成半導(dǎo)體區(qū)104之后或在形成元件分離絕緣層106之后去除上述保護(hù)層102。接著，在半導(dǎo)體區(qū)104的表面上形成絕緣層，并且在該絕緣層上形成含有導(dǎo)電材料的層。絕緣層在后面成為柵極絕緣層，該絕緣層例如可以通過(guò)對(duì)半導(dǎo)體區(qū)104的表面進(jìn)行熱處理(熱氧化處理或熱氮化處理等)形成。也可以采用高密度等離子體處理代替熱處理。例如可以使用He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等的混合氣體進(jìn)行高密度等離子體處理。當(dāng)然，也可以利用CVD法或?yàn)R射法等形成絕緣層。該絕緣層優(yōu)選采用含有氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭、氧化釔、硅酸鉿(HfSixOyU > 0、y > 0))、添加有氮的硅酸鉿(HfSixOyU > 0、y > 0))、添加有氮的鋁酸鉿(HfAlxOyU > 0、y > 0))等的單層結(jié)構(gòu)或疊層結(jié)構(gòu)。此外，例如可以將絕緣層的厚度設(shè)定為Inm以上且IOOnm以下，優(yōu)選設(shè)定為IOnm以上且50nm以下。包含導(dǎo)電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料而形成。此外，也可以使用多晶硅等的半導(dǎo)體材料形成包含導(dǎo)電材料的層。對(duì)其形成方法也沒(méi)有特別的限制，可以采用蒸鍍法、CVD法、濺射法、旋涂法等各種成膜方法。另外，在本實(shí)施方式中示出使用金屬材料形成包含導(dǎo)電材料的層時(shí)的一個(gè)例子。然后，選擇性地蝕刻絕緣層及包含導(dǎo)電材料的層，形成柵極絕緣層108及柵電極 110(參照?qǐng)D10C)o接著，對(duì)半導(dǎo)體區(qū)104添加磷(P)或砷(As)等形成溝道形成區(qū)116及雜質(zhì)區(qū)120a 及雜質(zhì)區(qū)120b(參照?qǐng)D10D)。另外，雖然這里為了形成η型晶體管添加磷或砷，但在形成ρ 型晶體管時(shí)添加硼(B)或鋁(Al)等雜質(zhì)元素即可。在此，可以適當(dāng)?shù)卦O(shè)定所添加的雜質(zhì)的濃度，但是當(dāng)使半導(dǎo)體元件高度微型化時(shí)，優(yōu)選提高其濃度。另外，也可以在柵電極110的周圍形成側(cè)壁絕緣層，形成以不同濃度添加有雜質(zhì)元素的雜質(zhì)區(qū)。接著，覆蓋柵電極110、雜質(zhì)區(qū)120a及雜質(zhì)區(qū)120b地形成金屬層122(參照?qǐng)D
IIA)。該金屬層122可以利用真空蒸鍍法、濺射法或旋涂法等各種成膜方法形成。金屬層 122優(yōu)選使用與構(gòu)成半導(dǎo)體區(qū)104的半導(dǎo)體材料起反應(yīng)而成為低電阻金屬化合物的金屬材料形成。作為這種金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉬等。接著，進(jìn)行熱處理，使上述金屬層122與半導(dǎo)體材料起反應(yīng)。由此，形成與雜質(zhì)區(qū) 120a、雜質(zhì)區(qū)120b接觸的金屬化合物區(qū)12 及金屬化合物區(qū)124b (參照?qǐng)D11A)。另外，當(dāng)使用多晶硅等作為柵電極110時(shí)，還在柵電極110的與金屬層122接觸的部分中形成金屬化合物區(qū)。作為上述熱處理，例如可以采用利用閃光燈的照射的熱處理。當(dāng)然，也可以采用其他熱處理方法，但是，為了提高形成金屬化合物時(shí)的化學(xué)反應(yīng)的控制性，優(yōu)選采用可以在極短時(shí)間內(nèi)完成熱處理的方法。另外，上述金屬化合物區(qū)是因金屬材料與半導(dǎo)體材料起反應(yīng)而形成的區(qū)域，從而該金屬化合物區(qū)的導(dǎo)電性充分得到提高。通過(guò)形成該金屬化合物區(qū)，可以充分降低電阻，并且可以提高元件特性。另外，在形成金屬化合物區(qū)12 及金屬化合物區(qū)124b之后，去除金屬層122。接著，在晶體管160的金屬化合物區(qū)124b上與其接觸地形成電極126(參照?qǐng)D
IIB)。電極1 通過(guò)在使用如濺射法的PVD法、等離子體CVD法等CVD法形成導(dǎo)電層之后將該導(dǎo)電層蝕刻為所希望的形狀來(lái)形成。此外，作為導(dǎo)電層的材料，可以使用選自鋁、鉻、銅、 鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、 鈧中的一種或多種材料。通過(guò)上述步驟形成使用包含半導(dǎo)體材料的襯底100的晶體管160(參照?qǐng)D11B)。這種晶體管160具有能夠進(jìn)行高速工作的特征。因此，通過(guò)使用該晶體管作為讀出用晶體管，可以進(jìn)行高速的信息讀出。接著，覆蓋通過(guò)上述步驟形成的各結(jié)構(gòu)地形成絕緣層128(參照?qǐng)D11C)。絕緣層 1 可以使用包含如氧化硅、氧氮化硅、氮化硅、氧化鋁等的無(wú)機(jī)絕緣材料的材料形成。尤其是，優(yōu)選將低介電常數(shù)(low-k)材料用于絕緣層128，因?yàn)檫@樣可以充分降低由于各種電極或布線重疊而產(chǎn)生的電容。另外，作為絕緣層1 也可以采用使用上述材料的多孔絕緣層。因?yàn)槎嗫捉^緣層的介電常數(shù)比高密度的絕緣層的介電常數(shù)低，所以若采用多孔絕緣層， 則可以進(jìn)一步降低起因于電極或布線的電容。此外，絕緣層1 也可以使用聚酰亞胺、丙烯酸樹(shù)脂等有機(jī)絕緣材料形成。另外，雖然這里采用單層結(jié)構(gòu)的絕緣層128，但是所公開(kāi)的發(fā)明的一個(gè)方式不局限于此。也可以采用兩層以上的疊層結(jié)構(gòu)的絕緣層128。然后，作為在形成晶體管162及電容器164之前的處理，對(duì)絕緣層1 進(jìn)行CMP處理，使柵電極110及電極126的上表面露出(參照?qǐng)D11D)。作為使柵電極110的上表面露出的處理，除了 CMP處理以外還可以采用蝕刻處理等，但是為了提高晶體管162的特性，優(yōu)選使絕緣層128的表面盡可能地平坦。例如，優(yōu)選將絕緣層128的表面的均方根(RMS)粗糙度設(shè)定為Inm以下。另外，也可以在上述各步驟前后還包括形成電極、布線、半導(dǎo)體層、絕緣層等的步驟。例如，也可以采用由絕緣層及導(dǎo)電層的疊層結(jié)構(gòu)構(gòu)成的多層布線結(jié)構(gòu)作為布線的結(jié)構(gòu)， 來(lái)制造出高度集成化的半導(dǎo)體裝置。<上部的晶體管的制造方法>下面，在柵電極110、電極1 及絕緣層1 等上形成導(dǎo)電層，并且選擇性地蝕刻該導(dǎo)電層，形成源電極142a、漏電極142b (參照?qǐng)D12A)。導(dǎo)電層可以利用如濺射法等的PVD法或如等離子體CVD法等的CVD法形成。此外， 作為導(dǎo)電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。導(dǎo)電層既可以采用單層結(jié)構(gòu)又可以采用兩層以上的疊層結(jié)構(gòu)。例如，可以舉出 鈦膜或氮化鈦膜的單層結(jié)構(gòu)；含有硅的鋁膜的單層結(jié)構(gòu)；在鋁膜上層疊鈦膜的雙層結(jié)構(gòu)； 在氮化鈦膜上層疊鈦膜的雙層結(jié)構(gòu)；層疊鈦膜、鋁膜及鈦膜的三層結(jié)構(gòu)等。另外，當(dāng)作為導(dǎo)電層采用鈦膜或氮化鈦膜的單層結(jié)構(gòu)時(shí)，有容易將該導(dǎo)電層加工成具有錐形形狀的源電極 142a及漏電極142b的優(yōu)點(diǎn)。此外，導(dǎo)電層也可以使用導(dǎo)電金屬氧化物形成。作為導(dǎo)電金屬氧化物，可以采用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，有時(shí)簡(jiǎn)稱為 ΙΤ0)、氧化銦氧化鋅合金(In2O3-SiO)或者這些金屬氧化物材料中含有硅或氧化硅而成的
金屬氧化物。另外，雖然可以采用干蝕刻或濕蝕刻進(jìn)行對(duì)導(dǎo)電層的蝕刻，但是為了實(shí)現(xiàn)微型化， 優(yōu)選采用控制性良好的干蝕刻。此外，也可以使所形成的源電極14 及漏電極142b具有錐形形狀地進(jìn)行導(dǎo)電層的蝕刻。例如可以將錐形角設(shè)定為30°以上且60°以下。上部的晶體管162的溝道長(zhǎng)度(L)取決于源電極14 的上端部與漏電極142b的上端部之間的距離。另外，在形成溝道長(zhǎng)度(L)短于25nm的晶體管的情況下，優(yōu)選利用波長(zhǎng)短即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進(jìn)行形成掩模時(shí)的曝光。利用超紫外線的曝光的分辨率高且聚焦深度也大。因此，可以將后面形成的晶體管的溝道長(zhǎng)度 (L)設(shè)定為短于2 μ m，優(yōu)選設(shè)定為IOnm以上且350nm(0. 35μπι)以下，而可以提高電路的工作速度。此外，通過(guò)進(jìn)行小型化，可以降低半導(dǎo)體裝置的功耗。另外，也可以在絕緣層1 上設(shè)置用作基底的絕緣層。該絕緣層可以利用PVD法或CVD法等形成。接著，在覆蓋源電極14 及漏電極142b地形成絕緣層140之后，使源電極14 及漏電極142b露出地進(jìn)行CMP(化學(xué)機(jī)械拋光)處理，以使絕緣層140平坦(參照?qǐng)D12A)?？梢允褂冒趸琛⒀醯?、氮化硅、氧化鋁等的無(wú)機(jī)絕緣材料的材料形成絕緣層140。因?yàn)樵诤竺嫜趸锇雽?dǎo)體層144與絕緣層140接觸，所以作為絕緣層140尤其優(yōu)選采用使用氧化硅等的絕緣層。雖然對(duì)絕緣層140的形成方法沒(méi)有特別的限制，但是考慮到與氧化物半導(dǎo)體層144接觸的情況，優(yōu)選采用充分減少氫的方法。作為這種方法，例如有濺射法。當(dāng)然，也可以采用等離子體CVD法等其他成膜方法。此外，以使源電極14 及漏電極142b的表面中的至少一部分露出的條件進(jìn)行 CMP(化學(xué)機(jī)械拋光)處理。此外，優(yōu)選以絕緣層140的表面的均方根(RMS)粗糙度成為Inm 以下(優(yōu)選為0. 5nm以下)的條件進(jìn)行該CMP處理。通過(guò)使用這種條件進(jìn)行CMP處理，可以提高后面其上形成氧化物半導(dǎo)體層144的表面的平坦性，而可以提高晶體管162的特性。另外，CMP處理既可以只進(jìn)行一次，又可以進(jìn)行多次。當(dāng)分多次進(jìn)行CMP處理時(shí)， 優(yōu)選在進(jìn)行高拋光率的初期拋光之后，進(jìn)行低拋光率的精拋光。像這樣，通過(guò)組合拋光率不同的拋光，可以進(jìn)一步提高絕緣層140的表面的平坦性。接著，在與源電極14 的上表面、漏電極142b的上表面及絕緣層140的上表面接觸地形成氧化物半導(dǎo)體層之后，選擇性地蝕刻該氧化物半導(dǎo)體層來(lái)形成氧化物半導(dǎo)體層 144。氧化物半導(dǎo)體層144可以使用如下材料形成四元金屬氧化物的In-Sn-Ga-ai-0 類、三元金屬氧化物的 h-Ga-Si-O 類、In-Sn-Zn-O 類、In-Al-Zn-O 類、Sn-Ga-Zn-O 類、 Al-Ga-Zn-O 類、Sn-Al-Zn-O 類、二元金屬氧化物的 h-Zn-O 類、Sn-Zn-O 類、Al-Zn-O 類、 Zn-Mg-O類、Sn-Mg-O類、In-Mg-O類、以及類、Sn-O類、Zn-O類等。此外，也可以使上述氧化物半導(dǎo)體包含SiO2。尤其是，In-Ga-Si-O類的氧化物半導(dǎo)體材料的無(wú)電場(chǎng)時(shí)的電阻足夠高而可以充分降低截止電流，并且其場(chǎng)效應(yīng)遷移率也較高，因此，In-Ga-Zn-O類的氧化物半導(dǎo)體材料適合用作用于半導(dǎo)體裝置的半導(dǎo)體材料。作為h-Ga-Si-O類的氧化物半導(dǎo)體材料的典型例子，有寫為L(zhǎng)feiO3 (ZnO) m(m > 0) 的氧化物半導(dǎo)體材料。此外，還有使用M代替( 而寫為InM03(Zn0)m(m>0)的氧化物半導(dǎo)體材料。在此，M表示選自鎵(Ga) (Al)、鐵(Fe)Jf (Ni)、猛(Mn)、鈷(Co)等中的一種金屬元素或多種金屬元素。例如，作為M，可以采用Ga、( 及Al、( 及狗、( 及Ni、Ga及 Mrufe及Co等。另外，上述組成是根據(jù)晶體結(jié)構(gòu)導(dǎo)出的，只是一個(gè)例子而已。此外，所使用的氧化物半導(dǎo)體材料優(yōu)選至少包含銦(In)或鋅(Zn)。尤其是優(yōu)選包含及Zn。此外，作為用來(lái)降低使用該氧化物半導(dǎo)體材料而成的晶體管的電特性的不均勻的穩(wěn)定劑，除了上述元素以外優(yōu)選還包含鎵(Ga)。此外，作為穩(wěn)定劑優(yōu)選包含錫(Sn)。另外，作為穩(wěn)定劑優(yōu)選包含鉿(Hf)。此外，作為穩(wěn)定劑優(yōu)選包含鋁(Al)。
此外，作為其他穩(wěn)定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(ft·)、釹(Nd)、 釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、镥(Lu)中的一種或多種。例如，作為氧化物半導(dǎo)體，可以使用氧化銦、氧化錫、氧化鋅、二元金屬氧化物的 In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、 h-Mg類氧化物、h-fe類氧化物、三元金屬氧化物的h-Ga-Si類氧化物(也稱為IGZ0)、 In-Al-Zn類氧化物、In-Sn-Si類氧化物、Sn-Ga-Si類氧化物、Al-Ga-Si類氧化物、Sn-Al-Si 類氧化物、h-Hf-Si類氧化物、h-La-Si類氧化物、h-Ce-Si類氧化物、h-Pr-Si類氧化物、h-Nd-Si類氧化物、h-Sm-Si類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、 In-Tb-Zn類氧化物、In-Dy-Si類氧化物、In-Ho-Si類氧化物、In-Er-Si類氧化物、In-Tm-Si 類氧化物、In-Yb-Si類氧化物、In-Lu-Si類氧化物、四元金屬氧化物的In-Sn-Ga-Si類氧化物、In-Hf-Ga-Zn 類氧化物、In-Al-Ga-Zn 類氧化物、In-Sn-Al-Zn 類氧化物、In-Sn-Hf-Zn 類氧化物、In-Hf-Al-Zn類氧化物。此外，在此，例如，In-Ga-Zn類氧化物是指具有In、Ga、Zn的氧化物，對(duì)In、Ga、Zn 的比率沒(méi)有限制。此外，也可以包含Ga、Si以外的金屬元素。例如，可以使用化Ga Zn = 1 1 1 ( = 1/3 1/3 1/3)或 h Ga Zn =2 2 1( = 2/5 2/5 1/5)的原子比的h-Ga-Si類氧化物或具有近于上述原子比的原子比的氧化物。或者，優(yōu)選使用化Sn Zn = 1 1 1 ( = 1/3 1/3 1/3)、 In Sn Zn = 2 1 3( = 1/3 1/6 1/2)或 In Sn Zn = 2 1 5(= 1/4 1/8 5/8)的原子比的h-Sn-Si類氧化物或具有近于上述原子比的原子比的氧化物。但是，不局限于上述材料，根據(jù)所需要的半導(dǎo)體特性(遷移率、閾值、不均勻等)可以使用適當(dāng)?shù)慕M成的材料。另外，為了獲得所需要的半導(dǎo)體特性，優(yōu)選適當(dāng)?shù)卦O(shè)定載流子密度、雜質(zhì)濃度、缺陷密度、金屬元素與氧的原子數(shù)比、原子間鍵合距離、密度等的條件。作為用來(lái)通過(guò)濺射法形成氧化物半導(dǎo)體層144的氧化物靶材，優(yōu)選使用由 In Ga Zn = 1 χ y (χ為0以上，y為0. 5以上且5以下)的組成比表示的靶材。 例如，可以使用其組成比為h Ga Zn = 1 1 1 [原子比](x = 1，y = 1)(即， In2O3 Ga2O3 ZnO = 1 1 2[摩爾數(shù)比])的靶材等。另外，還可以使用其組成比為 In Ga Zn = 1 1 0. 5[原子比](χ = 1，y = 0. 5)的靶材、其組成比為 h Ga Zn =1:1: 2[原子比](χ= l，y = 2)的靶材或其組成比為h Ga Zn= 1 0 1[原子比](x = 0，y= 1)的靶材。在本實(shí)施方式中，利用使用h-Ga-ai-Ο類金屬氧化物靶材的濺射法形成非晶結(jié)構(gòu)的氧化物半導(dǎo)體層144。此外，其厚度為Inm以上且50nm以下，優(yōu)選為2nm以上且20nm 以下，更優(yōu)選為3nm以上且15nm以下。金屬氧化物靶材中的金屬氧化物的相對(duì)密度為80%以上，優(yōu)選為95%以上，更優(yōu)選為99. 9%以上。通過(guò)使用相對(duì)密度高的金屬氧化物靶材，可以形成結(jié)構(gòu)致密的氧化物半導(dǎo)體層。作為形成氧化物半導(dǎo)體層144時(shí)的氣氛，優(yōu)選采用稀有氣體(典型為氬)氣氛、氧氣氛或稀有氣體(典型為氬)和氧的混合氣氛。具體地說(shuō)，例如，優(yōu)選采用氫、水、羥基或氫
19化物等雜質(zhì)被去除直到濃度為Ippm以下(優(yōu)選濃度為IOppb以下)的高純度氣體氣氛。當(dāng)形成氧化物半導(dǎo)體層144時(shí)，例如在保持為減壓狀態(tài)的處理室內(nèi)固定被處理物，并且加熱被處理物以使被處理物的溫度到達(dá)100°C以上且低于550°C，優(yōu)選到達(dá)200°C 以上且400°C以下?；蛘撸部梢詫⑿纬裳趸锇雽?dǎo)體層144時(shí)的被處理物的溫度設(shè)定為室溫(25°C 士 10°C )。然后，邊從處理室內(nèi)去除水分邊將氫及水等被去除了的濺射氣體引入該處理室內(nèi)，并且使用上述靶材，形成氧化物半導(dǎo)體層144。通過(guò)邊加熱被處理物邊形成氧化物半導(dǎo)體層144，可以降低包含在氧化物半導(dǎo)體層144中的雜質(zhì)。此外，可以減輕因?yàn)R射而造成的損傷。為了去除處理室內(nèi)的水分，優(yōu)選使用吸附式真空泵。例如，可以使用低溫泵、 離子泵、鈦升華泵等。此外，也可以使用具備冷阱的渦輪分子泵。由于通過(guò)使用低溫泵等排氣，可以從處理室去除氫及水等，所以可以降低氧化物半導(dǎo)體層中的雜質(zhì)濃度。另外，氧化物半導(dǎo)體層144不僅需要降低上述氫或水等雜質(zhì)濃度，還需要降低堿金屬及堿土金屬的雜質(zhì)濃度。另外，堿金屬由于不是構(gòu)成氧化物半導(dǎo)體的元素，所以是雜質(zhì)。堿土金屬在它不是構(gòu)成氧化物半導(dǎo)體的元素時(shí)也是雜質(zhì)。尤其是堿金屬中的Na在與氧化物半導(dǎo)體膜接觸的絕緣膜是氧化物時(shí)，在該絕緣膜中擴(kuò)散而成為Na+。此外，Na在氧化物半導(dǎo)體膜中將構(gòu)成氧化物半導(dǎo)體的金屬和氧的鍵合分?jǐn)嗷蜻M(jìn)入在該鍵合中。其結(jié)果是，例如，發(fā)生因閾值電壓向負(fù)一側(cè)漂移而導(dǎo)致的常導(dǎo)通化、遷移率的降低等晶體管特性的劣化，而且，也發(fā)生特性的不均勻。因該雜質(zhì)帶來(lái)的晶體管特性的劣化和特性的不均勻顯著地出現(xiàn)在氧化物半導(dǎo)體膜中氫濃度充分降低的情況下。從而，在氧化物半導(dǎo)體膜中的氫濃度為5 X IO19CnT3以下，尤其為 5X IO18CnT3以下時(shí)，優(yōu)選降低上述雜質(zhì)的濃度。具體而言，利用二次離子質(zhì)譜分析法的Na濃度的測(cè)量值為5 X IOlfVcm3以下，優(yōu)選為IXlOlfVcm3以下，更優(yōu)選為lX1015/cm3以下。同樣地，Li濃度的測(cè)量值為5X1015/cm3以下，優(yōu)選為lX1015/cm3以下。同樣地，K濃度的測(cè)量值為5X IO1Vcm3以下，優(yōu)選為1 X IO1Vcm3以下。接著，作為氧化物半導(dǎo)體層144的形成條件，例如可以采用如下條件被處理物與靶材之間的距離為170mm;壓力為0. 4Pa ；直流(DC)功率為0. 5kW ；氣氛為氧(氧100%)氣氛、氬(氬100% )氣氛或氧和氬的混合氣氛。另外，當(dāng)利用脈沖直流(DC)電源時(shí)，可以減少塵屑(成膜時(shí)發(fā)生的粉狀物質(zhì)等)并且膜厚分布也變得均勻，所以利用脈沖直流(DC)電源是優(yōu)選的。將氧化物半導(dǎo)體層144的厚度如上所述那樣設(shè)定為Inm以上且50nm以下，優(yōu)選為2nm以上且20nm以下，更優(yōu)選為3nm以上且15nm以下。通過(guò)采用根據(jù)所公開(kāi)的發(fā)明的結(jié)構(gòu)，即使在使用這樣的厚度的氧化物半導(dǎo)體層144的情況下，也可以抑制因微型化而導(dǎo)致的短溝道效應(yīng)。但是，由于氧化物半導(dǎo)體層的適當(dāng)?shù)暮穸雀鶕?jù)所采用的氧化物半導(dǎo)體材料及半導(dǎo)體裝置的用途等而不同，所以也可以根據(jù)所使用的材料及用途等來(lái)設(shè)定其厚度。 另外，因?yàn)橥ㄟ^(guò)如上那樣形成絕緣層140，可以充分地使形成相當(dāng)于氧化物半導(dǎo)體層144的溝道形成區(qū)的部分的表面平坦化，所以也可以適當(dāng)?shù)匦纬珊穸刃〉难趸锇雽?dǎo)體層。此外， 如圖12B所示，優(yōu)選將相當(dāng)于氧化物半導(dǎo)體層144的溝道形成區(qū)的部分的截面形狀形成為平坦的形狀。通過(guò)將相當(dāng)于氧化物半導(dǎo)體層144的溝道形成區(qū)的部分的截面形狀形成為平坦的形狀，與氧化物半導(dǎo)體層144的截面形狀不平坦的情況相比，可以減少泄漏電流。另外，也可以在通過(guò)濺射法形成氧化物半導(dǎo)體層144之前進(jìn)行引入氬氣體產(chǎn)生等離子體的反濺射，來(lái)去除附著在形成氧化物半導(dǎo)體層的表面(例如，絕緣層140的表面)上的附著物。在通常的濺射中使離子碰撞到濺射靶材，而這里的反濺射與其相反。該反濺射是指通過(guò)使離子碰撞到處理表面來(lái)進(jìn)行表面改性的方法。作為使離子碰撞到處理表面的方法，有通過(guò)在氬氣氛下對(duì)處理表面一側(cè)施加高頻電壓，而在被處理物附近產(chǎn)生等離子體的方法等。另外，也可以采用氮、氦、氧等氣氛代替氬氣氛。在形成氧化物半導(dǎo)體層144之后，優(yōu)選對(duì)氧化物半導(dǎo)體層144進(jìn)行熱處理(第一熱處理)。通過(guò)該第一熱處理，可以去除氧化物半導(dǎo)體層144中的過(guò)剩的氫(包含水及羥基)等，改善氧化物半導(dǎo)體層144的結(jié)構(gòu)，從而可以降低能隙中的缺陷能級(jí)。將第一熱處理的溫度例如設(shè)定為300°C以上且低于550°C，優(yōu)選為400°C以上且500°C以下。作為熱處理，例如，可以將被處理物放在使用電阻發(fā)熱體等的電爐中，并在氮?dú)夥障乱?50°C進(jìn)行1小時(shí)的加熱。在此期間，不使氧化物半導(dǎo)體層接觸大氣，以防止水及氫混入氧化物半導(dǎo)體層中。熱處理裝置不局限于電爐，還可以使用通過(guò)利用來(lái)自被加熱的氣體等介質(zhì)的熱傳導(dǎo)或熱輻射來(lái)加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal 氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal 燈快速熱退火)裝置等 RTA (Rapid Thermal Anneal 快速熱退火)裝置。LRTA裝置是一種利用由鹵素?zé)?、金鹵燈、 氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發(fā)射的光(電磁波)的輻射來(lái)加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進(jìn)行熱處理的裝置。作為氣體，使用即使進(jìn)行熱處理也不與被處理物起反應(yīng)的惰性氣體，如氬等的稀有氣體或氮等。例如，作為第一熱處理可以進(jìn)行GRTA處理，其中將被處理物放在被加熱的惰性氣體氣氛中，在加熱幾分鐘后，將被處理物從該惰性氣體氣氛中取出。通過(guò)采用GRTA處理，可以在短時(shí)間內(nèi)進(jìn)行高溫?zé)崽幚?。此外，即使是處理溫度高于被處理物的耐熱溫度的條件，也可以采用GRTA處理。另外，也可以在處理時(shí)將惰性氣體換為含有氧的氣體。這是因?yàn)槿缦戮壒释ㄟ^(guò)在包含氧的氣氛下進(jìn)行第一熱處理，可以降低因氧缺損而產(chǎn)生的能隙中的缺陷能級(jí)。另外，作為惰性氣體氣氛，優(yōu)選采用以氮或稀有氣體(氦、氖、氬等)為主要成分且不包含水、氫等的氣氛。例如，將引入熱處理裝置中的氮或如氦、氖、氬等的稀有氣體的純度設(shè)定為6N(99. 9999%)以上，更優(yōu)選為7N(99. 99999% )以上(即，將雜質(zhì)濃度設(shè)定為Ippm 以下，優(yōu)選為0. Ippm以下)?？傊?，通過(guò)進(jìn)行第一熱處理降低雜質(zhì)，供應(yīng)氧而填補(bǔ)氧缺陷，來(lái)形成i型(本征半導(dǎo)體)或無(wú)限趨近于i型的氧化物半導(dǎo)體層，可以得到具有極為優(yōu)良的特性的晶體管。另外，因?yàn)樯鲜鰺崽幚?第一熱處理)具有去除氫及水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。該脫水化處理或脫氫化處理也可以在形成氧化物半導(dǎo)體層144之后、在形成柵極絕緣層146之后或在形成柵電極之后等時(shí)機(jī)進(jìn)行。此外，這種脫水化處理或脫氫化處理不限于一次，也可以進(jìn)行多次。對(duì)氧化物半導(dǎo)體層144的蝕刻可以在上述熱處理之前或在上述熱處理之后進(jìn)行。 此外，從元件的微型化的觀點(diǎn)來(lái)看，優(yōu)選采用干蝕刻，但是也可以采用濕蝕刻。蝕刻氣體及蝕刻液可以根據(jù)被蝕刻材料適當(dāng)?shù)剡x擇。另外，當(dāng)元件中的泄漏等不成為問(wèn)題時(shí)，也可以不將氧化物半導(dǎo)體層加工為島狀。在氧化物半導(dǎo)體層144與源電極14 、漏電極142b之間也可以設(shè)置用作源區(qū)及漏區(qū)的氧化物導(dǎo)電層作為緩沖層。作為氧化物導(dǎo)電層的形成方法，使用濺射法、真空蒸鍍法(電子束蒸鍍法等)、電弧放電離子電鍍法、噴射法。作為這種氧化物導(dǎo)電層的材料，可以應(yīng)用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。將膜厚度適當(dāng)?shù)卦O(shè)定為50nm以上且300nm以下。另外，也可以使上述材料包含氧化硅?？梢酝ㄟ^(guò)利用與源電極142a、漏電極142b相同的光刻工序加工氧化物導(dǎo)電層的形狀。此外，在形成氧化物半導(dǎo)體層144的光刻工序中還使用相同的掩模加工該氧化物導(dǎo)電層的形狀。通過(guò)在氧化物半導(dǎo)體層144與源電極142a、漏電極142b之間設(shè)置氧化物導(dǎo)電層作為源區(qū)和漏區(qū)設(shè)置，可以實(shí)現(xiàn)源區(qū)和漏區(qū)的低電阻化，并可以進(jìn)行晶體管162的高速工作。此外，通過(guò)采用氧化物半導(dǎo)體層144、氧化物導(dǎo)電層、漏電極142b的結(jié)構(gòu)，可以提高晶體管162的耐壓性。作為源區(qū)及漏區(qū)而使用氧化物導(dǎo)電層是為了提高外圍電路(驅(qū)動(dòng)電路)的頻率特性而有效的。這是因?yàn)榕c金屬電極(鉬或鎢等)與氧化物半導(dǎo)體層的接觸相比，金屬電極(鉬或鎢等)與氧化物導(dǎo)電層的接觸可以降低接觸電阻的緣故。通過(guò)在氧化物半導(dǎo)體層與源電極層及漏電極層之間設(shè)置氧化物導(dǎo)電層，可以降低接觸電阻，并可以提高外圍電路 (驅(qū)動(dòng)電路)的頻率特性。接著，覆蓋氧化物半導(dǎo)體層144地形成柵極絕緣層146(參照?qǐng)D12B)。柵極絕緣層146可以利用CVD法或?yàn)R射法等形成。此外，柵極絕緣層146優(yōu)選包含氧化硅、氮化硅、氧氮化硅、氧化鋁、氧化鉭、氧化鉿、氧化釔、硅酸鉿(HfSixOyU > 0、y > 0))、添加有氮的硅酸鉿(HfSixOyU > 0、y > 0))、添加有氮的鋁酸鉿(HfAlxOyU > 0、y > 0))等。此外，柵極絕緣層146既可以采用單層結(jié)構(gòu)又可以采用疊層結(jié)構(gòu)。此外，雖然對(duì)柵極絕緣層146的厚度沒(méi)有特別的限制，但是當(dāng)使半導(dǎo)體裝置微型化時(shí)，優(yōu)選將柵極絕緣層 146形成為較薄，以確保晶體管的工作。例如，當(dāng)使用氧化硅時(shí)，可以將柵極絕緣層146形成為Inm以上且IOOnm以下，優(yōu)選形成為IOnm以上且50nm以下。當(dāng)如上那樣將柵極絕緣層形成為較薄時(shí)，發(fā)生因隧道效應(yīng)等而引起的柵極泄漏的問(wèn)題。為了解決柵極泄漏的問(wèn)題，優(yōu)選將氧化鉿、氧化鉭、氧化釔、硅酸鉿(HfSixOyU >0、 y > 0))、添加有氮的硅酸鉿(HfSix0y(x > 0、y > 0))、添加有氮的鋁酸鉿(HfAlxOyU > 0、 y > 0))等高介電常數(shù)(high-k)材料用于柵極絕緣層146。通過(guò)將high-k材料用于柵極絕緣層146，不但可以確保電特性，而且還可以將柵極絕緣層146形成為較厚以抑制柵極泄漏。例如，氧化鉿的介電常數(shù)為15左右，該數(shù)值比氧化硅的介電常數(shù)的3至4極為大。通過(guò)采用這種材料，容易得到換算為氧化硅時(shí)低于15nm，優(yōu)選為2nm以上且IOnm以下的柵極絕緣層。另外，還可以采用包含high-k材料的膜與包含氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁等中的任一種的膜的疊層結(jié)構(gòu)。此外，如柵極絕緣層146那樣，作為與氧化物半導(dǎo)體層144接觸的膜，優(yōu)選使用氧化膜、氮化膜或金屬氧化物膜，例如使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等材料而形成。另外，也可以使用包含第13族元素和氧的材料而形成。作為包含第13族元素和氧的材料，例如有包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種的材料等。在此，氧化鋁鎵是指含鋁量(at. % )多于含鎵量(at. % )的物質(zhì)，氧化鎵鋁是指含鎵量(at. % )等
22于或多于含鋁量(at. % )的物質(zhì)。金屬氧化物膜可以通過(guò)使用上述材料以單層結(jié)構(gòu)或疊層結(jié)構(gòu)來(lái)形成。優(yōu)選在形成柵極絕緣層146之后，在惰性氣體氣氛下或在氧氣氛下進(jìn)行第二熱處理。熱處理的溫度為200°C以上且450°C以下，優(yōu)選為250°C以上且350°C以下。例如，在氮?dú)夥障乱?50°C進(jìn)行1小時(shí)的熱處理即可。通過(guò)進(jìn)行第二熱處理，可以降低晶體管的電特性的不均勻性。此外，當(dāng)柵極絕緣層146包含氧時(shí)，其向氧化物半導(dǎo)體層144供應(yīng)氧而填補(bǔ)該氧化物半導(dǎo)體層144的氧缺陷，從而可以形成i型(本征半導(dǎo)體)或無(wú)限趨近于i型的氧化物半導(dǎo)體層。另外，在本實(shí)施方式中，雖然在形成柵極絕緣層146后進(jìn)行第二熱處理，但是進(jìn)行第二熱處理的時(shí)機(jī)不局限于此。例如，也可以在形成柵電極后進(jìn)行第二熱處理。此外，既可以在第一熱處理結(jié)束后接著進(jìn)行第二熱處理，又可以在第一熱處理中兼并第二熱處理或在第二熱處理中兼并第一熱處理。如上那樣，通過(guò)采用第一熱處理和第二熱處理中的至少一方，可以使氧化物半導(dǎo)體層144盡量不包含其主要成分以外的雜質(zhì)地進(jìn)行高純度化。接著，在柵極絕緣層146上形成柵電極148。柵電極148可以通過(guò)當(dāng)在柵極絕緣層146上形成導(dǎo)電層后選擇性地蝕刻該導(dǎo)電層來(lái)形成。成為柵電極148的導(dǎo)電層可以利用如濺射法等的PVD法或如等離子體CVD法等的 CVD法形成。詳細(xì)內(nèi)容與形成源電極14 或漏電極142b等的情況相同，可以參照有關(guān)內(nèi)容。通過(guò)上述步驟，完成使用被高純度化的氧化物半導(dǎo)體層144的晶體管162 (參照?qǐng)D 12C)。這種晶體管162具有截止電流被充分降低的特征。因此，通過(guò)將該晶體管用作寫入用晶體管，可以長(zhǎng)期保持電荷。接著，在柵極絕緣層146及柵電極148上形成絕緣層150(參照?qǐng)D12D)。絕緣層 150可以利用PVD法或CVD法等形成。此外，絕緣層150還可以使用包含氧化硅、氧氮化硅、 氮化硅、氧化鉿、氧化鋁等無(wú)機(jī)絕緣材料的材料以單層或疊層形成。另外，優(yōu)選將低介電常數(shù)的材料或低介電常數(shù)的結(jié)構(gòu)(多孔結(jié)構(gòu)等)用于絕緣層 150。通過(guò)降低絕緣層150的介電常數(shù)，可以降低發(fā)生在布線或電極等之間的電容而實(shí)現(xiàn)工作的高速化。接著，在絕緣層150上與源電極14 重疊地形成電極152(參照?qǐng)D13A)。由于可以采用與柵電極148相同的方法及材料形成電極152，所以詳細(xì)內(nèi)容可以參照關(guān)于上述柵電極148的記載。通過(guò)上述步驟完成電容器164。接著，在絕緣層150及電極152上形成絕緣層154。在絕緣層150、絕緣層154中形成到達(dá)柵電極148的開(kāi)口之后，在開(kāi)口中形成電極170，在絕緣層巧4上形成與電極170 連接的布線171(參照?qǐng)D13B)。通過(guò)使用掩模等選擇性地進(jìn)行蝕刻來(lái)形成該開(kāi)口。接著，在絕緣層巧4及布線171上形成絕緣層172。接著，在柵極絕緣層146、絕緣層150、絕緣層IM及絕緣層172中形成到達(dá)漏電極142b的開(kāi)口之后，在開(kāi)口中形成電極 156，在絕緣層172上形成與電極156連接的布線158(參照?qǐng)D13C)。通過(guò)使用掩模等選擇性地進(jìn)行蝕刻來(lái)形成該開(kāi)口。與絕緣層150同樣地可以采用PVD法或CVD法形成絕緣層IM及絕緣層172。此外，可以使用包含氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁等無(wú)機(jī)絕緣材料的材料以單層或疊層形成絕緣層1 及絕緣層172。另外，優(yōu)選將低介電常數(shù)的材料或低介電常數(shù)的結(jié)構(gòu)(多孔結(jié)構(gòu)等)用于絕緣層巧4及絕緣層172。通過(guò)降低絕緣層巧4及絕緣層172的介電常數(shù)，可以降低發(fā)生在布線或電極等之間的電容而實(shí)現(xiàn)工作的高速化。另外，優(yōu)選將上述絕緣層巧4及絕緣層172的表面形成為平坦。這是因?yàn)槿缦戮壒释ㄟ^(guò)將絕緣層1 及絕緣層172的表面形成為平坦，在使半導(dǎo)體裝置微型化的情況等下，也可以在絕緣層巧4及絕緣層172上適當(dāng)?shù)匦纬呻姌O或布線等。另外，絕緣層巧4及絕緣層172的平坦化可以利用CMP(化學(xué)機(jī)械拋光)等的方法進(jìn)行。電極170及電極156例如可以在利用PVD法或CVD法等在包括開(kāi)口的區(qū)域中形成導(dǎo)電層之后，利用蝕刻處理或CMP等方法去除上述導(dǎo)電層的一部分來(lái)形成。更具體而言，例如可以采用如下方法在包括開(kāi)口的區(qū)域中通過(guò)PVD法形成薄的鈦膜，并且通過(guò)CVD法形成薄的氮化鈦膜，然后填充開(kāi)口地形成鎢膜。在此，通過(guò)PVD法形成的鈦膜具有還原被形成面的氧化膜(自然氧化膜等)而降低與下部電極等(這里，漏電極142b)之間的接觸電阻的功能。此外，后面形成的氮化鈦膜具有抑制導(dǎo)電材料的擴(kuò)散的阻擋功能。此外，也可以在形成使用鈦或氮化鈦等的阻擋膜之后，通過(guò)鍍敷法形成銅膜。布線171及布線158通過(guò)在利用如濺射法等的PVD法或如等離子體CVD法等的CVD 法形成導(dǎo)電層之后將該導(dǎo)電層蝕刻為所希望的形狀而形成。此外，作為導(dǎo)電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素或以上述元素為成分的合金等。作為導(dǎo)電層的材料，還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。詳細(xì)內(nèi)容與源電極14 等相同。另外，在上述工序結(jié)束后，還可以形成各種布線或電極等。布線或電極可以采用所謂鑲嵌法、雙鑲嵌法等方法形成。通過(guò)上述工序可以制造出具有圖9A和圖9B所示的結(jié)構(gòu)的半導(dǎo)體裝置。在本實(shí)施方式所示的晶體管162中，由于氧化物半導(dǎo)體層144被高純度化，所以其氫濃度為5X1019atoms/cm3以下，優(yōu)選為5 X 1018atoms/cm3以下，更優(yōu)選為5X1017atoms/ cm3以下。此外，氧化物半導(dǎo)體層144的載流子密度比一般硅片的載流子密度(IXlO1Vcm3 左右)小得多(例如，小于lX1012/cm3，更優(yōu)選為小于USXlO^Vcm3)。并且，晶體管162 的截止電流也足夠小。例如，室溫(25°C )下的晶體管162的截止電流(在此，每單位溝道寬度(Iym)的值)為IOOzA (IzA (仄普托安培)為IXl(T21A)以下，優(yōu)選為IOzA以下。通過(guò)使用這樣被高純度化且被本征化的氧化物半導(dǎo)體層144，容易充分降低晶體管162的截止電流。并且，通過(guò)使用這種晶體管162，可以獲得能夠極為長(zhǎng)期保持存儲(chǔ)內(nèi)容的半導(dǎo)體裝置。本實(shí)施方式所示的結(jié)構(gòu)及方法等可以與其他實(shí)施方式所示的結(jié)構(gòu)及方法等適當(dāng)?shù)亟M合來(lái)實(shí)施。實(shí)施方式4在本實(shí)施方式中示出可應(yīng)用于本說(shuō)明書所公開(kāi)的半導(dǎo)體裝置中的晶體管的例子。 對(duì)于可應(yīng)用于本說(shuō)明書所公開(kāi)的半導(dǎo)體裝置中的晶體管的結(jié)構(gòu)沒(méi)有特別的限制，例如可以采用具有頂柵結(jié)構(gòu)或底柵結(jié)構(gòu)的交錯(cuò)型及平面型等。另外，晶體管可以采用形成一個(gè)溝道形成區(qū)的單柵結(jié)構(gòu)、形成兩個(gè)溝道形成區(qū)的兩柵(double gate)結(jié)構(gòu)或形成三個(gè)溝道形成區(qū)的三柵結(jié)構(gòu)。另外，還可以采用在溝道區(qū)的上及下隔著柵極絕緣層配置兩個(gè)柵電極層的雙柵(dual gate)型。圖14A至圖14D示出可以應(yīng)用于本說(shuō)明書所公開(kāi)的半導(dǎo)體裝置(例如，實(shí)施方式1 中的晶體管212)中的晶體管的截面結(jié)構(gòu)的實(shí)例。圖14A至圖14D所示的晶體管雖然設(shè)置在絕緣層400上，但是，也可以設(shè)置在玻璃襯底等的襯底上。圖14A所示的晶體管410是底柵結(jié)構(gòu)的薄膜晶體管之一，且還將其稱為反交錯(cuò)型
薄膜晶體管。晶體管410在絕緣層400上包括柵電極層401、柵極絕緣層402、氧化物半導(dǎo)體層 403、源電極層40 及漏電極層40恥。另外，設(shè)置有覆蓋晶體管410并層疊在氧化物半導(dǎo)體層403的絕緣層407。在絕緣層407上還形成有絕緣層409。圖14B所示的晶體管420是被稱為溝道保護(hù)型(也稱為溝道停止型)的底柵結(jié)構(gòu)之一，且還將其稱為反交錯(cuò)型薄膜晶體管。晶體管420在絕緣層400上包括柵電極層401、柵極絕緣層402、氧化物半導(dǎo)體層403、覆蓋氧化物半導(dǎo)體層403的溝道形成區(qū)的用作溝道保護(hù)層的絕緣層427、源電極層 405a及漏電極層40 。另外，覆蓋晶體管420地形成有絕緣層409。圖14C所示的晶體管430是底柵型的薄膜晶體管，并且在具有絕緣表面的襯底的絕緣層400上包括柵電極層401、柵極絕緣層402、源電極層40 、漏電極層40 及氧化物半導(dǎo)體層403。另外，設(shè)置有覆蓋晶體管430且與氧化物半導(dǎo)體層403接觸的絕緣層407。 在絕緣層407上還形成有絕緣層409。在晶體管430中，在絕緣層400及柵電極層401上且與其接觸而設(shè)置柵極絕緣層 402，在柵極絕緣層402上且與其接觸而設(shè)置有源電極層40 、漏電極層40 。而且，在柵極絕緣層402、漏電極層40 以及漏電極層40 上設(shè)置有氧化物半導(dǎo)體層403。圖14D所示的晶體管440是頂柵結(jié)構(gòu)的薄膜晶體管之一。晶體管440在絕緣層400 上包括絕緣層437、氧化物半導(dǎo)體層403、源電極層40 、漏電極層40 、柵極絕緣層402以及柵電極層401。接觸于源電極層40 、漏電極層40 地分別設(shè)置有布線層436a、布線層 436b，并且源電極層40 、漏電極層40 分別與布線層436a、布線層436b電連接。在將底柵結(jié)構(gòu)的晶體管410、420、430設(shè)置在襯底上時(shí)，也可以將成為基底膜的絕緣膜設(shè)置在絕緣層400和柵電極層之間?；啄ぞ哂蟹乐箒?lái)自絕緣層400的雜質(zhì)元素的擴(kuò)散的功能，并且使用選自氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一種膜或多種膜的疊層結(jié)構(gòu)形成。作為柵電極層401的材料，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以該金屬材料為主要成分的合金材料，以單層或疊層形成柵電極層401。作為柵極絕緣層402，可以使用等離子體CVD法或?yàn)R射法等以氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層的單層或疊層而形成。例如，作為第一柵極絕緣層，利用等離子體CVD法形成厚度為50nm以上200nm以下的氮化硅層(SiNy (y > 0))，且在第一柵極絕緣層上層疊用作第二柵極絕緣層的厚度為5nm以上300nm以下的氧化硅層(SiOx (x > 0))，來(lái)形成總厚度為200nm的柵極絕緣層。
作為用于源電極層405a、漏電極層40 的導(dǎo)電膜，例如使用選自Al、Cr、Cu、Ta、 Ti、Mo、W中的元素或以上述元素為成分的合金、組合上述元素的合金膜等。另外，還可以采用在Al、Cu等的金屬層的下側(cè)和上側(cè)中的一方或雙方層疊Ti、Mo、W等的高熔點(diǎn)金屬層的結(jié)構(gòu)。另外，可以通過(guò)使用添加有防止在Al膜中產(chǎn)生小丘或晶須的元素61力(1、&等)的 Al材料，來(lái)提高耐熱性。如連接到源電極層40 、漏電極層40 的布線層436a、布線層436b那樣的導(dǎo)電膜也可以使用與源電極層40 、漏電極層40 同樣的材料。另外，作為成為源電極層40 、漏電極層40 (包括由與它們相同的層形成的布線層)的導(dǎo)電膜，也可以使用導(dǎo)電金屬氧化物形成。作為導(dǎo)電金屬氧化物，可以使用氧化銦 (In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2,縮寫為ΙΤ0)、氧化銦氧化鋅合金(In2O3-^iO)或使這些金屬氧化物材料包含氧化硅的材料。作為絕緣層407、絕緣層427及絕緣層437，典型地使用氧化硅膜、氧氮化硅膜、氧化鋁膜或氧氮化鋁膜等無(wú)機(jī)絕緣膜。絕緣層409可以使用氮化硅膜、氮化鋁膜、氮氧化硅膜、氮氧化鋁膜等無(wú)機(jī)絕緣膜。另外，也可以在絕緣層409上形成平坦化絕緣膜以減少因晶體管產(chǎn)生的表面凹凸。作為平坦化絕緣膜，可以使用聚酰亞胺、丙烯酸樹(shù)脂、苯并環(huán)丁烯類樹(shù)脂等的有機(jī)材料。 除了上述有機(jī)材料之外，還可以使用低介電常數(shù)材料(low-k材料)等。另外，也可以通過(guò)層疊多個(gè)由這些材料形成的絕緣膜，形成平坦化絕緣膜。另外，也可以在氧化物半導(dǎo)體層403與源電極層40 、漏電極層40 之間作為緩沖層設(shè)置用作源區(qū)及漏區(qū)的氧化物導(dǎo)電層。圖15A和圖15B示出在圖14D所示的晶體管 440中設(shè)置氧化物導(dǎo)電層的晶體管441及晶體管442。圖15A和圖15B的晶體管441、晶體管442在氧化物半導(dǎo)體層403與源電極層 40 、漏電極層40 之間形成有用作源區(qū)及漏區(qū)的氧化物導(dǎo)電層40 及氧化物導(dǎo)電層 404b。圖15A和圖15B的晶體管441及晶體管442是其氧化物導(dǎo)電層40 、氧化物導(dǎo)電層 404b的形狀根據(jù)制造工序不同的例子。在圖15A所示的晶體管441中，形成氧化物半導(dǎo)體膜和氧化物導(dǎo)電膜的疊層，在同一光刻工序中加工氧化物半導(dǎo)體膜和氧化物導(dǎo)電膜的疊層來(lái)形成島狀的氧化物半導(dǎo)體層 403和氧化物導(dǎo)電膜。在氧化物半導(dǎo)體層及氧化物導(dǎo)電膜上形成源電極層40 、漏電極層 405b之后，將源電極層40 、漏電極層40 為掩模，對(duì)島狀的氧化物半導(dǎo)體膜進(jìn)行蝕刻來(lái)形成成為源區(qū)及漏區(qū)的氧化物導(dǎo)電層40 及氧化物導(dǎo)電層404b。在圖15B所示的晶體管442中，通過(guò)在氧化物半導(dǎo)體層403上形成氧化物導(dǎo)電膜， 在該氧化物導(dǎo)電膜上形成金屬導(dǎo)電膜，在同一光刻工序中加工氧化物導(dǎo)電膜及金屬導(dǎo)電膜，來(lái)形成氧化物導(dǎo)電層40 及氧化物導(dǎo)電層404b、源電極層40 以及漏電極層40 。另外，在用來(lái)加工氧化物導(dǎo)電層的形狀的蝕刻處理時(shí)，適當(dāng)?shù)卣{(diào)整蝕刻條件(蝕刻材料的種類、濃度、蝕刻時(shí)間等)，以免氧化物半導(dǎo)體層受到過(guò)剩的蝕刻。作為氧化物導(dǎo)電層40 及氧化物導(dǎo)電層404b的形成方法，使用濺射法、真空蒸鍍法(電子束蒸鍍法等)、電弧放電離子電鍍法、噴射法。作為氧化物導(dǎo)電層的材料，可以應(yīng)用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。另外，也可以在上述材料中包含氧化硅。
當(dāng)作為源區(qū)和漏區(qū)將氧化物導(dǎo)電層設(shè)置在氧化物半導(dǎo)體層403與源電極層40fe、 漏電極層40 之間時(shí)，可以實(shí)現(xiàn)源區(qū)和漏區(qū)的低電阻化，并且晶體管441、442可以進(jìn)行高
速工作。另外，通過(guò)采用氧化物半導(dǎo)體層403、氧化物導(dǎo)電層40 及氧化物導(dǎo)電層404b、源電極層40 及漏電極層40 的結(jié)構(gòu)，可以提高晶體管441及晶體管442的耐壓性。本實(shí)施方式可以與其他實(shí)施方式所記載的結(jié)構(gòu)適當(dāng)?shù)亟M合而實(shí)施。實(shí)施方式5參照?qǐng)D16A至圖16C說(shuō)明在上述實(shí)施方式1至4中可以用于晶體管的半導(dǎo)體層的氧化物半導(dǎo)體層的一個(gè)方式。本實(shí)施方式的氧化物半導(dǎo)體層具有在第一結(jié)晶氧化物半導(dǎo)體層上包括比第一結(jié)晶氧化物半導(dǎo)體層厚的第二結(jié)晶氧化物半導(dǎo)體層的疊層結(jié)構(gòu)。在絕緣層400上形成絕緣層437。在本實(shí)施方式中，作為絕緣層437，利用PCVD法或?yàn)R射法，形成厚度為50nm以上且600nm以下的氧化物絕緣層。例如，可以使用選自氧化硅膜、氧化鎵膜、氧化鋁膜、氧氮化硅膜、氧氮化鋁膜或氮氧化硅膜中的一層或疊層。接著，在絕緣層437上形成厚度為Inm以上且IOnm以下的第一氧化物半導(dǎo)體膜。 作為第一氧化物半導(dǎo)體膜的形成方法，利用濺射法，將該利用濺射法的成膜時(shí)的襯底溫度設(shè)定為200°C以上且400°C以下。在本實(shí)施方式中，在如下條件下形成厚度為5nm的第一氧化物半導(dǎo)體膜使用金屬氧化物靶材(In-Ga-Si-O類金屬氧化物靶材(In2O3 Ga2O3 ZnO = 1 1 2 [摩爾數(shù)比])；襯底與靶材之間的距離為170mm ；襯底溫度為250°C ；壓力為0. 4Pa ；直流(DC)電源為0. 5kff ；在只有氧、只有氬或氬及氧氣氛下進(jìn)行成膜處理。接著，將配置襯底的處理室的氣氛為氮或干燥空氣，并進(jìn)行第一加熱處理。將第一加熱處理的溫度設(shè)定為400°C以上且750°C以下。通過(guò)第一加熱處理形成第一結(jié)晶氧化物半導(dǎo)體層450a (參照?qǐng)D16A)。依據(jù)第一加熱處理的溫度，通過(guò)第一加熱處理，從膜表面開(kāi)始晶化，從膜表面向膜內(nèi)部進(jìn)展結(jié)晶成長(zhǎng)，而可以得到具有C軸取向的結(jié)晶。通過(guò)第一加熱處理，許多鋅和氧集中在膜表面，上表面為六角形的包括鋅和氧的石墨烯型的二維結(jié)晶在最外表面上以一層或多個(gè)層形成，其向膜厚度方向生長(zhǎng)并重疊而成為疊層。在上升加熱處理的溫度時(shí)，從表面到內(nèi)部，然后從內(nèi)部到底部進(jìn)展結(jié)晶成長(zhǎng)。通過(guò)第一加熱處理，將氧化物絕緣層的絕緣層437中的氧擴(kuò)散到與第一結(jié)晶氧化物半導(dǎo)體層450a的界面或其附近(離界面士5nm以內(nèi))，減少第一結(jié)晶氧化物半導(dǎo)體層的氧缺陷。從而，用作基底絕緣層的絕緣層437優(yōu)選在膜中(塊中)、第一結(jié)晶氧化物半導(dǎo)體層450a與絕緣層437的界面中的至少一處存在超過(guò)化學(xué)計(jì)量比的含量的氧。接著，在第一結(jié)晶氧化物半導(dǎo)體層450a上形成厚于IOnm的第二氧化物半導(dǎo)體膜。 作為第二氧化物半導(dǎo)體膜的形成方法利用濺射法，將該成膜時(shí)的襯底溫度設(shè)定為200°C以上且400°C以下。通過(guò)將成膜時(shí)的襯底溫度設(shè)定為200°C以上且400°C以下，在與第一結(jié)晶氧化物半導(dǎo)體層的表面上接觸而形成的氧化物半導(dǎo)體層中產(chǎn)生前驅(qū)體(precursor)的排列，可以實(shí)現(xiàn)所謂的秩序性。在本實(shí)施方式中，在如下條件下形成厚度為25nm的第二氧化物半導(dǎo)體膜使用金
27屬氧化物靶材(In-Ga-Si-O類金屬氧化物靶材(In2O3 Ga2O3 ZnO = 1 1 2 [摩爾數(shù)比])；襯底與靶材之間的距離為170mm ；襯底溫度為400°C ；壓力為0. 4Pa ；直流(DC)電源為0. 5kff ；在只有氧、只有氬或氬及氧氣氛下進(jìn)行成膜處理。接著，將配置襯底的處理室的氣氛為氮?dú)夥障隆⒀鯕夥障禄虻脱醯幕旌蠚夥障拢?并進(jìn)行第二加熱處理。將第二加熱處理的溫度設(shè)定為400°C以上且750°C以下。通過(guò)第二加熱處理形成第二結(jié)晶氧化物半導(dǎo)體層450b (參照?qǐng)D16B)。通過(guò)在氮?dú)夥障隆⒀鯕夥障禄虻脱醯幕旌蠚夥障逻M(jìn)行第二加熱處理，實(shí)現(xiàn)第二結(jié)晶氧化物半導(dǎo)體層450b的高密度化及減少缺陷數(shù)。通過(guò)第二加熱處理，以第一結(jié)晶氧化物半導(dǎo)體層450a為晶核，向膜厚度方向，即從底部向內(nèi)部進(jìn)展結(jié)晶成長(zhǎng)，形成第二結(jié)晶氧化物半導(dǎo)體層450b。另外，優(yōu)選在不接觸大氣的狀態(tài)下連續(xù)進(jìn)行從絕緣層437的形成到第二加熱處理的工序。從絕緣層437的形成到第二加熱處理的工序進(jìn)行在控制為幾乎不包含氫及水分的氣氛(惰性氣氛、減壓氣氛、干燥空氣氣氛等)下，例如，利用水分為露點(diǎn)_40°C以下，優(yōu)選為露點(diǎn)-50°C以下的干燥氮?dú)夥?。接著，?duì)包括第一結(jié)晶氧化物半導(dǎo)體層450a和第二結(jié)晶氧化物半導(dǎo)體層450b 的氧化物半導(dǎo)體疊層進(jìn)行加工來(lái)形成包括島狀的氧化物半導(dǎo)體疊層的氧化物半導(dǎo)體層 453(參照?qǐng)D16C)。在附圖中，以虛線表示第一結(jié)晶氧化物半導(dǎo)體層450a與第二結(jié)晶氧化物半導(dǎo)體層450b之間的界面而說(shuō)明氧化物半導(dǎo)體疊層，但是不是存在有明確的界面，而是為了易懂說(shuō)明圖示的。通過(guò)在氧化物半導(dǎo)體疊層上形成所希望的形狀的掩模之后對(duì)該氧化物半導(dǎo)體疊層進(jìn)行蝕刻，可以進(jìn)行氧化物半導(dǎo)體疊層的加工?？梢岳霉饪坦ば虻鹊姆椒ㄐ纬缮鲜鲅谀??；蛘撸部梢岳脟娔ǖ鹊姆椒ㄐ纬裳谀?。此外，氧化物半導(dǎo)體疊層的蝕刻方法可以采用干蝕刻或濕蝕刻。當(dāng)然，也可以組合干蝕刻和濕蝕刻而使用。另外，根據(jù)上述制造方法來(lái)得到的第一結(jié)晶氧化物半導(dǎo)體層450a及第二結(jié)晶氧化物半導(dǎo)體層450b的特征之一是具有C軸取向。但是，第一結(jié)晶氧化物半導(dǎo)體層450a及第二結(jié)晶氧化物半導(dǎo)體層450b不是具有單晶結(jié)構(gòu)，又不是具有非晶結(jié)構(gòu)，是包括具有C軸取向的結(jié)晶(CAxis Aligned Crystal ；也稱為CAAC)的氧化物。另外，第一結(jié)晶氧化物半導(dǎo)體層450a及第二結(jié)晶氧化物半導(dǎo)體層450b的一部分具有晶粒界面。為了得到CAAC在氧化物半導(dǎo)體膜的堆積初期階段形成六方晶的結(jié)晶且以該結(jié)晶為晶種進(jìn)行結(jié)晶成長(zhǎng)是重要的。為此，將襯底加熱溫度設(shè)定為100°C至500°C，優(yōu)選為200°C 至400°C，更優(yōu)選為250°C至300°C。此外，除了上述條件之外，還在高于成膜時(shí)的襯底加熱溫度的溫度下對(duì)堆積的氧化物半導(dǎo)體膜進(jìn)行熱處理，可以修復(fù)包含在膜中的微小缺陷或疊層界面的缺陷。此外，第一及第二結(jié)晶氧化物半導(dǎo)體層包括至少具有Si的氧化物材料，即具有四元金屬氧化物的h-Al-Ga-Si-O類材料、In-Sn-Ga-Si-O類材料、三元金屬氧化物的 h-Ga-Si-O 類材料、In-Al-Zn-O 類材料、In-Sn-Zn-O 類材料、Sn-Ga-Zn-O 類材料、 Al-Ga-Zn-O類材料、Sn-Al-Si-O類材料、二元金屬氧化物的h-Zn-O類材料、Sn-Si-O類材料、Al-Si-O類材料、Si-Mg-O類材料、Si-O類材料等。另外，也可以使用i-Ga-Zn-O 類材料、In-Ga-B-Zn-O類材料、In-B-Zn-O類材料。此外，也可以使上述材料包含Si02。在此，例如，In-Ga-Si-O類材料是指具有銦( )、鎵(( )、鋅(Zn)的氧化物膜，并對(duì)其組成比并沒(méi)有限制。此外，也可以包含In、Ga及Si以外的元素。另外，不局限于在第一結(jié)晶氧化物半導(dǎo)體層上形成第二結(jié)晶氧化物半導(dǎo)體層的雙層結(jié)構(gòu)，也可以在形成第二結(jié)晶氧化物半導(dǎo)體層之后，反復(fù)進(jìn)行用來(lái)形成第三結(jié)晶氧化物半導(dǎo)體層的成膜和加熱處理的步驟，形成三層以上的疊層結(jié)構(gòu)?？梢詫ㄊ褂蒙鲜鲋圃旆椒ㄐ纬傻难趸锇雽?dǎo)體疊層的氧化物半導(dǎo)體層453 適當(dāng)?shù)赜糜诳蓱?yīng)用于本說(shuō)明書所公開(kāi)的半導(dǎo)體裝置的晶體管(例如，實(shí)施方式1中的晶體管212、實(shí)施方式2中的晶體管312)。另外，電場(chǎng)不從氧化物半導(dǎo)體層的一方的面向另一方的面施加，此外，電流不沿著氧化物半導(dǎo)體疊層的厚度方向(從一方的面流到另一方的面的方向，具體地，圖16C中的上下方向流過(guò))。由于實(shí)現(xiàn)電流主要流在氧化物半導(dǎo)體疊層的界面的晶體管結(jié)構(gòu)，即使對(duì)晶體管進(jìn)行光照射或施加BT壓力，也抑制或減少晶體管特性的劣化。通過(guò)將使用氧化物半導(dǎo)體層453那樣的第一結(jié)晶氧化物半導(dǎo)體層和第二結(jié)晶氧化物半導(dǎo)體層的疊層用于晶體管，可以實(shí)現(xiàn)具有穩(wěn)定的電特性且可靠性高的晶體管。本實(shí)施方式可以與其他實(shí)施方式所記載的結(jié)構(gòu)適當(dāng)?shù)亟M合而實(shí)施。實(shí)施方式6在本實(shí)施方式中，使用圖17A至圖17F說(shuō)明將上述實(shí)施方式所說(shuō)明的半導(dǎo)體裝置應(yīng)用于電子設(shè)備的情況。在本實(shí)施方式中，對(duì)將上述半導(dǎo)體裝置應(yīng)用于計(jì)算機(jī)、移動(dòng)電話機(jī) (也稱為手機(jī)、移動(dòng)電話裝置)、便攜式信息終端(也包括便攜式游戲機(jī)、聲音再現(xiàn)裝置等)、 數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、電子紙、電視裝置(也稱為電視或電視接收機(jī))等電子設(shè)備的情況進(jìn)行說(shuō)明。圖17A示出筆記本型個(gè)人計(jì)算機(jī)，該筆記本個(gè)人計(jì)算機(jī)包括框體701、框體702、顯示部703、鍵盤704等。在框體701及框體702中的至少一個(gè)中設(shè)置有上述實(shí)施方式所示的半導(dǎo)體裝置。因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的筆記本型個(gè)人計(jì)算機(jī)。圖17B示出便攜式信息終端(PDA)，其主體711包括顯示部713、外部接口 715及操作按鈕714等。此外，它還包括用來(lái)操作便攜式信息終端的觸摸筆712等。在主體711 中設(shè)置有上述實(shí)施方式所示的半導(dǎo)體裝置。因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的便攜式信息終端。圖17C示出安裝有電子紙的電子書閱讀器720，該電子書閱讀器包括兩個(gè)框體，即框體721和框體723。框體721設(shè)置有顯示部725，并且框體723設(shè)置有顯示部727。框體 721和框體723由軸部737彼此連接，并且可以以該軸部737為軸進(jìn)行開(kāi)閉動(dòng)作。此外，框體721包括電源731、操作鍵733及揚(yáng)聲器735等。在框體721和框體723中的至少一個(gè)中設(shè)置有上述實(shí)施方式所示的半導(dǎo)體裝置。因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的電子書閱讀器。圖17D示出移動(dòng)電話機(jī)，該移動(dòng)電話機(jī)包括兩個(gè)框體，即框體740和框體741。再者，框體740和框體741滑動(dòng)而可以從如圖17D所示那樣的展開(kāi)狀態(tài)變成重疊狀態(tài)，因此可以實(shí)現(xiàn)適于攜帶的小型化。此外，框體741包括顯示面板742、揚(yáng)聲器743、麥克風(fēng)744、操作鍵745、定位裝置746、照相用透鏡747以及外部連接端子748等。此外，框體740包括對(duì)移動(dòng)電話機(jī)進(jìn)行充電的太陽(yáng)能電池單元749和外部存儲(chǔ)器插槽750等。此外，天線被內(nèi)置在框體741中。在框體740和框體741中的至少一個(gè)中設(shè)置有上述實(shí)施方式所示的半導(dǎo)體裝置。因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的移動(dòng)電話機(jī)。圖17E示出數(shù)碼攝像機(jī)，該數(shù)碼相機(jī)包括主體761、顯示部767、取景器部分763、操作開(kāi)關(guān)764、顯示部765以及電池766等。在主體761中設(shè)置有上述實(shí)施方式所示的半導(dǎo)體裝置。因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的數(shù)碼攝像機(jī)。圖17F示出電視裝置770，該電視裝置包括框體771、顯示部773以及支架775等。 可以使用框體771所具有的開(kāi)關(guān)、遙控操作機(jī)780來(lái)進(jìn)行電視裝置770的操作?？蝮w771及遙控操作機(jī)780中設(shè)置有上述實(shí)施方式所示的半導(dǎo)體裝置。因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的電視裝置。如上所述，根據(jù)本實(shí)施方式的電子設(shè)備安裝有根據(jù)上述實(shí)施方式的半導(dǎo)體裝置。 因此，可以實(shí)現(xiàn)能夠長(zhǎng)期保持存儲(chǔ)內(nèi)容，其寫入及讀出信息的速度較快，而且信息的寫入及讀出的可靠性高的電子設(shè)備。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括包括第一晶體管、第二晶體管及電容器的存儲(chǔ)單元，其中所述第一晶體管的第一柵極端子與所述電容器電連接，所述第一晶體管的第一源極端子與位線電連接，所述第一晶體管包括半導(dǎo)體襯底，并且所述第二晶體管的第二柵極端子與氧化物半導(dǎo)體用字線電連接， 所述第二晶體管的第二源極端子與氧化物半導(dǎo)體用位線電連接，所述第二晶體管的第二漏極端子與所述第一晶體管的所述第一柵極端子電連接，所述第二晶體管包括氧化物半導(dǎo)體層；包括具有第三源極端子、第三漏極端子、第三柵極端子以及第四柵極端子的雙柵驅(qū)動(dòng)的電阻元件，其中所述第三源極端子及所述第三柵極端子與電源電壓被輸入的端子電連接，且所述第三漏極端子與所述位線電連接；輸出基準(zhǔn)電位的基準(zhǔn)電位電路；與所述基準(zhǔn)電位電路及所述位線電連接的電位比較電路，該電位比較電路對(duì)所述基準(zhǔn)電位電路所輸出的所述基準(zhǔn)電位與所述位線的電位進(jìn)行比較；以及與所述電位比較電路電連接的控制電路，其中所述電位比較電路的輸出電位施加到電源控制電路部及狀態(tài)轉(zhuǎn)換電路部，其中，所述狀態(tài)轉(zhuǎn)換電路部與所述電源控制電路部的輸入部及所述電阻元件的所述第四柵極端子電連接，且對(duì)所述第四柵極端子施加電位，并且，所述電源控制電路部與所述氧化物半導(dǎo)體用位線電連接，且對(duì)所述氧化物半導(dǎo)體用位線施加電位。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述基準(zhǔn)電位電路為輸出各個(gè)電位的多個(gè)基準(zhǔn)電位電路。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述半導(dǎo)體襯底為單晶半導(dǎo)體襯底。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述半導(dǎo)體襯底包含硅。
5.根據(jù)權(quán)利要求ι所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層為包含h、fe及ai的氧化物半導(dǎo)體材料。
全文摘要
所公開(kāi)的發(fā)明的一個(gè)方式的目的之一是提供一種即使沒(méi)有電力供應(yīng)也能夠保持存儲(chǔ)內(nèi)容并對(duì)寫入次數(shù)也沒(méi)有限制的具有新結(jié)構(gòu)的半導(dǎo)體裝置。所公開(kāi)的發(fā)明的一個(gè)方式的目的之一是縮小電路規(guī)模并提高寫入、讀出的可靠性。在對(duì)使用包含氧化物半導(dǎo)體層的晶體管的存儲(chǔ)單元進(jìn)行驗(yàn)證工作及讀出時(shí)，通過(guò)將顯示不同的閾值電壓的雙柵驅(qū)動(dòng)的晶體管用作電阻元件，可以僅使用一系統(tǒng)的基準(zhǔn)電位電路實(shí)現(xiàn)穩(wěn)定的驗(yàn)證工作及讀出工作。
文檔編號(hào)G11C16/10GK102403040SQ20111027811
公開(kāi)日2012年4月4日 申請(qǐng)日期2011年9月9日 優(yōu)先權(quán)日2010年9月10日
發(fā)明者鐮田康一郎 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所