專利名稱：半導(dǎo)體存儲(chǔ)裝置及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施方式總體涉及半導(dǎo)體存儲(chǔ)裝置及其控制方法。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)裝置之中的例如NAND型閃存中，具備存儲(chǔ)單元的電流路徑被多個(gè)串聯(lián)連接起來(lái)的NAND單元組。在數(shù)據(jù)寫(xiě)入工作吋，通過(guò)對(duì)NAND單元組的非選擇單元施加寫(xiě)入通過(guò)(pass)電壓 而形成通道，通過(guò)對(duì)選擇單元施加寫(xiě)入電壓(VPGM)而對(duì)選擇單元寫(xiě)入預(yù)定的閾值。然而，依向上述非選擇單元施加的寫(xiě)入通過(guò)電壓(VPASS)的大小以及時(shí)間，寫(xiě)入壓カ増大，存在可能成為寫(xiě)入不良的發(fā)生原因的傾向。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供有利于寫(xiě)入不良的減少的半導(dǎo)體存儲(chǔ)裝置及其控制方法。總體上，根據(jù)ー實(shí)施例，半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元陣列，其具備配置于多個(gè)位線與字線的交叉位置且電流路徑串聯(lián)連接的多個(gè)存儲(chǔ)単元列；電壓生成電路，其生成提供給前述存儲(chǔ)單元陣列的電壓；以及控制電路，其控制前述存儲(chǔ)單元陣列以及前述電壓生成電路。前述控制電路在前述存儲(chǔ)單元的數(shù)據(jù)寫(xiě)入工作中以如下方式進(jìn)行控制對(duì)前述存儲(chǔ)單元列的非選擇字線施加第I寫(xiě)入通過(guò)電壓，在選擇字線達(dá)到了寫(xiě)入電壓后，對(duì)前述非選擇字線進(jìn)一歩施加電壓直至達(dá)到比前述第I寫(xiě)入通過(guò)電壓大的第2寫(xiě)入通過(guò)電壓為止。根據(jù)本發(fā)明的實(shí)施方式，能夠使半導(dǎo)體存儲(chǔ)裝置的寫(xiě)入不良減少。


圖I是表示第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的整體結(jié)構(gòu)例的框圖；圖2是表示第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入時(shí)的電壓關(guān)系的剖面圖；圖3是表示第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作的時(shí)序圖；圖4是關(guān)于第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓上升的傾度的圖；圖5是表示用于產(chǎn)生第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的電壓波形的一例的圖；圖6是表示第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓上升的傾度的圖；圖7是表示比較例所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓波形的圖；圖8是表示第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓波形的圖；圖9是表示第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作后的不良位數(shù)的圖；圖10是表示第2實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入時(shí)的電壓關(guān)系(REASB方式)的剖面圖；圖11是表示第3實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓波形的圖；圖12是表示第4實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓波形的圖； 圖13是表示第5實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓波形的圖；圖14是表示第6實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作中的非選擇字線的電壓波形的圖；以及圖15是表示第I實(shí)施方式的變形例所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入工作的流程圖。
具體實(shí)施例方式以下，具體地關(guān)于實(shí)施方式參照附圖進(jìn)行說(shuō)明。在該說(shuō)明中，作為半導(dǎo)體存儲(chǔ)裝置，舉出NAND型閃存為一例，但并不限于此。而且，在該說(shuō)明中，在全部附圖中對(duì)于相同的部分標(biāo)注相同的參照符號(hào)。[第I實(shí)施方式]〈I.整體結(jié)構(gòu)例>首先，關(guān)于第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的整體結(jié)構(gòu)例，使用圖I進(jìn)行說(shuō)明。如圖所示，第I實(shí)施方式所涉及的NAND型閃存21具備存儲(chǔ)單元陣列I、讀出放大器電路2、行譯碼器3、控制器4、輸入輸出緩沖器5、熔絲ROM 6、電壓生成電路7?？刂破?構(gòu)成對(duì)存儲(chǔ)單元陣列I的控制部。存儲(chǔ)單元陣列1，包括多個(gè)塊(BLKO、BLKl、. . .、BLKn)，所述多個(gè)塊通過(guò)以矩陣狀分別排列NAND單元組10而形成。ー個(gè)NAND單元組10包括電流路徑被多個(gè)串聯(lián)連接起來(lái)的存儲(chǔ)單元此(10)、1 1、...、1 31)和連接于其兩端的選擇門晶體管SI、S2。雖然圖示省略，但I(xiàn)個(gè)存儲(chǔ)単元MC能夠形成為下述単元在形成于漏與源之間的柵絕緣膜(隧道(トンネル)絕緣膜)上具有作為電荷蓄積層的浮柵電極，在該浮柵電極上隔著柵間絕緣膜形成有控制柵電極?？刂茤胚B接于字線之一。選擇門晶體管SI的源連接于共用源線CELSRC，選擇門晶體管S2的漏連接于位線BL0NAND單元組10內(nèi)的存儲(chǔ)單元MC的控制柵連接于各不相同的字線WL(WL0、WLl.....WL31)。選擇門晶體管SI、S2的柵分別連接于與字線WL并行的選擇門線SG1、SG2。共享I字線的多個(gè)存儲(chǔ)単元的集合構(gòu)成I頁(yè)或2頁(yè)。共享字線WL和選擇門線SG1、SG2的多個(gè)NAND單元組10的集合構(gòu)成作為數(shù)據(jù)擦除的單位的塊BLK。包含多個(gè)塊(BLK0、BLKl.....BLKn)的存儲(chǔ)單元陣列1，形成于硅基板的ー個(gè)單元阱(CPWELL)內(nèi)。讀出放大器電路(SA)2電連接于存儲(chǔ)單元陣列I的位線BL。讀出放大器電路2具有構(gòu)成頁(yè)緩沖器的多個(gè)讀出放大器SA，所述頁(yè)緩沖器用于將讀出數(shù)據(jù)讀出并保存寫(xiě)入數(shù)據(jù)。讀出放大器電路2具有列選擇門。行譯碼器(包括字線驅(qū)動(dòng)器)(行DED/WDRV)3選擇字線WL以及選擇門線SG1、SG2
并驅(qū)動(dòng)?？刂破?CNTL)4接收寫(xiě)入使能信號(hào)WEn、讀出使能信號(hào)REn、地址鎖存使能信號(hào)ALE、命令鎖存使能信號(hào)CLE等外部控制信號(hào)，進(jìn)行該NAND型閃存21的全體的工作的控制。這些信號(hào)從存儲(chǔ)器控制器MCNTL發(fā)送。 具體地，控制器4包含命令接口和/或地址保存、傳送電路，判斷所供給的數(shù)據(jù)是寫(xiě)入數(shù)據(jù)還是地址數(shù)據(jù)。根據(jù)該判斷結(jié)果，將寫(xiě)入數(shù)據(jù)傳送到讀出放大器電路2，將地址數(shù)據(jù)傳送到行譯碼器3和/或讀出放大器電路2。另外，控制器4基于外部控制信號(hào)，進(jìn)行數(shù)據(jù)讀出、數(shù)據(jù)寫(xiě)入、數(shù)據(jù)擦除的序列控制、施加電壓的控制等。數(shù)據(jù)輸入輸出緩沖器(I/O緩沖器)5除了在讀出放大器電路2與外部輸入輸出端子之間進(jìn)行數(shù)據(jù)發(fā)送接收以外，還接收命令數(shù)據(jù)和/或地址數(shù)據(jù)。這些信號(hào)也從存儲(chǔ)器控制器MCNTL發(fā)送。熔絲R0M(R0M Fuse)6例如記錄與在后述的數(shù)據(jù)寫(xiě)入工作時(shí)使用的寫(xiě)入電壓電平有關(guān)的參數(shù)等。這些參數(shù)例如在NAND型閃存21的電源啟動(dòng)時(shí)從熔絲ROM 6讀出，并讀入到控制器4內(nèi)的未圖示的寄存器電路，在NAND型閃存21的工作時(shí)等使用。電壓生成電路7具備升壓電路11和脈沖生成電路12。升壓電路11可分別包括多
個(gè)充電泵電路(充電泵電路CP1、CP2.....CPn)。升壓電路11按照從未圖示的時(shí)鐘發(fā)生電
路提供的時(shí)鐘CLK，充電預(yù)定的電壓并輸出至脈沖生成電路。脈沖生成電路(PG) 12與來(lái)自升壓電路11的輸入相應(yīng)地，生成在數(shù)據(jù)寫(xiě)入工作等時(shí)所需的預(yù)定的脈沖電壓。在上述結(jié)構(gòu)中，電壓生成電路7基于來(lái)自控制器4的控制信號(hào)，轉(zhuǎn)換所輸入的時(shí)鐘CLK的時(shí)鐘數(shù)和/或所驅(qū)動(dòng)的升壓電路11的數(shù)量，進(jìn)而控制脈沖生成電路12，從而生成期望的脈沖電壓。之所以轉(zhuǎn)換時(shí)鐘CLK數(shù)和/或所驅(qū)動(dòng)的升壓電路11的數(shù)量，是為了如后所述使脈沖電壓的上升時(shí)間(電壓波形的傾度等緩急的程度)變化。〈2 數(shù)據(jù)寫(xiě)入工作〉接著，使用圖2至圖6，關(guān)于第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)人工作進(jìn)行說(shuō)明。2-1.數(shù)據(jù)寫(xiě)入工作時(shí)的電壓關(guān)系NAND單元組10的數(shù)據(jù)寫(xiě)入工作時(shí)的電壓關(guān)系，如圖2所示。如圖所示，存儲(chǔ)單元MCO 31以及選擇門SGS、S⑶，具備依次設(shè)置于半導(dǎo)體基板的阱上的隧道絕緣膜、電荷蓄積層(浮游電極)FG、柵間絕緣膜Iro和控制電極CG。但是，選擇門SGS、SGD的柵間絕緣膜IPD的中央部分被開(kāi)ロ，浮游電極FG與控制電極CG電連接。在上述結(jié)構(gòu)中，數(shù)據(jù)寫(xiě)入工作時(shí)的電壓關(guān)系如下。另外，在此，舉出將選擇單元設(shè)定為存儲(chǔ)單元MC29的情況為一例。
對(duì)連接于選擇單元MC29的選擇字線WL29施加寫(xiě)入電壓VPGM。對(duì)非選擇單元MCO 28、30、31的非選擇字線WLO 28、30、31施加寫(xiě)入通過(guò)電壓VPASS。通過(guò)施加寫(xiě)入通過(guò)電壓VPASS，形成非選擇單元MCO 28、30、31的通道，使電流路徑導(dǎo)通。在此，寫(xiě)入電壓VPGM是比寫(xiě)入通過(guò)電壓VPASS大的電壓值(VPGM > VPASS)。對(duì)選擇門SGS、S⑶的柵提供選擇電壓VSG。對(duì)于位線，在選擇單元的寫(xiě)入的情況下，提供例如接地電位Vss，在選擇單元的非寫(xiě)入的情況下，提供例如內(nèi)部電源電壓Vdd。對(duì)于源線提供源電壓SRC。對(duì)于半導(dǎo)體基板的阱(単元P-阱)提供預(yù)定的阱電壓。另外，將非寫(xiě)入?yún)g元的通道的電位稱為“通道電位”。該“通道電位”越接近于寫(xiě)入電壓Vpgm，越難于產(chǎn)生非寫(xiě)入的 選擇單元的誤寫(xiě)入。2-2.數(shù)據(jù)寫(xiě)入工作的時(shí)序圖接著，沿用圖3的時(shí)序圖，關(guān)于數(shù)據(jù)寫(xiě)入工作進(jìn)ー步進(jìn)行詳細(xì)地說(shuō)明。在該工作中，全部的控制由控制器4進(jìn)行。另外，圖3關(guān)于選擇單元的非寫(xiě)入的情況，即關(guān)于將NAND單元組10的通道電位通過(guò)所謂的自舉升高的情況進(jìn)行說(shuō)明。首先，如圖2所示，對(duì)選擇門SGS、SGD提供例如選擇電壓，對(duì)位線BL提供例如內(nèi)部電源電壓VdcL接著，在時(shí)刻tl時(shí)，對(duì)非選擇字線WLO 28、30、31以及基板提供寫(xiě)入通過(guò)電壓VPASSl0在此，在非選擇字線WLO 28、30、31的電壓達(dá)到了寫(xiě)入通過(guò)電壓VPASSl后，NAND單元組10的通道電位通過(guò)自舉上升到Vchannell。此時(shí)，寫(xiě)入通過(guò)電壓VPASS的上升具有傾度9VP1。傾度0VP1比寫(xiě)入電壓的傾度0 VPGM小(0VP1 < 0 VPGM)，關(guān)于詳情后面描述。接著，在時(shí)刻t2時(shí)，對(duì)選擇字線WL29施加寫(xiě)入電壓VPGM。此時(shí)，寫(xiě)入電壓VPGM的上升具有傾度9 VPGM。此時(shí)，有時(shí)NAND單元組10的通道電位會(huì)通過(guò)自舉而從Vchannell上升。另外，在本例中，為了簡(jiǎn)化說(shuō)明，設(shè)定為Vchanne 11不發(fā)生變化而進(jìn)行說(shuō)明。在此，通道電位會(huì)通過(guò)例如結(jié)漏、選擇門晶體管的截止泄漏等泄漏而下降。以后，將使通道電位下降的泄漏稱為“升壓泄漏(boost leak)”。接著，在時(shí)刻t3吋，對(duì)寫(xiě)入的選擇單元的電荷蓄積層，通過(guò)控制電極CG與通道之間的高電場(chǎng)注入電荷。另ー方面，非寫(xiě)入的選擇單元的通道電位因升壓泄漏而下降到Vchannel2。在此，使非選擇字線WLO 28、30、31上升到第2等級(jí)的寫(xiě)入通過(guò)電壓VPASS2。此時(shí)，寫(xiě)入通過(guò)電壓VPASS2的上升具有傾度0VP2。如圖所示，通過(guò)上升到第2等級(jí)的寫(xiě)入通過(guò)電壓VPASS2，能夠使因升壓泄漏而下降了的通道電位Vchanne2通過(guò)耦合而再次升壓。因此，在寫(xiě)入時(shí)，能夠?qū)⒎菍?xiě)入的選擇存儲(chǔ)單元的基板電壓Vchannel以高電壓維持下去。另外，時(shí)刻t3也可以位于寫(xiě)入電壓VPGM的上升途中。這是因?yàn)?，在?xiě)入電壓VPGM的上升途中，如果使寫(xiě)入通過(guò)電壓上升，則也能夠使通道電位上升。另外，也有時(shí)不區(qū)別寫(xiě)入通過(guò)電壓Vpassl和Vpass2而稱為寫(xiě)入通過(guò)電壓Vpass。此后，在時(shí)刻t4_l吋，將選擇字線的電位暫時(shí)下降到寫(xiě)入通過(guò)電壓VPASS2，此后，使字線WL的電位下降(時(shí)刻t4-2)。另外，通道電位Vchannel通過(guò)耦合而與字線的下降一起降低。
將上述循環(huán)反復(fù)進(jìn)行至寫(xiě)入的選擇單元MC29成為預(yù)定的閾值電壓為止。相對(duì)于此，圖中由虛線表示的比較例，并不是以非選擇字線的寫(xiě)入通過(guò)電壓的上升的傾度比選擇字線WL的寫(xiě)入電壓的傾度小的方式進(jìn)行控制。另外，在寫(xiě)入電壓上升之后，不便寫(xiě)入通過(guò)電壓上升。即，不施加第2等級(jí)的寫(xiě)入通過(guò)電壓VPASS2。因此，比較例所涉及的通道電位在選擇字線上升之后不升高。這樣，在本例中，與由虛線表示的比較例比較，寫(xiě)入通過(guò)電壓VPASS的上升的傾度0 VPU 0 VP2，被控制為比寫(xiě)入電壓的上升的傾度0 VPGM小(0 VP1、0 VP2 < 0 VPGM)。因此，與由虛線表示的比較例(寫(xiě)入通過(guò)電壓的上升的傾度大的情況)比較，可以減少寫(xiě)入通過(guò)電壓VPASSX時(shí)間的面積。因此，能夠減小非選擇單元的寫(xiě)入壓力，有利于寫(xiě)入不良的減少。
除此之外，在本例中，在時(shí)刻t3時(shí)，使非選擇字線WLO 28、30、31，上升到具有傾度0VP2的第2等級(jí)的寫(xiě)入通過(guò)電壓VPASS2。因此，通過(guò)提供第2等級(jí)的寫(xiě)入通過(guò)電壓VPASS2，使因升壓泄漏而下降了的通道電位Vchannel2通過(guò)耦合而再次升壓。因此，能夠?qū)⒒咫妷篤channel以高電壓維持下去。2-3.關(guān)于電壓的上升的傾度接著，使用圖4關(guān)于本例的電壓的上升的傾度進(jìn)行說(shuō)明。如圖所示，寫(xiě)入通過(guò)電壓VPASS的傾度0 VPl以及寫(xiě)入電壓VPGM的傾度0 VPGM，在本例中定義如下。SP，電壓的上升的傾度直至達(dá)到最大值的50%電壓為止的時(shí)間。更具體地，圖示的例子如下。寫(xiě)入通過(guò)電壓VPASS 的傾度 0 VPl (VPASS/2) /tvpass ；寫(xiě)入電壓 VPGM 的傾度 9 VPGM (VPGM/2) /tvpgm。這樣，在本例中，寫(xiě)入通過(guò)電壓VPASS的上升的傾度0 VPl被控制為比寫(xiě)入電壓的上升的傾度9 VPGM小(0 VPl < 0 VPGM)。另外，寫(xiě)入通過(guò)電壓VPASS比寫(xiě)入電壓VPGM早或者大致同時(shí)地開(kāi)始上升。2-4.關(guān)于傾度0VP1、0VP2的生成接著，使用圖5，關(guān)于本例所涉及的寫(xiě)入通過(guò)電壓VPASS的傾度0 VPU 9 VP2的生成進(jìn)行說(shuō)明。首先，在得到圖中所示的輸出波形(C)的情況下，如時(shí)鐘波形(A)所示在期間tl-C中，連續(xù)生成對(duì)充電泵電路(CPl CPn) 11輸入的時(shí)鐘脈沖CLK，使充電泵電路11工作而持
續(xù)升壓工作。接著，在期間t2_C中，使對(duì)充電泵電路(CPl CPn) 11輸入的時(shí)鐘脈沖CLK停止，
停止升壓工作。并且，從通過(guò)該期間tl-C和t2_C實(shí)現(xiàn)的電壓值VPASS的上升的最初開(kāi)始，反復(fù)進(jìn)行直到得到電壓值VPASSl為止。結(jié)果，能夠生成輸出波形(C)所示的上升具有傾度0 VP1、0￥卩2的平緩的波形的非選擇字線孔0 28、30、31。在本例中，只要以使傾度0 VPl比寫(xiě)入電壓VPGM的傾度0 VPGM小(0 VPl < 9 VPGM)直至達(dá)到對(duì)非選擇字線WLO 28、30、31提供的寫(xiě)入通過(guò)電壓的VPASSl為止的方式，例如與生成寫(xiě)入電壓VPGM時(shí)的時(shí)鐘CLK的時(shí)鐘數(shù)相比減少時(shí)刻tl-C的上述時(shí)鐘數(shù)(延緩時(shí)鐘的頻率)即可。另外，通過(guò)僅在最初時(shí)刻tl-c縮短上述時(shí)鐘的時(shí)間，也能夠使傾度0VP1比寫(xiě)入電壓VPGM的傾度0 VPGM小。這樣，能夠生成直到在大致垂直地上升后達(dá)到電壓值VPASSl為止具有傾度e VPI的平緩的波形的非選擇字線WLO 28、30、31。在本例中，只要以使提供給非選擇字線WLO 28,30,31的寫(xiě)入通過(guò)電壓的VPASSl的上升的傾度0 VPl比寫(xiě)入電壓VPGM的上升的傾度0 VPGM小(9 VPl < 9 VPGM)的方式使時(shí)刻tl-C的上述時(shí)鐘數(shù)變小即可。如上所述，在本例中，不減少充電泵電路11的電路數(shù),而通過(guò)轉(zhuǎn)換時(shí)鐘CLK的時(shí)鐘數(shù)，能夠生成輸出波形(C)那樣的平緩的波形。另外，通過(guò)轉(zhuǎn)換時(shí)鐘CLK的時(shí)鐘數(shù)，能夠不受構(gòu)成各個(gè)充電泵電路11的晶體管的特性不均一和/或?qū)某潆姳秒娐?1供給的電壓截?cái)嗟木w管的特性不均一的影響。結(jié)果，能夠提高充電泵電路11的控制性，能夠?qū)⒊潆姳秒娐?1的輸出波形(C)穩(wěn)定化。另外，波形的上升也可以通過(guò)最初將時(shí)鐘數(shù)設(shè)定為n個(gè)，此后減少為n’個(gè)(n’ < n)而得到。
2-5.關(guān)于傾度 0VP2接著，使用圖6，關(guān)于本例所涉及的寫(xiě)入通過(guò)電壓VPASS的傾度0 VP2進(jìn)行說(shuō)明。如圖所示，寫(xiě)入通過(guò)電壓VPASS的第2等級(jí)的上升的傾度0 VP2，在本例中定義如下。第2次的寫(xiě)入通過(guò)電壓的上升的傾度0 VP2 :{(VPASS2-VPASSl)/2}/tvpass2在本例中，雖然是2次，但是更多級(jí)(N次)的寫(xiě)入通過(guò)電壓的傾度也是同樣的。關(guān)于生成上述非選擇字線WLO 28、30、31的電壓波形的具體例子，利用上述圖5所示的構(gòu)成，說(shuō)明如下。關(guān)于寫(xiě)入通過(guò)電壓VPASS2的上升的傾度0 VP2的生成，使用圖5(B)、⑶進(jìn)行說(shuō)明。在得到輸出波形(D)的情況下，在直至達(dá)到預(yù)定的電壓值VO為止的期間t3-C(t3-C>tl-C)，連續(xù)地生成時(shí)鐘脈沖CLK而使電壓以成為大致垂直的方式急劇地上升。另ー方面，在達(dá)到了預(yù)定的電壓VPASSl之后，與上述波形(A)的情況同樣，重復(fù)期間tl-C和t2-C直到得到電壓值VPASS2為止。這樣，可以生成與寫(xiě)入電壓VPGM的上升的傾度0 VPGM小的寫(xiě)入通過(guò)電壓VPASS2的上升的傾度9VP2。<3.作用效果〉根據(jù)第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，至少可得到下述(I)至(3)的效果。(I)有利于與入不良的減少。如上述圖3所示，在第I實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置中，控制器(控制電路)4，將直至達(dá)到提供給非選擇字線WLO 28、30、31的寫(xiě)入通過(guò)電壓VPASS為止上升的傾度0 VPl控制為比寫(xiě)入電壓VPGM的上升的傾度0 VPGM小(0 VPl < 0 VPGM)。另ー方面，比較例所涉及的步進(jìn)方式的非選擇電壓，如圖7所示。另外，在圖7中，是將寫(xiě)入電壓VPGM施加3次的情況(同樣寫(xiě)入通過(guò)電壓VPASS也施加3次)。如圖所示，比較例所涉及的非選擇電壓，在第I次(I)中，大致垂直地上升至寫(xiě)入通過(guò)電壓VPASS。在第2次(2)、第3次(3)中，施加步進(jìn)后的預(yù)定的電壓，同樣地上升。因此，不能夠減少電壓(VPASS) X時(shí)間的面積。相對(duì)于此，在第I實(shí)施方式中，如圖8所示，能夠使直至達(dá)到寫(xiě)入通過(guò)電壓VPASS為止的對(duì)非選擇字線WLO 28、30、31提供的寫(xiě)入通過(guò)電壓的上升變緩。更具體地，利用在上述圖5中說(shuō)明的方法，在圖中的第I次的脈沖(I)中，在時(shí)刻tl-1時(shí)，以上升的傾度0 VPl ( 0 VPl < e VPGM)上升至寫(xiě)入通過(guò)電壓。接著，在經(jīng)過(guò)預(yù)定時(shí)間后的時(shí)刻t3-l，利用在上述圖5中說(shuō)明的方法，以上升的傾度0 VP2使電壓上升至電壓VPASS2。以后，在第2、第3次的脈沖(2)、(3)中也同樣，從上述預(yù)定的電壓上升至步進(jìn)后的電壓。這樣，與由圖中的虛線表示的大致垂直地上升的比較例比較，可以減少電壓 (VPASS) X時(shí)間的面積。結(jié)果，能夠減小非選擇單元的寫(xiě)入壓力，有利于寫(xiě)入不良的減少。例如，假定應(yīng)用了第I實(shí)施方式的情況的預(yù)定的閾值分布如圖9所示。圖9的縱軸是位數(shù)(log標(biāo)度)，橫軸是閾值電壓。如圖所示,通過(guò)如本例那樣使寫(xiě)入通過(guò)電壓VPASSl以傾度9 VPl而緩慢地上升，與比較例的情況比較，減少了與下限側(cè)相鄰的閾值分布的位數(shù)(在閾值分布的下限處位數(shù)上升的位置)。即，意味著由非選擇單元的寫(xiě)入壓カ引起的寫(xiě)入不良少。另外，在第I實(shí)施方式中也存在閾值分布與相鄰于下限側(cè)的閾值分布重疊的部分，但是只要能夠降低至用ECC等能夠進(jìn)行錯(cuò)誤補(bǔ)救的數(shù)量便沒(méi)有問(wèn)題。進(jìn)而，通過(guò)使寫(xiě)入通過(guò)電壓以2等級(jí)上升，能夠降低初始等級(jí)的寫(xiě)入通過(guò)電壓Vpassl。結(jié)果，能夠使非選擇單元的寫(xiě)入壓カ進(jìn)一歩降低，能夠防止寫(xiě)入不良。由此，在能夠提高NAND型閃存21整體的可靠性這一點(diǎn)也是有利的。同樣地，可以明了，通過(guò)使寫(xiě)入通過(guò)電壓VPASS2以傾度0 VP2緩慢地上升，與比較例的情況比較，能夠減少不良位數(shù)。另外，通過(guò)使VPASS2緩慢地上升能夠減少過(guò)沖，能夠降低非選擇單元的壓力。另外，因?qū)懭胪ㄟ^(guò)電壓Vpassl，非選擇單元成為導(dǎo)通狀態(tài)。S卩，即使使寫(xiě)入通過(guò)電壓Vpass2緩慢地上升也幾乎不會(huì)使寫(xiě)入時(shí)間變長(zhǎng)。(2)能夠使通道電位Vchannel以高電壓維持下去，能夠提高可靠性。如上述圖3所示，在第I實(shí)施方式中，在時(shí)刻t3時(shí)，通過(guò)控制電路4的控制，使非選擇字線WLO 28、30、31在選擇字線29達(dá)到了寫(xiě)入電壓VPGM之后，上升為寫(xiě)入通過(guò)電壓VPASS2。這樣，通過(guò)上升為寫(xiě)入通過(guò)電壓VPASS2，能夠使因升壓泄漏而下降了的通道電位Vchannel2通過(guò)稱合再次升壓。因此,能夠使基板電壓Vchannel以高電壓維持下去,在能夠防止非寫(xiě)入的選擇單元被誤寫(xiě)入這一點(diǎn)是有利的。另外，在寫(xiě)入/擦除的次數(shù)少的情況(存儲(chǔ)単元MC的隧道絕緣膜沒(méi)有劣化的情況)下，寫(xiě)入時(shí)間(圖3的t2 t4時(shí)間)比較長(zhǎng)。另外，在向存儲(chǔ)單元MC的寫(xiě)入閾值高的情況下，有時(shí)會(huì)延長(zhǎng)寫(xiě)入時(shí)間。在此，若寫(xiě)入時(shí)間變長(zhǎng)則通道電位容易因升壓泄漏而下降。因此，也可以僅在寫(xiě)入/擦除的次數(shù)小于等于一定的次數(shù)的情況和/或?qū)懭氲难h(huán)次數(shù)超過(guò)了一定的次數(shù)(例如N次)的情況下，使寫(xiě)入通過(guò)電壓VPASS以2等級(jí)上升。在此，在即使通道電位降低、引起非寫(xiě)入的選擇單元被誤寫(xiě)入的可能性也低的情況(對(duì)存儲(chǔ)單元MC寫(xiě)入的閾值低的情況)下，能夠降低寫(xiě)入通過(guò)電壓Vpass。S卩，不便寫(xiě)入通過(guò)電壓VPASS以2等級(jí)上升，而僅使用寫(xiě)入通過(guò)電壓VPASSI。結(jié)果，能夠減輕由非選擇單元的寫(xiě)入通過(guò)電壓VPASS引起的壓力，且減少非寫(xiě)入的選擇單元的誤寫(xiě)入。
另外，也可以考慮存儲(chǔ)單元MC的隧道絕緣膜劣化了的情況和向存儲(chǔ)單元MC的寫(xiě)入閾值雙方，在寫(xiě)入的循環(huán)數(shù)為N M次(I < N < M)間使寫(xiě)入通過(guò)電壓VPASS以2等級(jí)轉(zhuǎn)換。另外，也可以僅在特定的寫(xiě)入的循環(huán)數(shù)為N次時(shí)使寫(xiě)入通過(guò)電壓VPASS以2等級(jí)轉(zhuǎn)換。使用圖15所示的流程圖說(shuō)明該例子?？刂破?判斷寫(xiě)入循環(huán)次數(shù)處于N M次之間或是否為N次(步驟SI)。在此，N次、M次能夠根據(jù)存儲(chǔ)單元的隧道絕緣膜的劣化而改變。例如，將寫(xiě)入/擦除的次數(shù)預(yù)先存儲(chǔ)于熔絲ROM 6，在寫(xiě)入/擦除的次數(shù)達(dá)到了一定次數(shù)的情況下，控制器4改變N次、M次。如果寫(xiě)入次數(shù)處于N M次之間或?yàn)镹次，則僅使用寫(xiě)入通過(guò)電壓VPASSl進(jìn)行寫(xiě)入工作(步驟S2)。另ー方面，在寫(xiě)入次數(shù)不在N M次之間或不為N次的情況下，控制器4使寫(xiě)入通過(guò)電壓VPASS以2等級(jí)上升而進(jìn)行寫(xiě)入工作(步驟S3)。在寫(xiě)入工作之后，控制器4進(jìn)行確認(rèn)寫(xiě)入是否正確地進(jìn)行了的校驗(yàn)(步驟S4)。在寫(xiě)入正確地進(jìn)行的情況下，結(jié)束一系列的工作，在寫(xiě)入沒(méi)有正確地進(jìn)行的情況下，控制器4進(jìn)行步進(jìn)工作(步驟S5)。通過(guò)該步進(jìn)工作(步驟S5)，VPGM、VPASS1和/或VPASS2的上 限提升一定值。此后，返回到步驟SI，重復(fù)一系列的工作。(3)能夠提高電壓波形的控制性，能夠?qū)⑦@些電壓波形穩(wěn)定化。如上述圖5所示，在本例中，能夠生成上述非選擇字線WLO 28、30、31的電壓波形。g卩，在本例中，以傾度0 VPl、9 VP2比電壓VPGM的傾度0 VPGM小(0 VPl、0 VP2< 9 VPGM)直至達(dá)到提供給非選擇字線WLO 28、30、31的寫(xiě)入通過(guò)電壓的VPASS為止的方式，控制對(duì)充電泵電路11輸入的時(shí)鐘波形。如上所述，在本例中，不減少升壓電路11的電路數(shù)，而通過(guò)轉(zhuǎn)換時(shí)鐘CLK的時(shí)鐘數(shù)，能夠生成輸出波形(C)和/或輸出波形⑶那樣的平緩的電壓波形。因此，不受構(gòu)成各充電泵電路11的晶體管的特性不均一和/或?qū)某潆姳秒娐?1供給的電壓截?cái)嗟木w管的特性不均一的影響。結(jié)果，能夠提高輸出波形(C)、(D)的控制性，能夠?qū)⑦@些波形穩(wěn)定化。[第2實(shí)施方式(REASB方式的一例)]接著，關(guān)于第2實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，使用圖10進(jìn)行說(shuō)明。第2實(shí)施方式，關(guān)于提供給非選擇位線的非選擇字線WL的REASB (Revised Erase Area SelfBoost,校正擦除區(qū)域自舉)方式的電壓VPASS、VIS0、VGP也同樣適用。在該說(shuō)明中，省略與上述第I實(shí)施方式重復(fù)的部分的詳細(xì)說(shuō)明。關(guān)于REASB方式使用圖10，關(guān)于第2實(shí)施方式所涉及的REASB方式進(jìn)行說(shuō)明。該REASB方式，涉及提供給非選擇位線處的非選擇字線WL的電壓，電壓關(guān)系如圖10所示。在本例中，舉出將選擇單元設(shè)定為MC30的情況為一例。如圖所示，對(duì)選擇字線WL30提供電壓VPGM。對(duì)非選擇字線WL28提供電壓VGP。電壓VGP是用于緩和VISO與VPASS2、VPGM的急劇的電位差的電壓(VIS0 < VGP < VPASS2)。對(duì)比選擇字線WL30位于靠源線側(cè)的非選擇字線WL27，提供電壓VIS0。電壓VISO是被分為高升壓(Highly Boosted)區(qū)域和低升壓(Lowly Boosted)區(qū)域的電壓,例如是比接地電位Vss稍微高的電壓。另外，電壓的關(guān)系并不限于上述所示的情況。例如，電壓的種類也可以為4種以上或以下，被提供電壓Vpg/電壓VISO的字線WL也可以是2條。對(duì)其他的非選擇字線WLO 26、29、31，提供在第I實(shí)施方式中所述的寫(xiě)入通過(guò)電壓 VPASS1、VPASS2。其中，上述電壓值處于VPGM > VPASS2 > VGP > VISO的關(guān)系。另外，VPASSl位于VPASS2與VISO之間，可以比VGP高，也可以比VGP低，也可以相同。利用上述電壓關(guān)系，在基板31中，形成低升壓的寫(xiě)入?yún)^(qū)域(Program area LowlyBoosted)和高升壓的擦除領(lǐng)域(E rased area Highly Boosted)。對(duì)于本例的上述電壓VGP、VIS0，也可以與上述第I實(shí)施方式同樣地控制其傾度
坐 寸o〈作用效果〉如上所述，根據(jù)第2實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，至少可得到與上述(I)至
(3)同樣的效果。進(jìn)而，可以如第2實(shí)施方式那樣，根據(jù)需要應(yīng)用于上述REASB方式。另外，電壓VGP也與寫(xiě)入通過(guò)電壓VPASS I、VPASS2同樣地，通過(guò)在施加電壓VGPI且通道電位因升壓泄漏而下降后，使其上升為比電壓VGPl大的電壓VGP2，能夠防止通道電位Vchannel的下降。[第3實(shí)施方式(進(jìn)一歩以多級(jí)上升的一例)]接著，關(guān)于第3實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，使用圖11進(jìn)行說(shuō)明。第3實(shí)施方式，涉及使提供給非選擇字線的電壓以更多級(jí)上升的一例。在該說(shuō)明中，省略與上述第
I、第2實(shí)施方式重復(fù)的部分的詳細(xì)說(shuō)明。使用圖11，關(guān)于第3實(shí)施方式的概要進(jìn)行說(shuō)明。如圖所示，第3實(shí)施方式，在使提供給非選擇字線WL的電壓VPASS以更多級(jí)上升這一點(diǎn)，與上述實(shí)施方式不同。非選擇字線的上升的時(shí)間被控制為比寫(xiě)入電壓VPGM早，第2次以后的上升在施加了寫(xiě)入電壓VGPM之后進(jìn)行。更具體地，在第I次的脈沖(I)中，在時(shí)刻t3_l時(shí)，以第3級(jí)的上升的傾度0 VP3 ( 9 VPl、9 VP2、0 VP3 < 9 VPGM)，上升到預(yù)定的電壓(VPASS3)。接著，在第2、第3次的脈沖(2)、(3)中也同樣，在時(shí)刻t3-2、t3-3吋，以第3級(jí)的上升的傾度0 VP3從上述預(yù)定的電壓上升到步進(jìn)后的電壓。將這些工作重復(fù)至選擇單元成為預(yù)定的閾值為止。也可以同樣地控制電壓VGP、VISOo另外，在寫(xiě)入/清除的次數(shù)超過(guò)了一定的次數(shù)和/或?qū)懭氲难h(huán)次數(shù)超過(guò)了一定的次數(shù)的情況下，也可以使寫(xiě)入通過(guò)電壓VPASS以3等級(jí)以上上升。即使寫(xiě)入時(shí)間變化，也能夠?qū)⑼ǖ离娢籚channel設(shè)定為一定的值。〈作用效果〉第3實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，可得到與上述(I)至(3)同樣的效果。進(jìn)而，也可以根據(jù)需要應(yīng)用本例。特別地，能夠逐漸地使通道電位Vchannel上升，能夠使電位Vchannel的水平更穩(wěn)定。[第4實(shí)施方式(以階梯狀上升的一例)]
接著，關(guān)于第4實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，使用圖12進(jìn)行說(shuō)明。第4實(shí)施方式，涉及使提供給非選擇字線的電壓以階梯狀上升的一例。在該說(shuō)明中，省略與上述第
I、第2實(shí)施方式重復(fù)的部分的詳細(xì)說(shuō)明。使用圖12，關(guān)于第4實(shí)施方式的概要進(jìn)行說(shuō)明。如圖所示，第4實(shí)施方式，在提供給非選擇字線WL的寫(xiě)入通過(guò)電壓VPASS1、VPASS2以階梯狀上升這一點(diǎn)，與上述實(shí)施方式不同。非選擇字線的上升的時(shí)間被控制為比寫(xiě)入電壓VPGM早，向?qū)懭胪ㄟ^(guò)電壓VPASS2的上升在施加了寫(xiě)入電壓VGPM之后進(jìn)行。更具體地，在第I次的脈沖(I)中，在時(shí)刻t2_l時(shí)，通過(guò)大致垂直地分為3次上升，而上升至寫(xiě)入通過(guò)電壓VPASSl。接著，在時(shí)刻t3-l時(shí)，通過(guò)大致垂直地分為3次上升，上升至寫(xiě)入通過(guò)電壓VPASS2。在第2、第3次的脈沖(2)、(3)中也同樣，從上述預(yù)定的電壓上升到步進(jìn)后的電壓。 但是，VPASS2比第I次的脈沖有所步進(jìn)。通過(guò)不使寫(xiě)入通過(guò)電壓VPASS的上升的傾度變小，而是使其階梯地上升，能夠得到與使上升的傾度變小的情況同樣的效果。將這些工作重復(fù)至選擇單元成為預(yù)定的閾值為止。也可以同樣地控制電壓VGP、VISOo〈作用效果〉第4實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，可得到與上述(I)、(2)同樣的效果。進(jìn)而，可以根據(jù)需要應(yīng)用本例。另外，由于使寫(xiě)入通過(guò)電壓VPASS階梯地上升，所以寫(xiě)入通過(guò)電壓VPASS的控制容易。[第5實(shí)施方式(以階梯狀上升的一例)]接著，關(guān)于第5實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，使用圖13進(jìn)行說(shuō)明。第5實(shí)施方式，涉及使提供給非選擇字線的電壓以階梯狀上升的一例。在該說(shuō)明中，省略與上述第
I、第2實(shí)施方式重復(fù)的部分的詳細(xì)說(shuō)明。使用圖13，關(guān)于第5實(shí)施方式的概要進(jìn)行說(shuō)明。如圖所示，第5實(shí)施方式，在使提供給非選擇字線WL的寫(xiě)入通過(guò)電壓VPASS1、VPASS2以階梯狀上升這一點(diǎn)，與第4實(shí)施方式相同。非選擇字線的上升的時(shí)間被控制為比寫(xiě)入電壓VPGM早，向?qū)懭胪ㄟ^(guò)電壓VPASS2的上升在施加了寫(xiě)入電壓VGPM之后進(jìn)行。在此，為了方便，以電壓VGP =寫(xiě)入通過(guò)電壓VPASSl的情況為例進(jìn)行說(shuō)明。寫(xiě)入通過(guò)電壓，在第I次的脈沖(I)中，在時(shí)刻t2_l時(shí)，大致垂直地上升到電壓VIS0，此后上升到電壓VPASS1(電壓VGP)。接著，在時(shí)刻t3-l時(shí)，上升到寫(xiě)入通過(guò)電壓VPASS2。在此，被提供電壓VSIO、VGP的非選擇字線在達(dá)到了各自的電壓時(shí)停止電壓的上升，保持為各自的電壓VSI0、VGP。在第2、第3次的脈沖(2)、(3)中也同樣，上升到寫(xiě)入通過(guò)電壓VPASS2(但是，t匕第I次的脈沖所有步進(jìn))。將這些工作重復(fù)至選擇單元成為預(yù)定的閾值為止。另外，這樣的變形可以通過(guò)例如設(shè)定記錄于熔絲ROM 6的參數(shù)且控制器4讀出參數(shù)并執(zhí)行而實(shí)現(xiàn)?！醋饔眯Ч档?實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，可得到與上述(I)至(2)同樣的效果。進(jìn)而，可以根據(jù)需要應(yīng)用本例。進(jìn)而，通過(guò)使寫(xiě)入通過(guò)電壓VPASS的上升劃分為其他的電壓VISO、VGP，能夠減少由升壓電路11生成的電壓的種類。結(jié)果，能夠簡(jiǎn)化電路工作。[第6實(shí)施方式(緩慢地以階梯狀上升的一例)]接著，關(guān)于第6實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，使用圖14進(jìn)行說(shuō)明。第6實(shí)施方式，涉及使提供給非選擇字線的電壓緩慢地以階梯狀上升的一例。在該說(shuō)明中，省略與上述第I、第2實(shí)施方式重復(fù)的部分的詳細(xì)說(shuō)明。使用圖14，關(guān)于第6實(shí)施方式的概要進(jìn)行說(shuō)明。如圖所示，第6實(shí)施方式，在使提供給非選擇字線WL的寫(xiě)入通過(guò)電壓VPASS以階梯狀上升這一點(diǎn)，與第4實(shí)施方式相同。在此，在寫(xiě)入通過(guò)電壓VPASS的階梯狀的上升也緩慢地進(jìn)行這一點(diǎn)，與上述實(shí)施方式不同。非選擇字線的上升的時(shí)間被控制為比寫(xiě)入電壓 VPGM早，向?qū)懭胪ㄟ^(guò)電壓VPASS2的上升在施加了寫(xiě)入電壓VGPM之后進(jìn)行。寫(xiě)入通過(guò)電壓VPASS在時(shí)刻t2_l時(shí)，以上升的傾度0 VPl-I上升，此后以上升的傾度9VP1-2上升，此后以上升的傾度0VP1-3上升至電壓VPASS1。在此，上升的傾度0 VPl-I、9 VPト2、9 VPI-3比上升的傾度9 VPGM小。同樣，在時(shí)刻t2_l，寫(xiě)入通過(guò)電壓VPASS以上升的傾度0 VP2-1上升，此后以上升的傾度9 VP2-2上升，此后以上升的傾度0VP2-3上升到電壓VPASS2。在此，上升的傾度0VP2-1、0VP2-2、9 VP2-3 比上升的傾度 0 VPGM 小。第2次(2)中的寫(xiě)入通過(guò)電壓VPASS也同樣地上升。將這些工作重復(fù)至選擇單元成為預(yù)定的閾值為止。另外，這樣的變形可以通過(guò)例如設(shè)定記錄于熔絲ROM 6的參數(shù)且控制器4讀出參數(shù)并執(zhí)行而實(shí)現(xiàn)。〈作用效果〉第6實(shí)施方式所涉及的半導(dǎo)體存儲(chǔ)裝置，可得到與上述(I)至(2)同樣的效果。進(jìn)而，可以根據(jù)需要應(yīng)用本例。另外，通過(guò)使階梯狀的脈沖的上升的傾度也變小，能夠使非選擇單元的寫(xiě)入壓カ進(jìn)一歩降低，能夠防止寫(xiě)入不良。[變形例(其他的變形的一例)]接著，關(guān)于變形例所涉及的半導(dǎo)體存儲(chǔ)裝置進(jìn)行說(shuō)明。不限于上述實(shí)施方式，例如，可以通過(guò)設(shè)定記錄于熔絲ROM 6的參數(shù)且控制器4執(zhí)行之，實(shí)現(xiàn)相應(yīng)于需要的各種變形。例如，作為寫(xiě)入通過(guò)電壓VPASS的方式，并不限于上述的步進(jìn)方式(VPASS-StepUp)，而也可以應(yīng)用固定方式(VPASS固定)。作為脈沖(Pulse)的上升方式，可以是如上述第I實(shí)施方式那樣緩慢地上升的情況和/或如上述第4實(shí)施方式那樣以階梯狀上升的情況。作為脈沖電壓的初始(Initial)電壓、步進(jìn)(Step)電壓、步進(jìn)(step)級(jí)數(shù)、傾度以及長(zhǎng)度，可以均等、在波形內(nèi)變化、按每波形變化等。另外，作為變形的對(duì)象，可以是僅為寫(xiě)入通過(guò)電壓VPASS的情況和/或與其他的多個(gè)電壓(VISO、VGP等)組合的情況等。另外，并不限于此，當(dāng)然也可以根據(jù)需要使它們相組合。雖然描述了幾種實(shí)施方式，但是這些實(shí)施方式僅是作為例子而呈現(xiàn)的，而并不是要限定本發(fā)明的范圍。事實(shí)上，這里描述的新實(shí)施方式也可以以其他各種方式實(shí)施，進(jìn)而，在不脫離本發(fā)明的思想的范圍，可以對(duì)這里描述的實(shí)施方式的形式進(jìn)行各種省略、置換和 變形。所附權(quán)利要求及其均等的范圍g在覆蓋這樣的方式或變形以落入本發(fā)明的范圍和思想。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，包括 存儲(chǔ)單元陣列，其具備配置于多個(gè)位線與字線的交叉位置且電流路徑串聯(lián)連接的多個(gè)存儲(chǔ)單元列； 電壓生成電路，其生成提供給前述存儲(chǔ)單元陣列的電壓；以及 控制電路，其控制前述存儲(chǔ)單元陣列以及前述電壓生成電路； 其中，前述控制電路在前述存儲(chǔ)單元的數(shù)據(jù)寫(xiě)入工作中以如下方式進(jìn)行控制對(duì)前述存儲(chǔ)單元列的非選擇字線施加第I寫(xiě)入通過(guò)電壓，在選擇字線達(dá)到了寫(xiě)入電壓后，使前述非選擇字線達(dá)到比前述第I寫(xiě)入通過(guò)電壓大的第2寫(xiě)入通過(guò)電壓。
2.根據(jù)權(quán)利要求I所述的裝置，其中， 前述控制電路以使前述第I寫(xiě)入通過(guò)電壓的第I傾度比前述寫(xiě)入電壓的傾度小的方式進(jìn)行控制。
3.根據(jù)權(quán)利要求I所述的裝置，其中， 前述控制電路以使前述第2寫(xiě)入通過(guò)電壓的第2傾度比前述寫(xiě)入電壓的傾度小的方式進(jìn)行控制。
4.根據(jù)權(quán)利要求I所述的裝置，其中， 前述控制電路以直至達(dá)到前述第I、第2寫(xiě)入通過(guò)電壓為止按階梯狀上升的方式進(jìn)行控制。
5.根據(jù)權(quán)利要求I所述的裝置，還包括 連接于前述存儲(chǔ)單元列的一端的源線； 其中，前述控制電路對(duì)比前述選擇字線位于靠前述源線側(cè)的前述非選擇字線，提供比前述第I寫(xiě)入通過(guò)電壓低的分離電壓。
6.根據(jù)權(quán)利要求2所述的裝置，其中， 前述電壓生成電路具備被輸入時(shí)鐘的升壓電路和生成與前述升壓電路的輸出相應(yīng)的脈沖電壓的脈沖生成電路； 前述控制電路在前述存儲(chǔ)單元的數(shù)據(jù)寫(xiě)入工作中以如下方式控制前述電壓生成電路與生成前述寫(xiě)入電壓時(shí)的前述時(shí)鐘的時(shí)鐘數(shù)相比，使生成前述第I寫(xiě)入通過(guò)電壓時(shí)的時(shí)鐘數(shù)減少，以便使前述第I傾度比前述寫(xiě)入電壓的傾度小。
7.一種半導(dǎo)體存儲(chǔ)裝置的控制方法，包括 在具備配置于多個(gè)位線與字線的交叉位置且電流路徑串聯(lián)連接的多個(gè)存儲(chǔ)單元列的存儲(chǔ)單元陣列的數(shù)據(jù)寫(xiě)入工作中，對(duì)前述存儲(chǔ)單元列的非選擇字線施加第I寫(xiě)入通過(guò)電壓；以及 在選擇字線達(dá)到了寫(xiě)入電壓后，以使前述非選擇字線達(dá)到比前述第I寫(xiě)入通過(guò)電壓大的第2寫(xiě)入通過(guò)電壓的方式進(jìn)行控制。
8.根據(jù)權(quán)利要求7所述的方法，還包括 對(duì)提供給前述存儲(chǔ)單元列的非選擇字線的電壓，以使前述第I寫(xiě)入通過(guò)電壓的第I傾度比前述寫(xiě)入電壓的傾度小的方式進(jìn)行控制。
9.根據(jù)權(quán)利要求7所述的方法，還包括 對(duì)提供給前述存儲(chǔ)單元列的非選擇字線的電壓，以使前述第2寫(xiě)入通過(guò)電壓的第2傾度比前述寫(xiě)入電壓的傾度小的方式進(jìn)行控制。
10.根據(jù)權(quán)利要求7所述的方法，還包括 對(duì)提供給前述存儲(chǔ)單元列的非選擇字線的電壓，以使其按階梯狀上升直至達(dá)到前述第I、第2寫(xiě)入通過(guò)電壓為止的方式進(jìn)行控制。
11.根據(jù)權(quán)利要求7所述的方法，還包括 在REASB方式中以如下方式進(jìn)行控制對(duì)與非選擇位線連接的前述存儲(chǔ)單元列的非選擇字線施加第I寫(xiě)入通過(guò)電壓，在前述選擇字線達(dá)到了寫(xiě)入電壓后，對(duì)前述非選擇字線進(jìn)一歩施加電壓直至達(dá)到比前述第I寫(xiě)入通過(guò)電壓大的第2寫(xiě)入通過(guò)電壓為止。
12.根據(jù)權(quán)利要求7所述的方法，其中前述半導(dǎo)體存儲(chǔ)裝置還包括 電壓生成電路，其生成提供給前述存儲(chǔ)單元陣列的電壓；以及 控制電路，其控制前述存儲(chǔ)單元陣列以及前述電壓生成電路。
13.根據(jù)權(quán)利要求12所述的方法，其中， 前述電壓生成電路具備被輸入時(shí)鐘的升壓電路和生成與前述升壓電路的輸出相應(yīng)的脈沖電壓的脈沖生成電路； 前述控制電路在前述存儲(chǔ)單元的數(shù)據(jù)寫(xiě)入工作中以如下方式控制前述電壓生成電路與生成前述寫(xiě)入電壓時(shí)的前述時(shí)鐘的時(shí)鐘數(shù)相比，使生成前述第I寫(xiě)入通過(guò)電壓時(shí)的時(shí)鐘數(shù)減少，以便使前述第I傾度比前述寫(xiě)入電壓的傾度小。
全文摘要
本發(fā)明提供半導(dǎo)體存儲(chǔ)裝置及其控制方法。根據(jù)一實(shí)施例，半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元陣列，其具備配置于多個(gè)位線與字線的交叉位置且電流路徑串聯(lián)連接的多個(gè)存儲(chǔ)單元列；電壓生成電路，其生成提供給前述存儲(chǔ)單元陣列的電壓；以及控制電路，其控制前述存儲(chǔ)單元陣列以及前述電壓生成電路。前述控制電路在前述存儲(chǔ)單元的數(shù)據(jù)寫(xiě)入工作中以如下方式進(jìn)行控制對(duì)前述存儲(chǔ)單元列的非選擇字線施加第1寫(xiě)入通過(guò)電壓，在選擇字線達(dá)到了寫(xiě)入電壓后，對(duì)前述非選擇字線進(jìn)一步施加電壓直至達(dá)到比前述第1寫(xiě)入通過(guò)電壓大的第2寫(xiě)入通過(guò)電壓為止。
文檔編號(hào)G11C16/06GK102768856SQ20111028037
公開(kāi)日2012年11月7日 申請(qǐng)日期2011年9月20日 優(yōu)先權(quán)日2011年5月2日
發(fā)明者上野廣貴, 入枝重文, 坂庭學(xué), 椎野泰洋, 高橋榮悅 申請(qǐng)人:株式會(huì)社 東芝