專利名稱：模式轉(zhuǎn)變電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模式轉(zhuǎn)變電路。
背景技術(shù)：
由于生產(chǎn)エ藝中的變化，不同晶圓中的P-型和N-型金屬氧化物硅晶體管(PM0S 和NMOS晶體管)具有不同的驅(qū)動(dòng)能力或不同的從漏極到源極的工作電流(如不同的電流 IDSsat) 0當(dāng)晶體管運(yùn)行時(shí)具有高導(dǎo)電能力并且其電流IDkat與正常或平均晶體管(“T”) 中的正常電流IDkat相比相對(duì)高吋，晶體管被稱為“快速” (“F”)。相反地，當(dāng)晶體管具有低導(dǎo)電能力并且該晶體管的電流IDkat與正常晶體管中的電流IDkat相比相對(duì)低吋，晶體管是“低速”(“S”)。當(dāng)晶體管是快速時(shí)，晶體管的閾值電壓如電壓VT較低，并且晶體管更容易被施加在其柵極處的較低電壓打開(kāi)。符號(hào)TT，F(xiàn)F, FS, SF, SS是指ー對(duì)NMOS晶體管和PMOS晶體管分別是正常正常，快速快速，快速低速，低速快速或低速低速。一般，隨機(jī)存取記憶體(SRAMs)中的待機(jī)和漏電流的變化取決于SRAMs中使用的晶體管的驅(qū)動(dòng)能力。在關(guān)于SRAMs的方法中，作為ニ極管形成并且以腳部發(fā)揮作用的NMOS 晶體管用于降低由漏電流引起的待機(jī)電流。然而，該方法，也増加待機(jī)模式中的存儲(chǔ)器単元的最小工作電壓。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明提供了ー種電路，包括第一 PMOS晶體管，所述第一 PMOS晶體管具有第一 PMOS漏扱，第一 PMOS源扱，和第一 PMOS柵極；第一 NMOS晶體管，所述第一 NMOS晶體管具有第一 NMOS漏極，第一 NMOS源極，和第一 NMOS柵極；第二 PMOS晶體管，所述第二 PMOS晶體管具有第二 PMOS漏扱，第二 PMOS源扱，和第二 PMOS柵極；以及第 ニ NMOS晶體管，所述第二 NMOS晶體管具有第二 NMOS漏極，第二 NMOS源極，和第二 NMOS柵極；其中所述第一 PMOS柵極用作輸入端并且設(shè)置成接收以工作電壓為基礎(chǔ)的輸入電壓；所述第一 PMOS漏極與所述第一 NMOS漏極和所述第二 PMOS柵極連接；所述第一 PMOS源極與所述工作電壓連接；所述第一 NMOS柵極與所述工作電壓連接；所述第二 PMOS漏極與所述第二 NMOS漏極連接，并且用作輸出端；以及所述輸出端設(shè)置成在第一邏輯狀態(tài)和第二邏輯狀態(tài)之間自動(dòng)變化以響應(yīng)所述工作電壓中的變化和/或引起在所述輸入端接收的電壓電平變化的溫度中的變化。根據(jù)本發(fā)明所述的電路，還包括分壓器，所述分壓器與所述輸入端連接并且設(shè)置成提供以所述工作電壓為基礎(chǔ)的輸入電壓電平。根據(jù)本發(fā)明所述的電路，還包括與所述第二 NMOS源極連接的ニ極管。根據(jù)本發(fā)明所述的電路，還包括使能電路，所述使能電路配置成電接收所述輸出端的輸出信號(hào)和輸入使能信號(hào)，并且產(chǎn)生設(shè)置成改變存儲(chǔ)器單元模式的輸出使能信號(hào)。根據(jù)本發(fā)明所述的ー種電路，包括具有接地參考節(jié)點(diǎn)的存儲(chǔ)器単元；與所述接地參考節(jié)點(diǎn)連接的開(kāi)關(guān)；以及模式轉(zhuǎn)變電路，所述模式轉(zhuǎn)變電路具有與所述開(kāi)關(guān)連接的輸出端并且配置成自動(dòng)使輸出端的邏輯狀態(tài)在第一輸出邏輯狀態(tài)和第二輸出邏輯狀態(tài)之間改變以響應(yīng)工作電壓和/或溫度的變化，從而自動(dòng)地設(shè)定存儲(chǔ)器単元在所述接地參考節(jié)點(diǎn)處于第一參考電平的第一模式中或在所述接地參考節(jié)點(diǎn)處于與所述第一參考電平不同的第二參考電平的第二模式中。根據(jù)本發(fā)明所述的電路，其中所述第一參考電平是邏輯低電平而且所述第二參考電平比所述第一參考電平相比高。根據(jù)本發(fā)明所述的電路，其中所述開(kāi)關(guān)是NMOS晶體管，所述NMOS晶體管具有與所述接地參考節(jié)點(diǎn)連接的漏扱，與接地節(jié)點(diǎn)連接的源扱，和與所述模式轉(zhuǎn)變電路的所述輸出端連接的柵極。根據(jù)本發(fā)明所述的電路，其中所述模式轉(zhuǎn)變電路設(shè)置成接收以所述工作電壓為基礎(chǔ)而產(chǎn)生的輸入電平。根據(jù)本發(fā)明所述的電路，還包括分壓器，所述分壓器設(shè)置成以所述工作電壓為基礎(chǔ)產(chǎn)生輸入電平至所述模式轉(zhuǎn)變電路。根據(jù)本發(fā)明所述的電路，其中所述模式轉(zhuǎn)變電路包括與NMOS晶體管串聯(lián)連接的 PMOS晶體管，并且所述模式轉(zhuǎn)變電路設(shè)置成以所述PMOS晶體管和所述NMOS晶體管的導(dǎo)電狀態(tài)為基礎(chǔ)而自動(dòng)改變所述輸出端的所述邏輯狀態(tài)。根據(jù)本發(fā)明所述的電路，其中所述模式轉(zhuǎn)變電路包括第一 PMOS晶體管，所述第一 PMOS晶體管具有第一 PMOS漏扱，第一 PMOS源扱，和第一 PMOS柵極；第一 NMOS晶體管， 所述第一 NMOS晶體管具有第一 NMOS漏極，第一 NMOS源極，和第一 NMOS柵極；第二 PMOS晶體管，所述第二 PMOS晶體管具有第二 PMOS漏扱，第二 PMOS源扱，和第二 PMOS柵極；以及第 ニ NMOS晶體管，所述第二 NMOS晶體管具有第二 NMOS漏極，第二 NMOS源極，和第二 NMOS柵極；其中所述第一 PMOS柵極用作輸入端并且設(shè)置成接收以工作電壓為基礎(chǔ)的輸入電壓；所述第一 PMOS漏極與所述第一 NMOS漏極和所述第二 PMOS柵極連接；所述第一 PMOS源極與所述工作電壓連接；所述第一 NMOS柵極與所述工作電壓連接；以及所述第二 PMOS漏極與所述第二 NMOS漏極連接，并且與所述模式轉(zhuǎn)變電路的所述輸出端電連接。根據(jù)本發(fā)明所述的ー種方法，包括驅(qū)動(dòng)控制信號(hào)到與節(jié)點(diǎn)連接的晶體管的柵極； 所述晶體管的導(dǎo)電狀態(tài)引起所述節(jié)點(diǎn)的第一狀態(tài)和所述節(jié)點(diǎn)的第二狀態(tài)之間的改變；以及通過(guò)以電路的輸入端電壓變化為基礎(chǔ)的所述電路自動(dòng)地在所述第一狀態(tài)和所述第二狀態(tài)之間轉(zhuǎn)換以響應(yīng)工作電壓的變化和/或引起控制信號(hào)改變的溫度的變化。根據(jù)本發(fā)明所述的方法，其中所述晶體管是NMOS晶體管，所述NMOS晶體管具有與所述節(jié)點(diǎn)連接的漏扱。根據(jù)本發(fā)明所述的方法，其中通過(guò)在NAND柵極的第一輸入端具有使能信號(hào)，在所述NAND柵極的第二輸入端具有所述電路的輸出端，和在所述NAND柵極的輸出端具有所述控制信號(hào)來(lái)完成所述第一狀態(tài)和所述第二狀態(tài)之間的自動(dòng)轉(zhuǎn)換。根據(jù)本發(fā)明所述的方法，其中所述節(jié)點(diǎn)是存儲(chǔ)器単元的接地參考節(jié)點(diǎn)。根據(jù)本發(fā)明所述的方法，其中所述電路包括PMOS晶體管，所述PMOS晶體管具有與NMOS晶體管的NMOS漏極連接的PMOS漏極；所述PMOS晶體管的柵極用作所述電路的所述輸入端；以及所述第一狀態(tài)和所述第二狀態(tài)之間的自動(dòng)轉(zhuǎn)換以所述PMOS晶體管和所述 NMOS晶體管的導(dǎo)電狀態(tài)為基礎(chǔ)。
根據(jù)本發(fā)明所述的方法，其中所述PMOS漏極與第二 PMOS晶體管的第二 PMOS柵極連接，所述第二 PMOS晶體管具有與第二 NMOS晶體管的第二 NMOS漏極連接的第二 PMOS 漏極；以及所述第一狀態(tài)和所述第二狀態(tài)之間的自動(dòng)轉(zhuǎn)換還以所述第二 PMOS晶體管和所述第二 NMOS晶體管的導(dǎo)電狀態(tài)為基礎(chǔ)。根據(jù)本發(fā)明所述的方法，其中所述第二 PMOS漏極與反相器的輸入端連接；以及所述第一狀態(tài)和所述第二狀態(tài)之間的自動(dòng)轉(zhuǎn)換還以所述反相器的輸出端的邏輯狀態(tài)的變化為基礎(chǔ)。根據(jù)本發(fā)明所述的方法，其中所述反相器的所述輸出端與NAND柵極的第一輸入端連接；所述NAND柵極的第二輸入端設(shè)置成接收模式控制信號(hào)；以及所述第一狀態(tài)和所述第二狀態(tài)之間的自動(dòng)轉(zhuǎn)換通過(guò)所述模式控制信號(hào)完成。根據(jù)本發(fā)明所述的方法，還包括設(shè)定所述電路的所述輸入端為以所述工作電壓為基礎(chǔ)的電壓值。


在附圖和以下描述中闡明了本發(fā)明的一個(gè)或多個(gè)實(shí)施例的細(xì)節(jié)。從描述，附圖和權(quán)カ要求可以看出其它部件和優(yōu)點(diǎn)是顯而易見(jiàn)的。圖1是根據(jù)一些實(shí)施例的其中使用了存儲(chǔ)器単元MC的示意性電路的示意圖。圖2是根據(jù)一些實(shí)施例，示出圖1中的電路的VANGEN電路的詳細(xì)示意圖。圖3是根據(jù)一些實(shí)施例的，示出圖1中存儲(chǔ)器単元的工作電壓的不同電平的波形圖，在該電平下存儲(chǔ)器單元進(jìn)入節(jié)能模式。圖4是根據(jù)一些實(shí)施例，示出圖1中電路的運(yùn)行的流程圖。各個(gè)附圖中的相同的參考符號(hào)表示相同的元件。
具體實(shí)施例方式以下使用具體的語(yǔ)言公開(kāi)附圖示出的實(shí)施例或?qū)嵗Ｈ欢鴳?yīng)該理解這些實(shí)施例和實(shí)例不是用于限定。公開(kāi)的實(shí)施例中的任何變化和改變，以及本發(fā)明公開(kāi)的原理的任何進(jìn)一步應(yīng)用都是預(yù)期的，因?yàn)楸绢I(lǐng)域的普通技術(shù)人員通常會(huì)發(fā)生這種情況。在整個(gè)實(shí)施例中可能會(huì)重復(fù)參考數(shù)字，但是即使這些實(shí)施例使用相同的參考數(shù)字，也不要求將ー個(gè)實(shí)施例中的部件應(yīng)用到另ー個(gè)實(shí)施例中。一些實(shí)施例具有以下優(yōu)點(diǎn)和/或特征之一或以下優(yōu)點(diǎn)和/或特征的組合。在待機(jī)過(guò)程中，節(jié)能模式中的最小工作電壓(VCCmin)不妥協(xié)(泄露)，同時(shí)存儲(chǔ)器単元漏電流降低。在待機(jī)過(guò)程中，存儲(chǔ)器在節(jié)能模式和正常模式之間自動(dòng)轉(zhuǎn)換以響應(yīng)電壓和/或溫度的變化。示例性電路圖1是根據(jù)一些實(shí)施例的，其中使用了存儲(chǔ)器単元MC的示意性電路100的示意圖。在一些實(shí)施例中，待機(jī)模式是指不從存儲(chǔ)器單元MC讀取或不寫入存儲(chǔ)器単元MC的狀態(tài)。然而，在待機(jī)模式中，存儲(chǔ)器単元MC中的漏電持續(xù)發(fā)生。另外，當(dāng)晶體管是快速的和/ 或在高工作電壓VCC和/或高溫下運(yùn)轉(zhuǎn)時(shí)，漏電流高。結(jié)果，設(shè)置電路100使得漏電流降低到節(jié)能消耗。也就是說(shuō)，在待機(jī)(節(jié)能模式)過(guò)程中設(shè)置存儲(chǔ)單元MC進(jìn)入節(jié)能模式。相反地，當(dāng)晶體管是慢速的和/或在低工作電壓，和/或低溫下運(yùn)轉(zhuǎn)時(shí)，漏電流低(如以指數(shù)方式降低)，在待機(jī)過(guò)程中設(shè)置存儲(chǔ)器單元MC保持在正常模式。另外，節(jié)能模式和正常模式之間的轉(zhuǎn)換是自動(dòng)的。在一些實(shí)施例中，電壓VCC的標(biāo)定電壓是0.85V，高壓VCC是約1.2V， 并且低壓VCC是約0. 6V。圖1中示意性示出的存儲(chǔ)器MC是本領(lǐng)域公知的，因此不標(biāo)記或描述存儲(chǔ)器単元MC 的細(xì)節(jié)。節(jié)點(diǎn)VSSI是存儲(chǔ)器単元MC的參考接地電平。在一些實(shí)施例中，當(dāng)存儲(chǔ)器単元MC 處于正常模式時(shí)，節(jié)點(diǎn)VSSI處于正常低電壓電平(如Low或0V)。但是如果存儲(chǔ)器単元MC 處于節(jié)電模式，則節(jié)點(diǎn)VSSI被電壓電平升高，如約200mv的電壓VD(未標(biāo)記)，其是橫跨ニ 極管D的電壓降。ニ極管D由晶體管形成，如晶體管ND(未標(biāo)記)，晶體管具有與漏極連接的柵極。存儲(chǔ)器単元MC以正常模式或以節(jié)能模式運(yùn)轉(zhuǎn)取決于晶體管NPDN的導(dǎo)電狀態(tài)，即晶體管NPDN是打開(kāi)的還是關(guān)閉的。例如，當(dāng)晶體管NPDN是打開(kāi)的時(shí)，節(jié)點(diǎn)VSSI或晶體管 NPDN的漏極被拉到晶體管NPDN源極的電壓電平(如電壓VSS，未標(biāo)記)，其為接地或正常低電平。相反地，當(dāng)晶體管NPDN關(guān)閉時(shí)，晶體管NPDN起到開(kāi)路的作用。結(jié)果，在一些實(shí)施例中，節(jié)點(diǎn)VSSI處于約為200mV的電壓VD。因此，節(jié)點(diǎn)VSSI被電壓VD升高。在一些實(shí)施例中，設(shè)置存儲(chǔ)器單元MC進(jìn)入處于不同電壓VCC的節(jié)能模式，取決于晶體管的驅(qū)動(dòng)能力，即取決于存儲(chǔ)器單元MC和相關(guān)電路中的NMOS晶體管和PMOS晶體管是快速的和/或慢速的。 例如，在一些實(shí)施例中，對(duì)于FF晶體管，存儲(chǔ)器単元MC進(jìn)入處于約0. 7V的節(jié)能模式而且對(duì)于SS晶體管，存儲(chǔ)器単元MC進(jìn)入處于約1. OV的節(jié)能模式。在電路100中，節(jié)點(diǎn)VSSI示例性地被升高，當(dāng)節(jié)點(diǎn)VSSI被降低吋，各個(gè)實(shí)施例是適用的。模式轉(zhuǎn)變電路MODCH產(chǎn)生處于晶體管NPDN柵極的電壓VGNPDN以打開(kāi)和關(guān)閉晶體管NPDN。例如，當(dāng)電壓VGNPDN是Low吋，晶體管NPDN是關(guān)閉的，并且節(jié)點(diǎn)VSSI被升高。但是當(dāng)電壓VGNPDN是High時(shí)，晶體管NPDN是打開(kāi)的，并且節(jié)點(diǎn)VSSI處于正常低電平。也就是說(shuō)，存儲(chǔ)器単元MC處于正常模式或節(jié)能模式取決于電壓VGNPDN的電壓電平。例如，如果電壓VGNPDN高于晶體管NPDN的閾值電壓，則由于晶體管NPDN是打開(kāi)的因此存儲(chǔ)器単元MC 處于正常模式。但是當(dāng)電壓VGNPDN比晶體管NPDN的閾值電壓低時(shí)，則由于晶體管NPDN是關(guān)閉的因此存儲(chǔ)器単元MC處于節(jié)能模式。在一些實(shí)施例中，當(dāng)電壓和/或溫度改變吋，電壓VGNPDN改變并且導(dǎo)致晶體管NPDN在打開(kāi)/關(guān)閉狀態(tài)之間自動(dòng)開(kāi)關(guān)。結(jié)果，存儲(chǔ)器単元 MC在正常模式和節(jié)能模式之間自動(dòng)開(kāi)關(guān)。NAND柵極ND用于為電壓VGNPDN產(chǎn)生邏輯電平，以信號(hào)VAN和信號(hào)ACTB為基礎(chǔ)， 并且作為使能電路發(fā)揮作用從而使存儲(chǔ)器単元MC實(shí)現(xiàn)節(jié)能模式。在一些實(shí)施例中，當(dāng)信號(hào) ACTB是驅(qū)動(dòng)的Low吋，由于節(jié)點(diǎn)VSSI未升高，因此存儲(chǔ)器単元MC處于主動(dòng)模式和正常模式。由于信號(hào)ACTB是Low，因此電壓VGNPDN，通過(guò)NAND柵極ND的運(yùn)行，是High，而不管信號(hào)VAN的電壓電平。結(jié)果，晶體管NPDN打開(kāi)并且將節(jié)點(diǎn)VSSI拉到處于晶體管NPDN源極的地電位。當(dāng)信號(hào)ACTB是驅(qū)動(dòng)的High時(shí)，存儲(chǔ)器單元MC是待機(jī)模式。然而，在待機(jī)過(guò)程中， 存儲(chǔ)器単元MC潛在地處于節(jié)能模式或保持在正常模式。例如，當(dāng)信號(hào)ACTB是High吋，當(dāng)信號(hào)VAN是High時(shí)存儲(chǔ)器単元MC處于節(jié)能模式因?yàn)樾盘?hào)VGNPDN是Low并且晶體管NPDN 是關(guān)閉的。相反地，當(dāng)信號(hào)VAN是Low時(shí)，存儲(chǔ)器單元MC處于正常模式因?yàn)樾盘?hào)VGNPDN是 High并且晶體管NPDN是打開(kāi)的。也就是說(shuō)，存儲(chǔ)器単元MC是否處于節(jié)能模式取決于信號(hào)VAN的邏輯電平。當(dāng)信號(hào)VAN是High，信號(hào)VGNPDN通過(guò)NAND柵極ND的運(yùn)行是Low。相反地，當(dāng)信號(hào)VAN是Low，信號(hào)VGNPDN通過(guò)NAND柵極ND的運(yùn)行是High。電路VANGEN用于產(chǎn)生信號(hào)VAN，在一些實(shí)施例中，信號(hào)VAN以比率RAT為基礎(chǔ)。實(shí)際上，信號(hào)VAN的產(chǎn)生產(chǎn)生信號(hào)VGNPDN，因?yàn)椋?dāng)信號(hào)ACTB是High吋，信號(hào)VGNPDN與信號(hào) VAN相反，從而控制存儲(chǔ)器単元MC是進(jìn)入節(jié)能模式還是保持在正常模式。在ー些實(shí)施例中， 當(dāng)信號(hào)ACTB是High吋，信號(hào)VAN和因此產(chǎn)生的信號(hào)VGNPDN控制晶體管NPDN使得存儲(chǔ)器單元MC進(jìn)入在ー些特定工作電壓VCC中的節(jié)能模式，取決于電路100中PMOS和NMOS晶體管的電流驅(qū)動(dòng)能力。例如，在一些實(shí)施例中，對(duì)于SS角(corner)，將存儲(chǔ)器単元MC設(shè)置成進(jìn)入處于較高電壓VCC的節(jié)能模式，對(duì)于FF角，將存儲(chǔ)器単元MC設(shè)置成進(jìn)入處于較低電壓 VCC的節(jié)能模式。電路 VANGEN圖2是根據(jù)一些實(shí)施例，示出產(chǎn)生信號(hào)VAN的電路VANGEN的詳細(xì)示意圖。電阻器Rl和R2作為分壓器發(fā)揮作用以產(chǎn)生比率RAT，比率RAT產(chǎn)生基于電壓VCC 的電壓VGPl。電壓VGPl是處于晶體管Pl柵極上的電壓。在一些實(shí)施例中，VGP 1 = RAT^VCC 并且RAT是0. 3或30%。結(jié)果，電壓VGPl是0. 3VCC，而處于晶體管Pl的柵極和源極之間的電壓VGSPl是0. 7VCC。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到如果VGSPl大于晶體管Pl的閾值電壓如電壓VTP1，則晶體管Pl打開(kāi)。但是如果VGSPl小于電壓VTP 1，則晶體管Pl關(guān)閉。由于晶體管Pl的柵極與電阻器Rl和R2連接，因此改變比率RAT就改變電壓VGPlJA 而改變電壓VGSP1。結(jié)果，可以基于比率RAT控制晶體管Pl (如打開(kāi)/關(guān)閉)。電阻器R2是可調(diào)節(jié)的電阻器，調(diào)節(jié)R2以獲得預(yù)定的比率RAT。在一些實(shí)施例中， 以電壓VAN的轉(zhuǎn)換為基礎(chǔ)(如基于從Low到High或從High到Low的轉(zhuǎn)換)實(shí)施仿真以設(shè)定比率RAT，因?yàn)殡妷篤AN轉(zhuǎn)換的時(shí)間表示存儲(chǔ)器単元MC在正常模式和節(jié)能模式之間變化的時(shí)間。例如，設(shè)定電路200在特定的工作電壓VCC下運(yùn)行，如額定電壓VCC和溫度，如室溫。觀察電壓VAN轉(zhuǎn)換的時(shí)間。調(diào)整電阻器Rl和R2之一或電阻器Rl和R2的組合實(shí)際上是調(diào)節(jié)比率RAT。當(dāng)信號(hào)VAN的轉(zhuǎn)換在預(yù)定的時(shí)間發(fā)生，記錄(如選擇)電阻器Rl和R2的值(和由此的比率RAT)。在一些實(shí)施例中，在不同的工作電壓VCC和/或溫度下實(shí)施以上決定比率RAT的步驟。在一些實(shí)施例中，由于エ藝變化，對(duì)于電壓VAN，在兩個(gè)生產(chǎn)批(如兩個(gè)不同的晶圓)中的兩個(gè)電路100(如兩個(gè)晶粒)可能具有兩個(gè)不同的電平，由于不同晶圓中不同的晶體管驅(qū)動(dòng)能力，因此設(shè)定不同的比率RATs以調(diào)節(jié)不同的VAN電壓電平。結(jié)果， 存儲(chǔ)器単元MC進(jìn)入處于以預(yù)定結(jié)果為基礎(chǔ)的不同電壓VCC電平的節(jié)能模式。電阻器Rl和 R2以說(shuō)明的目的示出，其它提供關(guān)于電壓VCC的電壓VGP 1的配置和機(jī)理在各個(gè)實(shí)施例的范圍內(nèi)。晶體管PI和晶體管m串聯(lián)連接，即PI晶體管的源極與晶體管m的漏極連接，并且用于提供電壓VGP2，其從而用于打開(kāi)/關(guān)閉晶體管P2。例如，如果晶體管Pl關(guān)閉，則電壓VGP2被拉到晶體管m的源扱，其為地電位或Low。結(jié)果，晶體管P2被打開(kāi)。相反地，如果晶體管Pl打開(kāi)并且其導(dǎo)電性比晶體管m強(qiáng)，則電壓VGP2被拉向晶體管Pl的源扱，其為 VCC或High。結(jié)果，晶體管P2被關(guān)閉。電壓VGP2被拉高到晶體管Pl的電壓VCC還是被拉低到晶體管附的地電位取決于電壓VGPl或關(guān)于閾值電壓VTPl的電壓VGSPl。例如，當(dāng)電壓VGSPl遠(yuǎn)遠(yuǎn)高于電壓VTPl吋，晶體管Pl處于強(qiáng)導(dǎo)電狀態(tài)，并且電壓VGP2被拉高到電壓VCC (即拉高到High)。但是當(dāng)電壓VGSPl與閾值電壓VTPl接近吋，晶體管Pl不處于強(qiáng)導(dǎo)電狀態(tài)(即晶體管Pl是弱的)， 晶體管m傾向于拉低電壓VGP2到地電位或Low。簡(jiǎn)單地說(shuō)，當(dāng)VGSPl高于閾值電壓VTPl 時(shí)，電壓VGP2更可能是High，而且當(dāng)VGSPl接近或小于閾值電壓VTPl時(shí)，電壓VGP2更可能是Low。由于電壓VGSPl與電壓VCC成正比，因此當(dāng)電壓VCC增加時(shí)(即在較高值范圍內(nèi)) 電壓VGP2更可能是High，而當(dāng)電壓VCC降低時(shí)(即在較低值范圍內(nèi))電壓VGP2更可能是 Low0由于當(dāng)電壓VGP2是High時(shí)存儲(chǔ)器單元MC進(jìn)入節(jié)能模式，而當(dāng)電壓VGP2是Low時(shí)存儲(chǔ)器單元MC保持在正常模式，因此當(dāng)電壓VCC處于較高值時(shí)存儲(chǔ)器單元MC進(jìn)入節(jié)能模式， 而當(dāng)電壓VCC處于較低值時(shí)存儲(chǔ)器單元MC保持在正常狀態(tài)。在一些實(shí)施例中，在較高或較低電壓VCC時(shí)存儲(chǔ)器単元MC是否進(jìn)入節(jié)能模式還取決于NMOS晶體管m和PMOS晶體管Pl的驅(qū)動(dòng)能力，即取決于晶體管m和/或Pl是快還是慢。例如，當(dāng)NMOS晶體管m是快吋，NMOS晶體管m的閾值電壓被降低，因?yàn)榫w管m 的柵極與電壓vcc連接，因此在較低的電壓vcc下晶體管m更容易被打開(kāi)。結(jié)果，在較低電壓VCC下電壓VGP2更容易被拉低。因此，在低電壓VCC下電壓VAN更容易是Low，或在低電壓VCC下電壓GNPDN更容易是High，或在低電壓VCC下晶體管NPDN更容易打開(kāi)。結(jié)果， 在低電壓VCC下存儲(chǔ)器単元MC傾向于保持在正常模式，而在高電壓VCC下存儲(chǔ)器単元MC 傾向于進(jìn)入節(jié)能模式。以不同方式解釋，如果NMOS晶體管m是快和/或晶體管Pl是慢， 晶體管Pl需要更高電壓VCC以將節(jié)點(diǎn)VGP2拉到High。結(jié)果，在高電壓VCC下存儲(chǔ)器単元 MC進(jìn)入節(jié)能模式。再以不同方式解釋，如果PMOS晶體管Pl是快，在較低電壓VCC下電壓 VGP2更容易是High，而且，結(jié)果，在較低電壓VCC下存儲(chǔ)器単元MC傾向于進(jìn)入節(jié)能模式。在一些實(shí)施例中，設(shè)置晶體管m和/或晶體管PI使得當(dāng)晶體管m和PI都打開(kāi)吋，晶體管m的驅(qū)動(dòng)能力比晶體管Pl小，因此電壓VGP2被拉向晶體管Pl源極處的電壓 VCC,即拉高到High，而不是被拉向晶體管m源極處的地電位或Low。結(jié)果，在選擇的比率 RAT下(如默認(rèn)比率RAT)，當(dāng)電壓VCC是正常電壓VCC的約110%時(shí)，在匪OS和PMOS晶體管的全部驅(qū)動(dòng)能力下(所有FF、SS、SF和FS角)電壓VGP2設(shè)定為被拉高到正常電壓VCC 的80%，而且相應(yīng)地調(diào)整晶體管m和PI的尺寸。換句話說(shuō)，由于晶體管m的導(dǎo)電能力沒(méi)有晶體管Pi強(qiáng)，因此將晶體管m的電流IDkat設(shè)計(jì)得比晶體管Pl的小。在一些實(shí)施例中，降低晶體管m的寬度和/或增加晶體管m的溝道長(zhǎng)度導(dǎo)致較弱的晶體管m，即晶體管 Nl具有更小的電流IDkat。類似地，增加晶體管Pl的寬度和/或降低晶體管Pl的長(zhǎng)度導(dǎo)致更強(qiáng)的晶體管P1，即晶體管Pl具有更高的電流IDkat。當(dāng)晶體管Pl比晶體管m更強(qiáng)吋，晶體管m和Pl都是打開(kāi)的，電壓VGP2被拉高到晶體管Pl的源極處的電壓VCC，而不是被拉低到晶體管m的源極處的地電位或Low。在一些實(shí)施例中，晶體管m的驅(qū)動(dòng)能力是晶體管的驅(qū)動(dòng)能力的約1/10。在一些實(shí)施例中，通過(guò)以電壓VGNPDN的轉(zhuǎn)換為基礎(chǔ)的模擬來(lái)設(shè)置晶體管m和晶體管PI之間的相對(duì)強(qiáng)度(即相對(duì)驅(qū)動(dòng)能力)。晶體管P2和晶體管N2以及晶體管N3 —起形成為電壓VDN2提供邏輯電平的ニ極管，電壓VDN2被反相器INV反轉(zhuǎn)，從而為電壓VAN提供邏輯電平。例如，當(dāng)晶體管P2打開(kāi)的吋，電壓VDN2被拉到晶體管P2源極處的電壓電平，該電壓電平是VCC或High。相反地， 當(dāng)晶體管P2是關(guān)閉的吋，電壓VDN2被拉向晶體管N3的源扱，其為L(zhǎng)ow。結(jié)果，電壓VAN通過(guò)反相器INV是High。電壓VAN (如Low或High)的邏輯電平用于開(kāi)關(guān)晶體管NPDN，從而控制存儲(chǔ)器單元MC是否進(jìn)入以上所闡明的電源節(jié)約模式。在一些實(shí)施例中，當(dāng)NMOS晶體管N2和N3是快速的吋，晶體管N2和N3的閾值電壓被降低。電壓VDN2被拉低到較低電壓 VCC處的Low或電壓VAN是High并且電壓VGNPDN是較低電壓VCC處的Low。結(jié)果，存儲(chǔ)器単元MC更容易進(jìn)入節(jié)能模式(如處于低電壓VCC)。在一些實(shí)施例中，不使用ニ極管N3，即晶體管N2的源極直接接地。在一些實(shí)施例中，當(dāng)晶體管Pl是打開(kāi)的吋，電壓VGP2被拉到晶體管Pl的源極處的電壓VCC。然而，如果電壓VGP2處于使晶體管P2弱導(dǎo)電的電平吋，例如晶體管P2處于剛好打開(kāi)的電平，由于較高的電壓VCC電流I. n2増加。結(jié)果，電壓VDN2較低并且當(dāng)VDN2變成Low吋，例如電壓VDN2經(jīng)過(guò)反相器INV的跳變點(diǎn)，則存儲(chǔ)器単元MC進(jìn)入節(jié)能模式。在一些實(shí)施例中，電路200中的N-型晶體管m，N2，和N3與存儲(chǔ)器単元MC中的那些N-型晶體管處于相同的驅(qū)動(dòng)能力角(如快速或慢速)中。類似地，電路200中的P-型晶體管Pl和 P2與存儲(chǔ)器単元MC中的那些P-型晶體管處于相同的驅(qū)動(dòng)能力角中。在一些實(shí)施例中，當(dāng)工作溫度改變吋，PMOS和NMOS晶體管的閾值電壓都會(huì)改變， 其影響電壓VCC，在電壓VCC下存取器単元MC進(jìn)入節(jié)能模式。例如，當(dāng)溫度高吋，PMOS和 NMOS晶體管的閾值電壓都被降低，而且當(dāng)溫度低吋，PMOS和NMOS晶體管的閾值電壓都較高，如上所述，其影響電壓VCC，在電壓VCC下存取器単元MC進(jìn)入節(jié)能模式。結(jié)果，如果信號(hào) ACTB被激活，則存儲(chǔ)器単元MC響應(yīng)溫度變化在節(jié)能模式和正常模式之間自動(dòng)開(kāi)關(guān)。高電壓VCC工作的實(shí)例在一些實(shí)施例中，額定電壓VCC是0.85V。當(dāng)電壓VCC高時(shí)，例如是約1. 2V，電壓 VGSPl是約0. 84V，其比約為300-450mv的閾值電壓VTPl高得多。結(jié)果，晶體管Pl處于強(qiáng)導(dǎo)電狀態(tài)。同時(shí)，晶體管Nl(未標(biāo)記)的柵極處的電壓VGPm處于電壓VCC (即1.2V)，晶體管m也是打開(kāi)的。在一些實(shí)施例中，然而，將晶體管m設(shè)計(jì)成使得晶體管m的導(dǎo)電性沒(méi)有晶體管Pl強(qiáng)。結(jié)果，電壓VGP2被拉高到晶體管Pl的源極處的電壓VCC，而不是被拉低到晶體管m的源極處的地電位。結(jié)果，晶體管P2關(guān)閉，起到開(kāi)路的作用。由于晶體管N2的柵極與電壓VCC連接，晶體管N2打開(kāi)。晶體管N3起到ニ極管的作用。晶體管N2處于打開(kāi)的，與ニ極管N3 —起，將節(jié)點(diǎn)VDN2拉向晶體管N3的源扱，其為約200mV。結(jié)果，電壓VDN2 是Low，電壓VAN是High，電壓VGNPDN是Low，將存儲(chǔ)器單元MC設(shè)定在節(jié)能模式中。低電壓VCC工作的實(shí)例當(dāng)電壓VCC低時(shí)，如約為0. 7V, VGSPl是約0. 49V(0. 7*0. 7V)，晶體管Pl幾乎關(guān)閉因?yàn)閂GSPl接近電壓VTPl。同吋，電壓VGSN仍然是約0. 7V (如處于VCC電壓電平)，其比約為300-450mv的閾值電壓VTm高得多。結(jié)果，晶體管m處于強(qiáng)導(dǎo)電狀態(tài)，其將電壓VGP2拉向地電位。結(jié)果晶體管P2打開(kāi)，電壓VDN2是High，電壓VAN是Low，電壓VGNPDN是High， 晶體管NPDN打開(kāi)，而且存儲(chǔ)器單元MC處于正常模式。示例性的波形圖3是根據(jù)一些實(shí)施例的，示出存儲(chǔ)器MC進(jìn)入節(jié)能模式所處的電壓VCC的不同電壓電平關(guān)于不同的晶體管驅(qū)動(dòng)能力的波形圖。垂直軸示出電壓VCC的不同電平。水平軸示出在125°C下的不同的驅(qū)動(dòng)能力SS， TT, SF,FS,和FF。如圖所示，在相同的溫度125°C條件下，對(duì)于FF角，存儲(chǔ)器単元MC進(jìn)入處于約0. 7V的較低電壓VCC的節(jié)能模式，對(duì)于SS角，存儲(chǔ)器単元MC進(jìn)入處于約1. OV的較高電壓VCC的節(jié)能模式。也就是說(shuō)，例如TT，SF和FS，存儲(chǔ)器単元MC分別進(jìn)入處于約0. 89V, 0. 91V和0. 8V的節(jié)能模式，這些電壓都低于1. OV的高VCC和高于0. 7V的低VCC0在一些實(shí)施例中，當(dāng)溫度被降低吋，曲線310關(guān)于水平軸更高，表示存儲(chǔ)器単元MC 進(jìn)入處于較高電壓VCC的待機(jī)模式。相反地，當(dāng)溫度増加，曲線310關(guān)于水平軸更低，表示存儲(chǔ)器単元MC進(jìn)入處于較低電壓VCC的待機(jī)模式。示例件方法圖4是根據(jù)一些實(shí)施例，示出運(yùn)行電路100的方法的流程圖400。在步驟405中，信號(hào)ACTB被激活使存儲(chǔ)器単元MC進(jìn)入待機(jī)模式。 在步驟410中，存儲(chǔ)器単元MC在待機(jī)模式中是處于節(jié)能模式還是處于正常模式取決于表示晶體管NPDN的導(dǎo)電狀態(tài)的電壓VGNPDN的邏輯狀態(tài)。在步驟415中，由于電壓VCC和/或溫度的變化導(dǎo)致電壓VGP1、VGP2、VDP2、VAN、 和VGNPDN的變化，因此存儲(chǔ)器単元MC在節(jié)能模式和正常模式之間自動(dòng)轉(zhuǎn)換。已經(jīng)描述了許多實(shí)施例。然而應(yīng)該理解，在不背離本發(fā)明的精神和范圍的情況下， 可以進(jìn)行多種變化。例如，各種晶體管被示出為具體的摻雜型(如NMOS和PMOQ僅僅是為了說(shuō)明的目的，本發(fā)明的實(shí)施例不限于特定的類型，選擇不同的摻雜型在各個(gè)實(shí)施例的范圍類。在以上描述中使用的各種信號(hào)的邏輯電平(如低或高)也僅僅是為了說(shuō)明的目的， 當(dāng)信號(hào)被激活和/或關(guān)閉時(shí)實(shí)施例不限于特定的電平。選擇不同的電平在各個(gè)實(shí)施例的范圍內(nèi)。節(jié)點(diǎn)VSSI在節(jié)能模式中被提高并且其被用于說(shuō)明，當(dāng)節(jié)點(diǎn)VSSI被降低時(shí)本發(fā)明的各個(gè)實(shí)施例都適用。示出晶體管NPDN是存儲(chǔ)器単元MC的一部分，但是，在一些實(shí)施例中， 晶體管NPDN在存儲(chǔ)器MC的外面和/或是模式轉(zhuǎn)變電路MODCH的一部分。存儲(chǔ)器単元MC 示出為SRAM，但是各個(gè)實(shí)施例不是這樣被限定的，即對(duì)于其他類型的存儲(chǔ)器各個(gè)實(shí)施例也適用。圖2僅僅是為了說(shuō)明而示出使用分立電阻器的電阻器電路(如Rl，R2電路)，可以使用等效的電路圖。例如，在電阻器的位置可以使用電阻器件，電路系統(tǒng)或網(wǎng)絡(luò)(如電阻器，電阻器件，電路系統(tǒng)等的組合)。一些實(shí)施例是關(guān)于包括第一 PMOS晶體管，第一 NMOS晶體管，第二 PMOS晶體管，和第二 NMOS晶體管。第一 PMOS晶體管具有第一 PMOS漏扱，第一 PMOS源扱，和第一 PMOS柵極。第一 NMOS晶體管具有第一 NMOS漏極，第一 NMOS源極，和第一 NMOS柵極。第二 PMOS 晶體管具有第二 PMOS漏扱，第二 PMOS源扱，和第二 PMOS柵極。第二 NMOS晶體管具有第二 NMOS漏扱，第二 NMOS源扱，第二 NMOS柵極。第一 PMOS柵極用作輸入端和被設(shè)置成接收以工作電壓為基礎(chǔ)的輸入電壓。第一 PMOS漏極與第一 NMOS漏極和第二 PMOS柵極連接。第一 PMOS源極與工作電壓連接。第一 NMOS柵極與工作電壓連接。第二 PMOS漏極與第二 NMOS 漏極連接，并且用作輸出端。輸出端被設(shè)置成在第一邏輯狀態(tài)和第二邏輯狀態(tài)之間自動(dòng)改變以響應(yīng)工作電壓中的和/或引起輸入端接收的電壓電平變化的溫度中的變化。一些實(shí)施例是關(guān)于包括存儲(chǔ)器単元的電路，該存儲(chǔ)器単元具有接地參考節(jié)點(diǎn)，與接地參考節(jié)點(diǎn)連接的開(kāi)關(guān)，和模式轉(zhuǎn)變電路，該模式轉(zhuǎn)變電路具有與開(kāi)關(guān)連接的輸出端并且被設(shè)置成在第一輸出邏輯狀態(tài)和第二輸出邏輯狀態(tài)之間自動(dòng)改變輸出端的邏輯狀態(tài)以響應(yīng)工作電壓和/或溫度的變化，從而自動(dòng)設(shè)定存儲(chǔ)器在其中接地參考節(jié)點(diǎn)處于第一參考電平的第一模式中或自動(dòng)設(shè)定存儲(chǔ)器在其中接地參考節(jié)點(diǎn)處于與第一參考電平不同的第ニ參考電平的第二模式中。一些實(shí)施例是關(guān)于包括將控制信號(hào)驅(qū)動(dòng)到與節(jié)點(diǎn)連接的晶體管的柵極的方法；晶體管的導(dǎo)電狀態(tài)導(dǎo)致節(jié)點(diǎn)的第一狀態(tài)和節(jié)點(diǎn)的第二狀態(tài)之間的變化；并且通過(guò)以電路的輸入端處的電壓變化為基礎(chǔ)的電路而在第一狀態(tài)和第二狀態(tài)之間自動(dòng)轉(zhuǎn)換以響應(yīng)工作電壓中的和/或?qū)е驴刂菩盘?hào)變化的溫度中的變化。以上方法示出了示例性的步驟，但是這些步驟不一定要按照所示的順序?qū)嵤?。根?jù)本發(fā)明的實(shí)施例的精神和范圍，合適的情況下可以將步驟增加，替換，改變順序，和/或刪除。
權(quán)利要求
1.ー種電路，包括第一 PMOS晶體管，所述第一 PMOS晶體管具有第一 PMOS漏扱，第一 PMOS源扱，和第一 PMOS柵極；第一 NMOS晶體管，所述第一 NMOS晶體管具有第一 NMOS漏扱，第一 NMOS源扱，和第一 NMOS柵極；第二 PMOS晶體管，所述第二 PMOS晶體管具有第二 PMOS漏扱，第二 PMOS源扱，和第二 PMOS柵極；以及第二 NMOS晶體管，所述第二 NMOS晶體管具有第二 NMOS漏扱，第二 NMOS源扱，和第二 NMOS柵極；其中，所述第一 PMOS柵極用作輸入端并且設(shè)置成接收以工作電壓為基礎(chǔ)的輸入電壓；所述第一 PMOS漏極與所述第一 NMOS漏極和所述第二 PMOS柵極連接；所述第一 PMOS源極與所述工作電壓連接；所述第一 NMOS柵極與所述工作電壓連接；所述第二 PMOS漏極與所述第二 NMOS漏極連接，并且用作輸出端；以及所述輸出端設(shè)置成響應(yīng)于所述工作電壓中的變化和/或引起在所述輸入端接收的電壓電平變化的溫度中的變化，在第一邏輯狀態(tài)和第二邏輯狀態(tài)之間自動(dòng)變化。
2.根據(jù)權(quán)利要求1所述的電路，還包括分壓器，所述分壓器與所述輸入端連接并且設(shè)置成提供以所述工作電壓為基礎(chǔ)的輸入電壓電平。
3.根據(jù)權(quán)利要求1所述的電路，還包括與所述第二NMOS源極連接的ニ極管。
4.根據(jù)權(quán)利要求1所述的電路，還包括使能電路，所述使能電路配置成電接收所述輸出端的輸出信號(hào)和輸入使能信號(hào)，并且產(chǎn)生設(shè)置成改變存儲(chǔ)器單元模式的輸出使能信號(hào)。
5.ー種電路，包括具有接地參考節(jié)點(diǎn)的存儲(chǔ)器単元；與所述接地參考節(jié)點(diǎn)連接的開(kāi)關(guān)；以及模式轉(zhuǎn)變電路，所述模式轉(zhuǎn)變電路具有與所述開(kāi)關(guān)連接的輸出端并且配置成響應(yīng)于エ 作電壓和/或溫度的變化而自動(dòng)使輸出端的邏輯狀態(tài)在第一輸出邏輯狀態(tài)和第二輸出邏輯狀態(tài)之間改變，從而自動(dòng)地設(shè)定存儲(chǔ)器單元在所述接地參考節(jié)點(diǎn)處于第一參考電平的第一模式中或在所述接地參考節(jié)點(diǎn)處于與所述第一參考電平不同的第二參考電平的第二模式中。
6.根據(jù)權(quán)利要求5所述的電路，其中所述第一參考電平是邏輯低電平而且所述第二參考電平與所述第一參考電平相比高。
7.根據(jù)權(quán)利要求5所述的電路，其中所述開(kāi)關(guān)是NMOS晶體管，所述NMOS晶體管具有與所述接地參考節(jié)點(diǎn)連接的漏扱，與接地節(jié)點(diǎn)連接的源扱，和與所述模式轉(zhuǎn)變電路的所述輸出端連接的柵極。
8.根據(jù)權(quán)利要求5所述的電路，其中所述模式轉(zhuǎn)變電路設(shè)置成接收以所述工作電壓為基礎(chǔ)而產(chǎn)生的輸入電平。
9.根據(jù)權(quán)利要求5所述的電路，還包括分壓器，所述分壓器設(shè)置成以所述工作電壓為基礎(chǔ)產(chǎn)生輸入電平至所述模式轉(zhuǎn)變電路。
10. ー種方法，包括驅(qū)動(dòng)控制信號(hào)到與節(jié)點(diǎn)連接的晶體管的柵極；所述晶體管的導(dǎo)電狀態(tài)引起所述節(jié)點(diǎn)在第一狀態(tài)和所述節(jié)點(diǎn)的第二狀態(tài)之間的改變；以及通過(guò)以電路的輸入端電壓變化為基礎(chǔ)的電路響應(yīng)于工作電壓的變化和/或引起控制信號(hào)改變的溫度的變化自動(dòng)地進(jìn)行在所述第一狀態(tài)和所述第二狀態(tài)之間的轉(zhuǎn)換。
全文摘要
一種電路包括具有接地參考節(jié)點(diǎn)的存儲(chǔ)器單元，與接地參考節(jié)點(diǎn)連接的開(kāi)關(guān)，和具有與開(kāi)關(guān)連接的輸出端的模式轉(zhuǎn)變電路。模式轉(zhuǎn)變電路被配置成自動(dòng)使輸出端的邏輯狀態(tài)在第一輸出邏輯狀態(tài)和第二輸出邏輯狀態(tài)之間改變以響應(yīng)工作電壓和/或溫度中的變化，從而自動(dòng)地設(shè)定存儲(chǔ)器單元在其中接地參考節(jié)點(diǎn)處于第一參考電平的第一模式中或在其中接地參考節(jié)點(diǎn)處于與第一參考電平不同的第二參考電平的第二模式中。
文檔編號(hào)G11C11/413GK102543165SQ20111033688
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年10月28日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者王兵, 許國(guó)原 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司