專(zhuān)利名稱(chēng)：用于存儲(chǔ)器的跟蹤方案的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)大體上涉及集成電路，并且大體上更多地涉及存儲(chǔ)器。
背景技術(shù)：
存儲(chǔ)器中的傳統(tǒng)跟蹤方案，例如靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)具有位于存儲(chǔ)器位單元陣列底部的跟蹤(參考)行和列。在讀取跟蹤操作中，該跟蹤方案沿著存儲(chǔ)器陣列的寬(也就是沿著字線的長(zhǎng))、而無(wú)需沿著存儲(chǔ)器陣列的高(也就是沿著位線的長(zhǎng))跟蹤時(shí)間延遲。
由于這種跟蹤方案，當(dāng)為了新的操作(例如，接收用于在存儲(chǔ)器中存取的新地址)而通過(guò)跟蹤位線復(fù)位輸入鎖存時(shí)鐘時(shí)，該讀取跟蹤操作可以仍然在進(jìn)行中且并未完成。該時(shí)間延遲邊緣的問(wèn)題將引起跟蹤功能故障。在發(fā)明者已知的方案中，當(dāng)讀出放大器啟動(dòng)(SAE)信號(hào)被觸發(fā)時(shí),驅(qū)使該信號(hào)從實(shí)例中心(instance center)到達(dá)存儲(chǔ)器陣列邊緣。因此，邊緣讀出放大器需要更多時(shí)間來(lái)讀取數(shù)據(jù)。因此，在讀取跟蹤操作中存在額外的時(shí)間延遲。

發(fā)明內(nèi)容
考慮到上述問(wèn)題，本發(fā)明提出一種具有用于讀取跟蹤操作的跟蹤電路的存儲(chǔ)器，包括存儲(chǔ)器位單元陣列；跟蹤列；跟蹤行；讀出放大器行，與存儲(chǔ)器位單元陣列和跟蹤行連接；讀出放大器啟動(dòng)邏輯；跟蹤位線，與跟蹤列和讀出放大器啟動(dòng)邏輯連接；以及，與跟蹤行和讀出放大器啟動(dòng)邏輯連接的跟蹤位線；其中，跟蹤電路被配置為在沿著跟蹤行跟蹤行時(shí)間延遲之前，沿著跟蹤列跟蹤列時(shí)間延遲。該存儲(chǔ)器可以進(jìn)一步包括鎖存時(shí)鐘發(fā)生器，與跟蹤位線連接，鎖存時(shí)鐘發(fā)生器被配置用于提供跟蹤時(shí)鐘信號(hào)。其中，在讀出放大器行中，離讀出放大器啟動(dòng)邏輯最遠(yuǎn)的讀出放大器被配置為產(chǎn)生用于鎖存時(shí)鐘發(fā)生器的復(fù)位信號(hào)。其中，跟蹤行包括至少一個(gè)跟蹤位單元，并且至少一個(gè)跟蹤位單元被配置為提供用于讀取跟蹤操作的跟蹤數(shù)據(jù)。其中，至少一個(gè)跟蹤位單元分別連接到至少一個(gè)虛位單元和至少一個(gè)緩存器。其中，至少一個(gè)緩存器分別與讀出放大器行中的至少一個(gè)讀出放大器連接。其中，至少一個(gè)跟蹤位單元被配置為在讀取跟蹤操作的過(guò)程中當(dāng)跟蹤字線起作用時(shí)，讀取邏輯O。其中，每個(gè)跟蹤位單元都包括一個(gè)NMOS晶體管。其中，在跟蹤字線被激活之前，跟蹤位線被設(shè)置為激活。本申請(qǐng)還提出一種跟蹤存儲(chǔ)器的方法，包括沿著跟蹤列發(fā)送跟蹤位線信號(hào)；通過(guò)讀出放大器啟動(dòng)邏輯接收跟蹤位線信號(hào)；響應(yīng)于接收跟蹤位線信號(hào)，讀出放大器啟動(dòng)邏輯向跟蹤行提供跟蹤字線信號(hào)；以及基于來(lái)自與跟蹤行連接的至少一個(gè)跟蹤位單元的跟蹤數(shù)據(jù)，分別啟動(dòng)至少一個(gè)讀出放大器。
該方法可進(jìn)一步包括鎖存時(shí)鐘發(fā)生器向跟蹤列提供鎖存時(shí)鐘信號(hào)。該方法可進(jìn)一步包括將來(lái)自跟蹤行中的至少一個(gè)跟蹤位單元的跟蹤數(shù)據(jù)分別提供到至少一個(gè)虛位線。其中，提供的跟蹤數(shù)據(jù)是邏輯O。該方法可進(jìn)一步包括向鎖存時(shí)鐘發(fā)生器提供時(shí)鐘信號(hào)。該方法可進(jìn)一步包括在至少一個(gè)讀出放大器中與讀出放大器啟動(dòng)邏輯距離最遠(yuǎn)的讀出放大器被啟動(dòng)之后，向鎖存時(shí)鐘發(fā)生器提供復(fù)位信號(hào)。該方法可進(jìn)一步包括接收用于在存儲(chǔ)器中進(jìn)行訪問(wèn)的新地址。 該方法可進(jìn)一步包括將來(lái)自至少一個(gè)跟蹤位單元的跟蹤數(shù)據(jù)提供到分別與至少一個(gè)讀出放大器連接的至少一個(gè)緩存器。本申請(qǐng)進(jìn)一步提出一種具有用于讀取跟蹤操作的跟蹤電路的存儲(chǔ)器，包括存儲(chǔ)器位單元陣列；跟蹤列；跟蹤行，包括至少一個(gè)跟蹤位單元，設(shè)置至少一個(gè)跟蹤位單元以提供用于讀取跟蹤操作的跟蹤數(shù)據(jù)；讀出放大器行，與存儲(chǔ)器位單元陣列和跟蹤行連接；讀出放大器啟動(dòng)邏輯，被配置用于啟動(dòng)讀出放大器行中的至少一個(gè)讀出放大器；跟蹤位線，與跟蹤列和讀出放大器啟動(dòng)邏輯連接；跟蹤字線，與跟蹤行和讀出放大器啟動(dòng)邏輯連接；以及鎖存時(shí)鐘發(fā)生器，與跟蹤位線連接；其中，跟蹤電路被配置為在沿著跟蹤行跟蹤行時(shí)間延遲之前，沿著跟蹤列跟蹤列時(shí)間延遲。其中，至少一個(gè)跟蹤位單元分別與至少一個(gè)虛位線連接，并且分別與至少一個(gè)緩存器連接。其中，至少一個(gè)跟蹤位單元被配置為在讀取跟蹤操作的過(guò)程中當(dāng)跟蹤字線起作用時(shí)，讀取邏輯O。


現(xiàn)參考下文中結(jié)合附圖所做的描述，在附圖中圖I是示出根據(jù)一些實(shí)施例的用于存儲(chǔ)器的示例性跟蹤方案的示意圖；圖2是示出根據(jù)一些實(shí)施例的圖I中的示例性跟蹤方案的波形的視圖；以及圖3是用于根據(jù)一些實(shí)施例的圖I中的用于存儲(chǔ)器的示例性跟蹤方案的方法的流程圖。
具體實(shí)施例方式下面，詳細(xì)討論多個(gè)實(shí)施例的制造和使用。然而，應(yīng)該理解，本公開(kāi)提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅僅示出了制造和使用的具體方式，而不用于限制本公開(kāi)的范圍。圖I是示出了根據(jù)一些實(shí)施例的用于存儲(chǔ)器的示例性跟蹤方案的示意圖。存儲(chǔ)器位單元陣列102具有字線(WLs)和與位單元連接的位線(BLs)。鎖存時(shí)鐘發(fā)生器104與穿過(guò)跟蹤列108的跟蹤BL連接。鎖存時(shí)鐘發(fā)生器104接收時(shí)鐘信號(hào)作為輸入。跟蹤BL與讀出放大器啟動(dòng)(SAE)邏輯106連接。該SAE邏輯106與穿過(guò)跟蹤行110的跟蹤WL連接。該跟蹤行110包括跟蹤位單元118,每個(gè)跟蹤位單元都具有與虛位線(DBL)連接的位單元結(jié)構(gòu)。例如，在一個(gè)示例性的跟蹤位單元118a中，NMOS晶體管NI與DBLx(其中，X是整數(shù)，例如，O，1，2. . .，n)連接，并且電源電壓VDD連接在與NMOS晶體管NI連接的反相器120上。因此，通過(guò)跟蹤數(shù)據(jù)“0”(邏輯0)為跟蹤行110中的跟蹤位單元118(具有與跟蹤位單元118a相同的結(jié)構(gòu))編程。當(dāng)跟蹤WL被激活時(shí)，跟蹤數(shù)據(jù)“0”被讀取到跟蹤單元118的DBL上，該跟蹤數(shù)據(jù)隨后由反相器116緩存，以利用讀出放大器啟動(dòng)信號(hào)SAEx (其中，X是整數(shù)，例如，0、1、2.....n)觸發(fā)(啟動(dòng))讀出放大器行112中的讀出放大器(SA) 114。在該實(shí)例中，只示出了一個(gè)跟蹤行110和一個(gè)讀出放大器行112。盡管如此，在一些實(shí)施例中可以存在多個(gè)跟蹤行，每個(gè)跟蹤行都分別與讀出放大器行連接。類(lèi)似地，在一些實(shí)施例中可以存在多個(gè)跟蹤列。源自跟蹤行110的跟蹤位單元118的DBL (DBLO、DBLl、...、和DBLn)與反相器116連接，該反相器與SAx 114連接(在此X是整數(shù)，例如，0，1，2...，n)。并且最后的(距離SAE邏輯106最遠(yuǎn)的)讀出放大器114，即，SAn，連接至鎖存時(shí)鐘發(fā)生器104。跟蹤列108和跟蹤行110實(shí)際上位于SA 114上方。下面參考圖2描述圖I中的跟蹤方案的功能。圖2是示出根據(jù)一些實(shí)施例的示例性跟蹤方案的波形的視圖。如圖2中的波形CLK所示，被提供給鎖存時(shí)鐘發(fā)生器104的時(shí)鐘(CLK)信號(hào)被確定為邏輯I。作為回應(yīng)，鎖存時(shí)鐘發(fā)生器104產(chǎn)生跟蹤時(shí)鐘WCLK信號(hào)，該信號(hào)從頂部(距離SAE邏輯106最遠(yuǎn)的)起沿著跟蹤列108激活(即，在該實(shí)例中，下拉到邏輯0)跟蹤BL。WCLK還觸發(fā)(激活)了存儲(chǔ)器位單元陣列102的常規(guī)WL用于普通的讀取操作。由SAE邏輯106接收的跟蹤BL的下降邊緣(falling edge)之后會(huì)觸發(fā)，以沿著跟蹤行110激活(即，在該實(shí)例中，上拉到邏輯I)跟蹤WL。在沿著跟蹤行110激活跟蹤WL之前，沿著跟蹤列108激活跟蹤BL，從而為SA 114的輸入信號(hào)提供了顯影時(shí)間(developmenttime)。當(dāng)跟蹤WL起作用時(shí)，所有DBL (DBLO、DBLl、. . .、DBLn)都接收到來(lái)自跟蹤位單元
118的跟蹤數(shù)據(jù)“0”，例如，由VDD和反相器12編程。DBL信號(hào)被反相以將SAE0、SAE1.....
SAEn激活為邏輯1，這些SAE分別啟動(dòng)各自連接的SA。SA現(xiàn)在可以從存儲(chǔ)器位單元陣列102的BL中讀取(普通)數(shù)據(jù)。當(dāng)用于SAn的最后的SAEn (例如，距離SAE邏輯106最遠(yuǎn)的)被激活(例如，具有邏輯I)時(shí)，存儲(chǔ)器位單元陣列102的讀取(參考)時(shí)間延遲的跟蹤完成。最后的SAEn觸發(fā)源自SAn的復(fù)位信號(hào)以復(fù)位鎖存時(shí)鐘發(fā)生器，用于存儲(chǔ)器位單元陣列102的普通操作，例如，接收新的存儲(chǔ)器位單元地址。在一個(gè)實(shí)施例中，讀取時(shí)間延遲是從初始激活WCLK至啟動(dòng)SAEn時(shí)。因?yàn)閳DI中的跟蹤方案沿著跟蹤列108對(duì)跟蹤BL的列時(shí)間延遲進(jìn)行跟蹤，并且之后沿著跟蹤行110對(duì)跟蹤WL的行時(shí)間延遲進(jìn)行跟蹤，所以使SAE信號(hào)被激活，以在普通的BL讀取數(shù)據(jù)對(duì)于SA可用時(shí)啟動(dòng)SA。跟蹤路徑(沿著跟蹤BL和跟蹤WL)緊隨用于長(zhǎng)度、定時(shí)、局部工藝、電壓、和溫度(PVT)變量的普通讀取操作的普通BL和WL路徑。通過(guò)使(讀取)跟蹤操作可以完全結(jié)束，例如，在接收新地址之前，圖I中的跟蹤方案改進(jìn)了穿過(guò)所有SA的存儲(chǔ)器讀取邊緣的連貫性(consistency)。因?yàn)樵谧詈蟮腟AE激活之后，WCLK下降(falling)被觸發(fā)，所以參考(跟蹤)時(shí)間延遲完全跟隨存儲(chǔ)器讀取操、作的時(shí)間延遲。因此，通過(guò)阻止會(huì)導(dǎo)致存儲(chǔ)器位單元讀取錯(cuò)誤的不適當(dāng)跟蹤操作，可以減小存儲(chǔ)器讀取訪問(wèn)時(shí)間。同樣地，由于將跟蹤WL延遲和單個(gè)讀出放大器啟動(dòng)信號(hào)延遲組合在一起，因此，這兩個(gè)延遲之外不存在額外的延遲。跟蹤WL沿著跟蹤行110中的跟蹤位單元118傳播，同時(shí)允許DBLx觸發(fā)SAEx并且啟動(dòng)SAx (其中，X是整數(shù))。通過(guò)反相器116將跟蹤位單元118的跟蹤數(shù)據(jù)中的數(shù)據(jù)提供給SAEx。因?yàn)楦櫸粏卧?18具有與其他(普通的)位單元類(lèi)似的結(jié)構(gòu)和類(lèi)似的局部PVT變化，所以跟蹤操作能夠更加準(zhǔn)確地反映出存儲(chǔ)器位單元陣列102上的PVT影響。圖3是根據(jù)一些實(shí)施例的圖I中的存儲(chǔ)器的示例性跟蹤方案的方法流程圖。在步驟302中，沿著跟蹤列發(fā)送跟蹤位線信號(hào)。在步驟304中，由讀出放大器啟動(dòng)邏輯接收跟蹤位線信號(hào)。在步驟306中，響應(yīng)于接收的跟蹤位線信號(hào)，讀出放大器啟動(dòng)邏輯向跟蹤行提供跟蹤字線信號(hào)。在步驟308中，基于來(lái)自與跟蹤行連接的至少一個(gè)跟蹤位單元的跟蹤數(shù)據(jù)，分別啟動(dòng)至少一個(gè)讀出放大器。在多種實(shí)施例中，時(shí)鐘信號(hào)被提供至鎖存時(shí)鐘發(fā)生器。鎖存時(shí)鐘發(fā)生器向跟蹤列提供跟蹤時(shí)鐘信號(hào)。跟蹤數(shù)據(jù)，例如，邏輯0，分別從跟蹤行中的至少一個(gè)跟蹤位單元提供到至少一個(gè)虛位線中。在離讀出放大器啟動(dòng)邏輯最遠(yuǎn)的讀出放大器啟動(dòng)后，向鎖存時(shí)鐘發(fā)生器提供復(fù)位信號(hào)。接收用于在存儲(chǔ)器中進(jìn)行訪問(wèn)的新地址。將來(lái)自至少一個(gè)跟蹤位單元的跟蹤數(shù)據(jù)分別提供給與至少一個(gè)讀出放大器連接的至少一個(gè)緩存器。在一些實(shí)施例中，存儲(chǔ)器具有用于讀取跟蹤操作的跟蹤電路。存儲(chǔ)器包括存儲(chǔ)器位單元陣列、跟蹤列、跟蹤行、與存儲(chǔ)器位單元陣列和跟蹤行連接的讀出放大器行，以及讀出放大器啟動(dòng)邏輯。該存儲(chǔ)器進(jìn)一步包括與跟蹤列和讀出放大器啟動(dòng)邏輯連接的跟蹤位線、以及與跟蹤行和讀出放大器啟動(dòng)邏輯連接的跟蹤字線。該跟蹤電路被配置為在沿著跟蹤行跟蹤行時(shí)間延遲之前沿著跟蹤列跟蹤列時(shí)間延遲。在一些實(shí)施例中，跟蹤存儲(chǔ)器的方法包括沿著跟蹤列發(fā)送跟蹤位線信號(hào)。由讀出放大器啟動(dòng)邏輯接收該跟蹤位線信號(hào)。響應(yīng)于接收的跟蹤位線信號(hào)，讀出放大器啟動(dòng)邏輯向跟蹤行提供跟蹤字線信號(hào)。基于來(lái)自與跟蹤行連接的至少一個(gè)跟蹤位單元的跟蹤數(shù)據(jù)，分別啟動(dòng)至少一個(gè)讀出放大器。本領(lǐng)域的技術(shù)人員應(yīng)該理解到，存在許多本公開(kāi)的實(shí)施例變化。盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其特征，但應(yīng)該理解，可以在不背離實(shí)施例的主旨和范圍的情況下，可以做出多種改變、替換和更改。此外，本申請(qǐng)的范圍并不僅限于本說(shuō)明書(shū)中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)容易地理解，現(xiàn)有的或今后開(kāi)發(fā)的用于進(jìn)行與這里描述的相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟，可以根據(jù)本公開(kāi)而采用。上述方法實(shí)施例示出示例性的步驟，但是這些步驟并不必須按照所示順序進(jìn)行。 根據(jù)本公開(kāi)的實(shí)施例的主旨和范圍，可以適當(dāng)對(duì)步驟進(jìn)行添加、替換、順序改變和/或刪除。結(jié)合不同的權(quán)利要求和/或不同的實(shí)施例的實(shí)施例都在本公開(kāi)的范圍內(nèi)，并且在閱讀本公開(kāi)之后，這些實(shí)施例對(duì)本領(lǐng)域的技術(shù)人員而言將是顯而易見(jiàn)的。
權(quán)利要求
1.ー種具有用于讀取跟蹤操作的跟蹤電路的存儲(chǔ)器，包括 存儲(chǔ)器位單元陣列； 跟蹤列； 跟蹤行； 讀出放大器行，與所述存儲(chǔ)器位單元陣列和所述跟蹤行連接； 讀出放大器啟動(dòng)邏輯； 跟蹤位線，與所述跟蹤列和所述讀出放大器啟動(dòng)邏輯連接；以及 與所述跟蹤行和所述讀出放大器啟動(dòng)邏輯連接的跟蹤位線； 其中，所述跟蹤電路被配置為在沿著所述跟蹤行跟蹤行時(shí)間延遲之前，沿著所述跟蹤列跟蹤列時(shí)間延遲。
2.根據(jù)權(quán)利要求I所述的存儲(chǔ)器，進(jìn)ー步包括 鎖存時(shí)鐘發(fā)生器，與所述跟蹤位線連接，所述鎖存時(shí)鐘發(fā)生器被配置用于提供跟蹤時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器，其中，在所述讀出放大器行中，離所述讀出放大器啟動(dòng)邏輯最遠(yuǎn)的讀出放大器被配置為產(chǎn)生用于所述鎖存時(shí)鐘發(fā)生器的復(fù)位信號(hào)。
4.根據(jù)權(quán)利要求I所述的存儲(chǔ)器，其中，所述跟蹤行包括至少ー個(gè)跟蹤位単元，并且所述至少一個(gè)跟蹤位単元被配置為提供用于所述讀取跟蹤操作的跟蹤數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其中，所述至少一個(gè)跟蹤位単元分別連接到至少ー個(gè)虛位単元和至少ー個(gè)緩存器。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器，其中，所述至少一個(gè)緩存器分別與所述讀出放大器行中的至少ー個(gè)讀出放大器連接。
7.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其中，所述至少一個(gè)跟蹤位単元被配置為在讀取跟蹤操作的過(guò)程中當(dāng)所述跟蹤字線起作用時(shí)，讀取邏輯O。
8.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其中，每個(gè)跟蹤位單元都包括ー個(gè)NMOS晶體管。
9.一種跟蹤存儲(chǔ)器的方法，包括 沿著跟蹤列發(fā)送跟蹤位線信號(hào)； 通過(guò)讀出放大器啟動(dòng)邏輯接收所述跟蹤位線信號(hào)； 響應(yīng)于接收所述跟蹤位線信號(hào)，所述讀出放大器啟動(dòng)邏輯向跟蹤行提供跟蹤字線信號(hào)；以及 基于來(lái)自與所述跟蹤行連接的至少ー個(gè)跟蹤位単元的跟蹤數(shù)據(jù)，分別啟動(dòng)至少ー個(gè)讀出放大器。
10.ー種具有用于讀取跟蹤操作的跟蹤電路的存儲(chǔ)器，包括 存儲(chǔ)器位單元陣列； 跟蹤列； 跟蹤行，包括至少ー個(gè)跟蹤位単元，設(shè)置所述至少一個(gè)跟蹤位單元以提供用于讀取跟蹤操作的跟蹤數(shù)據(jù)； 讀出放大器行，與所述存儲(chǔ)器位單元陣列和所述跟蹤行連接； 讀出放大器啟動(dòng)邏輯，被配置用于啟動(dòng)所述讀出放大器行中的至少ー個(gè)讀出放大器； 跟蹤位線，與所述跟蹤列和所述讀出放大器啟動(dòng)邏輯連接；跟蹤字線，與所述跟蹤行和所述讀出放大器啟動(dòng)邏輯連接；以及 鎖存時(shí)鐘發(fā)生器，與所述跟蹤位線連接； 其中，所述跟蹤電路被配置為在沿著跟蹤行跟蹤行時(shí)間延遲之前，沿著跟蹤列跟蹤列時(shí)間延遲。全文摘要
本發(fā)明公開(kāi)了一種用于存儲(chǔ)器的跟蹤方案，其中公開(kāi)了具有用于讀取跟蹤操作的跟蹤電路的存儲(chǔ)器，該存儲(chǔ)器包括存儲(chǔ)器位單元陣列、跟蹤列、跟蹤行，與存儲(chǔ)器位單元陣列和跟蹤行連接的讀出放大器行和讀出放大器啟動(dòng)邏輯。該存儲(chǔ)器進(jìn)一步包括與跟蹤列和讀出放大器啟動(dòng)邏輯連接的跟蹤位線、以及與跟蹤行和讀出放大器行連接的跟蹤字線。該跟蹤電路被配置為在沿著跟蹤行跟蹤行時(shí)間延遲之前沿著跟蹤列跟蹤列時(shí)間延遲。
文檔編號(hào)G11C11/419GK102637452SQ20111034392
公開(kāi)日2012年8月15日 申請(qǐng)日期2011年11月2日 優(yōu)先權(quán)日2011年2月11日
發(fā)明者張勇, 許國(guó)原, 鄭東植, 金英奭, 陶昌雄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司