專利名稱：內(nèi)容可尋址存儲器存儲單元匹配線的檢測電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)容可尋址存儲器，尤其涉及一種內(nèi)容可尋址存儲器存儲單元匹配線的檢測電路和方法。
背景技術(shù)：
內(nèi)容可尋址存儲器(Content-Addressable Memory, CAM)是一種用于特定高速搜索應(yīng)用的采用內(nèi)容尋址的存儲器。在常規(guī)存儲器，例如RAM (Random Access Memory，隨機訪問存儲器)應(yīng)用中，用戶提供一個存儲器地址，存儲器返回一個存儲于該地址的數(shù)據(jù)。而在CAM的應(yīng)用中，用戶提供一個數(shù)據(jù)，CAM會遍歷整個存儲空間，搜索該數(shù)據(jù)是否存在于存儲器中，如果是，即命中，CAM會返回一個或多個命中數(shù)據(jù)在存儲器中的地址。CAM作為一種特殊存儲器，會在單次運算中搜索整個存儲器。所以在搜索應(yīng)用中，CAM比常規(guī)存儲器快很多。CAM的快速搜索特征使得CAM特別適用于如網(wǎng)絡(luò)設(shè)備、 CPU (Center Processing Unit，中央處理器)和 DSP (Digital Signal Processor，數(shù)字信號處理器)的Cache (高速緩沖存儲器存)中，以及視頻硬編解碼等應(yīng)用。現(xiàn)有技術(shù)中，主要根據(jù)匹配類型的異同，CAM內(nèi)核單元可分為“與非”型和“或非” 型的內(nèi)核單元。圖1是傳統(tǒng)9T (Transistor，晶體管)結(jié)構(gòu)的與非型存儲單元。與非型存儲單元匹配信號線(Match Line)通過與臨近的存儲單元相互連接形成整體的匹配線。即晶體管Tl 的源極與前一存儲單元的漏極連接，Tl的漏極與后一存儲單元的源極連接。與非型存儲單元的結(jié)構(gòu)決定了所搜索的內(nèi)容只要有一處與存儲內(nèi)容不匹配，則整條匹配信號線將不會放電。與非型存儲單元的缺點是，若內(nèi)容全部匹配時，匹配信號線通過級聯(lián)的晶體管Tl進(jìn)行放電，而當(dāng)存儲內(nèi)容較多時放電速度將會非常的慢。圖2是或非型存儲單元，通過連接不同存儲單元中開路的漏極形成整體的匹配信號線。采用并聯(lián)的方式，避免與非型存儲單元內(nèi)部晶體管的級聯(lián)，使得或非型存儲單元非常適用于高速結(jié)構(gòu)當(dāng)中。如果搜索內(nèi)容中的某一位和存儲單元中的內(nèi)容不匹配，或非型存儲單元的匹配信號線便開始放電。當(dāng)且僅當(dāng)所尋找內(nèi)容匹配時，匹配信號線才不會放電。或非型的存儲單元的放電速度較快，但由于頻繁放電和充電，使得內(nèi)容可尋址存儲器的功率消耗很大。為了降低或非型存儲單元匹配信號線的功耗問題，目前出現(xiàn)了多種匹配線檢測方法。圖3是電流競賽檢測原理圖。如圖3所示，基于電流競賽的檢測方法需要一組虛擬匹配信號線(Dummy ML)做對比信號。該DML始終處于匹配的狀態(tài)。該方法在進(jìn)行匹配信號線狀態(tài)檢測的時候，首先匹配信號線復(fù)位信號(MLrst)有效，將匹配信號線(ML)初始化到低電平；然后匹配線使能信號(MLen)由低變高，開啟匹配信號線的充電路徑。當(dāng)DML 充電到敏感放大器(SA)的閥值后，產(chǎn)生匹配信號線關(guān)斷信號(MLoff)，該關(guān)斷信號將關(guān)斷所有匹配信號線的充電路徑。只有匹配的匹配信號線在該充電時間內(nèi)才會使得敏感放大器(SA)產(chǎn)生輸出信號(MLout)，一旦有不匹配的匹配信號線將不會充電超過敏感放大器(SA) 的閥值。該方法通過減少匹配信號線的充電擺幅降低了整體匹配信號線的功耗，但是初始化對匹配信號線的放電仍舊浪費很大的功耗。圖4是節(jié)省電流檢測原理圖。該方案類似電流競賽檢測方法，同樣利用虛擬匹配信號線(DML)和敏感放大器(SA)的閥值電壓控制匹配信號線的充電時間，降低整體功耗， 該方案的不同之處在于，通過電流節(jié)省技術(shù)在匹配信號線有丟失的情況下將減小匹配線的充電電流，從而進(jìn)一步降低整體功耗，但是需要額外的偏置電壓和在控制支路上消耗額外的靜態(tài)電流為代價。圖5是正反饋式檢測原理圖。該方案類似節(jié)省電流的匹配線檢測方法，利用正反饋降低在丟失匹配狀態(tài)下對匹配信號線的充電電流，降低整體功耗，同樣也需要額外的偏置電壓和在控制支路上消耗額外的靜態(tài)電流為代價。圖6和圖7是自阻斷充電的檢測電路。該方案分為兩個步驟第一步，利用/SEARCH EN信號產(chǎn)生初始化操作，將ML和SML均放電到GND ；第二步，利用敏感放大器DMLSA對ML 進(jìn)行充電，同時檢測ML和SML的變化，自動結(jié)束充電過程。該方案只能對匹配線ML進(jìn)行充電，且初始化對匹配信號線的放電仍舊浪費很大的功耗。因此，如何進(jìn)一步降低內(nèi)容可尋址存儲器存儲單元匹配線檢測的功耗是目前有待解決的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于降低內(nèi)容可尋址存儲器存儲單元匹配線檢測的功耗。為了實現(xiàn)上述目的，一方面，本發(fā)明提供了一種內(nèi)容可尋址存儲器的存儲單元匹配線的檢測電路，包括若干或非存儲單元、均衡電路、預(yù)放電電路、敏感放大器和輸出電路， 其中若干或非存儲單元并聯(lián)形成第一匹配線和第二匹配線，預(yù)放電電路與第二匹配線連接，均衡電路連接于第一匹配線和第二匹配線之間，第一匹配線和第二匹配線連接于敏感放大器，敏感放大器則連接于輸出電路，由輸出電路輸出匹配信號。另一方面，本發(fā)明提供了一種內(nèi)容可尋址存儲器的存儲單元匹配線的檢測方法， 包括若干或非存儲單元，若干或非存儲單元并聯(lián)形成第一匹配線和第二匹配線，該方法包括步驟A，均衡第一匹配線和第二匹配線間的電壓；步驟B，當(dāng)若干或非存儲單元的內(nèi)容都匹配時，則對第二匹配線進(jìn)行放電；當(dāng)若干或非存儲單元中至少一個內(nèi)容不匹配時，則對第一匹配線和第二匹配線進(jìn)行放電；步驟C，根據(jù)第一匹配線和第二匹配線之間的電壓差異輸出匹配或不匹配信號，當(dāng)?shù)谝黄ヅ渚€和第二匹配線的電壓相等時，則輸出不匹配信號，并對第一匹配線和第二匹配線進(jìn)行電荷補償；當(dāng)?shù)谝黄ヅ渚€和第二匹配線的電壓不相等時， 則輸出匹配信號，并對第二匹配線進(jìn)行電荷補償。根據(jù)本發(fā)明內(nèi)容可尋址存儲單元匹配線的檢測電路，利用電荷均衡降低了初始化浪費的電荷，利用敏感放大器直接對匹配線進(jìn)行充電來進(jìn)行電荷的補償，無需偏置電壓，大大降低了整體功耗。


通過以下結(jié)合附圖以舉例方式對本發(fā)明的實施方式進(jìn)行詳細(xì)描述后，本發(fā)明的其他特征、特點和優(yōu)點將會更加明顯。圖1是現(xiàn)有技術(shù)與非型存儲單元；圖2是現(xiàn)有技術(shù)或非型存儲單元；圖3是現(xiàn)有技術(shù)電流競賽檢測原理圖；
圖4是現(xiàn)有技術(shù)節(jié)省電流檢測原理圖；圖5是現(xiàn)有技術(shù)正反饋式檢測原理圖；圖6是現(xiàn)有技術(shù)一種自阻斷充電的檢測電路；圖7是現(xiàn)有技術(shù)另一種自阻斷充電的檢測電路；圖8是本發(fā)明一實施例的或非型存儲單元匹配線檢測電路框圖；圖9是本發(fā)明另一實施例的或非型存儲單元匹配線檢測電路原理圖；圖10是本發(fā)明又一實施例的或非型存儲單元匹配線檢測電路原理圖；圖11是本發(fā)明再一實施例的或非型存儲單元匹配線檢測電路原理圖。
具體實施例方式圖8是本發(fā)明一實施例的或非型存儲單元匹配線檢測電路框圖。如圖8所示，該檢測電路包括若干個或非存儲單元、均衡電路81、預(yù)放電電路82、敏感放大器83和輸出電路84?；蚍谴鎯卧臄?shù)量大于1個，且并聯(lián)形成第一匹配線MLA和第二匹配線MLB。均衡電路81連接于第一匹配線MLA和第二匹配線MLB之間，用于均衡第一匹配線MLA和第二匹配線MLB之間的電壓。預(yù)放電電路82與第二匹配線MLB連接，用于對第二匹配線MLB 進(jìn)行預(yù)放電，當(dāng)或非存儲單元中有一個內(nèi)容不匹配時，該或非存儲單元放電路徑打開，同時對第一匹配線MLA進(jìn)行預(yù)放電。第一匹配線MLA和第二匹配線MLB共同連接于敏感放大器 83，敏感放大器83根據(jù)第一匹配線MLA和第二匹配線MLB之間的電壓差異輸出匹配或不匹配信號，當(dāng)?shù)谝黄ヅ渚€MLA和第二匹配線MLB的電壓相等時，輸出不匹配信號，并對第一匹配線MLA和第二匹配線MLB進(jìn)行電荷補償；當(dāng)?shù)谝黄ヅ渚€MLA和第二匹配線MLB的電壓不相等時，輸出匹配信號，并對第二匹配線MLB進(jìn)行電荷補償。敏感放大器83連接于輸出電路84，由輸出電路84輸出或非存儲單元的匹配信號MLS0。圖9是本發(fā)明實施例一種或非型存儲單元匹配線檢測電路原理圖。如圖9所示， 該檢測電路的均衡電路81包括第一 N型MOS管m，該MOS管m受控于RST信號，連接于第一匹配線MLA和第二匹配線MLB之間。預(yù)放電電路82包括第二 N型MOS管N2，該MOS管 N2受控于DIS信號，并連接于第二匹配線MLB和低電源電平。敏感放大器83包括第一至第三P型MOS管P1-P3和第三至第六N型MOS管N3-N6，MOS管Pl的柵極連接于信號， 源極連接于高電源電平，漏極與MOS管P2、MOS管P3的源極連接，MOS管P2的柵極與第一匹配線MLA連接，漏極與MOS管N3的漏極連接于節(jié)點B，MOS管N3與MOS管N5串聯(lián)連接， MOS管N5的源極連接于第二匹配線MLB，MOS管P3的漏極與MOS管N4的漏極連接于節(jié)點 A，MOS管N4的柵極與MOS管N3的柵極連接于節(jié)點A，形成普通的電流鏡，MOS管N4與MOS 管N6串聯(lián)連接，MOS管N6的柵極與MOS管N5的柵極連接于EVAL信號，MOS管N6的源極連接于第一匹配線MLA。輸出電路84包括第四P型MOS管P4、第七至N型MOS管N7、第八 N型MOS管N8和第十N型MOS管10，MOS管N8的柵極和漏極連接于高電源電平，源極連接于MOS管P4的源極，MOS管P4的柵極、MOS管N7的柵極和MOS管附0的漏極連接于節(jié)點 B,MOS管P4的漏極與MOS管N7的漏極連接，并輸出匹配信號MLS0，M0S管N7的源極與MOS 管mo的源極相連接于低電源電平，MOS管mo的柵極連接于^iZ信號。圖9所示的檢測電路原理圖的工作原理如下檢測電路在首次進(jìn)行比較匹配時， 當(dāng)RST信號有效時，MOS管m處于導(dǎo)通狀態(tài)，通過MOS管m均衡匹配線MLA和匹配線MLB 之間的電壓；當(dāng)信號Dis信號有效時，MOS管N2處于導(dǎo)通狀態(tài)，此時匹配線MLB開始通過 MOS管N2進(jìn)行放電，如果當(dāng)#1到測的或非存儲單元的放電路徑都關(guān)斷的時候，即內(nèi)容可尋址存儲器的內(nèi)容處于命中的時候，匹配線MLA上的電壓保持不變，此時匹配線MLA上的電壓和匹配線MLB上的電壓存在差異；如果當(dāng)#1到測的或非存儲單元的放電路徑有一個打開時，即內(nèi)容可尋址存儲器的內(nèi)容處于不命中的時候，匹配線MLA上電壓和匹配線MLB上的電壓將會同時被放電，此時匹配線MLA上的電壓和匹配線MLB上的電壓相等。敏感放大器83用于根據(jù)匹配線MLA和匹配線MLB之間的電壓差異輸出匹配或不匹配信號，并對損失了電荷的匹配線進(jìn)行電荷補償。在EVAL信號有效時，MOS管N5和MOS 管N6處于導(dǎo)通狀態(tài)。此時，1)、如果內(nèi)容可尋址存儲器的內(nèi)容處于不命中的狀態(tài)，即匹配線 MLA上電壓和匹配線MLB上的電壓通過MOS管N2同時被放電，此時MOS管P2和MOS管P3 處于導(dǎo)通狀態(tài)，節(jié)點A和節(jié)點B的電壓被拉升到高電源電平，MOS管N3和MOS管N4被打開， 由MOS管P2和MOS管P3產(chǎn)生的相等的電流，分別通過MOS管N3和MOS管N4形成的電流鏡保持電流相等的注入到匹配線MLA和匹配線MLB上，當(dāng)匹配線MLA和匹配線MLB電壓升高，而此時敏感放大器83向輸出電路84輸出高電平，輸出電路84的MOS管N7處于導(dǎo)通狀態(tài)，則輸出的匹配信號MLSO為低電平；2)，如果內(nèi)容可尋址存儲器的內(nèi)容處于命中的狀態(tài)， 即匹配線MLA上電壓和匹配線MLB上的電壓有差異，匹配線MLA上的電壓高于匹配線MLB上的電壓，因此匹配線MLA通過MOS管P2產(chǎn)生的電流較小，而匹配線MLB通過MOS管P3產(chǎn)生的電流較大，該電流經(jīng)過MOS管N4和N3后產(chǎn)生的下拉電流將高于MOS管P2產(chǎn)生的電流， 此時節(jié)點B的電壓將會變低，輸出低電平，輸出電路84的MOS管P4處于導(dǎo)通狀態(tài)，則輸出的匹配信號MLSO為高電平。當(dāng);^iZ信號有效的時候，MOS管NlO處于導(dǎo)通狀態(tài)，復(fù)位節(jié)點 B的電壓，將節(jié)點B的電壓拉低到低電源電平，穩(wěn)定匹配信號MLSO的輸出電平，同時降低功
^^ ο本發(fā)明通過電荷均衡降低了初始化浪費的電荷，利用敏感放大器直接對匹配線進(jìn)行充電，無需偏置電壓，大大降低了整體功耗。圖10是本發(fā)明又一實施例的或非型存儲單元匹配線檢測電路圖。圖10所示的檢測電路與圖9所示的檢測電路主要的區(qū)別在于輸出電路84的MOS管NlO到節(jié)點B間增加了第九N型MOS管N9，該MOS管N9的柵極連接于MOS管P4的漏極和MOS管N7的漏極， MOS管P9的源極連接于節(jié)點B，MOS管P9的漏極連接于MOS管附0。圖10所示的檢測電路工作原理與圖9所示的檢測電路工作原理大致相同，不同不之處在于1)、當(dāng)節(jié)點B輸出高電平時，MOS管N7導(dǎo)通，MOS管P4截止，因此MOS管N9處于截止?fàn)顟B(tài)，當(dāng):^iZ信號有效時，MOS管NlO導(dǎo)通，節(jié)點B的電壓不受影響；2)、當(dāng)節(jié)點B輸出低電平時，MOS管N7截止，MOS管P4導(dǎo)通，因此MOS管N9處于導(dǎo)通狀態(tài)，當(dāng)信號有效時，MOS管NlO導(dǎo)通，復(fù)位節(jié)點B的電壓，將節(jié)點B的電壓拉低到低電源電平，穩(wěn)定匹配信號 MLSO的輸出電平，同時降低功耗。
圖11是本發(fā)明再一實施例的或非型存儲單元匹配線檢測電路圖。如圖11所示， 該檢測電路的均衡電路81包括第一 N型MOS管Ni，該MOS管附連接于第一匹配線MLA和第二匹配線MLB之間。預(yù)放電電路82包括第二 N型MOS管N2，該MOS管N2連接于第二匹配線MLB和低電源電平。敏感放大器83包括第二十一至第二十七P型MOS管P21-P27，其中MOS管P21的柵極連接于^!信號，該MOS管P21的源極、MOS管P24的源極和MOS管 P25的源極連接于高電源電平，MOS管P21的漏極、MOS管P22的源極和MOS管P23的源極連接，MOS管P22的柵極、MOS管P23的柵極、漏極和MOS管PM的柵極連接于節(jié)點B，M0S管 P22的漏極、MOS管N22的漏極和MOS管P25的柵極連接于節(jié)點A，MOS管N22的源極、MOS 管N23的源極和MOS管N21的漏極連接，MOS管N21的柵極連接于EVAL信號，MOS管N21的源極和MOS管NM的源極連接于第一匹配線MLA，M0S管PM、M0S管P^和MOS管N24串聯(lián)連接，MOS管P25、MOS管P27和MOS管N25串聯(lián)連接，MOS管P26的漏極、柵極、MOS管NM 的源極和MOS管N22的柵極連接，MOS管P27的漏極、柵極、MOS管N25漏極和MOS管N23 的柵極連接，MOS管擬4和MOS管N25的源極連接于低電源電平，MOS管N25的柵極連接于第二匹配線MLB。輸出電路84包括第二十八P型MOS管P28、第二十九P型MOS管P29、第二十六N型MOS管擬6和第二十七N型MOS管N27，其中MOS管P29的柵極連接于信號，源極連接于高電源電平，漏極連接于MOS管P^的源極，MOS管P28的柵極和MOS管擬6 的柵極連接于節(jié)點A，MOS管P^和MOS管N26的漏極連接，并輸出匹配信號MLSO，MOS管 N26的源極連接于MOS管N27，MOS管N27的柵極連接于信號，MOS管N27的源極連接于低電源電平。如圖11所示，支路MOS管P24、MOS管P^和MOS管NM形成了第一級放大器，用于對匹配線MLA做預(yù)處理工作，其中MOS管PM在節(jié)點B的控制下為該支路提供偏置電流， MOS管P^為二極管負(fù)載，N24檢測匹配線MLA的電壓變化，并在放大器的作用下將匹配線 MLA的電壓變化反相并輸出到第二級放大器，同樣MOS管P25、MOS管P27和MOS管N25也形成了第一級放大器。第一級放大器的作用主要是對輸入信號完成一個電平轉(zhuǎn)換的作用， 將輸入的匹配線MLA和匹配線MLB較低的電壓提高并放大，作為第二級放大器的輸入。第二級放大器由MOS管P21-P23和MOS管N21-N23形成，屬于差分放大器結(jié)構(gòu)。該第二級放大器的輸出為第一級放大器作動態(tài)偏置，且第二級放大器通過MOS管N21對匹配線MLA進(jìn)行電荷補充。以下針對本發(fā)明實施例內(nèi)容可尋址存儲器的存儲單元匹配線的檢測電路原理圖的工作原理進(jìn)行闡述當(dāng)RST信號有效時，MOS管m處于導(dǎo)通狀態(tài)，通過MOS管m均衡匹配線MLA和匹配線MLB之間的電壓；當(dāng)信號DIS信號有效時，MOS管N2處于導(dǎo)通狀態(tài)，此時匹配線MLB開始通過MOS管N2進(jìn)行放電，如果當(dāng)#1到#N的或非存儲單元的放電路徑都關(guān)斷的時候，即內(nèi)容可尋址存儲器的內(nèi)容處于命中的時候，匹配線MLA上的電壓保持不變，此時MOS管N24導(dǎo)通，MOS管N4的漏極電壓為低電壓，節(jié)點A的電壓升高，輸出電路84的MOS 管擬6導(dǎo)通，MOS管P^截止，在EVAL信號有效的時候，輸出電路84輸出匹配信號MLSO為低電平。由于匹配線MLB通過MOS管N2被放電，MOS管N25將截止，MOS管N25的漏極電壓為高電壓，MOS管N23產(chǎn)生較大電流，節(jié)點B的電壓降低，MOS管P22和MOS管P23導(dǎo)通，在
信號有效時，MOS管Pl導(dǎo)通，敏感放大器通過MOS管m對匹配線MLA進(jìn)行充電；如果當(dāng)#1到#N的或非存儲單元的放電路徑至少有一個被打開時，匹配線MLA和匹配線MLB同時被放電到低電源電平，此時，節(jié)點A的電壓和節(jié)點B的電壓都為低電壓，輸出電路84的MOS 管P^導(dǎo)通、MOS管擬6截止，在EVAL信號有效的時候，輸出電路84輸出匹配信號MLSO為高電平。本發(fā)明實施例通過均衡電路均衡匹配線的電壓，降低了初始化時的功耗浪費，利用敏感放大器直接對匹配線進(jìn)行充電來進(jìn)行電荷的補償，無需偏置電壓，大大降低了整體功耗。顯而易見，在不偏離本發(fā)明的真實精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對于本領(lǐng)域技術(shù)人員來說顯而易見的改變，都應(yīng)包括在本權(quán)利要求書所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護(hù)的范圍僅由所述的權(quán)利要求書進(jìn)行限定。
權(quán)利要求
1.一種內(nèi)容可尋址存儲器的存儲單元匹配線的檢測電路，包括若干或非存儲單元、均衡電路(81)、預(yù)放電電路(82)、敏感放大器(8 和輸出電路(84)，其中所述若干或非存儲單元并聯(lián)形成第一匹配線(MLA)和第二匹配線(MLB)，所述預(yù)放電電路(82)與所述第二匹配線(MLB)連接，所述均衡電路(81)連接于所述第一匹配線(MLA)和第二匹配線(MLB)之間，所述第一匹配線(MLA)和第二匹配線(MLB)連接于所述敏感放大器(83)，所述敏感放大器(8 連接于所述輸出電路(84)，由所述輸出電路(84)輸出匹配信號(MLSO)。
2.根據(jù)權(quán)利要求1所述的檢測電路，其特征在于所述均衡電路(81)包括第一 N型MOS管(m)，所述MOS管(Ni)連接于所述第一匹配線(MLA)和所述第二匹配線(MLB)之間；所述預(yù)放電電路(82)包括第二 N型MOS管(N2)，所述MOS管(N2)連接于所述第二匹配線(MLB)和低電源電平；所述敏感放大器(8 包括第一至第三P型MOS管(Pl-P;3)和第三至第六N型MOS管 (N3-N6)，所述MOS管(Pl)的柵極連接于^iZ信號，源極連接于高電源電平，漏極與所述 MOS管(P2)、所述MOS管(P3)的源極連接，所述MOS管(P2)的柵極與所述第一匹配線(MLA) 連接，漏極與所述N型MOS管(N3)的漏極連接于節(jié)點B，所述N型MOS管(N3)與所述MOS 管(N5)串聯(lián)連接，所述MOS管(N5)的源極連接于第二匹配線(MLB)，所述MOS管(P3)的漏極與所述MOS管(N4)的漏極連接于節(jié)點A，所述MOS管(N4)的柵極與所述MOS管(N3)的柵極連接于所述節(jié)點A，形成普通的電流鏡，所述MOS管(N4)與MOS管(N6)串聯(lián)連接，所述MOS管(N6)的柵極與所述MOS管(N5)的柵極連接于EVAL信號，所述MOS管(N6)的源極連接于所述第一匹配線(MLA)；所述輸出電路(84)包括第四P型MOS管(P4)、第七至N型MOS管(N7)、第八N型MOS 管(N8)和第十N型MOS管(10)，所述MOS管(N8)的柵極和漏極連接于高電源電平，源極連接于所述MOS管(P4)的源極，所述MOS管(P4)的柵極、所述MOS管(N7)的柵極和所述 MOS管(NlO)的漏極連接于所述節(jié)點B，所述MOS管(P4)的漏極與所述MOS管(N7)的漏極連接，并輸出匹配信號(MLSO)，所述MOS管(N7)的源極與所述MOS管(NlO)的源極相連接于低電源電平，所述MOS管(NlO)的柵極連接于所述^iZ信號。
3.根據(jù)權(quán)利要求2所述的檢測電路，其特征在于所述輸出電路(84)的MOS管(WO) 到節(jié)點B間增加第九N型MOS管(N9)，所述MOS管(N9)的柵極連接于所述MOS管(P4)的漏極和所述MOS管(N7)的漏極，所述MOS管(P9)的源極連接于所述節(jié)點B，所述MOS管(P9) 的漏極連接于所述MOS管(NlO)。
4.根據(jù)權(quán)利要求1所述的檢測電路，其特征在于所述均衡電路(81)包括第一 N型MOS管(m)，所述MOS管(Ni)連接于所述第一匹配線(MLA)和所述第二匹配線(MLB)之間；所述預(yù)放電電路(82)包括第二 N型MOS管(N2)，所述MOS管(N2)連接于所述第二匹配線(MLB)和低電源電平；所述敏感放大器(83)包括第二i^一至第二十七P型MOS管(P21-P27)，其中所述MOS 管(P21)的柵極連接于信號，所述MOS管(P21)的源極、所述MOS管(PM)的源極和所述MOS管(P25)的源極連接于高電源電壓，所述MOS管(P21)的漏極、所述MOS管(P22) 的源極和所述MOS管(P23)的源極連接，所述MOS管(P22)的柵極、所述MOS管(P23)的柵極、漏極和所述MOS管(PM)的柵極連接于節(jié)點B，所述MOS管(P22)的漏極、所述MOS管 (N22)的漏極和所述MOS管(P25)的柵極連接于節(jié)點A，所述MOS管(N22)的源極、所述MOS 管(N23)的源極和所述MOS管(N21)的漏極連接，所述MOS管(N21)的柵極連接于EVAL信號，所述MOS管(N21)的源極和所述MOS管(N24)的源極連接于所述第一匹配線(MLA)，所述 MOS管(PM)、M0S管(P26)和所述MOS管(擬4)串聯(lián)連接，所述MOS管(P25)、M0S管(P27) 和所述MOS管(N25)串聯(lián)連接，所述MOS管(P^O的漏極、柵極、所述MOS管(擬4)的源極和所述MOS管(N22)的柵極連接，所述MOS管(P27)的漏極、柵極、所述MOS管(N25)漏極和所述MOS管(N23)的柵極連接，所述MOS管(N24)和所述MOS管(N25)的源極連接于低電源電平，所述MOS管(N25)的柵極連接于所述第二匹配線(MLB)；所述輸出電路(84)包括第二十八P型MOS管(P28)、第二十九P型MOS管(P29)、第二十六N型MOS管(N26)和第二十七N型MOS管(N27)，其中所述MOS管(P29)的柵極連接于所述^iZ信號，所述源極連接于高電源電平，所述漏極連接于所述MOS管(P28)的源極， 所述MOS管(P28)的柵極和所述MOS管(N26)的柵極連接于所述節(jié)點A，所述MOS管(P^) 和所述MOS管(N26)的漏極連接，并輸出匹配信號(MLS0)，所述MOS管(N26)的源極連接于所述MOS管(N27)，所述MOS管(N27)的柵極連接于所述信號，所述MOS管(N27)的源極連接于低電源電平。
5. 一種內(nèi)容可尋址存儲器的存儲單元匹配線的檢測方法，包括若干或非存儲單元，所述若干或非存儲單元并聯(lián)形成第一匹配線(MLA)和第二匹配線(MLB)，所述方法包括 均衡所述第一匹配線(MLA)和所述第二匹配線(MLB)間的電壓； 當(dāng)所述若干或非存儲單元的內(nèi)容都匹配時，則對所述第二匹配線(MLB)進(jìn)行放電，當(dāng)所述若干或非存儲單元中至少一個內(nèi)容不匹配時，則對所述第一匹配線(MLA)和第二匹配線(MLB)進(jìn)行放電；根據(jù)所述第一匹配線(MLA)和第二匹配線(MLB)之間的電壓差異輸出匹配或不匹配信號，當(dāng)所述第一匹配線(MLA)和第二匹配線(MLB)的電壓相等時，輸出不匹配信號，并對所述第一匹配線(MLA)和所述第二匹配線(MLB)進(jìn)行電荷補償；當(dāng)所述第一匹配線(MLA)和第二匹配線(MLB)的電壓不相等時，輸出匹配信號，并對所述第二匹配線(MLB)進(jìn)行電荷補 mte ο
全文摘要
本發(fā)明公開了一種內(nèi)容可尋址存儲器存儲單元匹配線的檢測電路和方法，該電路包括若干或非存儲單元、均衡電路(81)、預(yù)放電電路(82)、敏感放大器(83)和輸出電路(84)。該方法包括均衡第一匹配線(MLA)和第二匹配線(MLB)間的電壓；當(dāng)若干或非存儲單元的內(nèi)容都匹配時，則對第二匹配線(MLB)進(jìn)行放電；當(dāng)若干或非存儲單元中至少一個內(nèi)容不匹配時，則對第一匹配線(MLA)和第二匹配線(MLB)進(jìn)行放電；根據(jù)第一匹配線(MLA)和第二匹配線(MLB)之間的電壓差異輸出匹配或不匹配信號，并對損失了電荷的第一匹配線(MLA)和/或第二匹配線(MLB)進(jìn)行電荷補償。本發(fā)明整體功耗的可控制性強，且大大降低了整體的功耗。
文檔編號G11C29/56GK102411995SQ20111037311
公開日2012年4月11日 申請日期2011年11月22日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者侯朝煥, 洪纓, 王東輝, 閆浩 申請人:中國科學(xué)院聲學(xué)研究所