專利名稱：非易失性存儲器件、其操作方法以及具有其的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思實(shí)施例涉及非易失性存儲器件，更具體地，涉及可以根據(jù)公共源極線的噪聲電平調(diào)整讀取操作或編程驗(yàn)證操作的頻率的非易失性存儲器件、操作該非易失性存儲器件的方法以及具有該非易失性存儲器件的電子設(shè)備。
背景技術(shù)：
半導(dǎo)體存儲器件分成易失性存儲器件和非易失性存儲器件。易失性存儲器件包括動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)隨機(jī)存取存儲器(SRAM)，非易失性存儲器件包括快閃存儲器、電可擦除可編程只讀存儲器(EEPROM)和電阻式存儲器。快閃存儲器包括用于存儲數(shù)據(jù)的存儲單元陣列。存儲單元陣列包括多個(gè)存儲塊， 多個(gè)存儲塊中的每一個(gè)包括多個(gè)頁。多個(gè)頁中的每一個(gè)包括多個(gè)存儲單元。根據(jù)閾值電壓的分布，多個(gè)存儲單元分別被分成導(dǎo)通單元(on-cell)和關(guān)斷單元 (off-cell)。導(dǎo)通單元是被擦除的單元，關(guān)斷單元是被編程的單元?？扉W存儲器在存儲塊的基礎(chǔ)上執(zhí)行擦除操作，并在頁的基礎(chǔ)上執(zhí)行編程操作或讀取操作?？扉W存儲器包括單元串(cell string)結(jié)構(gòu)。單元串包括串聯(lián)連接在串選擇晶體管與地選擇晶體管之間的多個(gè)晶體管，串選擇晶體管連接到串選擇線(SSL)，地選擇晶體管連接到地選擇線(GSL)。串選擇晶體管連接到位線，并且地選擇晶體管連接到公共源極線 (CSL)。多個(gè)存儲單元中的每一個(gè)可以具體實(shí)現(xiàn)為用于存儲1比特的單電平單元(single level cell,SLC)或用于存儲多個(gè)比特的多電平單元(multi-level eel 1,MLC) 0根據(jù)閾值電壓，MLC具有擦除狀態(tài)和多個(gè)編程狀態(tài)。重要的一點(diǎn)是，MLC通過縮窄編程狀態(tài)的閾值電壓分布范圍來確保多個(gè)編程狀態(tài)中的每個(gè)編程狀態(tài)的裕量(margin)。CSL的噪聲導(dǎo)致多個(gè)編程狀態(tài)中每一個(gè)的分布范圍擴(kuò)展。CSL的噪聲是指在讀取操作或編程驗(yàn)證操作期間因?qū)▎卧辛鲃?dòng)的電流所致的CSL 電壓增大。在字線電壓相同或位線電壓相同的情況下，當(dāng)?shù)剡x擇晶體管源節(jié)點(diǎn)的電壓電平因CSL的噪聲而增大時(shí)，在導(dǎo)通單元中流動(dòng)的電流減小。這會(huì)導(dǎo)致導(dǎo)通單元的閾值電壓增大，從而使導(dǎo)通單元可能被確定為關(guān)斷單元，進(jìn)而導(dǎo)致在讀取操作或編程驗(yàn)證操作期間發(fā)生錯(cuò)誤。

發(fā)明內(nèi)容
本發(fā)明涉及操作非易失性存儲器件的方法。
在一個(gè)實(shí)施例中，所述方法包括接收操作命令；檢測公共源極線的噪聲電平；以及基于檢測的噪聲電平調(diào)整響應(yīng)于操作命令對存儲單元執(zhí)行操作的次數(shù)。例如，如果所述操作命令是編程命令，則所述調(diào)整步驟可以基于檢測的噪聲電平調(diào)整對存儲單元執(zhí)行編程驗(yàn)證操作的次數(shù)。在一個(gè)實(shí)施例中，如果檢測的噪聲電平超過了閾值噪聲電平并且操作命令是編程命令，則該調(diào)整包括執(zhí)行第一操作，即，對存儲單元執(zhí)行第一數(shù)量的編程驗(yàn)證操作。這里，該第一數(shù)量大于1。該實(shí)施例還包括，如果檢測的噪聲電平未超過閾值噪聲電平并且操作命令是編程命令，則執(zhí)行第二操作，即對存儲單元執(zhí)行第二數(shù)量的編程驗(yàn)證操作。這里，第二數(shù)量小于第一數(shù)量。再例如，如果操作命令是讀取命令，則調(diào)整步驟基于檢測的噪聲電平調(diào)整對存儲單元執(zhí)行讀取操作的次數(shù)。在一個(gè)實(shí)施例中，如果檢測的噪聲電平超過閾值噪聲電平并且操作命令是讀取命令，則該調(diào)整包括執(zhí)行第一操作，即對存儲單元執(zhí)行第一數(shù)量的讀取操作。這里，該第一數(shù)量大于1。該實(shí)施例還包括，如果檢測的噪聲電平未超過閾值噪聲電平并且操作命令是讀取命令，則執(zhí)行第二操作，即對存儲單元執(zhí)行第二數(shù)量的讀取操作。這里，第二數(shù)量小于第一數(shù)量。所述方法的另一個(gè)實(shí)施例包括檢測公共源極線的噪聲電平；以及基于檢測的噪聲電平調(diào)整在編程周期(programming loop)期間對存儲單元的編程驗(yàn)證操作的頻率。所述方法的另一個(gè)實(shí)施例包括檢測公共源極線的噪聲電平；以及基于檢測的噪聲電平，調(diào)整響應(yīng)于讀取命令對存儲單元執(zhí)行的讀取操作的頻率。本發(fā)明還涉及非易失性存儲器件。在一個(gè)實(shí)施例中，所述器件包括存儲單元陣列，其包括串聯(lián)連接在位線和公共源極線之間的多個(gè)存儲單元；檢測電路，被配置成檢測公共源極線的噪聲電平；以及控制電路，被配置成基于檢測的噪聲電平，調(diào)整響應(yīng)于操作命令對存儲單元執(zhí)行操作的次數(shù)。實(shí)施例還致力于提供包括根據(jù)本發(fā)明的存儲器件或讀取方法的實(shí)施例的電子設(shè)備、存儲卡、數(shù)據(jù)存儲設(shè)備等等以及與之關(guān)聯(lián)的操作方法。


從以下結(jié)合附圖對實(shí)施例的描述，本總的發(fā)明構(gòu)思的這些和/或其他方面及優(yōu)點(diǎn)將變得清楚和更加容易理解。附圖中，圖1示出了根據(jù)本發(fā)明的示例實(shí)施例的非易失性存儲器件的框圖；圖2示出了圖1中圖示的存儲單元陣列的示例實(shí)施例；圖3示出了圖1中圖示的存儲單元陣列的另一個(gè)示例實(shí)施例；圖4是示出圖1中圖示的公共源極線電平檢測電路的示例實(shí)施例的框圖；圖5A是示出圖1中圖示的控制邏輯的示例實(shí)施例的框圖；圖5B是示出圖1中圖示的控制邏輯的另一個(gè)示例實(shí)施例的框圖；圖6示出了在圖1的存儲單元陣列中包括的多個(gè)非易失性存儲單元的閾值電壓、 在讀取操作期間的電壓以及在編程驗(yàn)證操作期間的電壓的分布。圖7A-7C是用于解釋根據(jù)本發(fā)明的示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整編程驗(yàn)證操作的頻率的方法的概念圖；圖8A和圖8B是用于解釋根據(jù)本發(fā)明的另一個(gè)示例實(shí)施例的、基于公共源極線的
6噪聲電平與參考電平的比較結(jié)果調(diào)整讀取操作的頻率的方法的概念圖；圖9是用于解釋根據(jù)本發(fā)明的示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整編程驗(yàn)證操作的頻率的方法的流程圖；圖10是用于解釋根據(jù)本發(fā)明的另一個(gè)示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整讀取操作的頻率的方法的流程圖；圖11示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的示例實(shí)施例；圖12示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的另一個(gè)示例實(shí)施例；圖13示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的另一個(gè)示例實(shí)施例；圖14示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的另一個(gè)示例實(shí)施例；圖15示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的另一個(gè)示例實(shí)施例；圖16示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的另一個(gè)示例實(shí)施例；以及圖17示出了包括圖16中圖示的電子設(shè)備的數(shù)據(jù)處理設(shè)備的示例實(shí)施例。
具體實(shí)施例方式現(xiàn)在將詳細(xì)描述本發(fā)明總體構(gòu)思的實(shí)施例，在附圖中圖示了本總的發(fā)明構(gòu)思的實(shí)施例的例子，附圖中相同的附圖標(biāo)記始終指代相同的元件。下面參考附圖描述實(shí)施例，以便解釋本發(fā)明總體構(gòu)思。將會(huì)理解，當(dāng)一個(gè)元件被稱為“連接”或“耦接”到另一元件時(shí)，它可以直接連接或耦接到另一元件，或者也可以存在居間的元件。相反，當(dāng)一個(gè)元件被稱為“直接連接”或“直接耦接”到另一元件時(shí)，不存在居間的元件。此處使用的術(shù)語“和/或”包括相關(guān)列出項(xiàng)目中的任何一個(gè)以及其中的一個(gè)或多個(gè)的所有組合，并且術(shù)語“和/或”可以縮寫為“/”。將會(huì)理解，盡管此處可能使用詞語第一、第二等等來描述不同的元件，但這些元件不受這些詞語的限制。這些詞語僅僅用于將一個(gè)元件與另一個(gè)元件區(qū)分開來。例如，第一信號可以被稱為第二信號，類似地，第二信號也可以被稱為第一信號，這樣做不會(huì)偏離本公開的教導(dǎo)。此處使用的術(shù)語僅僅是為了描述特定實(shí)施例，并非意圖限制發(fā)明。此處使用的單數(shù)形式“一”、“該”意圖也包括復(fù)數(shù)形式，除非上下文明確給出相反指示。還將理解，當(dāng)在本說明書中使用術(shù)語“包括”和/或“包含”時(shí)，表明存在所描述的特征、區(qū)域、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、區(qū)域、整體、步驟、操作、元件、組件和/或它們的組合。除非另外定義，否則此處使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)所具有的含義與本發(fā)明所屬領(lǐng)域普通技術(shù)人員通常理解的含義相同。還將理解，諸如通常使用的詞典中定義的那些術(shù)語應(yīng)該被解釋為所具有的含義與它們在相關(guān)領(lǐng)域和/或本申請的上下文中的含義一致，而不應(yīng)理想化地或過分形式化地對其進(jìn)行解釋，除非此處明確地如此定義。圖1示出了根據(jù)本發(fā)明的示例實(shí)施例的非易失性存儲器件的框圖，圖2示出了圖1 中圖示的存儲單元陣列的示例實(shí)施例，并且圖3示出了圖1中圖示的存儲單元陣列的另一個(gè)示例實(shí)施例。參照圖1和圖2，非易失性存儲器件10包括用于存儲數(shù)據(jù)的存儲單元陣列20;訪問電路觀，用于對存儲單元陣列20執(zhí)行數(shù)據(jù)訪問操作(例如，編程操作、讀取操作或擦除操作)；以及控制電路48，用于控制訪問電路觀的數(shù)據(jù)訪問操作。如圖所示，訪問電路28包括電壓生成器30、行譯碼器40、頁緩沖器和感測放大器 (S/A)電路塊70、列譯碼器80、Y選通電路(Y-gating circuit) 90和輸入/輸出(I/O)緩沖和鎖存電路塊95。控制電路48包括控制邏輯50和公共源極線(CSL)電平檢測電路60。 下面將更具體地描述訪問電路觀和控制電路48的上述元件。存儲單元陣列20包括多個(gè)單元串20-1、20_2、..、20_m，其中m是自然數(shù)。多個(gè)單元串20-1、20-2、. .、20-m中的每一個(gè)包括串聯(lián)連接的多個(gè)非易失性存儲單元。如圖2中所示，每個(gè)單元串20-1、20_2----20_m可以排列(或具體實(shí)現(xiàn))在二維
上的同一 (two-dimensionalIy identical)平面或?qū)由?。圖2圖示了二維排列的存儲單元陣列20、連接到公共源極線(CSL)的CSL電平檢測電路60以及頁緩沖器和感測放大器塊70。單元串20-1包括串聯(lián)連接在第一選擇晶體管(或串選擇晶體管)STl與第二選擇晶體管(或地選擇晶體管)ST2之間的多個(gè)非易失性存儲單元。第一串選擇晶體管STl連接到位線BL1，第二串選擇晶體管ST2連接到CSL。其他單元串20-2到20_m中的每一個(gè)均具有與第一單元串20-1相同的結(jié)構(gòu)，為簡潔起見不再重復(fù)對它們的描述。每一個(gè)存儲單元 21均具有連接到字線WL的可編程/可擦除晶體管的控制柵極。第一選擇晶體管STl和第二選擇晶體管ST2的柵極分別連接到選擇線SSL和GSL。包括在每個(gè)單元串20-1到20-m中的多個(gè)非易失性存儲單元21中的每一個(gè)可以具體實(shí)現(xiàn)為可以存儲一比特或更多比特的快閃電可擦可編程只讀存儲器(EEPROM)。根據(jù)示例實(shí)施例，多個(gè)非易失性存儲單元中的每一個(gè)可以具體實(shí)現(xiàn)為NAND(與非)快閃存儲器，例如可以存儲一比特的單電平單元(SLC)或可以存儲多比特的多電平單元(MLC)。因此，單元串20-1到20-m中的每一個(gè)可以稱為NAND單元串。CSL電平檢測電路60檢測CSL的噪聲電平，將檢測的噪聲電平與參考電平進(jìn)行比較，并根據(jù)比較結(jié)果生成檢測信號DET。噪聲電平基于連接到多個(gè)存儲單元之一的公共源極線CSL的寄生電阻確定。頁寄存器和感測放大器塊70包括多個(gè)頁緩沖器71-1到71-m。多個(gè)頁緩沖器71-1 到71-m中的每一個(gè)連接到多條位線BLl到BLm中相應(yīng)的一條位線。多個(gè)頁緩沖器71-1到71-m中的每一個(gè)根據(jù)控制邏輯50的控制、在編程操作期間用作驅(qū)動(dòng)器，用于在存儲單元陣列20中編程數(shù)據(jù)。此外，多個(gè)頁緩沖器71-1到71-m中的每一個(gè)還可以根據(jù)控制邏輯50的控制在讀取操作或驗(yàn)證操作期間用作感測放大器，該感測放大器可以感測放大多條位線BLl到BLm中相應(yīng)的一條位線的電壓電平。驗(yàn)證操作包括編程驗(yàn)證操作和擦除驗(yàn)證操作。例如，在編程操作期間，如果CSL的噪聲電平高于參考電平，則多個(gè)頁緩沖器71-1到71-m中的每一個(gè)根據(jù)控制邏輯50的控制在每個(gè)編程周期(loop)執(zhí)行兩次編程驗(yàn)證操作，并且如果噪聲電平低于參考電平，則在每個(gè)編程周期僅執(zhí)行一次編程驗(yàn)證操作。此外，在讀取操作期間，如果CSL的噪聲電平高于參考電平，則多個(gè)頁緩沖器71-1 到71-m中的每一個(gè)可以根據(jù)控制邏輯50的控制執(zhí)行兩次讀取操作，并且如果CSL噪聲電平低于參考電平，則根據(jù)控制邏輯50的控制可以僅執(zhí)行一次讀取操作。因此，控制電路48跟蹤C(jī)SL的噪聲電平，并根據(jù)跟蹤結(jié)果調(diào)整編程驗(yàn)證操作或讀取操作的數(shù)量，并且訪問電路觀可以將編程驗(yàn)證操作或讀取操作執(zhí)行與經(jīng)控制電路48調(diào)整后的數(shù)量相同的次數(shù)。因此，非易失性存儲器件10可以具有較好的性能，因?yàn)樗槐貓?zhí)行不必要的編程驗(yàn)證操作或讀取操作。圖3圖示了存儲單元陣列20的替換實(shí)施例。如圖3中所示，每個(gè)單元串20' _1、 20' -2、..、20' -k(其中k是自然數(shù))可以排列在三維上的每個(gè)不同的平面上。如圖3中所示，第一單元串20' -1可以排列在第一層21-1上，第二單元串20' _2 可以排列在不同于第一層21-1的第二層21-2上，并且第k串20' _k可以以三維方式排列在不同于第二層21-2的層21-k上。多個(gè)層21-1到21-k可以通過晶片(wafer)堆疊、芯片堆疊或單元堆疊來形成。多個(gè)層21-1到21-k中的每一個(gè)包括多個(gè)單元串。具體實(shí)現(xiàn)在第一層21-1上的第一單元串20 ’ -1包括串聯(lián)連接在多個(gè)選擇晶體管 STll和ST21之間的多個(gè)非易失性存儲單元，例如NAND快閃存儲單元。具體實(shí)現(xiàn)在第二層21-2上的第二單元串20' _2包括串聯(lián)連接在多個(gè)選擇晶體管 ST12和ST22之間的多個(gè)非易失性存儲單元，例如NAND快閃存儲單元。具體實(shí)現(xiàn)在第k層21-k上的第k單元串20' _k包括串聯(lián)連接在多個(gè)選擇晶體管 STlk和SDk之間的多個(gè)非易失性存儲單元，例如NAND快閃存儲單元。這一結(jié)構(gòu)可以關(guān)于每條位線BLl到BLm重復(fù)，其中重復(fù)的結(jié)構(gòu)共用相同的字線WL、 選擇線SSL、GSL等等。在本實(shí)施例中，行譯碼器40’替換圖1的行譯碼器40。下面將更詳細(xì)地描述行譯碼器40。行譯碼器40，可以向每個(gè)串選擇線SSLl到SSLk，所述每個(gè)串選擇線SSLl到SSLk 連接到具體實(shí)現(xiàn)在21-1到21-k的每層上的每個(gè)第一選擇晶體管STll到STlk的每個(gè)柵極， 提供每個(gè)選擇信號，例如在讀取操作期間提供讀取電壓Vread，在編程操作期間提供電源電
壓Vcc，或在擦除操作期間提供0V。因此，每個(gè)第一選擇晶體管ST11、ST12.....STlk可以
被選擇性地導(dǎo)通或關(guān)斷。行譯碼器40，可以向每個(gè)地選擇線GSL1、GSL2、. .、GSLk，所述每個(gè)地選擇線GSL1、 GSL2、. .、GSLk連接到具體實(shí)現(xiàn)在21-1到21_k的每層上的每個(gè)第二選擇晶體管ST21、 ST22、. .、ST2k的每個(gè)柵極，提供每個(gè)選擇信號，例如在讀取操作期間提供讀取電壓Vread， 在編程操作期間提供0V，或在擦除操作期間提供0V。因此，每個(gè)第二選擇晶體管ST21、 ST22、. .、ST2k可以被選擇性地導(dǎo)通或關(guān)斷。如圖3中所示，每個(gè)單元串20' -1,20' _2----20' _k可以共用多個(gè)字線
到WLn、CSL以及位線BLl。也就是說，具體實(shí)現(xiàn)在21_1到21_k的每個(gè)層上相應(yīng)位置中的每個(gè)單元串可以連接到具體實(shí)現(xiàn)在頁寄存器和感測放大器塊70中的每個(gè)頁緩沖器71-1到
971—m。以下解釋非易失性半導(dǎo)體器件10的操作，假定行譯碼器40’選擇了具體實(shí)現(xiàn)在三維存儲單元陣列20’中的多個(gè)層21-1到21-k之一(例如第一層21-1)上的單元串20' -1。因此，本發(fā)明中使用的存儲單元陣列20 —般具有圖2中圖示的二維存儲單元陣列 20和圖3中圖示的三維存儲單元陣列20’，并且一般具有圖2中圖示的行譯碼器40和圖3 中圖示的行譯碼器40，。此外，本發(fā)明中使用的數(shù)據(jù)訪問操作是指讀取操作和驗(yàn)證操作，而驗(yàn)證操作是指編程驗(yàn)證操作和擦除驗(yàn)證操作。這里，編程驗(yàn)證操作是指確定在編程操作之后被選存儲單元的閾值電壓是否達(dá)到要求的閾值電壓的操作。擦除驗(yàn)證操作是指確定在擦除操作之后被選存儲單元的閾值電壓是否達(dá)到要求的閾值電壓的操作。返回到圖1，控制電路48檢測CSL的噪聲電平，并根據(jù)檢測的噪聲電平與參考電平的比較結(jié)果，調(diào)整對存儲單元陣列20的多個(gè)存儲單元中的每一個(gè)執(zhí)行數(shù)據(jù)訪問操作的頻率?？刂齐娐?8包括CSL電平檢測電路60和控制邏輯50。CSL電平檢測電路60檢測CSL的噪聲電平，將檢測的噪聲電平與參考電平進(jìn)行比較，并根據(jù)比較結(jié)果輸出檢測信號DET。圖4是示出圖1中圖示的公共源極線電平檢測電路的示例實(shí)施例的框圖。參照圖4，CSL電平檢測電路60包括CSL電平檢測器60_1、模數(shù)轉(zhuǎn)換器(ADC) 60-2, 參考電平寄存器60-3和比較器60-4。CSL電平檢測器60-1響應(yīng)于激活的使能信號EN檢測CSL的噪聲電平并輸出檢測的噪聲電平V。a。當(dāng)使能信號EN變成去激活狀態(tài)時(shí)，CSL電平檢測器60-1變?yōu)榻?。ADC 60-2將檢測的噪聲電平Vca轉(zhuǎn)換成數(shù)字代碼Vdca。參考電平寄存器60-3存儲與參考電平相對應(yīng)的參考代碼Vdref。比較器60-4比較數(shù)字代碼Vdca和參考代碼Vdref，并輸出與比較結(jié)果相對應(yīng)的檢測信號DET。例如，如果CSL的噪聲電平高于參考電平，則比較器60-4輸出具有第一電平， 例如低電平，或數(shù)據(jù)0，的檢測信號DET。然而，如果CSL的噪聲電平低于或等于參考電平， 則比較器60-4輸出具有第二電平，例如高電平，或數(shù)據(jù)1，的檢測信號DET。根據(jù)檢測信號DET的電平或數(shù)據(jù)值，控制邏輯50在執(zhí)行讀取操作或編程操作時(shí)調(diào)整對多個(gè)存儲單元中的每一個(gè)執(zhí)行數(shù)據(jù)訪問操作的頻率。例如，如果數(shù)據(jù)訪問操作是編程操作，則控制邏輯50可以響應(yīng)于具有第一電平或數(shù)據(jù)0的檢測信號DET控制訪問電路觀的操作，使得可以在當(dāng)前編程操作的每個(gè)編程周期連續(xù)執(zhí)行兩次編程驗(yàn)證操作?？刂七壿?0還可以響應(yīng)于具有第二電平或數(shù)據(jù)1的檢測信號DET控制訪問電路觀的操作，使得可以在當(dāng)前編程操作的每個(gè)編程周期執(zhí)行單次編程驗(yàn)證操作。此外，當(dāng)數(shù)據(jù)訪問操作是讀取操作時(shí)，控制邏輯50可以響應(yīng)于具有第一電平或數(shù)據(jù)0的檢測信號控制訪問電路觀的操作，使得可以在當(dāng)前讀取操作期間連續(xù)執(zhí)行兩次讀取操作?？刂七壿?0還可以響應(yīng)于具有第二電平或數(shù)據(jù)1的檢測信號DET控制訪問電路觀的操作，使得可以在讀取操作期間執(zhí)行單次讀取操作。
10
圖5A是示出圖1中圖示的控制邏輯的示例實(shí)施例的框圖。參照圖5A，控制邏輯50包括調(diào)度器(scheduler) 52、多個(gè)狀態(tài)機(jī)M和56以及頁緩沖器控制邏輯58。為了方便說明，圖5A與控制邏輯50 —起圖示了電壓生成器30和頁緩沖器和感測放大器塊70?？刂七壿?0可以根據(jù)從外部輸入的命令CMD控制非易失性存儲器件10的數(shù)據(jù)訪問操作。調(diào)度器52可以根據(jù)檢測信號DET的電平控制多個(gè)狀態(tài)機(jī)M和56中的每一個(gè)的操作。 例如，如果檢測信號DET是第二電平或數(shù)據(jù)1，則調(diào)度器52可以使能全部多個(gè)狀態(tài)機(jī)54和56。此外，如果檢測信號DET是第二電平或數(shù)據(jù)1，則調(diào)度器52可以使能多個(gè)狀態(tài)機(jī) 54和56之一，例如狀態(tài)機(jī)56。電壓生成器30的讀取/驗(yàn)證電平生成器30-1根據(jù)從多個(gè)狀態(tài)機(jī)M和56中的至少一個(gè)輸出的電平設(shè)定代碼生成字線電壓AV。下面將參照圖6、圖8A和圖8B更具體地對此進(jìn)行描述。這里，字線電壓AV包括在編程操作期間供應(yīng)給多個(gè)字線當(dāng)中的被選字線的編程電壓Vpgm或在編程驗(yàn)證操作期間供應(yīng)給被選字線的編程驗(yàn)證電壓Vvfy。此外，字線電壓Vwl還包括在與單個(gè)讀取命令相對應(yīng)的讀取操作期間，供應(yīng)給多個(gè)字線當(dāng)中的被選字線的被選字線電壓Vrd或供應(yīng)給多個(gè)字線當(dāng)中未被選擇的未選字線的未選字線電壓Vread。調(diào)度器52可以根據(jù)檢測信號DET的電平控制頁緩沖控制邏輯58的操作。例如， 如果檢測信號DET是第一電平或數(shù)據(jù)0，則調(diào)度器52可以控制頁緩沖控制邏輯58的操作， 使得可以執(zhí)行兩次編程驗(yàn)證操作或兩次讀取操作。此外，如果檢測信號DET是第二電平或數(shù)據(jù)1，則調(diào)度器52可以控制頁緩沖控制邏輯58的操作，使得可以執(zhí)行單次編程驗(yàn)證操作或單次讀取操作。頁緩沖器和感測放大器塊70的頁緩沖控制驅(qū)動(dòng)器70-1可以在控制邏輯50的控制下，將從頁緩沖控制邏輯58輸出的控制信號驅(qū)動(dòng)到每個(gè)頁緩沖器71-1至71-m。因此，當(dāng)連續(xù)執(zhí)行兩次編程驗(yàn)證操作或兩次讀取操作時(shí)，每個(gè)頁緩沖器71-1至 71-m可以根據(jù)緩沖控制驅(qū)動(dòng)器70-1的控制，將每條位線BLl至BLm的信號連續(xù)感測和放大兩次。此外，當(dāng)執(zhí)行單次編程驗(yàn)證操作或單次讀取操作時(shí)，每個(gè)頁緩沖器71-1至71-m可以根據(jù)緩沖控制驅(qū)動(dòng)器70-1的控制，感測放大每個(gè)字線BLl到BLm的信號一次。 調(diào)度器52、多個(gè)狀態(tài)機(jī)M和56以及頁緩沖控制邏輯58可以以硬件或用于控制硬件的操作的軟件來實(shí)現(xiàn)。圖5B是示出圖1中示出的控制邏輯的另一個(gè)示例實(shí)施例的框圖。參照圖5B，控制邏輯50’包括調(diào)度器52’、狀態(tài)機(jī)53’和頁緩沖控制邏輯58’。為了方便解釋，圖5B—起示出了電壓生成器30以及頁緩沖器和感測放大器塊70?？刂七壿?50可以根據(jù)從外部輸入的命令CMD控制非易失性存儲器件10的數(shù)據(jù)訪問操作。調(diào)度器52’可以根據(jù)檢測信號DET的電平控制狀態(tài)機(jī)53’的操作。例如，如果檢測信號DET是第一電平或數(shù)據(jù)0，則調(diào)度器52’分析具有第一電平或數(shù)據(jù)0的檢測信號DET并將分析結(jié)果輸出到狀態(tài)機(jī)53’。狀態(tài)機(jī)53’根據(jù)分析結(jié)果控制電壓生成器30的讀取/驗(yàn)證電平生成器30-1的操作，以便每個(gè)編程周期執(zhí)行兩次編程驗(yàn)證操作或每單個(gè)讀取命令執(zhí)行兩次讀取操作。此外，如果檢測信號DET是第二電平或數(shù)據(jù)1，則調(diào)度器52’分析具有第二電平或數(shù)據(jù)1的檢測信號DET并將分析結(jié)果輸出到狀態(tài)機(jī)53’。狀態(tài)機(jī)53’根據(jù)分析結(jié)果控制電壓生成器30的讀取/驗(yàn)證電平生成器30-1的操作，以便每個(gè)編程周期執(zhí)行單次編程驗(yàn)證操作或每單個(gè)讀取命令執(zhí)行單次讀取操作。返回到圖1，訪問電路觀可以對存儲單元陣列20的多個(gè)存儲單元中的每一個(gè)訪問與經(jīng)控制電路48調(diào)整后的數(shù)據(jù)訪問操作的頻率相同的次數(shù)。例如，當(dāng)數(shù)據(jù)訪問操作是編程操作中的編程驗(yàn)證操作時(shí)，訪問電路觀可以對在多個(gè)存儲單元中每一個(gè)中編程的數(shù)據(jù)執(zhí)行編程驗(yàn)證操作，執(zhí)行編程驗(yàn)證操作的次數(shù)與經(jīng)控制電路觀調(diào)整后的頻率相同。例如，如果CSL的噪聲電平高于參考電平，則控制電路48調(diào)整所述頻率，使得可以在每個(gè)編程周期對多個(gè)存儲單元中的每一個(gè)連續(xù)執(zhí)行兩次編程驗(yàn)證操作。此外，如果CSL的噪聲不大于參考電平，則控制電路48調(diào)整所述頻率，使得可以在每個(gè)編程周期對多個(gè)存儲單元中的每一個(gè)執(zhí)行單次編程驗(yàn)證操作。如果數(shù)據(jù)訪問操作是讀取操作，則如果噪聲電平高于參考電平，控制電路48調(diào)整所述頻率，使得可以對多個(gè)存儲單元中的每一個(gè)連續(xù)執(zhí)行兩次讀取操作，并且如果噪聲電平低于或等于參考電平，控制電路48調(diào)整所述頻率，使得對多個(gè)存儲單元中的每一個(gè)僅執(zhí)行一次讀取操作。電壓生成器30生成包括執(zhí)行編程操作所必需的編程電壓Vpgm的多個(gè)電壓、包括執(zhí)行讀取操作所必需的讀取電壓的多個(gè)電壓、或包括執(zhí)行擦除操作所必需的擦除電壓Vera 的多個(gè)電壓，并將執(zhí)行每個(gè)操作所必需的電壓輸出到行譯碼器40。在編程操作期間，行譯碼器40響應(yīng)于行地址XADD將編程電壓Vpgm供應(yīng)到多個(gè)字線WLl至WLn當(dāng)中被選擇的字線，例如WL3，并將通過(pass)電壓供應(yīng)到剩余的或未選字線?？梢詫⒃隽坎竭M(jìn)脈沖編程(incremental step pulse program, ISPP)用作編程操作。 假定連接到字線WL3的非易失性存儲單元21是被選存儲單元。在編程驗(yàn)證操作期間，行譯碼器40可以將編程驗(yàn)證電壓Vvfy供應(yīng)到被選字線，例如虬3。在讀取操作期間，行譯碼器40響應(yīng)于行地址XADD，將被選讀取電壓Vrd供應(yīng)到多個(gè)字線WLl至WLn當(dāng)中的被選字線，例如WL3，并將未選電壓Vread供應(yīng)到剩余的或未選字線。列譯碼器80在控制邏輯50的控制下譯碼列地址YADD，并將譯碼信號輸出到Y(jié)選通電路90。Y選通電路90響應(yīng)于從列譯碼器80輸出的譯碼信號控制頁寄存器和感測放大器塊70與輸入/輸出緩沖和鎖存塊95之間的數(shù)據(jù)傳輸。輸入/輸出緩沖和鎖存塊95可以將從外部輸入的數(shù)據(jù)傳送到Y(jié)選通電路80，并通過多個(gè)輸入/輸出焊盤(pad)將從Y選通電路90輸出的數(shù)據(jù)傳送到外部。圖6示出了在圖1圖示的存儲單元陣列中包括的多個(gè)非易失性存儲單元的閾值電壓、在讀取操作期間的電壓以及在編程驗(yàn)證操作期間的電壓的分布。參考圖6，如果檢測的CSL噪聲電平大于參考電平，則在將第一編程驗(yàn)證電壓 VVfyl’、VVfy2’或Vvfy3’供應(yīng)到被選字線、以在編程操作的每個(gè)編程周期執(zhí)行兩次編程驗(yàn)證操作中的第一編程驗(yàn)證操作之后，將第二編程驗(yàn)證電壓Vvfyl、Vvfy2或Vvfy3供應(yīng)到被選字線。此外，如果檢測的CSL的噪聲電平不大于參考電平，則將第二編程驗(yàn)證電壓 Vvfyl、Vvfy2或Vvfy3供應(yīng)到被選字線以在編程操作的每個(gè)編程周期執(zhí)行單次編程驗(yàn)證操作。根據(jù)示例實(shí)施例，如圖7B所示，Vvfyl可以被設(shè)置為高于VVfyl，，VVfy2可以被設(shè)置為高于Vvfy2’，并且Vvfy3可以被設(shè)置為高于Vvfy3’。根據(jù)另一個(gè)示例實(shí)施例，如圖7C 所示，Vvfyl可以被設(shè)置為等于Vvfyl’，Vvfy2可以被設(shè)置為等于Vvfy2’，并且Vvfy3可以被設(shè)置為等于Vvfy3’。此外，在讀取操作期間，如果檢測的CSL的噪聲電平大于參考電平，則在將第一讀取電壓Vrdl’、Vrd2’或Vrd3’供應(yīng)到被選字線以執(zhí)行兩次讀取操作中的第一讀取操作之后，將第二讀取電壓Vrdl、Vrd2或Vrd3供應(yīng)到被選字線。此外，在讀取操作期間，如果檢測的CSL的噪聲電平不大于參考電平，則將第二讀取電壓Vrdl、Vrd2或Vrd3供應(yīng)到被選字線以執(zhí)行單次讀取操作。根據(jù)示例實(shí)施例，Vrdl可以被設(shè)置為高于Vrdl，，Vrd2可以被設(shè)置為高于Vrd2，， 并且Vrd3可以被設(shè)置為高于Vrd3，。根據(jù)另一個(gè)示例實(shí)施例，Vrdl和Vrdl，可以被設(shè)置為相同，Vrd2和Vrd2，可以被設(shè)置為相同，并且Vrd3和Vrd3，可以被設(shè)置為相同。圖7A到圖7C是用于解釋根據(jù)本發(fā)明的示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整編程驗(yàn)證操作的頻率的方法的示意圖，圖9是用于解釋根據(jù)示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整編程驗(yàn)證操作的頻率的方法的流程圖。在圖7A-7C的例子中，假定檢測的CSL上的噪聲在第一到第五編程周期PLl到PL5超過參考電平，但是在第六到第八編程周期PL6到PL8未超過參考電平。參照圖1、圖2、圖3、圖4、圖5A、圖6、圖7A、圖7B、圖7C和圖9，執(zhí)行對非易失性存儲器件10的編程操作(SlO)。非易失性存儲器件10接收從外部源，例如存儲控制器或主機(jī)，輸出的串行數(shù)據(jù)輸入命令、地址、數(shù)據(jù)和編程命令，并根據(jù)地址和編程命令，將數(shù)據(jù)編程到存儲單元陣列20的頁中。編程操作在編程周期PLl到PL8中的每一個(gè)在狀態(tài)E、P1、P2和P3中的每一個(gè)處執(zhí)行編程執(zhí)行操作和編程驗(yàn)證操作。在編程執(zhí)行操作期間，將根據(jù)ISPP的編程電壓(或編程脈沖)供應(yīng)到被選字線，并且在編程驗(yàn)證操作期間供應(yīng)至少編程驗(yàn)證電壓Vvfyl’、Vvfyl、 Vvfy2\ Vvfy2,Vvfy3'或 Vvfy3。在編程操作期間，CSL電平檢測電路60檢測CSL的噪聲電平(S20)。CSL電平檢測電路60比較檢測的噪聲電平與參考電平Vref，并根據(jù)比較結(jié)果輸出檢測信號DET (S30)。例如，如果檢測的噪聲電平Vcsl高于參考電平VrefJU CSL電平檢測電路60輸出具有第一電平的檢測信號DET。隨后，控制邏輯50的調(diào)度器52響應(yīng)于具有第一電平的檢測信號DET使能多個(gè)狀態(tài)機(jī)M和56。
于是，訪問電路28在每個(gè)編程周期PLl到PL5對被執(zhí)行編程操作的多個(gè)存儲單元中的每一個(gè)執(zhí)行兩次編程驗(yàn)證操作F和S (S40)。也就是說，多個(gè)狀態(tài)機(jī)M和56中的每一個(gè)在調(diào)度器52的控制下輸出電平設(shè)定代碼。調(diào)度器52可以在使能狀態(tài)機(jī)56之前使能狀態(tài)機(jī)M。在第一編程驗(yàn)證操作F期間，當(dāng)使能的狀態(tài)機(jī)M輸出電平設(shè)定代碼時(shí)，讀取/驗(yàn)證電平生成器30-1和行譯碼器40輸出第一編程驗(yàn)證電壓Vvfyi’，i是1、2或3，到字線電
壓 VWL°第一編程驗(yàn)證電壓Vvfyl’、Vvfy2’或Vvfy3’用于縮窄由CSL的噪聲所造成的非易失性存儲單元的閾值電壓分布范圍。在第二編程驗(yàn)證操作S期間，當(dāng)使能的狀態(tài)機(jī)56輸出電平設(shè)定代碼時(shí)，讀取/驗(yàn)證電平生成器30-1和行譯碼器40輸出第二編程驗(yàn)證電壓Vvfyi’，i是1、2或3，到字線電壓V^然而，如果檢測的噪聲電平Vea低于參考電平Vref JUCSL電平檢測電路60輸出具有第二電平的檢測信號DET。于是，控制邏輯50的調(diào)度器52響應(yīng)于具有第二電平的檢測信號DET僅僅使能狀態(tài)機(jī)56。因此，在圖7A-7C的例子中，訪問電路28在每個(gè)編程周期PL6到PL8在被執(zhí)行編程操作的多個(gè)存儲單元中的每一個(gè)中僅執(zhí)行編程驗(yàn)證操作S(S50)。也就是說，在編程驗(yàn)證操作S期間，當(dāng)使能的狀態(tài)機(jī)56輸出電平設(shè)定代碼時(shí)，讀取 /驗(yàn)證電平生成器30-1和行譯碼器40向字線電壓Vi輸出第二編程驗(yàn)證電壓Vvfyl、Vvfy2 或Vvfy3。在每個(gè)編程周期PLl到PL5執(zhí)行的兩次編程驗(yàn)證操作F和S在第一周期時(shí)間(LTl) 期間連續(xù)地執(zhí)行，并且在每個(gè)編程周期PL6到PL8執(zhí)行的單次編程驗(yàn)證操作S在第二周期時(shí)間(LT2)期間執(zhí)行，其中第二周期時(shí)間短于第一周期時(shí)間。第一周期時(shí)間(LTl)是指在每個(gè)編程周期PLl到PL5的最大驗(yàn)證時(shí)間。第二周期時(shí)間(LT2)是指在每個(gè)編程周期PL6 至IJPL8的最大驗(yàn)證時(shí)間。因此，控制電路48基于檢測的噪聲電平與參考電平的比較結(jié)果調(diào)整最大驗(yàn)證時(shí)間。例如，LTl = 2XLT2。根據(jù)示例實(shí)施例，例如，如圖7B所示，兩次編程驗(yàn)證操作F和S中的每一個(gè)可以使用不同的編程驗(yàn)證電壓Vvfyl’和Vvfyl、Vvfy2和Vvfy2’或Vvfy3和Vvfy3’來執(zhí)行。根據(jù)另一個(gè)示例實(shí)施例，例如，如圖7C所示，當(dāng)Vvfyl被設(shè)置為等于Vvfyl，、Vvfy2 被設(shè)置為等于Vvfy2’并且Vvfy3被設(shè)置為等于Vvfy3’時(shí)，兩次編程驗(yàn)證操作F和S中的每一個(gè)可以使用相同的編程驗(yàn)證電壓Vvfyl’和Vvfyl、Vvfy2和Vvfy2’或Vvfy3和Vvfy3’ 來執(zhí)行。用于執(zhí)行兩次編程驗(yàn)證操作F和S的每一個(gè)的時(shí)間與用于執(zhí)行單次編程驗(yàn)證操作 S的時(shí)間相同。也就是說，LTl = 2XLT2。按頁來提供被執(zhí)行編程操作的多個(gè)存儲單元。圖8A和圖8B是用于解釋根據(jù)本發(fā)明的另一個(gè)示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整讀取操作的頻率的方法的示意圖，圖10是用于解釋根據(jù)本發(fā)明的另一個(gè)示例實(shí)施例的、基于公共源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整讀取操作的頻率的方法的流程圖。參照圖1、圖2、圖3、圖4、圖5、圖6、圖8A、圖8B和圖10，執(zhí)行對非易失性存儲器件10的讀取操作(SllO)。非易失性存儲器件10接收從外部源， 例如存儲控制器或主機(jī)，輸出的讀取命令和地址，并根據(jù)地址和讀取命令讀取在存儲單元陣列20中存儲的數(shù)據(jù)。在位線預(yù)充電操作、字線預(yù)充電操作或讀取操作的特定時(shí)間點(diǎn)Ta，CSL電平檢測電路60檢測CSL的噪聲電平(S20)。CSL電平檢測電路60比較檢測的噪聲電平與參考電平Vref，并輸出檢測信號 DET(S130)。例如，如果檢測的噪聲電平Vcsl高于參考電平VrefJU CSL電平檢測電路60輸出具有第一電平的檢測信號DET。隨后，控制邏輯50的調(diào)度器52響應(yīng)于具有第一電平的檢測信號DET使能多個(gè)狀態(tài)機(jī)M和56。于是，訪問電路觀對被執(zhí)行讀取操作的多個(gè)存儲單元中的每一個(gè)連續(xù)執(zhí)行兩次讀取操作F和S (S140)。這意味著非易失性存儲器件10根據(jù)單個(gè)讀取命令CMD執(zhí)行兩次讀取操作。也就是說，多個(gè)狀態(tài)機(jī)M和56中的每一個(gè)根據(jù)調(diào)度器52的控制輸出電平設(shè)定代碼。調(diào)度器52可以在使能狀態(tài)機(jī)56之前使能狀態(tài)機(jī)M。在第一讀取操作F期間，當(dāng)使能的狀態(tài)機(jī)M輸出電平設(shè)定代碼時(shí)，讀取/驗(yàn)證電平生成器30-1和行譯碼器40輸出第一讀取電壓Vrdi，，即Vrdl，、Vrd2，或Vrd3，，到字線電壓Vi。在第二讀取操作S期間，當(dāng)使能的狀態(tài)機(jī)56輸出電平設(shè)定代碼時(shí)，讀取/驗(yàn)證電平生成器30-1和行譯碼器40輸出第二讀取電壓Vrdi，即Vrdl、Vrd2或Vrd3，到字線電壓
Vwlo然而，如果檢測的噪聲電平Vea低于或等于參考電平Vref，則CSL電平檢測電路 60輸出具有第二電平的檢測信號DET。于是，控制邏輯50的調(diào)度器52響應(yīng)于具有第二電平的檢測信號DET僅使能狀態(tài)機(jī)56。因此，訪問電路對被執(zhí)行讀取操作的多個(gè)存儲單元中的每一個(gè)僅執(zhí)行一次讀取操作 S (圖 8B 和 S150)。也就是說，在讀取操作S期間，當(dāng)使能的狀態(tài)機(jī)56輸出電平設(shè)定代碼時(shí)，讀取/驗(yàn)證電平生成器30-1和行譯碼器40輸出第二讀取電壓Vrdl、Vrd2或Vrd3到字線電壓Vi。在檢測的噪聲電平高于參考電平Vref的時(shí)段期間，在第一周期時(shí)間(Tl)期間連續(xù)執(zhí)行兩次讀取操作F和S ；在檢測的噪聲電平低于參考電平Vref的時(shí)段期間，在第二周期時(shí)間(T2)期間執(zhí)行僅有的一次讀取操作S，其中第二周期時(shí)間(T2)短于第一周期時(shí)間(Tl)。第一周期時(shí)間(Tl)和第二周期時(shí)間(T2)是指最大讀取時(shí)間。因此，控制電路 48基于檢測的噪聲電平與參考電平的比較結(jié)果調(diào)整最大讀取時(shí)間。例如，Tl = 2XT2。根據(jù)示例實(shí)施例，兩次讀取操作F和S中的每一個(gè)可以通過使用互不相同的讀取電壓 Vrdl’ 禾口 Vrdl、Vrd2’ 禾口 Vrd2 或 Vrd3'禾口 Vrd3 來執(zhí) 亍。根據(jù)另一個(gè)示例實(shí)施例，當(dāng)Vrdl和Vrdl，被設(shè)置為相同、Vrd2和Vrd2，被設(shè)置為相同、并且Vrd3和Vrd3’被設(shè)置為相同時(shí)，兩次讀取操作F和S中的每一個(gè)可以通過使用相同的讀取電壓Vrdl，和Vrdl、Vrd2，和Vrd2或Vrd3，和Vrd3來執(zhí)行。用于執(zhí)行兩次讀取操作F和S中的每一個(gè)的時(shí)間與用于執(zhí)行讀取操作S的時(shí)間相
15同。按頁來提供被執(zhí)行讀取操作的多個(gè)存儲單元。如上所述，非易失性存儲器件10可以每一編程周期執(zhí)行若干次編程驗(yàn)證操作以減少由CSL的噪聲所導(dǎo)致的錯(cuò)誤，然而，在噪聲變得低于參考值后，非易失性存儲器件10也可以每一編程周期僅僅執(zhí)行一次編程驗(yàn)證操作。因此，非易失性存儲器件10可以減少編程驗(yàn)證操作的次數(shù)。此外，盡管實(shí)施例被描述為在檢測的CSL噪聲大于閾值的情況下執(zhí)行兩次編程或讀取操作，但本發(fā)明不局限于該次數(shù)。相反，可以執(zhí)行多于兩次的編程或讀取操作。類似地， 盡管實(shí)施例被描述為在檢測的CSL噪聲不大于閾值的情況下執(zhí)行一次編程或讀取操作，但本發(fā)明不局限于該次數(shù)。相反，可以執(zhí)行超過一次的編程或讀取操作，只要該次數(shù)小于在檢測的CSL噪聲大于閾值的情況下所執(zhí)行的編程或讀取操作的次數(shù)即可。圖11示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的示例實(shí)施例。參照圖11，電子設(shè)備100可以被實(shí)現(xiàn)為蜂窩電話、智能電話、個(gè)人數(shù)字助理(PDA)或無線互聯(lián)網(wǎng)設(shè)備。電子設(shè)備100包括非易失性存儲器件10和存儲控制器150，存儲控制器150可以控制非易失性存儲器件10的操作(例如，供應(yīng)命令、地址等等)。存儲控制器150可以根據(jù)處理器110的控制來控制非易失性存儲器件10的數(shù)據(jù)訪問操作，例如編程操作、擦除操作或讀取操作。根據(jù)處理器110和存儲控制器150的控制，在非易失性存儲器件10中編程的數(shù)據(jù)可以通過顯示器120進(jìn)行顯示。無線收發(fā)器130可以通過天線ANT交換無線信號。例如，無線收發(fā)器130可以將通過天線ANT接收的無線信號轉(zhuǎn)換成可以在處理器110進(jìn)行處理的信號。因此，處理器110可以處理從無線收發(fā)器130輸出的信號并將經(jīng)處理的信號傳送到存儲控制器150或顯示器120。存儲控制器150可以將處理器110處理過的信號存儲在非易失性存儲器件10中。此外，無線收發(fā)器130可以將從處理器110輸出的信號轉(zhuǎn)換成無線信號，并通過天線ANT將轉(zhuǎn)換后的無線信號輸出到外部設(shè)備。輸入設(shè)備140是可以輸入用于控制處理器110的操作的控制信號或要由處理器 110處理的數(shù)據(jù)的設(shè)備，并且可以實(shí)現(xiàn)為諸如觸摸墊和計(jì)算機(jī)鼠標(biāo)、鍵區(qū)、鍵盤等等的指示設(shè)備。處理器110可以控制顯示器120的操作，使得可以通過顯示器120顯示從無線收發(fā)器130輸出的數(shù)據(jù)或從輸入設(shè)備140輸出的數(shù)據(jù)。根據(jù)示例實(shí)施例，存儲控制器150可以控制非易失性存儲器件10的操作，并且可以實(shí)現(xiàn)為處理器110的一部分，或?qū)崿F(xiàn)為與處理器110分離的芯片。圖12示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的另一個(gè)示例實(shí)施例。圖12中圖示的電子設(shè)備200可以實(shí)現(xiàn)為個(gè)人計(jì)算機(jī)(PC)、平板PC、上網(wǎng)本、電子閱讀器、個(gè)人數(shù)字助理(PDA)、便攜式多媒體播放器(PMP)、MP3播放器或MP4播放器。電子設(shè)備200包括非易失性存儲器件10和存儲控制器M0，存儲控制器240可以控制非易失性存儲器件10的數(shù)據(jù)處理操作。
處理器210可以根據(jù)通過輸入設(shè)備220輸入的數(shù)據(jù)、通過顯示器230顯示存儲在非易失性存儲器件10中的數(shù)據(jù)。例如，輸入設(shè)備220可以實(shí)現(xiàn)為諸如觸摸墊或計(jì)算機(jī)鼠標(biāo)、 鍵區(qū)、鍵盤等等的指示設(shè)備。處理器210可以控制電子設(shè)備200的整體操作并控制存儲控制器MO的操作。根據(jù)示例實(shí)施例，存儲控制器240可以控制非易失性存儲器件10的操作，并且可以實(shí)現(xiàn)為處理器210的一部分，或?qū)崿F(xiàn)為與處理器210分離的芯片。圖13示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的再一個(gè)示例實(shí)施例。圖13中圖示的電子設(shè)備300可以實(shí)現(xiàn)為存儲卡或智能卡。電子設(shè)備300包括非易失性存儲器件10、存儲控制器310和卡接口 320。存儲控制器310可以控制存儲器件10與卡接口 320之間的數(shù)據(jù)交換。根據(jù)示例實(shí)施例，卡接口 320可以是安全數(shù)字(secure digital, SD)卡接口或多媒體卡(multi-media card，MMC)接口，然而卡接口 320不局限于此?？ń涌?320可以根據(jù)主機(jī)的協(xié)議對主機(jī)與存儲控制器310之間的數(shù)據(jù)交換進(jìn)行接□。根據(jù)示例實(shí)施例，卡接口 320可以支持通用串行總線(USB)協(xié)議、芯片間 (Interchip, IC)_USB協(xié)議。這里，卡接口可以指可以支持主機(jī)使用的協(xié)議的硬件、該硬件中安裝的軟件或信號傳輸方法。當(dāng)電子設(shè)備300連接到諸如PC、平板PC、數(shù)碼相機(jī)、數(shù)字音頻播放器、蜂窩電話、控制臺視頻游戲硬件或數(shù)字機(jī)頂盒的主機(jī)時(shí)，主機(jī)可以通過卡接口 320和存儲控制器310執(zhí)行與非易失性存儲器件10的數(shù)據(jù)通信。圖14示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的再一個(gè)示例實(shí)施例。圖14中圖示的電子設(shè)備400可以實(shí)現(xiàn)為圖像處理設(shè)備，例如數(shù)碼相機(jī)或具有內(nèi)置數(shù)碼相機(jī)的蜂窩電話。電子設(shè)備400包括非易失性存儲器件10和存儲控制器440，存儲控制器440可以控制非易失性存儲器件10的數(shù)據(jù)處理操作，例如編程操作、擦除操作或讀取操作。存儲系統(tǒng)400的圖像傳感器420將光學(xué)圖像轉(zhuǎn)換成數(shù)字信號，并將轉(zhuǎn)換的數(shù)字信號傳送到處理器410或存儲控制器440。根據(jù)處理器410的控制，轉(zhuǎn)換的數(shù)字信號可以通過顯示器430顯示，或者可以通過存儲控制器440存儲在非易失性存儲器件10中。此外，根據(jù)處理器410或存儲控制器440的控制，通過顯示器430顯示存儲在非易失性存儲器件10 中的數(shù)據(jù)。根據(jù)示例實(shí)施例，存儲控制器440可以控制非易失性存儲器件10的操作，并且可以實(shí)現(xiàn)為處理器410的一部分，或?qū)崿F(xiàn)為與處理器410分離的芯片。圖15示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的再一個(gè)示例實(shí)施例。參照圖15，電子設(shè)備500包括非易失性存儲器件10和中央處理單元(CPU)510， CPU 510可以控制非易失性存儲器件10的操作。電子設(shè)備500包括存儲器件550，存儲器件550可以用作CPU 510的工作存儲器。 存儲器件550可以實(shí)現(xiàn)為像只讀存儲器ROM)那樣的非易失性存儲器或像靜態(tài)隨機(jī)存取存儲器(SRAM)那樣的易失性存儲器。
連接到電子設(shè)備500的主機(jī)可以通過存儲器接口 520和主機(jī)接口 540執(zhí)行與非易失性存儲器件10的數(shù)據(jù)通信。糾錯(cuò)碼(ECC)塊530可以檢測通過存儲器接口 520從非易失性存儲器件10輸出的數(shù)據(jù)中包括的錯(cuò)誤比特，糾正錯(cuò)誤比特，并在CPU 510的控制下，通過主機(jī)接口 540將糾錯(cuò)后的數(shù)據(jù)傳送到主機(jī)。CPU 510可以控制通過總線501在存儲器接口 520、ECC塊530、主機(jī)接口 540和存儲器件550之間的數(shù)據(jù)通信。電子設(shè)備500可以實(shí)現(xiàn)為快閃存儲器驅(qū)動(dòng)器、USB存儲器驅(qū)動(dòng)器、IC-USB存儲器驅(qū)動(dòng)器或記憶棒。圖16示出了包括圖1中圖示的非易失性存儲器件的電子設(shè)備的再一個(gè)示例實(shí)施例。參照圖16，電子設(shè)備600可以實(shí)現(xiàn)為諸如固態(tài)驅(qū)動(dòng)器(SSD)的處理設(shè)備。電子設(shè)備600可以包括多個(gè)儲存器件10和存儲控制器610，存儲控制器610可以控制多個(gè)儲存器件10中的每一個(gè)的數(shù)據(jù)處理操作。根據(jù)示例實(shí)施例，電子設(shè)備600可以實(shí)現(xiàn)為存儲模塊。圖17示出了包括圖16中圖示的電子設(shè)備的數(shù)據(jù)處理設(shè)備的示例實(shí)施例。參照圖16和圖17，數(shù)據(jù)處理設(shè)備700可以實(shí)現(xiàn)為獨(dú)立盤冗余陣列(redundant array of independent disks, RAID)系統(tǒng)，數(shù)據(jù)處理設(shè)備700可以包括RAID控制器710和多個(gè)電子設(shè)備600-1到600-n，其中η是自然數(shù)。多個(gè)電子設(shè)備600-1到600-n中的每一個(gè)可以是圖16中圖示的電子設(shè)備600。多個(gè)電子設(shè)備600-1到600-n可以組成RAID陣列。數(shù)據(jù)處理設(shè)備700可以實(shí)現(xiàn)為個(gè)人計(jì)算機(jī)(PC)或 SSD。在編程操作期間，RAID控制器710可以基于RAID電平，根據(jù)從主機(jī)接收的編程命令，將從主機(jī)接收的編程數(shù)據(jù)輸出到多個(gè)電子設(shè)備600-1到600-n中的至少一個(gè)。在讀取操作期間，RAID控制器710可以根據(jù)從主機(jī)輸出的讀取命令，將由多個(gè)電子設(shè)備600-1到600-n中的至少一個(gè)讀取的數(shù)據(jù)發(fā)送到主機(jī)。為了提高讀取操作或編程操作的性能，本發(fā)明的非易失性存儲器件可以根據(jù)源極線的噪聲電平與參考電平的比較結(jié)果調(diào)整讀取操作或編程驗(yàn)證操作的頻率。因此，該非易失性存儲器件可以減少在讀取操作或編程操作期間的錯(cuò)誤。盡管已經(jīng)示出了描述的本總的發(fā)明構(gòu)思的幾個(gè)實(shí)施例，但本領(lǐng)域技術(shù)人員將會(huì)理解，可以對這些實(shí)施例做出改變而不會(huì)偏離本發(fā)明的總體構(gòu)思的原理和精神。本發(fā)明的總體構(gòu)思的原理和精神在權(quán)利要求及其等效物中限定。
18
權(quán)利要求
1.一種操作非易失性存儲器件的方法，包括接收操作命令；檢測公共源極線的噪聲電平；基于檢測的噪聲電平調(diào)整響應(yīng)于操作命令對存儲單元執(zhí)行操作的次數(shù)。
2.如權(quán)利要求1所述的方法，其中，如果所述操作命令是編程命令，則所述調(diào)整步驟基于檢測的噪聲電平調(diào)整對存儲單元執(zhí)行編程驗(yàn)證操作的次數(shù)。
3.如權(quán)利要求2所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平超過閾值噪聲電平并且操作命令是編程命令，則執(zhí)行第一操作， 艮口，對存儲單元執(zhí)行多于一次的編程驗(yàn)證操作。
4.如權(quán)利要求2所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平超過閾值噪聲電平并且所述操作命令是編程命令，則執(zhí)行第一操作，即，對存儲單元執(zhí)行第一數(shù)量的編程驗(yàn)證操作，所述第一數(shù)量大于1 ；如果檢測的噪聲電平未超過閾值噪聲電平并且所述操作命令是編程命令，則執(zhí)行第二操作，即，對存儲單元執(zhí)行第二數(shù)量的編程驗(yàn)證操作，該第二數(shù)量小于第一數(shù)量。
5.如權(quán)利要求1所述的方法，其中，如果所述操作命令是讀取命令，則所述調(diào)整步驟基于檢測的噪聲電平調(diào)整對存儲單元執(zhí)行讀取操作的次數(shù)。
6.如權(quán)利要求5所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平超過閾值噪聲電平并且操作命令是讀取命令，則執(zhí)行第一操作， 艮口，對存儲單元執(zhí)行多于一次的讀取操作。
7.如權(quán)利要求5所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平超過閾值噪聲電平并且所述操作命令是讀取命令，則執(zhí)行第一操作，即，對存儲單元執(zhí)行第一數(shù)量的讀取操作，所述第一數(shù)量大于1 ；如果檢測的噪聲電平未超過閾值噪聲電平并且所述操作命令是讀取命令，則執(zhí)行第二操作，即，對存儲單元執(zhí)行第二數(shù)量的讀取操作，該第二數(shù)量小于第一數(shù)量。
8.一種讀取非易失性存儲器件的存儲單元的方法，包括檢測公共源極線的噪聲電平；基于檢測的噪聲電平調(diào)整響應(yīng)于讀取命令對存儲單元執(zhí)行的讀取操作的頻率。
9.如權(quán)利要求8所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平超過閾值噪聲電平，則執(zhí)行第一操作，即，響應(yīng)于讀取命令對存儲單元執(zhí)行多于一次的讀取操作。
10.如權(quán)利要求9所述的方法，其中，所述多于一次的讀取操作中的每一個(gè)使用不同的電壓。
11.如權(quán)利要求10所述的方法，其中，所述多于一次的讀取操作中的至少一個(gè)使用比在前的讀取操作高的電壓。
12.如權(quán)利要求9所述的方法，其中，所述多于一次的讀取操作中的每一個(gè)使用相同的電壓。
13.如權(quán)利要求9所述的方法，其中，執(zhí)行第一操作包括執(zhí)行兩次讀取操作。
14.如權(quán)利要求13所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平未超過閾值噪聲電平，則執(zhí)行第二操作，即，響應(yīng)于讀取命令對存儲單元執(zhí)行一次讀取操作。
15.如權(quán)利要求14所述的方法，其中，執(zhí)行第二操作的時(shí)間少于執(zhí)行第一操作的時(shí)間。
16.如權(quán)利要求15所述的方法，其中，第一操作中的每一個(gè)讀取操作花費(fèi)與第二操作中的讀取操作相同的時(shí)間量。
17.如權(quán)利要求8所述的方法，其中，所述調(diào)整包括如果檢測的噪聲電平超過閾值噪聲電平，則執(zhí)行第一操作，即，響應(yīng)于讀取命令對存儲單元執(zhí)行第一數(shù)量的讀取操作，所述第一數(shù)量大于1 ；如果檢測的噪聲電平未超過閾值噪聲電平，則執(zhí)行第二操作，即，響應(yīng)于讀取命令對存儲單元執(zhí)行第二數(shù)量的讀取操作，該第二數(shù)量小于第一數(shù)量。
18.如權(quán)利要求17所述的方法，其中，所述第一數(shù)量的讀取操作中的每一個(gè)使用不同的電壓。
19.如權(quán)利要求18所述的方法，其中，所述第一數(shù)量的讀取操作中的至少一個(gè)使用比該第一數(shù)量的讀取操作中的在前讀取操作高的電壓。
20.如權(quán)利要求17所述的方法，其中，所述第一數(shù)量的讀取操作中的每一個(gè)使用相同的電壓。
21.如權(quán)利要求17所述的方法，其中，執(zhí)行第二操作的時(shí)間少于執(zhí)行第一操作的時(shí)間。
22.如權(quán)利要求17所述的方法，其中，所述第一數(shù)量的讀取操作中的每一個(gè)花費(fèi)相同的第一時(shí)間量，所述第二數(shù)量的讀取操作中的每一個(gè)花費(fèi)相同的第二時(shí)間量，并且該第一時(shí)間量等于該第二時(shí)間量。
23.如權(quán)利要求17所述的方法，其中，所述第一數(shù)量是2，并且所述第二數(shù)量是1。
24.如權(quán)利要求23所述的方法，其中，第一操作中的第一數(shù)量的讀取操作中的每一個(gè)花費(fèi)與第二操作中的讀取操作相同的時(shí)間量。
25.如權(quán)利要求8所述的方法，其中，所述調(diào)整步驟基于檢測的噪聲電平和至少一個(gè)閾值噪聲電平調(diào)整響應(yīng)于讀取命令對存儲單元執(zhí)行讀取操作的頻率。
26.一種非易失性存儲器件，包括存儲單元陣列，包括串聯(lián)連接在位線和公共源極線之間的多個(gè)存儲單元；檢測電路，被配置成檢測公共源極線的噪聲電平；以及控制電路，被配置成基于檢測的噪聲電平調(diào)整響應(yīng)于操作命令對存儲單元執(zhí)行操作的次數(shù)。
27.一種電子設(shè)備，包括如權(quán)利要求26所述的存儲器件；以及處理器，其處理第二讀取操作的輸出。
28.—種存儲卡，包括卡接口 ；以及控制器，用于控制該卡接口與如權(quán)利要求26所述的存儲器件之間的數(shù)據(jù)交換。
29.一種數(shù)據(jù)存儲設(shè)備，包括組成RAID陣列的多個(gè)存儲模塊，每個(gè)存儲模塊包括至少一個(gè)存儲器件和用于控制相關(guān)聯(lián)的至少一個(gè)存儲器件的操作的存儲控制器；以及RAID控制器，用于控制所述多個(gè)模塊的操作，其中，所述存儲器件中的每一個(gè)是如權(quán)利要求26所述的存儲器件。
全文摘要
非易失性存儲器件、其操作方法以及具有其的電子設(shè)備。在一個(gè)實(shí)施例中，一種方法包括接收操作命令；檢測公共源極線的噪聲電平；以及基于檢測的噪聲電平調(diào)整響應(yīng)于操作命令對存儲單元執(zhí)行操作的次數(shù)。
文檔編號G11C16/02GK102479547SQ20111037799
公開日2012年5月30日 申請日期2011年11月24日 優(yōu)先權(quán)日2010年11月24日
發(fā)明者崔允熙 申請人:三星電子株式會(huì)社