專利名稱：半導(dǎo)體存儲(chǔ)器件和半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括半導(dǎo)體的存儲(chǔ)器件。
背景技術(shù)：
作為在各種電子產(chǎn)品和電子儀器產(chǎn)品中使用的包括半導(dǎo)體的存儲(chǔ)器件，可給出動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)等。在DRAM中，通過(guò)將電荷保持在設(shè)置于存儲(chǔ)單元內(nèi)的電容器中來(lái)儲(chǔ)存數(shù)據(jù)。然而， 即使當(dāng)用于開關(guān)的晶體管處于截止?fàn)顟B(tài)時(shí)，也在源極和漏極之間產(chǎn)生微量漏電流；由此，數(shù)據(jù)在相對(duì)較短時(shí)間(最長(zhǎng)為數(shù)十秒)內(nèi)丟失。因此，數(shù)據(jù)需要以有規(guī)律循環(huán)(通常為每數(shù)十毫秒一次)重寫(刷新)，并且甚至在待機(jī)時(shí)段中功耗也高。盡管已嘗試了電路的微型化，但由于電容器的電容需要保持恒定(一般而言為 IOfF或更高)，因此形成深孔(溝槽)或煙囪狀凸起(疊層)以用作電容器。通過(guò)該微型化，其高寬比(高度/深度與基底之比)已變成50或更大。需要用于形成這種結(jié)構(gòu)的特定技術(shù)(參見非專利文獻(xiàn)1和非專利文獻(xiàn)2)。在SRAM中，通過(guò)利用觸發(fā)器電路的雙穩(wěn)態(tài)來(lái)保持?jǐn)?shù)據(jù)。當(dāng)在SRAM的觸發(fā)器電路中使用CMOS逆變器(互補(bǔ)逆變器)時(shí)，待機(jī)期間功耗的量顯著小于DRAM(參見專利文獻(xiàn)1)。 因此，對(duì)于例如蜂窩電話的應(yīng)用，替代DRAM使用SRAM，其中數(shù)據(jù)寫入和數(shù)據(jù)讀取的頻率不那么高，且待機(jī)時(shí)段比執(zhí)行數(shù)據(jù)寫入和數(shù)據(jù)讀取的時(shí)段長(zhǎng)得多。然而，因?yàn)樵谝粋€(gè)存儲(chǔ)單元中使用六個(gè)晶體管，所以集成程度比DRAM的低，每比特的單位成本是DRAM的10倍或更高。近年來(lái)，已經(jīng)設(shè)計(jì)了處于截止?fàn)顟B(tài)時(shí)源極和漏極之間的漏電流的量極小、且具有極佳電荷保持特性的晶體管，并且已提出了使用該晶體管的存儲(chǔ)單元(參見專利文獻(xiàn)2)。 在使用此結(jié)構(gòu)的晶體管的情形中，一個(gè)存儲(chǔ)單元需要兩個(gè)晶體管；然而，與DRAM不同，不需要具有大電容的電容器。此外，可在無(wú)需刷新操作的情況下將數(shù)據(jù)保持極長(zhǎng)的時(shí)段。[參考文獻(xiàn)][專利文獻(xiàn)][專利文獻(xiàn)1]美國(guó)專利No. 5744844[專利文獻(xiàn)2]美國(guó)專利申請(qǐng)公開No.2011/0101334[非專利文獻(xiàn)][非專利文獻(xiàn)1]K.Kim在2005年國(guó)際電子器件會(huì)議的技術(shù)摘錄中第333-336頁(yè)的“亞 50nm 的 DRAM 和 NAND 閃存的制造技術(shù)”(Technology forsub_50nm DRAM and NAND flash manufacturing)。[非專利文獻(xiàn)2]W.Mueller等人在2005年國(guó)際電子器件會(huì)議的技術(shù)摘錄中第 347-350 頁(yè)的“對(duì) 40nm 大小 DRAM 單元的挑戰(zhàn)”(Challenges for theDRAM cell scaling to 40nm)
發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種新穎的半導(dǎo)體器件(具體而言為半導(dǎo)體存儲(chǔ)器件)。另一個(gè)目的是提供新穎半導(dǎo)體器件的驅(qū)動(dòng)方法(具體而言為半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法)。此外，又一個(gè)目的是提供新穎半導(dǎo)體器件的制造方法(具體而言為半導(dǎo)體存儲(chǔ)器件的制造方法)。根據(jù)本發(fā)明，提供了待機(jī)時(shí)段中的每比特功耗比DRAM低、且集成程度比SRAM高的半導(dǎo)體存儲(chǔ)器件，在該半導(dǎo)體存儲(chǔ)器件中使用的存儲(chǔ)單元，其驅(qū)動(dòng)方法，及其制造方法。此外，根據(jù)本發(fā)明，提供了其中使用三個(gè)或更少晶體管且在待機(jī)時(shí)段中消耗 1 X 10_2°A或更小的電流的存儲(chǔ)單元、以及包括這種存儲(chǔ)單元的半導(dǎo)體器件。根據(jù)本發(fā)明，實(shí)現(xiàn)以上目的的至少之一。以下將描述本發(fā)明；本說(shuō)明書中使用的術(shù)語(yǔ)將作簡(jiǎn)短描述。首先，在本說(shuō)明書中， 當(dāng)晶體管的源極和漏極之一稱為漏極時(shí)，另一個(gè)稱為源極。即，不根據(jù)電位水平來(lái)作區(qū)分。 因此，本說(shuō)明書中稱為源極的部分可替代地稱為漏極。即使在本說(shuō)明書中使用表述“連接”時(shí)，也存在不形成物理連接部分且布線僅在實(shí)際電路中延展的情形。例如，在包括場(chǎng)效應(yīng)晶體管(FET)的電路中，在一些情形中一條布線用作多個(gè)FET的柵極。在該情形中，在電路圖中可例示具有多個(gè)分支的一條布線。即使在該情形中，也可在本說(shuō)明書中使用表述“布線連接至柵極”。注意，在本說(shuō)明書中，在引用矩陣中的具體行、具體列或具體位置時(shí)，在一些情形中附圖標(biāo)記伴有如下的表示坐標(biāo)的標(biāo)記，例如“寫晶體管WTr_n_m”、“位線BL_m”以及“寫字線ffffL_n”。在不指定行、列或位置的情形，在統(tǒng)指元件的情形，或者位置明確的情形中，可使用以下表述“寫晶體管WTr”、“位線BL”和“寫字線WWL”或簡(jiǎn)單的“寫晶體管”、“位線”
和“寫字線”。表述“字線的電位被設(shè)置為H” (或“字線的電位被設(shè)置為L(zhǎng)”)表示字線的電位被位置為其柵極連接至字線的晶體管導(dǎo)通(或截止)的電位。在本發(fā)明的一個(gè)實(shí)施例中，一個(gè)存儲(chǔ)單元包括作為寫晶體管的晶體管、另一晶體管(讀晶體管)和電容器，在寫晶體管中處于截止?fàn)顟B(tài)時(shí)源極與漏極之間的漏電流小。此夕卜，作為連接至這些器件的布線，準(zhǔn)備四種布線，即寫字線、寫位線、讀字線以及讀位線。寫晶體管的源極連接至讀晶體管的柵極和電容器的一個(gè)電極。在它們彼此連接的部分中，電荷只能通過(guò)寫晶體管來(lái)傳送；當(dāng)寫晶體管截止時(shí)，該部分與其周邊絕緣且電荷被限于其中。因此，此部分被稱為浮置節(jié)點(diǎn)，且讀晶體管的一部分柵極被具體稱為浮置柵。此外，寫晶體管的柵極連接至寫字線。寫晶體管的漏極連接至寫位線。讀晶體管的漏極連接至讀位線。電容器的另一電極連接至讀字線。注意，由另一布線向讀晶體管的源極供應(yīng)適當(dāng)電位。取決于讀取方法，此電位中的波動(dòng)可以較小。例如，可采用可保持恒定電位達(dá)1秒或更長(zhǎng)時(shí)間的驅(qū)動(dòng)方法。因此，連接至讀晶體管的源極的布線的電阻并非必需為低。例如，可使用摻雜有雜質(zhì)的硅，或摻雜有雜質(zhì)且具有形成有硅化物的表面的硅。作為寫晶體管，優(yōu)選使用這樣的晶體管在使用該晶體管時(shí)的環(huán)境溫度(例如 25°C)下源極和漏極之間流動(dòng)的電流可以為1X10_21A或以下、優(yōu)選為1X10_24A或以下的晶體管，或者在85°C下通過(guò)調(diào)節(jié)柵極的電位源極和漏極之間流動(dòng)的電流可以為1X10_2°A或以下、優(yōu)選為1X10_23A或以下的晶體管。在這樣的條件下，電容器的電容可比常規(guī)DRAM的電容小得多。此外，常規(guī)DRAM中必需的刷新操作之間的間隔可顯著較長(zhǎng)，并且該刷新操作實(shí)質(zhì)上可以是不必要的。例如，即使當(dāng)電容器的電容為O.OlfF，即為常規(guī)DRAM的電容的1/1000或更小時(shí)， 在源極和漏極之間流動(dòng)的電流為1X10_24A的情形中時(shí)間常數(shù)為IXlO7秒(115天)。由此， 數(shù)據(jù)可長(zhǎng)時(shí)間地保持，這在常規(guī)DRAM中是無(wú)法設(shè)想的。即，在使用普通個(gè)人計(jì)算機(jī)時(shí)，刷新操作可被視為是非必需的，或者刷新操作可每十天執(zhí)行至少一次。換言之，在平常使用中，常規(guī)DRAM中需要每秒執(zhí)行10次或以上的刷新操作(為補(bǔ)償電容器中所累積電荷的減少而重寫數(shù)據(jù))變得不必要了。在一般硅半導(dǎo)體的情形中，實(shí)現(xiàn)具有這樣的較小值的漏電流是困難的；然而，在其中在優(yōu)選條件下處理其帶隙為2. 8電子伏特(eV)或以上的半導(dǎo)體(即寬帶隙半導(dǎo)體，諸如氧化物半導(dǎo)體)的晶體管中可實(shí)現(xiàn)這樣的值。因此，優(yōu)選使用寬帶隙半導(dǎo)體作為寫晶體管的材料。不言而喻，在本發(fā)明中，不從用于寫晶體管的半導(dǎo)體的示例中排除硅半導(dǎo)體。盡管各種已知材料可被用作氧化物半導(dǎo)體，但帶隙大于或等于3eV且小于3. 6eV 的材料是合乎需要的。此外，需要使用電子親合性大于或等于4eV的材料，優(yōu)選使用電子親合性大于或等于4eV且小于4. 9eV的材料。具體地，對(duì)于本發(fā)明的目的，含有鎵和銦的氧化物是優(yōu)選的。在這些材料中，從供體或受體處獲得的載流子濃度小于1 X10—14 cm—3，優(yōu)選小于IXKr11CnT3的材料是合乎需要的。對(duì)于讀晶體管，盡管對(duì)截止?fàn)顟B(tài)中源極和漏極之間的漏電流沒有具體限制，但較小的漏電流是優(yōu)選的，因?yàn)榭山档凸摹４送?，為了加快讀取速度，高速工作的晶體管是合乎需要的。具體而言，優(yōu)選使用開關(guān)速度為10納秒或以下的晶體管。此外，在寫晶體管和讀晶體管兩者中，柵極漏電流(柵極和源極之間或柵極和漏極之間的漏電流)需要為極小。同樣在電容器中，內(nèi)部漏電流(電極之間的漏電流)需要為小。在使用晶體管或電容器的環(huán)境溫度(例如25°C)下，各漏電流可以是1X10_21A或更小，優(yōu)選為1X10_24A或更小。讀晶體管的柵極(浮置節(jié)點(diǎn))的電位根據(jù)讀字線的電位來(lái)改變。因此，讀晶體管的柵極電容被改變。即，在讀晶體管處于導(dǎo)通狀態(tài)的情形中讀晶體管的柵極電容比讀晶體管處于截止?fàn)顟B(tài)的情形中的大。當(dāng)讀晶體管的柵極電容的變化比電容器的電容大時(shí)，在一些情形中會(huì)在存儲(chǔ)單元的操作中引起問(wèn)題。因此，電容器的電容優(yōu)選大于或等于讀晶體管的柵極電容，更優(yōu)選地大于或等于讀晶體管的柵極電容的兩倍。為此，電容器的電介質(zhì)的介電常數(shù)優(yōu)選比讀晶體管的柵極絕緣體的大。注意，在電容器的電介質(zhì)和寫晶體管的柵極絕緣體由相同材料構(gòu)成時(shí)，存在的有利效果是通過(guò)使用這種具有高介電常數(shù)的材料改進(jìn)了寫晶體管的電流驅(qū)動(dòng)能力。以此方式許多電容器并聯(lián)連接至讀字線；由此，增大讀字線的電容，這在許多情形中并不會(huì)導(dǎo)致問(wèn)題。原因如下。因?yàn)檫B接至讀字線的電容對(duì)應(yīng)于電容器的電容以及讀晶體管的柵極電容(電容器和讀晶體管串聯(lián)連接)，所以組合電容總是比較小者(在以上條件下為讀晶體管的柵極電容)小。注意，在微型化的半導(dǎo)體電路中，為了在不制造具有極大高寬比的特定結(jié)構(gòu)的情況下形成電容器，電容器的電容優(yōu)選為IfF或更小，可能的話更優(yōu)選為0. IfF或更小。然而， 該電容可以是IfF或更大，因?yàn)闉榱私档蛿?shù)據(jù)因軟差錯(cuò)而波動(dòng)的概率優(yōu)選電容較大。
注意，在以上結(jié)構(gòu)中，因軟差錯(cuò)產(chǎn)生的電容器電荷的波動(dòng)是由寫晶體管引起的。然而，當(dāng)寫晶體管的半導(dǎo)體層具有50nm或更小的小厚度時(shí)，即使當(dāng)電容器的電容為0. IfF或更小時(shí)電荷因軟差錯(cuò)而波動(dòng)的概率也是可忽略的。因此，當(dāng)寫晶體管中使用的半導(dǎo)體層具有50nm或更小的厚度時(shí)，即使在電容器的電容為0. IfF或更小的情形中也可保持可靠性。注意，為了抑制寫晶體管的短溝道效應(yīng)，半導(dǎo)體層優(yōu)選較薄。當(dāng)寫晶體管的溝道長(zhǎng)度、柵極絕緣體的厚度、柵極絕緣體的介電常數(shù)、半導(dǎo)體層的厚度、以及半導(dǎo)體層的介電常數(shù)分別表達(dá)為L(zhǎng)，t1; S^t2* ε2時(shí)，優(yōu)選滿足L/5> ( ε 2、/ε汁、)。例如，在L=100nm、 ti = IOnm且滿足ε i = ε 2的情形中，優(yōu)選、小于lOnm。當(dāng)以此方式半導(dǎo)體層較薄時(shí)，可防止以上所述的軟差錯(cuò)。寫字線、寫位線、讀字線、以及讀位線被排列成矩陣。為了執(zhí)行矩陣驅(qū)動(dòng)，優(yōu)選寫字線和寫位線正交，寫字線和讀字線平行，以及寫位線和讀位線平行。S卩，矩陣中的每一行需要一條寫字線和一條讀字線，而矩陣中的每一列需要一條寫位線和一條讀位線。因此，對(duì)于存儲(chǔ)器件的具有N行和M列的矩陣(N和M是2或以上的自然數(shù))，至少ON+2M)條布線是必需的。此外，需要連接至讀晶體管RTr的源極的布線。部分這些布線形成為具有三維結(jié)構(gòu)，由此可減小布線所占據(jù)的面積。例如，連接至讀晶體管RTr的源極的布線形成為與寫字線或讀字線重疊，或形成在寫字線和讀字線之間，由此可在不改變存儲(chǔ)單元的實(shí)用面積的情況下形成存儲(chǔ)單元。讀晶體管和寫晶體管可分不同層形成。注意，采用其中一個(gè)存儲(chǔ)單元的寫字線還用作另一存儲(chǔ)單元的讀字線的結(jié)構(gòu)，或其中一個(gè)存儲(chǔ)單元的寫位線還用作另一存儲(chǔ)單元的讀位線的結(jié)構(gòu)，由此可減少所需布線的數(shù)量。在這種存儲(chǔ)單元中，數(shù)據(jù)寫入可用以下方式執(zhí)行寫字線的電位被設(shè)置為H，以使寫晶體管導(dǎo)通，且與寫位線的電位相對(duì)應(yīng)的電荷被提供給存儲(chǔ)單元的電容器。大量存儲(chǔ)單元的寫晶體管連接至寫字線。在一些情形中，數(shù)據(jù)需要被寫至一些存儲(chǔ)單元，但不需要被寫至其它存儲(chǔ)單元。當(dāng)寫字線的電位被設(shè)置成H時(shí)，連接至同一寫字線的所有寫晶體管導(dǎo)通，以使無(wú)需數(shù)據(jù)寫入的存儲(chǔ)單元的數(shù)據(jù)有可能被重寫為假數(shù)據(jù)。為防止這個(gè)，在數(shù)據(jù)寫入之前執(zhí)行數(shù)據(jù)讀取操作。數(shù)據(jù)被讀取以輸出至讀位線，并且該數(shù)據(jù)具有與所保持?jǐn)?shù)據(jù)相反的相位。即，在保持?jǐn)?shù)據(jù)“1”的情形中，要輸出至讀位線的數(shù)據(jù)對(duì)應(yīng)于數(shù)據(jù)“O”。來(lái)自讀位線的輸出由諸如反相器電路或觸發(fā)器電路的反相放大器電路反相。即， 在從讀位線輸出的數(shù)據(jù)對(duì)應(yīng)于數(shù)據(jù)“O”的情形中，來(lái)自反相器電路的輸出或來(lái)自觸發(fā)器電路的另一輸入電子的輸出(統(tǒng)稱為來(lái)自反相放大器電路的輸出)對(duì)應(yīng)于數(shù)據(jù)“1”。如果不需要重寫存儲(chǔ)單元的數(shù)據(jù)，則來(lái)自反相放大器電路的輸出被輸出至寫位線。如上所述，來(lái)自反相放大器電路的輸出與初始保持的數(shù)據(jù)具有相同的相位。在此狀態(tài)中，當(dāng)寫字線的電位被設(shè)置為H以使寫晶體管導(dǎo)通時(shí)，寫晶體管的源極的電位與寫位線的電位同相。即，寫入與初始存儲(chǔ)數(shù)據(jù)相等的數(shù)據(jù)。結(jié)果，“不重寫數(shù)據(jù)”。注意，在需要重寫存儲(chǔ)單元的數(shù)據(jù)的情形中，要重寫的數(shù)據(jù)被輸出至寫位線，且通過(guò)將寫字線的電位設(shè)置為H，寫晶體管導(dǎo)通。本發(fā)明的一個(gè)實(shí)施例是一種半導(dǎo)體存儲(chǔ)器件，它包括一條或多條寫位線；一條或多條寫字線；一條或多條讀位線；一條或多條讀字線；一個(gè)或多個(gè)存儲(chǔ)單元；以及其中每條讀位線的電位被反相和放大以提供給相應(yīng)的那條寫位線的機(jī)制。每個(gè)存儲(chǔ)單元包括寫晶體管、讀晶體管和電容器。寫晶體管的源極、讀晶體管的柵極和電容器的一個(gè)電極彼此連接。 寫晶體管的漏極連接至寫位線之一。寫晶體管的柵極連接至寫字線之一。讀晶體管的漏極連接至讀位線之一。電容器的另一電極連接至讀字線之一。本發(fā)明的另一實(shí)施例是一種半導(dǎo)體存儲(chǔ)器件，它包括兩條或多條位線；兩條或多條字線；一個(gè)或多個(gè)存儲(chǔ)單元；以及其中位線之一的電位被反相和放大以提供給另一條位線的機(jī)制。每個(gè)存儲(chǔ)單元包括寫晶體管、讀晶體管和電容器。寫晶體管的源極、讀晶體管的柵極和電容器的一個(gè)電極彼此連接。寫晶體管的漏極連接至位線之一。寫晶體管的柵極連接至字線之一。讀晶體管的漏極連接至另一條位線。電容器的另一電極連接至另一條字線。本發(fā)明的另一實(shí)施例是以上半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法，包括以下步驟將寫位線和讀位線充電成不同電位；改變讀字線的電位；以及用反相放大器電路將其相位與讀位線的電位的相位相反的電位輸出至寫位線。在以上存儲(chǔ)單元中，寫晶體管的電阻在截止?fàn)顟B(tài)中極高；由此，電容器中所累積的電荷保持足夠長(zhǎng)的時(shí)段，從而與常規(guī)DRAM不同，頻繁的刷新操作是不必要的。例如，當(dāng)截止?fàn)顟B(tài)中在寫晶體管中源極和漏極之間流動(dòng)的電流為1 X IO-26A且電容器的電容為0. OlfF 時(shí)，電荷可保持10年或更長(zhǎng)時(shí)間。當(dāng)讀位線的電位與待機(jī)時(shí)段中讀晶體管的源極的電位相同時(shí)，此部分的功耗理想地為0W。此外，如上所述，通過(guò)電容器的漏電流足夠低。因此，待機(jī)時(shí)段中一個(gè)存儲(chǔ)單元所消耗的電流可以為1X10_2°A或更小。此外，如從以上描述中顯而易見的，一個(gè)存儲(chǔ)單元中所使用的晶體管的數(shù)量為三個(gè)或更少，通常為兩個(gè)。這些晶體管分不同層提供，由此可減小存儲(chǔ)單元所占據(jù)的面積。此夕卜，如上所述，布線被排列成具有三維結(jié)構(gòu)，或者布線由多個(gè)元件共享，由此可減少布線的數(shù)量。因此，可進(jìn)一步提高集成度。注意，甚至在如上所述在截止?fàn)顟B(tài)中在寫晶體管的源極與漏極之間流動(dòng)的電流并非極低的情形中，可如以下實(shí)施例中所述制造集成度極高的半導(dǎo)體存儲(chǔ)器件。在此半導(dǎo)體存儲(chǔ)器件中，與DRAM中不同，具有大電容的電容器是不必要的，且不易發(fā)生軟差錯(cuò)。


圖1A-1E示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的示例及其驅(qū)動(dòng)方法的示例。圖2示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的示例。圖3A-3D示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法的示例。圖4示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的示例。圖5示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的示例。圖6A-6D示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的制造工藝的示例。圖7A-7C示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的制造工藝的示例。圖8A-8F示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的示例。圖9A-9E示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法的示例。圖10示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的示例。CN 102543174 A
具體實(shí)施例方式下文中，將參考附圖描述實(shí)施例。注意，諸實(shí)施例可以各種不同方式來(lái)實(shí)現(xiàn)，本領(lǐng)域技術(shù)人員將容易理解本實(shí)施例的諸模式與細(xì)節(jié)可按照各種方式改變而不背離本發(fā)明的精神及范圍。因此，本發(fā)明不應(yīng)被解釋為限于以下諸實(shí)施例的描述。注意，為了有助于理解本發(fā)明的技術(shù)思路，以下給出電位的具體值。不言而喻，這些值取決于晶體管、電容器等的不同特性而改變，或者為了實(shí)踐者方便起見而改變。此外， 在諸實(shí)施例中所描述的半導(dǎo)體存儲(chǔ)器件中，通過(guò)使用與以下所述方法不同的方法來(lái)讀或?qū)憯?shù)據(jù)。為有助于理解，在一些電路圖中，晶體管上的“ X ”標(biāo)記表示該晶體管處于截止?fàn)顟B(tài)，而晶體管上的“〇”標(biāo)記表示該晶體管處于導(dǎo)通狀態(tài)。[實(shí)施方式1]圖IA示出本實(shí)施例的存儲(chǔ)單元。在此，η和m是1或更大的自然數(shù)。在圖IA中， 示出包括寫晶體管WTr_n_m，讀晶體管RTr_n_m，以及電容器CS_n_m的存儲(chǔ)單元。在此，寫晶體管WTr_n_m的源極連接至讀晶體管RTr_n_m的柵極和電容器CS_n_m的一個(gè)電極。在圖IA所示的存儲(chǔ)單元中，寫晶體管WTr_n_m和讀晶體管RTr_n_m各自為η溝道晶體管；然而，不限于此，可采用以下結(jié)構(gòu)，例如寫晶體管WTr_n_m和讀晶體管RTr_n_m各自為P溝道晶體管；寫晶體管WTr_n_m和讀晶體管RTr_n_m分別為η溝道晶體管和ρ溝道晶體管；以及寫晶體管WTr_n_m和讀晶體管RTr_n_m分別為ρ溝道晶體管和η溝道晶體管。 注意，當(dāng)晶體管的導(dǎo)電類型改變時(shí)，柵極、源極和漏極的電位也需要相應(yīng)地改變。寫字線WWL_n和讀字線RWL_n平行，且寫位線WBL_m和讀位線RBL_m平行。寫字線ffffL_n和寫位線WBL_m彼此交叉以形成矩陣。寫晶體管WTr_n_m的柵極連接至寫字線ffffL_n，寫晶體管WTr_n_m的漏極連接至寫位線WBL_m，讀晶體管RTr_n_m的漏極連接至讀位線RBL_m，而電容器CS_n_m的另一電極連接至讀字線RWL_n。讀晶體管RTr_n_m的源極的電位保持為固定電位(在此為0V)。此外，寫位線WBL_ m的電位和讀位線RBL_m的電位分別為OV或更大。注意，在此，寫晶體管WTr_n_m的閾值取為+IV，而讀晶體管RTr_n_m的閾值取為+0. 5V。在圖IA所示的存儲(chǔ)單元中，寫字線ffffL_n的電位被設(shè)置為H，由此寫晶體管WTr_ n_m導(dǎo)通。根據(jù)此時(shí)寫位線WBL_m的電位，電荷被注入電容器CS_n_m。此時(shí)所注入電荷的量取決于寫位線WBL_m的電位、讀晶體管RTr_n_m的柵極電容、電容器CS_n_m的電容等來(lái)確定，且由此在條件相同的情形中結(jié)果總是幾乎相同，且離差小。以此方式，寫入數(shù)據(jù)。然后，寫字線ffffL_n的電位被設(shè)置為L(zhǎng)，由此寫晶體管WTr_n_m截止。此時(shí)，在寫晶體管WTr_n_m的源極和漏極之間流動(dòng)的電流被設(shè)定為1 X 10_21A或更小，優(yōu)選1 X 10_24A或更小，由此電容器CS_n_m中的電荷能保持極長(zhǎng)時(shí)段。在數(shù)據(jù)讀取時(shí)，適當(dāng)?shù)碾娢槐皇┘又磷x字線RWL_n，且讀晶體管RTr_n_m的狀態(tài)被監(jiān)視；由此，可發(fā)現(xiàn)所寫數(shù)據(jù)。在下文中，將參照?qǐng)DIB至IE描述數(shù)據(jù)寫入和數(shù)據(jù)讀取的具體示例。在以下示例中，讀晶體管RTr的柵極電容被視為比電容器CS的電容小得多。因此， 在寫晶體管WTr_n_m截止的情形中，當(dāng)讀字線RWL_n的電位降低IV時(shí)，不管讀晶體管RTr_n_m的狀態(tài)如何讀晶體管RTr_n_m的柵極的電位都降低IV。首先，將描述寫方法的示例。寫字線ffffL_n的電位取為+2V，而讀字線RWL_n的電位取為0V。(不分段)在寫入數(shù)據(jù)“1”的情形中，寫位線WBL_m的電位被設(shè)置為+IV。在寫入數(shù)據(jù)“0”的情形中，寫位線WBL_m的電位被設(shè)置為0V。通過(guò)此操作，寫晶體管WTr_n_m導(dǎo)通，而電荷在電容器CS_n_m中累積(參見圖1B)。注意，在此時(shí)，當(dāng)讀位線RBL_m的電位保持在OV時(shí)，不管要寫的數(shù)據(jù)為何讀晶體管 RTr_n_m的源極與漏極之間都沒有電流流動(dòng)，這對(duì)減少功耗是有效的。以相似方式，當(dāng)讀位線RBL_m的電位被設(shè)置成其相位與寫位線WBL_m的電位相反的電位(即，當(dāng)寫位線WBL_m 的電位為+IV時(shí)讀位線RBL_m的電位被設(shè)置為0V，而當(dāng)寫位線WBL_m的電位為OV時(shí)讀位線 RBL_m的電位被設(shè)置為+IV)時(shí)，在讀晶體管RTr_n_m的源極與漏極之間沒有電流流動(dòng)。之后，寫字線ffffL_n的電位取為-IV，而讀字線RWL_n的電位取為-IV。通過(guò)此操作，寫晶體管WTr_n_m截止，而電容器CS_n_m中的電荷保持。讀晶體管RTr_n_m的柵極的電位(也是電容器CS_n_m的電位或浮置節(jié)點(diǎn)的電位)從寫電位降低IV，降至OV或-IV;由此，不管所寫數(shù)據(jù)為何讀晶體管RTr_n_m都截止。注意，向?qū)懳痪€WBL_m提供要寫至另一行中存儲(chǔ)單元的數(shù)據(jù)，以使寫位線WBL_m的電位在OV與+IV之間波動(dòng)(參見圖1C)。以相似方式，在一些情形中讀位線RBL_m的電位在OV與+IV之間波動(dòng)。接著，將描述讀方法的示例。首先，讀位線RBL m被充電至+1V(參見圖1D)。以此方式在一操作之前對(duì)布線充電被稱為預(yù)充電。然后，讀字線RWL_n的電位被設(shè)置成OV (與數(shù)據(jù)寫入時(shí)的電位相等)。然后，根據(jù)所寫數(shù)據(jù)，讀晶體管RTr_n_m的柵極的電位變成+IV (寫入數(shù)據(jù)“1”時(shí))或OV (寫入數(shù)據(jù)“0”時(shí))，或者變成接近這些值的值。在前一情形中讀晶體管RTr_n_m導(dǎo)通，而在后一情形中讀晶體管RTr_n_m保持截止。當(dāng)讀晶體管RTr_n_m導(dǎo)通時(shí)，讀位線RBL_m中的電荷被給予讀晶體管RTr_n_m的源極(具有OV電位)；由此，讀位線RBL_m的電位變成0V。另一方面，當(dāng)讀晶體管RTr_n_ m截止時(shí)，讀位線RBL_m的電位保持在+IV。因此，通過(guò)測(cè)量讀位線RBL_m的電位，可判斷所保持?jǐn)?shù)據(jù)(參見圖1E)。在此，在數(shù)據(jù)寫入時(shí)讀位線RBL_m電位的相位與寫位線WBL_m電位的相反。S卩，當(dāng)寫入數(shù)據(jù)“0” (數(shù)據(jù)“1”)時(shí)，寫位線WBL_m的電位被設(shè)置成OV(+IV)，而讀位線的電位在讀取數(shù)據(jù)“0”(數(shù)據(jù)“1”)時(shí)為+1V(0V)。注意，因?yàn)樵谝陨献x操作期間寫晶體管WTr_n_m保持截止，所以電容器CS_n_m中累積的電荷得以保持。圖2示出用于驅(qū)動(dòng)包括多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列的電路的示例，這些存儲(chǔ)單元的結(jié)構(gòu)與圖IA所示的存儲(chǔ)單元的結(jié)構(gòu)相同。在此電路中，第二預(yù)充電晶體管CTr2_m的漏極連接至寫位線WBL_m，而第一預(yù)充電晶體管CTrlJii的漏極連接至讀位線RBL_m。第一預(yù)充電晶體管CTrlJii的源極的電位保持在+IV，而其柵極連接至第一預(yù)充電控制線CL1。 第二預(yù)充電晶體管CTr2_m的源極的電位保持在+0. 5V，而其柵極連接至第一預(yù)充電控制線 CLl。S卩，第一預(yù)充電控制線CLl的電位被設(shè)置成H，由此寫位線WBL_m的電位可被設(shè)置成+0. 5V，而讀位線RBL_m的電位可被設(shè)置成+IV。
讀位線RBL_m還連接至選擇晶體管STr_m的漏極。選擇晶體管STr_m的源極連接至觸發(fā)器電路FF_m的一個(gè)輸入/輸出端子，而其柵極連接至數(shù)據(jù)選擇線SL0_m。數(shù)據(jù)選擇線SL0_m的電位被設(shè)置成H，由此選擇晶體管STrjii導(dǎo)通，且讀位線RBL_m的電位可被輸入至觸發(fā)器電路FF_m。觸發(fā)器電路FF_m的另一輸入/輸出端子連接至寫位線WBL_m。注意，觸發(fā)器電路 FF_m的高電源電位被取為+IV，而其低電源電位被取為0V。寫位線WBL_m還連接至數(shù)據(jù)輸入/輸出端子DATA_m。在數(shù)據(jù)讀取時(shí)，測(cè)量數(shù)據(jù)輸入/輸出端子DATA_m的電位。如上所述，盡管讀位線RBL_m的電位的相位與所寫數(shù)據(jù)的相反，但通過(guò)觸發(fā)器電路FF_m反相的電位(反相電位的相位與所寫數(shù)據(jù)的相同)被輸出至寫位線WBL_m和數(shù)據(jù)輸入/輸出端子 DATA_m0在數(shù)據(jù)寫入時(shí)，根據(jù)所寫數(shù)據(jù)設(shè)置數(shù)據(jù)輸入/輸出端子DATA_m的電位。注意，在重寫數(shù)據(jù)的列中，數(shù)據(jù)輸入/輸出端子DATA_m的電位優(yōu)選在通過(guò)將數(shù)據(jù)選擇線SL0_m的電位設(shè)置成L使選擇晶體管STrjii截止的狀態(tài)下改變。例如，描述其中數(shù)據(jù)“1”儲(chǔ)存在存儲(chǔ)單元中且被重寫成數(shù)據(jù)“0”的情形。在該情形中，數(shù)據(jù)輸入/輸出端子DATA_m的電位在其中選擇晶體管STrjii截止的狀態(tài)下被設(shè)置成 OV0在其中數(shù)據(jù)“1”被儲(chǔ)存在存儲(chǔ)單元中的狀態(tài)中，讀晶體管RTr_n_m導(dǎo)通。因此，讀位線 RBL_m的電位為OV。注意，當(dāng)數(shù)據(jù)輸入/輸出端子DATA_m的電位在其中選擇晶體管STr_m截止的狀態(tài)下被設(shè)置為OV時(shí)，讀位線RBL_m的電位被保持為0V，且在讀晶體管RTr_n_m的源極與漏極之間沒有電流流動(dòng)。使用這種驅(qū)動(dòng)電路的情形中的驅(qū)動(dòng)方法的示例將參照?qǐng)D3A至3D進(jìn)行描述。如上所述，大量存儲(chǔ)單元的寫晶體管WTr連接至寫字線WWL。在一些情形中，數(shù)據(jù)需要被寫至一些存儲(chǔ)單元，但不需要被寫至其它存儲(chǔ)單元。當(dāng)寫字線WWL的電位被設(shè)置成H時(shí)，連接至寫字線WffL的所有寫晶體管WTr導(dǎo)通，并且不必寫入數(shù)據(jù)的存儲(chǔ)單元的數(shù)據(jù)有可能被重寫為假數(shù)據(jù)。在具有圖2所示電路的半導(dǎo)體器件中，將等于初始儲(chǔ)存數(shù)據(jù)的數(shù)據(jù)寫入不必寫入數(shù)據(jù)的存儲(chǔ)單元。在該情形中，在數(shù)據(jù)寫入之前需要讀所儲(chǔ)存數(shù)據(jù)的過(guò)程。在此，描述數(shù)據(jù) “1”初始儲(chǔ)存在第η行第m列中的存儲(chǔ)單元內(nèi)的情形。首先，寫位線WBL_m和讀位線RBL_m分別被預(yù)充電至+0. 5V和+1V(參見圖3A)。 為此，在其中圖2中的選擇晶體管STrjii截止的狀態(tài)中，第一預(yù)充電控制線CLl的電位被設(shè)置成H，且第一預(yù)充電晶體管CTrlJii和第二預(yù)充電晶體管CTr2_m導(dǎo)通。接著，讀字線RWL_n的電位被設(shè)置成0V。結(jié)果，讀晶體管RTr_n_m的柵極的電位變成+IV，而讀晶體管RTr_n_m導(dǎo)通。讀位線RBL_m的電位從+IV降至OV (參見圖3B)。之后，數(shù)據(jù)選擇線SL0_m的電位被設(shè)置成H，而選擇晶體管STr_m導(dǎo)通。因?yàn)檫x擇晶體管STrjii導(dǎo)通，所以讀位線RBL_m的電位被輸入至觸發(fā)器電路FF_m。在此，因?yàn)樽x位線 RBL_m的電位(OV)低于寫位線WBL_m的電位(+0. 5V)，所以由于觸發(fā)器電路FF_m的作用， 讀位線RBL_m的電位和寫位線WBL_m的電位分別變成OV和+IV。連接至寫位線WBL_m的數(shù)據(jù)輸入/輸出端子DATA_m的電位變成+1V(參見圖3C)。在此狀態(tài)下，當(dāng)寫字線ffffL_n的電位被設(shè)置成+2V時(shí)，寫晶體管WTr_n_m導(dǎo)通且電容器CS_n_m被充電至+IV。即，寫入與初始存儲(chǔ)數(shù)據(jù)相等的數(shù)據(jù)。注意，在此過(guò)程中，盡管讀晶體管RTr_n_m導(dǎo)通，但源極與漏極之間并無(wú)電流流動(dòng)，因?yàn)樵礃O的電位和漏極的電位彼此相等(OV)。以上描述初始儲(chǔ)存數(shù)據(jù)“1”的情形；然而，同樣在初始儲(chǔ)存數(shù)據(jù)“0”的情形中，寫位線WBL_m具有與初始儲(chǔ)存數(shù)據(jù)相對(duì)應(yīng)的電位(即0V)(參見圖3D)。然后，當(dāng)寫字線ffffL_n的電位被設(shè)置成+2V時(shí)，寫晶體管WTr_n_m導(dǎo)通且電容器 CS_n_m被充電至0V。即，寫入與初始存儲(chǔ)數(shù)據(jù)相等的數(shù)據(jù)。此時(shí)，在讀晶體管RTr_n_m的源極與漏極之間沒有電流流動(dòng)。原因在于，在此情形中，讀位線RBL_m的電位保持在預(yù)充電電位，即+IV，并且在讀晶體管RTr_n_m的源極與漏極之間存在電位差，但是由于讀晶體管RTr_n_m的柵極的電位為0V，所以讀晶體管RTr_n_m截止。不重寫數(shù)據(jù)的情形如上所述，且在重寫數(shù)據(jù)的情形中可執(zhí)行以下過(guò)程。首先，如圖 3A所示，寫位線WBL_m和讀位線RBL_m分別被預(yù)充電至+0. 5V和+IV。注意，數(shù)據(jù)不需要讀??；由此，在可按列控制預(yù)充電的情形中，在重寫數(shù)據(jù)的列中不執(zhí)行預(yù)充電，這導(dǎo)致功耗減少。之后，在選擇晶體管保持截止的狀態(tài)下，數(shù)據(jù)輸入/輸出端子DATA_m的電位被設(shè)置成與要寫數(shù)據(jù)相對(duì)應(yīng)的電位。寫位線WBL_m的電位還被設(shè)置成與要寫數(shù)據(jù)相對(duì)應(yīng)的電位。在此狀態(tài)下，當(dāng)寫字線ffffL_n的電位被設(shè)置成+2V時(shí)，寫晶體管WTr_n_m導(dǎo)通且電容器 CS_n_m被充電至與所寫數(shù)據(jù)相對(duì)應(yīng)的電位。[實(shí)施方式2]圖4是示出本實(shí)施例中半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元陣列的一部分的電路圖，而圖 5是示出本實(shí)施例中半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)電路的一部分的電路圖。圖9A-9E示出本實(shí)施例中半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法的示例。在本實(shí)施例中的半導(dǎo)體存儲(chǔ)器件中，如圖4所示，包括第(n-1)行第m列中的存儲(chǔ)單元、包括第η行第(m-1)列中的存儲(chǔ)單元等的多個(gè)存儲(chǔ)單元排列成矩陣。在此，η和m是 2或更大的偶數(shù)。在第η行第(m-1)列中的存儲(chǔ)單元中，寫晶體管WTr_n_m-l的源極、讀晶體管RTr_ n_m-l的柵極和電容器CS_n_m-l的一個(gè)電極彼此相連。在第(n_l)行第m列中的存儲(chǔ)單元中，寫晶體管WTr_n-l_m的源極、讀晶體管RTr_n-l_m的柵極和電容器CS_n-l_m的一個(gè)電極彼此相連。在此，可使用其特性與實(shí)施例1中的寫晶體管WTr的相似的晶體管作為寫晶體管 WTr0使用導(dǎo)電類型與寫晶體管WTr相反的晶體管(在此為ρ溝道晶體管)作為讀晶體管 RTr。寫晶體管WTr_n_m-l的柵極和電容器CS_n-l_m的另一電極連接至第η行中的字線WL_n。寫晶體管WTr_n-l_m的柵極和電容器CS_n_m-l的另一電極連接至第(n_l)行中的字線WL_n-l。寫晶體管WTr_n_m-l的漏極和讀晶體管RTr_n-lm的漏極連接至第(m_l) 列中的位線BL_m-l。寫晶體管WTr_n-l_m的漏極和讀晶體管RTr_n_m-l的漏極連接至第m 列中的位線BL_m。圖4中的字線札用作圖IA至IE中的寫字線WffL和讀字線RWL。圖4中的位線BL用作圖IA至IE中的寫位線WBL和讀位線RBL。因此，可減少布線的數(shù)量，且可提高集成度。具體而言，對(duì)于第η行第(m-1)列中的存儲(chǔ)單元，字線WL_n、字線WL_n_l、位線BL_ m-1和位線BL_m分別對(duì)應(yīng)于圖IA至IE中的寫字線WWL_n、讀字線RWL_n、寫位線WBL_m、以及讀位線RBL_m。圖5示出用于驅(qū)動(dòng)圖4中的存儲(chǔ)單元陣列的電路的一部分。第一預(yù)充電晶體管 CTrlJii-I的漏極和第二預(yù)充電晶體管CTr2_m-l的漏極連接至位線BL_m_l。第一預(yù)充電晶體管CTrlJii的漏極和第二預(yù)充電晶體管CTr2_m的漏極連接至位線BL_m。類似地，第一預(yù)充電晶體管CTrl_m+l的漏極和第二預(yù)充電晶體管CTr2_m+l的漏極連接至位線BL_m+l，而第一預(yù)充電晶體管CTrl_m+2的漏極和第二預(yù)充電晶體管CTr2_ m+2的漏極連接至位線BL_m+2。第一預(yù)充電晶體管CTrljii-l的柵極和第二預(yù)充電晶體管CTr2_m的柵極連接至第一預(yù)充電控制線CLl，且結(jié)合彼此進(jìn)行操作。類似地，第二預(yù)充電晶體管CTr2_m-l的柵極和第一預(yù)充電晶體管CTrlJii的柵極連接至第二預(yù)充電控制線CL2。類似地，第一預(yù)充電晶體管CTrl_m+l的柵極和第二預(yù)充電晶體管CTr2_m+2的柵極連接至第一預(yù)充電控制線CLl，且結(jié)合彼此進(jìn)行操作。類似地，第二預(yù)充電晶體管CTr2_ m+1的柵極和第一預(yù)充電晶體管CTrl_m+2的柵極連接至第二預(yù)充電控制線CL2。注意，第一預(yù)充電晶體管CTrljn-I，CTrl_m, CTrl_m+l和CTrl_m+2的源極的電位保持在0V，而第一預(yù)充電晶體管CTr2_m-l，CTr2_m，CTr2_m+l和CTr2_m+2的源極的電位保持在+0. 5V。因此，當(dāng)?shù)谝活A(yù)充電控制線CLl的電位被設(shè)置成H時(shí)，位線BL_m-l和BL_m+l的電位變成0V，而位線BL_m和BL_m+2的電位變成+0. 5V。當(dāng)?shù)诙A(yù)充電控制線CL2的電位被設(shè)置成H時(shí)，位線BL_m-l和BL_m+l的電位變成+0. 5V，而位線BL_m和BL_m+2的電位變成 OV0選擇晶體管STrjn-I和STr_m的漏極分別連接至位線BL_m_l和BL_m。選擇晶體管STrjii-I和STrjii的源極分別連接至觸發(fā)器電路FF_m的兩個(gè)輸入端子。選擇晶體管STr_ m-1和STr_m的源極還分別連接至數(shù)據(jù)輸入/輸出端子DATA_m_l和DATA_m。類似地，選擇晶體管STr_m+l和STr_m+2的漏極分別連接至位線BL_m+l和BL_ m+2。選擇晶體管STr_m+l和STr_m+2的源極分別連接至觸發(fā)器電路FF_m+2的兩個(gè)輸入端子。選擇晶體管STr_m+l和STr_m+2的源極還分別連接至數(shù)據(jù)輸入/輸出端子DATA_m+l 禾口 DATA_m+2。選擇晶體管STrjn-I，STr_m, STr_m+l和STr_m+2的柵極分別連接至第一數(shù)據(jù)選擇線SLl ；由此，當(dāng)?shù)谝粩?shù)據(jù)選擇線SLl的電位被設(shè)置成H時(shí)選擇晶體管STrjii-I，STr_m，STr_ m+1和STr_m+2可導(dǎo)通。以此方式，位線BL與觸發(fā)器電路FF可彼此相連。觸發(fā)器電路FF 的高電源電位被取為+IV，而觸發(fā)器電路FF的低電源電位被取為0V。這種電路的操作示例將參照?qǐng)D9A-9E進(jìn)行描述。在此，將描述第(n_l)行第m列中的存儲(chǔ)單元和第η行第(m-1)列中的存儲(chǔ)單元的操作示例。在以下所述的操作中，位線 BL的電位大于或等于0V。寫晶體管WTr的閾值電壓取為+IV，而讀晶體管RTr的閾值電壓取為-0. 5V。注意，讀晶體管RTr的源極的電位在以下所述的操作中保持為恒定電位(在此為 +IV)。首先，將描述讀操作。描述其中數(shù)據(jù)“1”初始儲(chǔ)存在第(n-1)行第m列中的存儲(chǔ)單元中，而數(shù)據(jù)“0”初始儲(chǔ)存在第η行第(m-1)列中的存儲(chǔ)單元中的情形。在保持狀態(tài)中， 如圖9A中所示，字線WL_n-l的電位和字線WL_n的電位取為-IV。如下所述，因?yàn)樵跀?shù)據(jù)寫入時(shí)連接至電容器CS的字線WL的電位為-2V，所以在已儲(chǔ)存了數(shù)據(jù)“1”的存儲(chǔ)單元中讀晶體管RTr的柵極的電位為+2V，且在已儲(chǔ)存了數(shù)據(jù)“0”的存儲(chǔ)單元中讀晶體管RTr的柵極的電位為+IV。因此，如圖9A所示，讀晶體管RTr_n_m-l的柵極的電位為+IV，讀晶體管RTr_n_l_ m的柵極的電位為+2V，且這兩個(gè)讀晶體管都截止。此外，寫晶體管WTr_n-l_m和WTr_n_m-l 也截止。在讀取第η行第(m-1)列中的存儲(chǔ)單元中的數(shù)據(jù)之前，如圖9A所示，位線BL_m_l 和BL_m被分別預(yù)充電至+0. 5V和0V。為此，圖5中的第二預(yù)充電控制線CL2的電位可被設(shè)置成H。接著，字線WL_n_l的電位被設(shè)置成_2V。結(jié)果，讀晶體管RTr_n_m-l的柵極的電位變成0V，而讀晶體管RTr_n_m-l導(dǎo)通。然后，電荷從讀晶體管RTr_n_m-l的源極供應(yīng)至位線 BL_m,以使位線BL_m的電位從OV增至+IV(參見圖9B)。在此，圖5中的第一數(shù)據(jù)選擇線SLl的電位被設(shè)置成H，而觸發(fā)器電路FF_m連接至位線BL_m-l和BL_m。在該情形中，連接至具有較高電位的位線BL_m的觸發(fā)器電路FF_m 的輸入端子的電位變成高電位(+IV)。此外，連接至具有較低電位的位線BL_m-l的觸發(fā)器電路FF_m的輸入端子的電位變成低電位(OV)。因此，數(shù)據(jù)輸入/輸出端子DATA_m-l具有與第η行第(m-1)列中的存儲(chǔ)單元中的數(shù)據(jù)相對(duì)應(yīng)的電位(即0V)(參見圖9C)。以上描述了數(shù)據(jù)“0”已經(jīng)儲(chǔ)存在第η行第(m-Ι)列中的存儲(chǔ)單元內(nèi)的情形。此夕卜，同樣在已經(jīng)儲(chǔ)存數(shù)據(jù)“1”的情形中，數(shù)據(jù)輸入/輸出端子DATA m-1具有與存儲(chǔ)單元中的數(shù)據(jù)相對(duì)應(yīng)的電位(即+IV)。也就是說(shuō)，在該情形中，在以上過(guò)程中，讀晶體管RTr_n_ m-1 (柵極的電位為+IV)保持截止，且位線BL_m的電位保持為0V，并比位線BL_m-l的電位 (+0. 5V)低；因此，由于觸發(fā)器電路FF_m的操作，位線BL_m的電位變成0V，而位線BL_m_l 的電位(即數(shù)據(jù)輸入/輸出端子DATA_m-l的電位)變成+IV。由此完成讀操作。接著，將描述寫操作。與實(shí)施方式1中一樣，在數(shù)據(jù)寫入之前執(zhí)行數(shù)據(jù)讀取。其過(guò)程如上所述。如果不需要重寫第η行第(m-Ι)列中的存儲(chǔ)單元中的數(shù)據(jù)，則字線WL_n的電位被設(shè)置成+2V。然后，寫晶體管WTr_n_m-l導(dǎo)通且電容器CS_n_m-l的電位變成0V，如圖9D所示。此時(shí)，盡管讀晶體管RTr_n_m導(dǎo)通，但源極與漏極之間并無(wú)電流流動(dòng)，因?yàn)樵礃O的電位和漏極的電位都為+IV。在數(shù)據(jù)“1”已經(jīng)儲(chǔ)存在第η行第(m-Ι)列中的存儲(chǔ)單元中的情形中，盡管讀晶體管RTr_n_m-l的漏極的電位(位線BL_m的電位)為OV且與源極的電位(+IV)不同，但在源極與漏極之間并無(wú)電流流動(dòng)，因?yàn)樽x晶體管RTr_n_m-l截止(參見圖9E)。如果重寫第η行第(m-Ι)列中的存儲(chǔ)單元中的數(shù)據(jù)，則在字線WL_n的電位被設(shè)置成+2V且寫晶體管WTr_n_m-l導(dǎo)通的狀態(tài)下，圖5中的數(shù)據(jù)輸入/輸出端子DATA_m_l可具有與所重寫數(shù)據(jù)相對(duì)應(yīng)的電位。此時(shí)，當(dāng)數(shù)據(jù)輸入/輸出端子DATA_m具有對(duì)應(yīng)于與要寫數(shù)據(jù)反相的數(shù)據(jù)的電位(S卩，在要寫數(shù)據(jù)“0”的情形中其具有+IV的電位，且在要寫數(shù)據(jù)“1” 的情形中其具有OV的電位)時(shí)，可穩(wěn)定地執(zhí)行數(shù)據(jù)寫入。[實(shí)施方式3]在本實(shí)施例中，將參照?qǐng)D6A-6D、圖7A-7C和圖8A-8F描述實(shí)施方式2中所述的半導(dǎo)體存儲(chǔ)器件的布局和制造方法的示例。圖6A-6D和圖7A-7C是示出制造工藝的截面圖， 而圖8A-8F示出主層中諸如主布線等的組件的布局。注意，線A-B標(biāo)示圖8A-8F中的相同位置。此外，圖8A至8F中的虛線標(biāo)示坐標(biāo)，并且在參考不同層中結(jié)構(gòu)之間的位置關(guān)系時(shí)可用作基準(zhǔn)。圖8A示出設(shè)置在半導(dǎo)體襯底上的元件隔離絕緣體102的形狀。這些元件隔離絕緣體102具有類似C的形狀。連續(xù)區(qū)域IOla在與附圖中線A-B相交的方向上形成，且此區(qū)域是用作布線的雜質(zhì)區(qū)l(Ma。本實(shí)施例中所述的半導(dǎo)體存儲(chǔ)器件的單位存儲(chǔ)單元占據(jù)由圖 8A中點(diǎn)劃線標(biāo)示的區(qū)域。圖8B示出浮置柵103和第一接觸孔106的布局。第一接觸孔106各自設(shè)置在類似C形狀的元件隔離絕緣體102的中心。浮置柵103各自設(shè)置成與兩個(gè)元件隔離絕緣體重疊。圖8C示出設(shè)置成與浮置柵103和第一接觸孔106接觸的層間布線107的布局。圖 8D示出設(shè)置成與層間布線107接觸的氧化物半導(dǎo)體層109的布局。圖8E示出字線111和第二接觸孔113的布局。圖8F示出位線114的布局。第二接觸孔113可設(shè)置在與各個(gè)第一接觸孔106基本上相同的位置。以下將參照?qǐng)D6A-6D和圖7A-7C描述具有圖8A-8F中所示的布局結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件的制造工藝。注意，圖6A-6D和圖7A-7C是沿圖8A-8F中的線A-B取得的截面圖。< 圖 6A>通過(guò)已知的半導(dǎo)體處理技術(shù)，在諸如硅或砷化鍺的單晶半導(dǎo)體的襯底101的一個(gè)表面上形成元件隔離絕緣體102。如上所述，由圖6A中虛線標(biāo)示的區(qū)域IOla是用作布線的雜質(zhì)區(qū)l(Ma。< 圖 6B>通過(guò)已知的半導(dǎo)體處理技術(shù)，形成浮置柵103和ρ型雜質(zhì)區(qū)104。此外，形成第一層間絕緣體105。注意，ρ型雜質(zhì)區(qū)104的一部分(由圖6B中的虛線標(biāo)示)是用作布線的雜質(zhì)區(qū)10如。用作布線的雜質(zhì)區(qū)10 在與線A-B相交的方向(即字線111的方向)上延伸。< 圖 6C>該第一層間絕緣體105通過(guò)諸如化學(xué)機(jī)械拋光(CMP)的手段來(lái)平面化。在露出浮置柵103的狀態(tài)下可停止此平面化。平面化的第一層間絕緣體10 以此方式來(lái)獲取。進(jìn)一步地，蝕刻經(jīng)平面化的第一層間絕緣體105a，由此形成第一接觸孔106。< 圖 6D>形成層間布線107和嵌入絕緣體108。第一層間絕緣體的形成方法可被稱為嵌入絕緣體108的形成方法，且可執(zhí)行平面化處理以便于露出層間布線107的表面。該嵌入絕緣體108優(yōu)選使用氧化硅形成。該嵌入絕緣體108的厚度為IOOnm至500nm，并且在從嵌入絕緣體108的表面起有IOOnm厚度的區(qū)域中，氫濃度可低于1 X 1018cm_3，優(yōu)選低于IX KT17CnT3。< 圖 7A>形成氧化物半導(dǎo)體層109和覆蓋氧化物半導(dǎo)體層109的柵絕緣體110。對(duì)于該氧化物半導(dǎo)體層109，優(yōu)選使用其中銦占所有金屬元素的20at%或以上的氧化物半導(dǎo)體。 其厚度為Inm至20nm，優(yōu)選為Inm至lOnm。至于厚度的分散性，均方根(RMS)可被設(shè)置成 0.Olnm-Inm0在形成氧化物半導(dǎo)體層109時(shí)，需要注意防止混合氫氣，且氧化物半導(dǎo)體的沉積優(yōu)選通過(guò)其中大氣中的氫氣和水與靶充分還原的濺射法來(lái)執(zhí)行。該氧化物半導(dǎo)體層109中的氫濃度可低于lX1018cm_3，優(yōu)選低于lX1017cm_3。注意，對(duì)于氧化物半導(dǎo)體層109及其形成方法，可參考專利文獻(xiàn)2。作為用于柵極絕緣體110的材料，可使用氧化硅、氧氮化硅、氧化鋁、氧化鉿、氧化鋯等。其厚度為6nm至20nm，優(yōu)選為IOnm至16nm。至于厚度的分散性，均方根(RMS)可被設(shè)置成0. Olnm-lnm。該柵絕緣體110中的氫濃度可低于1 X IO18CnT3，優(yōu)選低于1 X 1017CnT3。〈圖7B>形成字線111。作為字線111的材料，優(yōu)選使用其功函比諸如鎢、氮化鎢、鉬、鈀、鎳或氮化銦的氧化物半導(dǎo)體的電子親和力大的材料。替代地，可使用這種材料只形成與柵絕緣體110接觸的字線111的一部分。此外，形成第二層間絕緣體112，并蝕刻第二層間絕緣體112、柵絕緣體110、以及氧化物半導(dǎo)體層109。由此，形成第二接觸孔113?！磮D7C>形成位線114。由此，可形成寫晶體管115、讀晶體管116和電容器117。如圖7C 所示，在本實(shí)施例中所述的存儲(chǔ)單元中，其中氧化物半導(dǎo)體層109與字線111彼此重疊的部分(寫晶體管115的溝道部分)的大部分在元件隔離絕緣體102上形成。如果在雜質(zhì)區(qū)104上形成了寫晶體管115的溝道部分，則由于雜質(zhì)區(qū)104的電位的改變，寫晶體管115導(dǎo)通或基本上導(dǎo)通；然而，通過(guò)采用本實(shí)施例中所述的布局不會(huì)發(fā)生這種問(wèn)題。即，即使在經(jīng)平面化的第一層間絕緣體10 和嵌入絕緣體108各自具有200nm 或更小的小厚度時(shí)，也不影響該存儲(chǔ)器件的電荷保持操作。當(dāng)F用來(lái)表達(dá)最小特征尺寸時(shí)，本實(shí)施例中所揭示的半導(dǎo)體存儲(chǔ)器件中的一個(gè)存儲(chǔ)單元的面積可被表達(dá)為8F2，其表示此半導(dǎo)體存儲(chǔ)器件具有與DRAM相同的集成度。此外， 與DRAM不同，具有大電容的電容器是不必要的。通過(guò)使用如上所述其中在截止?fàn)顟B(tài)中源極與漏極之間所流動(dòng)的電流的量極小的寫晶體管，刷新操作之間的間隔可足夠常，或者該刷新操作實(shí)質(zhì)上是不必要的。盡管氧化物半導(dǎo)體被用作以上示例中寫晶體管中所使用的半導(dǎo)體，但可替換使用另一種半導(dǎo)體。例如，可使用單晶硅膜或通過(guò)激光結(jié)晶形成的多晶硅膜。[實(shí)施方式4]在實(shí)施方式1和實(shí)施方式2中，在數(shù)據(jù)讀取時(shí)寫位線WBL_m或位線BL_m_l被預(yù)充電至+0. 5V;在本實(shí)施方式中，將描述其中這種預(yù)充電不必要的驅(qū)動(dòng)方法的示例且因此將描述驅(qū)動(dòng)電路的示例。由于預(yù)充電操作是不必要的，因此可降低功耗。圖10示出本實(shí)施方式中所使用的半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)電路的一部分。在此，m是2或更大的偶數(shù)。使用圖4所示的存儲(chǔ)單元陣列。用于將位線BL預(yù)充電至OV的第一預(yù)充電晶體管CTrl的漏極連接至各位線BL。第一預(yù)充電晶體管CTrl的源極被保持成+IV。 奇數(shù)列中的第一預(yù)充電晶體管CTrl的柵極連接至第一預(yù)充電控制線CL1，而偶數(shù)列中的第一預(yù)充電晶體管CTrl的柵極連接至第二預(yù)充電控制線CL2。S卩，當(dāng)?shù)谝活A(yù)充電控制線CLl的電位被設(shè)置成H時(shí)，奇數(shù)列中的位線被預(yù)充電至 OV ；當(dāng)?shù)诙A(yù)充電控制線CL2的電位被設(shè)置成H時(shí)，偶數(shù)列中的位線被預(yù)充電至0V。位線BL_m-l連接至選擇晶體管STr_m_l的漏極和反相器INV_m的輸出端子，而選擇晶體管STrjn-I的源極連接至反相器INV_m-l的輸入端子。另一方面，位線BL_m連接至選擇晶體管STr_m的漏極和反相器INV_m_l的輸出端子，而選擇晶體管STrjii的源極連接至反相器INV_m的輸入端子。注意，反相器的高電源電位被取為+IV，而其低電源電位被取為0V。選擇晶體管STrjii-I的柵極連接至第一數(shù)據(jù)選擇線SLl，而選擇晶體管STr_m的柵極連接至第二數(shù)據(jù)選擇線SL2。因此，當(dāng)?shù)谝粩?shù)據(jù)選擇線SLl的電位被設(shè)置成H時(shí)，選擇晶體管STrjii-I導(dǎo)通；當(dāng)?shù)诙?shù)據(jù)選擇線SL2的電位被設(shè)置成H時(shí)，選擇晶體管STr_m導(dǎo)通。以相似方式，位線BL_m+l、位線BL_m+2、選擇晶體管STr_m+l、選擇晶體管STr_ m+2、第一數(shù)據(jù)選擇線SL1、第二數(shù)據(jù)選擇線SL2、反相器INV_m+l以及反相器INV_m+2也形成以上連接關(guān)系。注意，各位線BL連接至數(shù)據(jù)輸入/輸出端子DATA。數(shù)據(jù)讀取如下地進(jìn)行。例如，在讀第η行第(m-Ι)列中的存儲(chǔ)單元的數(shù)據(jù)時(shí)，首先將第m列預(yù)充電至0V。此操作可通過(guò)將第二預(yù)充電控制線CL2的電位設(shè)置成H以導(dǎo)通第一預(yù)充電晶體管來(lái)如上所述地執(zhí)行。接著，如實(shí)施方式2所述，字線WL_n_l的電位被設(shè)置成_2V，由此讀晶體管RT_n_ m-1的狀態(tài)改變。當(dāng)在存儲(chǔ)單元中儲(chǔ)存數(shù)據(jù)“1”時(shí)，因?yàn)樽x晶體管RT_n_m-l截止所以位線 BL_m的電位不改變；然而，當(dāng)在存儲(chǔ)單元中儲(chǔ)存數(shù)據(jù)“0”時(shí)，因?yàn)樽x晶體管RT_n_m-l導(dǎo)通所以位線BL_m的電位從OV增至+IV。然后，圖10中的第二數(shù)據(jù)選擇線SL2的電位被設(shè)置成H，由此選擇晶體管STr_m 導(dǎo)通。結(jié)果，位線BL_m的電位被輸入至反相器INV_m。從反相器INV_m，其相位與位線BL_ m電位的反相的電位被輸出至位線BL_m-l。S卩，當(dāng)位線BL_m的電位為OV時(shí)位線BL_m_l的電位變成+IV，而當(dāng)位線BL_m的電位為+IV時(shí)位線BL_m-l的電位變成0V。在數(shù)據(jù)讀取時(shí)，可讀此時(shí)數(shù)據(jù)輸入/輸出端子DATA_m-l的電位。此外，在其中執(zhí)行數(shù)據(jù)寫入且存儲(chǔ)單元中的數(shù)據(jù)不需要重寫的情形中，可通過(guò)將字線WL_n的電位設(shè)置成+2V 使寫晶體管WTr_n_m-l導(dǎo)通。另一方面，在執(zhí)行數(shù)據(jù)寫入且重寫存儲(chǔ)單元中的數(shù)據(jù)的情形中，在寫晶體管WTr_ n_m-l導(dǎo)通之后，圖10中的數(shù)據(jù)輸入/輸出端子DATA_m-l的電位可被設(shè)置成與所重寫數(shù)據(jù)對(duì)應(yīng)的電位，或者可被設(shè)置成與要寫數(shù)據(jù)反相的數(shù)據(jù)相對(duì)應(yīng)的電位(即，在要寫數(shù)據(jù)“0”的情形中它可被設(shè)置成+IV的電位，而在要寫數(shù)據(jù)“1”的情形中它可被設(shè)置成OV的電位)。本申請(qǐng)基于2010年11月8日向日本專利局提交的日本專利申請(qǐng)S/ N. 2010-249435，該申請(qǐng)的全部?jī)?nèi)容通過(guò)引用結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括 寫位線；寫字線； 讀位線； 讀字線； 存儲(chǔ)單元；以及反相放大器電路，配置成向所述寫位線提供所述讀位線的經(jīng)反相和放大的電位， 其中所述存儲(chǔ)單元包括寫晶體管、讀晶體管、以及包括第一電極和第二電極的電容器， 其中所述寫晶體管的源極、所述讀晶體管的柵極和所述電容器的第一電極彼此連接， 其中所述寫晶體管的漏極連接至所述寫位線， 其中所述寫晶體管的柵極連接至所述寫字線， 其中所述讀晶體管的漏極連接至所述讀位線，以及其中所述電容器的第二電極連接至所述讀字線。
2.一種半導(dǎo)體存儲(chǔ)器件，包括 第一位線和第二位線； 第一字線和第二字線；第一存儲(chǔ)單元和第二存儲(chǔ)單元；以及反相放大器電路，配置成向所述第一位線提供所述第二位線的經(jīng)反相和放大的電位， 或者向所述第二位線提供所述第一位線的經(jīng)反相和放大的電位，其中所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元各自包括寫晶體管、讀晶體管、以及包括第一電極和第二電極的電容器，其中所述第一存儲(chǔ)單元的寫晶體管的源極、所述第一存儲(chǔ)單元的讀晶體管的柵極以及所述第一存儲(chǔ)單元的電容器的第一電極彼此連接，其中所述第二存儲(chǔ)單元的寫晶體管的源極、所述第二存儲(chǔ)單元的讀晶體管的柵極以及所述第二存儲(chǔ)單元的電容器的第一電極彼此連接，其中所述第一存儲(chǔ)單元的寫晶體管的漏極連接至所述第一位線， 其中所述第二存儲(chǔ)單元的寫晶體管的漏極連接至所述第二位線， 其中所述第一存儲(chǔ)單元的寫晶體管的柵極連接至所述第二字線， 其中所述第二存儲(chǔ)單元的寫晶體管的柵極連接至所述第一字線， 其中所述第一存儲(chǔ)單元的讀晶體管的漏極連接至所述第二位線， 其中所述第二存儲(chǔ)單元的讀晶體管的漏極連接至所述第一位線， 其中所述第一存儲(chǔ)單元的電容器的第二電極連接至所述第一字線，以及其中所述第二存儲(chǔ)單元的電容器的第二電極連接至所述第二字線。
3.如權(quán)利要求1或2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于， 所述寫晶體管和所述讀晶體管設(shè)置在不同的層中。
4.如權(quán)利要求1或2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述寫晶體管中所使用的半導(dǎo)體的類型與所述讀晶體管中所使用的半導(dǎo)體的類型彼此不同。
5.如權(quán)利要求1或2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，CN 102543174 A所述反相放大器電路是觸發(fā)器電路。
6.如權(quán)利要求1或2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于， 所述反相放大器電路是反相器。
7.—種如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法，其特征在于，包括以下步驟 將所述寫晶體管的漏極和所述讀晶體管的漏極預(yù)充電至不同電位；改變連接至所述電容器的第二電極的布線的電位；以及用所述反相放大器電路將其相位與所述讀晶體管的漏極的電位的相位相反的電位輸出至所述寫晶體管的漏極。
8.—種如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法，其特征在于，包括以下步驟 將所述第一位線與所述第二位線預(yù)充電至不同電位；改變所述第一字線的電位；以及用所述反相放大器電路將其相位與所述第二位線的電位的相位相反的電位輸出至所述第一位線。
全文摘要
提供其功耗低的一種新穎半導(dǎo)體存儲(chǔ)器件。寫晶體管WTr_n_m的源極、讀晶體管RTr_n_m的柵極和電容器CS_n_m的一個(gè)電極彼此連接。寫晶體管WTr_n_m的柵極和漏極分別連接至寫字線WWL_n和寫位線WBL_m。電容器CS_n_m的另一電極連接至讀字線RWL_n。讀晶體管RTr_n_m的漏極連接至讀位線RBL_m。在此，讀位線RBL_m的電位被輸入至諸如觸發(fā)器電路FF_m的反相放大器電路以通過(guò)該反相放大器電路反相。該經(jīng)反相的電位被輸出至寫位線WBL_m。
文檔編號(hào)G11C13/00GK102543174SQ201110379558
公開日2012年7月4日 申請(qǐng)日期2011年11月7日 優(yōu)先權(quán)日2010年11月8日
發(fā)明者竹村保彥 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所