專利名稱：一個(gè)晶體管的智能寫入的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于一個(gè)晶體管器件(“IT S0N0S”)的智能寫入。
背景技術(shù)：
由于使用了額外的選擇晶體管，所以雙晶體管的硅-氧化物-氮化物-氧化物-硅存儲(chǔ)(memory)器件(“2T SONOS”)能夠忍受單個(gè)存儲(chǔ)單元的擦除閾值電壓(Vt)分布中的較大變化。在這類器件中，沒必要由列基礎(chǔ)(basis)來調(diào)整列上的擦除閾值電壓。但是，擦除閾值電壓分布沒有緊密到足以使一個(gè)晶體管(“IT S0N0S”)器件具有功能。由于給定存儲(chǔ)行內(nèi)SONOS器件特性的大的變化，現(xiàn)有技術(shù)并不能顯著地將扇區(qū)內(nèi)擦除閾值電壓的分布變緊密。對于許多先進(jìn)技術(shù)(130nm及以下)來說，隨機(jī)摻雜波動(dòng)是Vt變化的重要來源。對于這些技術(shù)來說，WL內(nèi)的Vt分布自然是非常寬的——事實(shí)上幾乎可以和整個(gè)芯片內(nèi)的Vt分布一樣寬。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例公開了一種處理，包括通過在單元的第一子集上執(zhí)行選擇性軟編程(soft program),同時(shí)在該單元的第二子集上執(zhí)行編程禁止,逐個(gè)單元地選擇性地增加同一字線上多個(gè)非易失性存儲(chǔ)單元中特定存儲(chǔ)單元的閾值電壓；以及重復(fù)該選擇性軟編程，直到全部單元具有落在最小可接受值和最大可接受值之間的閾值電壓。本發(fā)明的另一實(shí)施例公開了一種非易失性機(jī)器存儲(chǔ)電路，包括多個(gè)存儲(chǔ)單元；以及邏輯，用以通過在單元的第一子集上執(zhí)行選擇性軟編程，同時(shí)在該單元的第二子集上執(zhí)行編程禁止，逐個(gè)單元地選擇性地增加字線上的單元的第一子集的閾值電壓；在該單元的第一子集上重復(fù)選擇性軟編程，直到字線上的全部單元具有落在最小可接受值和最大可接受值之間的閾值電壓。本發(fā)明的又一實(shí)施例公開了一種方法，包括通過在單元的第一子集上重復(fù)執(zhí)行選擇性軟編程，同時(shí)在同一字線上單元的第二子集上執(zhí)行編程禁止，逐個(gè)單元地選擇性地增加同一字線上的特定非易失性存儲(chǔ)單元的閾值電壓；改變單元的第一子集的軟編程的重復(fù)之間的軟編程電壓電平和軟編程間隔中的一個(gè)或兩個(gè)；以及重復(fù)該選擇性軟編程，直到全部單元具有落在最小可接受值和最大可接受值之間的閾值電壓。


附圖中，為了易于理解和便利，相同的附圖標(biāo)記和縮寫標(biāo)識(shí)具有相同或相似功能的元件或動(dòng)作。為了易于識(shí)別任何特定元件或動(dòng)作的詳述，附圖標(biāo)記中的最高有效位或數(shù)位指代首次引入該元件的圖號。圖1例示了單晶體管SONOS存儲(chǔ)單元陣列的實(shí)施例。圖2例示了一種情況，其中大塊擦除操作之后，SONOS晶體管的擦除閾值具有擴(kuò)展到比-1. 2V更負(fù)的禁帶(forbidden region)的固有閾值電壓分布。
圖3例示了應(yīng)用已擦除單元閾值調(diào)整處理之后的同一單元。圖4和5例示了已選和未選字線(WL)的單個(gè)單元電流與SONOS閾值電壓相比的示例。圖6和7例示了沿著WL的單元閾值分布調(diào)整的示例性處理和電路。圖8和9例示了存儲(chǔ)陣列中SONOS晶體管的閾值電壓調(diào)整處理的實(shí)施例。圖10和11例示了存儲(chǔ)陣列中SONOS晶體管的閾值電壓調(diào)整處理的第三實(shí)施例。圖12例示了根據(jù)在此描述實(shí)施例的閾值電壓調(diào)整處理的示例性脈沖序列。圖13例示了含有機(jī)器存儲(chǔ)系統(tǒng)實(shí)施例的機(jī)器的示例。
具體實(shí)施例方式序言對“一個(gè)實(shí)施例”或“實(shí)施例”的引用并不必然指代同一實(shí)施例(盡管也可以如此)。除非上下文明確要求，否則在整個(gè)說明書和權(quán)利要求書中，詞“包含”等將被解釋為與排他或窮舉意義相反的包括意義，也就是說“包含但不限于”的意義。使用單數(shù)或復(fù)數(shù)的詞還分別包含復(fù)數(shù)或單數(shù)，除非明確地限定到單個(gè)或多個(gè)。此外，當(dāng)在本申請中使用時(shí)，詞“在此”、“以上”、“以下”和相似意思的詞是整體地引用本申請而不是引用本申請的任一特定部分。當(dāng)權(quán)利要求書使用詞“或”來引用兩個(gè)項(xiàng)或者多個(gè)項(xiàng)的列表時(shí)，該詞覆蓋了該詞的下列所有解釋列表中的任一項(xiàng)、列表中的所有項(xiàng)以及列表中各項(xiàng)的任意組合，除非明確地限定到一個(gè)或另一個(gè)?！斑壿嫛敝傅氖强赡鼙粦?yīng)用來影響設(shè)備操作的機(jī)器存儲(chǔ)電路、機(jī)器可讀介質(zhì)，和/或通過其材料和/或材料-能量配置而包含控制和/或程序信號、和/或設(shè)置和值(例如電阻、阻抗、電容、電感、額定電流/電壓等)的電路。磁介質(zhì)、電子電路、電和光存儲(chǔ)器(易失性的和非易失性的)以及固件是邏輯的示例。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，邏輯可分布于一個(gè)或多個(gè)設(shè)備中，和/或可由組合存儲(chǔ)器、介質(zhì)、處理電路和控制器、其他電路等組成。因此，為了清楚和正確起見，可能不總是在設(shè)備和系統(tǒng)的圖示中明確地例示邏輯，盡管其實(shí)質(zhì)上存在于其中?？赏ㄟ^分布于一個(gè)或多個(gè)設(shè)備中的邏輯實(shí)現(xiàn)在此所述的技術(shù)和過程。邏輯的特定分布和選擇是將根據(jù)實(shí)現(xiàn)而變化的設(shè)計(jì)決定。在此應(yīng)用到電壓/信號電平的諸如“目標(biāo)”、“閾值”、“最小”、“最大”的限制術(shù)語并非指絕對值，而是指位于指定限制的任意一端范圍內(nèi)的值。換言之，限制值必然容忍特定設(shè)計(jì)的容限內(nèi)的某些變化和波動(dòng)，對于應(yīng)用在此所公開的技術(shù)和設(shè)計(jì)的領(lǐng)域中的技術(shù)人員而言，那些容限將是顯而易見的。應(yīng)用到軟編程循環(huán)方法的術(shù)語“調(diào)制”意味著一個(gè)值(軟編程操作的電壓電平或者時(shí)間間隔)在響應(yīng)于某些控制變量的周期(例如但不限于多個(gè)當(dāng)前周期)之間變化。還可以使用術(shù)語“改變”，但應(yīng)給定同樣的含義。術(shù)語“逐個(gè)單元地(cell by cell basis) ”意味著可被選擇性地應(yīng)用到同一字線上單個(gè)存儲(chǔ)單元的處理。在此使用SONOS晶體管提供處理示例和存儲(chǔ)器。然而，所述處理并不限于SONOS工藝，并且可以根據(jù)某些處理參數(shù)(諸如對于本領(lǐng)域技術(shù)人員而言易于確定的示例性電壓電平/間隔)的變化而被應(yīng)用到諸如浮柵的其他存儲(chǔ)晶體管工藝。綜述SONOS (硅-氧化物-氮化物-氧化物-硅)是非易失性的、電荷捕獲的半導(dǎo)體存儲(chǔ)器工藝，其較之于傳統(tǒng)浮柵閃存提供了若干優(yōu)點(diǎn)，包括免除了較低電壓處的單點(diǎn)故障和編程。與導(dǎo)電柵極上存儲(chǔ)電荷的浮柵器件相比，SONOS器件在電介質(zhì)層中捕獲電荷。使用被稱為改進(jìn)型福勒-諾德海姆(Fowler-Nordheim)隧穿的量子機(jī)械效應(yīng)來編程和擦除SONOS晶體管。SONOS晶體管是絕緣柵場效應(yīng)晶體管(IGFET)，其具有位于傳統(tǒng)控制柵極和晶體管的主體或襯底中的溝道之間的附加電介質(zhì)層。該電介質(zhì)層包括溝道之上的薄隧穿層，隧穿層之上的電荷捕獲層，以及位于電荷捕獲層和控制柵極之間的阻擋層?？墒褂肅MOS(互補(bǔ)金屬-氧化物-半導(dǎo)體)制造方法將SONOS晶體管制作為P型或N型IGFET。通過在控制柵極和襯底之間施加適當(dāng)極性、大小和持續(xù)時(shí)間的電壓來編程或擦除SONOS晶體管。正的柵極-襯底電壓導(dǎo)致電子從溝道隧穿以對電荷捕獲電介質(zhì)層進(jìn)行充電，負(fù)的柵極-溝道電壓導(dǎo)致空穴從溝道隧穿到電荷捕獲電介質(zhì)層。在一種情況下，晶體管的閾值電壓上升；而在另一種情況下，晶體管的閾值電壓下降。閾值電壓是在漏源端子之間施加電壓時(shí)使得晶體管傳導(dǎo)電流的柵源電壓。對于給定數(shù)量的已捕獲電荷，閾值電壓改變的方向取決于晶體管是N型還是P型FET。典型的N型SONOS晶體管具有大約+10伏的編程電壓以及大約_10伏的擦除電壓。在將這些電壓應(yīng)用到SONOS上大約10毫秒后，編程閾值電壓大于+1伏而擦除閾值小于-1伏。在編程或擦除操作完成之后，可通過將柵源電壓設(shè)置為零、在漏源端子之間施加小電壓并感測流過晶體管的電流來讀取SONOS的狀態(tài)。在編程態(tài)，因?yàn)闁旁措妷簩⒌陀诰幊涕撝惦妷篤tp，所以N型SONOS晶體管將關(guān)閉(OFF)。在擦除態(tài)，因?yàn)闁旁措妷簩⒋笥诓脸撝惦妷篤te，所以N型SONOS晶體管將打開(ON)。通常，打開(ON)狀態(tài)與邏輯“O”相關(guān)而關(guān)閉(OFF)態(tài)與邏輯“I”相關(guān)，但是該選擇是設(shè)計(jì)的問題。如果擦除脈沖寬度的持續(xù)時(shí)間超過給定時(shí)間(例如10毫秒)，則SONOS的擦除閾值電壓飽和。因?yàn)閺囊r底到存儲(chǔ)層的空穴注入電流和從柵極到存儲(chǔ)層的注入電子流的反向流相等，這導(dǎo)致沒有凈電荷增加或減少，所以出現(xiàn)上述這種情況。在此狀態(tài)中，正電荷的局部電場能導(dǎo)致破壞存儲(chǔ)電介質(zhì)層的熱電子反向流(例如來自柵極端)。該破壞在存儲(chǔ)電介質(zhì)層中產(chǎn)生了捕獲位置，其增加了電荷泄漏(經(jīng)由捕獲輔助隧穿)并降低了數(shù)據(jù)保持能力。常規(guī)操作的SONOS存儲(chǔ)系統(tǒng)中通過較短擦除脈沖的累積可達(dá)到過擦除(over-erased)狀態(tài)。圖1中例示了單晶體管SONOS存儲(chǔ)單元陣列的實(shí)施例。每個(gè)單元包括與存儲(chǔ)陣列中其他單元共享公共襯底連接的SONOS存儲(chǔ)晶體管。該SONOS晶體管的柵極是連接到字線(WL)的給定行。給定列中的單元耦合到公共源極線(SL)和公共比特線(BL)上。通常，SONOS陣列中一行上的寫操作分兩步或周期進(jìn)行，其中在該行中所有單元上執(zhí)行大塊擦除(BE)操作，之后跟隨的是取決于正在被寫入的數(shù)據(jù)的單個(gè)單元上的編程或禁止操作。通過在WL上施加負(fù)脈沖電壓并在SL、BL和公共襯底連接上施加正脈沖電壓來完成大塊擦除(針對N型SONOS器件)。這具有向該行中每個(gè)單元寫入“O”的效果。接下來，反轉(zhuǎn)柵極和襯底之上的正和負(fù)電壓。將被寫為“I”的單元的SL和BL連接也被反轉(zhuǎn)，使得單元遭受全部編程脈沖電壓。通過在其SL和BL連接上施加正的禁止電壓而禁止編程將被寫為“O”的單元(因?yàn)樗麄円揽看髩K擦除而已經(jīng)處于“O”狀態(tài))。當(dāng)施加編程脈沖時(shí)禁止電壓降低了穿過隧穿層的電場，這降低了電子到電荷捕獲層的隧穿。該常規(guī)的2周期寫操作可產(chǎn)生在多個(gè)連續(xù)寫入中將被寫為“O”的單元中的過擦除狀態(tài)。此外，當(dāng)SONOS擦除Vt的內(nèi)在變化很大時(shí)，在單個(gè)寫入中也可能出現(xiàn)過擦除單元。過擦除單元可經(jīng)歷過多的到SL和/或BL的已存儲(chǔ)電荷泄漏?？梢詫^擦除單元應(yīng)用“軟編程”以減少泄漏，同時(shí)通過使擦除閾值變緊(tighten up)來保持可接受的讀電流容限窗口(margin window)。軟編程是部分有用的，因?yàn)榉沁^擦除單元并非不合需要地被編程。在一實(shí)施例中，通過向存儲(chǔ)單元施加大約6-7伏的相對低的柵極電壓而實(shí)現(xiàn)軟編程。結(jié)果，過擦除單元被校正，而非過擦除單元并非不合需要地被編程或者被干擾，因?yàn)槌朔沁^擦除單元的相對低的浮柵電壓外，相對較低的柵極電壓不足以將熱電子拉入非過擦除存儲(chǔ)單元的浮柵中。圖2例示了一種情況，其中大塊擦除操作之后，SONOS晶體管的擦除閾值具有擴(kuò)展到比-1. 2V更負(fù)的禁帶的固有閾值電壓分布。這些過擦除單元將經(jīng)歷過多的電荷泄漏，潛在地導(dǎo)致了器件故障。圖3例示了應(yīng)用已擦除單元閾值調(diào)整處理(其實(shí)施例描述于此)之后的同一單元。固有閾值分布變緊且移位到禁帶和感測容限窗之間的期望界限上。由具有位于可接受窗口內(nèi)的閾值電壓的單元來滿足未選擇的WL泄漏電流和已選擇的WL讀電流需求。圖4和5 例示了已選和未選字線(WL)的單個(gè)單元電流與SONOS閾值電壓相比的示例。來自比特線上全部未選擇單元的最大泄漏電流在30C處不超過O.1uA0在該實(shí)例中，一條比特線上有256條WL，它們之中有255條未被選擇。因此，最大未選擇單元泄漏必須< O.1 μ A/255 = O. 392nA。因此，未選擇閾值不能比圓圈A所指示的-1. 2V更負(fù)，否則泄漏電流將超過O. 392nA的最大值。最小已選單元讀電流必須大于4 μ A。因此,最大單元SONOS閾值不能比圓圈B所指示的-O. 3V正。示例性實(shí)施例的說明設(shè)定施加到字線上非易失性電荷存儲(chǔ)晶體管的BL(比特線)電壓的鎖存器依據(jù)該單元是否位于目標(biāo)擦除閾值范圍內(nèi)而被設(shè)定為編程狀態(tài)或者編程禁止?fàn)顟B(tài)。因此，位于目標(biāo)范圍內(nèi)的單元將具有設(shè)置為正電壓(即，編程禁止?fàn)顟B(tài))的BL電壓，而不在目標(biāo)范圍內(nèi)的字線上的單元具有設(shè)定為負(fù)電壓(即，編程狀態(tài))的BL電壓。圖6例示了用于IT SONOS存儲(chǔ)單元(例如圖7所示的單元配置)的沿著WL的單元閾值分布調(diào)整的示例。WL上的單元首先被大塊擦除到大約-1. 7V。接下來，完成一個(gè)或多個(gè)軟編程周期(示例η = 3)以大塊移位擦除分布更接近VTEmax和VTEmin之間的所需窗口。接下來，通過逐列地沿著字線(示例i = 3)在列的VTEmax之上選擇性地掃描任何VTE < VTEmin的單元。最后，在被編程為VTP > VTPmin的某些單元處執(zhí)行編程/禁止，而某些單元被禁止編程，使得他們處于VTEmax > VTE > VTEmin的擦除態(tài)。該方法還可被應(yīng)用到浮柵IT單元，且在隨機(jī)摻雜波動(dòng)為主的先進(jìn)工藝中特別有用。對于浮柵的情況，在某些實(shí)現(xiàn)中，VTEmin可以是OV而VTEmax可以是IV。大塊擦除可將WL上的所有比特擦除為0V。之后，可以應(yīng)用η = 2軟編程脈沖以將已擦除Vt分布大塊移位 200mV。具有i = 4脈沖之后，逐列地在列的VTEMIN上選擇性地掃描VTE < VTEMIN的單元。
更具體而言，結(jié)合圖6和7所述的寫處理可如下進(jìn)行a.預(yù)編程該行。b.擦除該行,讀回(read back)具有設(shè)定為Vtel目標(biāo)=-O. 6V的容限模式字線電壓的數(shù)據(jù)。c.繼續(xù)擦除，直到行中的所有單元具有小于-O. 6V的擦除Vts (每個(gè)通?；ㄙM(fèi)4-5個(gè)O. 5ms的脈沖)，直到已經(jīng)施加了最大15個(gè)擦除脈沖。d.如果15個(gè)擦除脈沖不夠，則可施加另外15個(gè)擦除脈沖。這可以重復(fù)達(dá)3次，之后如果擦除Vts不夠低則退出循環(huán)。e.可選擇的大塊軟編程用軟編程脈沖(100uS，8. 4V)對所有行進(jìn)行編程。f.讀回具有設(shè)定為Vte = -1.1V的容限模式字線電壓的第一 WL(WLO)上的數(shù)據(jù)。g.將WLO上具有Vte > -1.1V的單元的BL電壓變成編程-禁止?fàn)顟B(tài)。剩余的BL保持在編程狀態(tài)(即，BL上的負(fù)電壓)。h.繼續(xù)對脈沖進(jìn)行軟編程直到所有擦除Vts位于-1.1V之上(通?；ㄙM(fèi)1-2個(gè)IOOys的軟編程脈沖)。對于每個(gè)額外的軟編程脈沖來說，脈沖電壓(例如)遞增200mV。某些實(shí)現(xiàn)可以改變施加軟編程脈沖的時(shí)間間隔，并替代地將每個(gè)脈沖保持為恒定電壓。通常，可以在軟編程周期之間調(diào)制軟編程電壓電平和軟編程電壓時(shí)間間隔中的一個(gè)或兩個(gè)。在某些實(shí)現(xiàn)中，脈沖時(shí)間間隔可以是50us或者250us，而且可以施加具有恒定電壓的若干脈沖。在其他實(shí)現(xiàn)中，對于每個(gè)脈沖，脈沖電壓可遞增100mV。在一個(gè)示例性實(shí)現(xiàn)中，脈沖時(shí)間可以是IOOus且可以施加具有相同脈沖電壓的3個(gè)脈沖。在這三個(gè)脈沖之后，脈沖電壓可遞增150mV且可以再施加3個(gè)脈沖。之后可以重復(fù)該過程，直到達(dá)到目標(biāo)，或者達(dá)到或超過最大擦除時(shí)間(或脈沖電壓)為止。1.施加最多10個(gè)軟編程脈沖。如果在10個(gè)軟編程脈沖中未獲得Vte，則程序退出。因?yàn)樵搶懭氲木幊讨芷谶€未出現(xiàn)，所以器件將發(fā)生故障(FAIL)。j.在每個(gè)WL上重復(fù)該處理，直到完成所有期望的WL。例如，這可以是扇區(qū)或整個(gè)芯片(其可以具有1024或者更多的WL)中的256條WL。k.以10. 7V對具有2ms編程脈沖的數(shù)據(jù)進(jìn)行編程。由于可施加多達(dá)45個(gè)O. 5ms的擦除脈沖，以及多達(dá)10個(gè)100微秒的軟編程脈沖，所以每行的寫時(shí)間是可變的。然而，多個(gè)擦除循環(huán)只出現(xiàn)在原始裸片上，其中擦除閾值是不確定的且高度可變。在這種情況下，已觀察到寫時(shí)間> 20ms,在Vte成功列入(range)之前需要執(zhí)行多達(dá)3個(gè)寫入。一旦成功，則在小于IOms內(nèi)完成隨后的所有寫入。該處理的典型執(zhí)行可以在大約7ms內(nèi)完成。出于晶圓分類的目的，可執(zhí)行排序調(diào)整(sort trim)或大塊智能寫入以降低測試時(shí)間。這些電壓和時(shí)間是示例而非限制。例如，在其他工藝中，編程電壓和擦除電壓可以是7. 5V，而在該情況下軟編程電壓可以是5V。圖8和9例示了存儲(chǔ)陣列中SONOS晶體管的閾值電壓調(diào)整處理和電路的第二實(shí)施例。該處理步驟類似于結(jié)合圖6和7所述的那樣，在個(gè)別步驟的細(xì)節(jié)中可能具有某些不同。圖10和11例示了存儲(chǔ)陣列中SONOS晶體管的閾值電壓調(diào)整處理的第三實(shí)施例。該處理步驟類似于結(jié)合圖6和7所述的那樣，在個(gè)別步驟的細(xì)節(jié)中可能具有某些不同。圖12例示了根據(jù)在此所述實(shí)施例的閾值電壓調(diào)整處理的示例性脈沖序列。在圖表中，B = VnegilV/div, A = Vpos@2V/div,水平=lms/div。圖13例示了含有機(jī)器存儲(chǔ)系統(tǒng)的實(shí)施例的機(jī)器示例。機(jī)器1300包括從存儲(chǔ)系統(tǒng)1309讀取數(shù)據(jù)和向存儲(chǔ)系統(tǒng)1309寫入數(shù)據(jù)的處理器1302。存儲(chǔ)系統(tǒng)1309包括控制電路(邏輯)1305，其執(zhí)行在此所述的技術(shù)的動(dòng)作(包括大塊擦除、大塊軟編程、編程和編程禁止)。逐個(gè)單元的軟編程可通過經(jīng)由感測放大器1308讀取單個(gè)單元的閾值擦除電壓的控制器1305來完成。通常，這可以通過將閃存器件(S0N0S或浮柵)的柵極電壓設(shè)置為目標(biāo)Vt且接下來使用感測放大器檢測具有低讀取周期的“I”或“O”來實(shí)現(xiàn)。存儲(chǔ)陣列1307的行(字線)由行解碼器1304選取。行的特定存儲(chǔ)單元由操作列控制邏輯1306的控制器1305編程，用以在沿該行的逐個(gè)單元地將施加到沿著字線的存儲(chǔ)單元的適當(dāng)電壓設(shè)定成軟編程設(shè)置或編程禁止設(shè)置。實(shí)現(xiàn)和替代方案在此所述的技術(shù)和過程可經(jīng)由分布于一個(gè)或多個(gè)計(jì)算設(shè)備中的邏輯實(shí)現(xiàn)。邏輯的特定分布和選擇是根據(jù)實(shí)現(xiàn)而變化的設(shè)計(jì)決定。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，存在能夠?qū)崿F(xiàn)在此所述處理和/或系統(tǒng)的各種邏輯實(shí)現(xiàn)(例如硬件、軟件和/或固件)，并且優(yōu)選載體(vehicle)將隨著其中使用該處理的環(huán)境而改變?！败浖敝缚梢子谥匦逻m應(yīng)于不同目的(例如，讀/寫易失性或非易失性存儲(chǔ)器或介質(zhì))的邏輯?！肮碳敝妇唧w化為只讀存儲(chǔ)器和/或介質(zhì)的邏輯。硬件指具體化為模擬和/或數(shù)字電路的邏輯。如果實(shí)施者確定速度和精度是最重要的，則實(shí)施者可選取硬件和/或固件媒介；替代地，如果靈活性是最重要的，則實(shí)施者可選取單獨(dú)的軟件實(shí)現(xiàn)；或者，又作為一種替代，實(shí)施者可選取硬件、軟件和/或固件的某一組合。因此，存在可能實(shí)現(xiàn)在此所述處理的若干可能媒介，其中沒有一個(gè)是固有地優(yōu)于另一個(gè)，因?yàn)閷⒁褂玫娜魏谓橘|(zhì)是依賴于將要使用媒介的環(huán)境以及實(shí)施者的特殊關(guān)注(例如，速度、靈活性或可預(yù)測性)的選擇，其中的任何一個(gè)可能變化。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，實(shí)現(xiàn)的光學(xué)方面可包括光學(xué)定向的硬件、軟件和/或固件。通過使用框圖、流程圖和/或示例，前述的詳細(xì)描述已闡明了設(shè)備和/或處理的各種實(shí)施例。在這種框圖、流程圖和/或示例包含一個(gè)或多個(gè)功能和/或操作的情況下，本領(lǐng)域技術(shù)人員眾所周知應(yīng)當(dāng)理解的是，可個(gè)別地和/或共同地通過硬件、軟件、固件或者實(shí)際上任何其組合來實(shí)現(xiàn)這種框圖、流程圖或示例中的每個(gè)功能和/或操作。在此所述主題的若干部分可通過專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、數(shù)字信號處理器(DSP)或其他集成形式來實(shí)現(xiàn)。然而，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在此公開的實(shí)施例的某些方面可全部或部分地等同實(shí)現(xiàn)在標(biāo)準(zhǔn)集成電路中，如在一個(gè)或多個(gè)計(jì)算機(jī)上運(yùn)行的一個(gè)或多個(gè)計(jì)算機(jī)程序(例如，在一個(gè)或多個(gè)計(jì)算機(jī)系統(tǒng)上運(yùn)行的一個(gè)或多個(gè)程序)、如在一個(gè)或多個(gè)處理器上運(yùn)行的一個(gè)或多個(gè)程序(例如，在一個(gè)或多個(gè)微處理器上運(yùn)行的一個(gè)或多個(gè)程序)、如固件、或者如實(shí)際上任何其組合，并且認(rèn)識(shí)到，根據(jù)該公開，設(shè)計(jì)該電路和/或?qū)懭朐撥浖?或固件的代碼將充分地落入在本領(lǐng)域技術(shù)人員的技術(shù)范圍之內(nèi)。此外，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在此所述主題的機(jī)制可被分布為各種形式的程序產(chǎn)品，并且在此所述主題的示例性實(shí)施例平等地應(yīng)用，而不管用于實(shí)際執(zhí)行該分布的信號承載(bearing)介質(zhì)的特定類型。信號承載介質(zhì)的示例包括但不限于下列項(xiàng)可記錄類型的介質(zhì)，例如軟磁盤、硬盤驅(qū)動(dòng)器、⑶ROM、數(shù)字磁帶和計(jì)算機(jī)存儲(chǔ)器。
通常，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可個(gè)別地和/或共同地通過硬件、軟件、固件或者實(shí)際上任何其組合來實(shí)現(xiàn)的在此所述的各個(gè)方面可被視為由各種類型的“電路(circuitry) ”組成。因此，在此使用的“電路”包括但不限于具有至少一個(gè)分立電路的電路、具有至少一個(gè)集成電路的電路、具有至少一個(gè)專用集成電路的電路、形成由計(jì)算機(jī)程序配置的通用計(jì)算設(shè)備(例如，由至少部分地執(zhí)行在此所述處理和/或設(shè)備的計(jì)算機(jī)程序所配置的通用計(jì)算機(jī)，或者由至少部分地執(zhí)行在此所述處理和/或設(shè)備的計(jì)算機(jī)程序所配置的微處理器)的電路，形成存儲(chǔ)設(shè)備(例如，各種形式的隨機(jī)存取存儲(chǔ)器)的電路和/或形成通信設(shè)備(例如，調(diào)制解調(diào)器、通信開關(guān)或光電裝置)的電路。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，以在此所闡述的方式描述設(shè)備和/或處理、以及其后使用標(biāo)準(zhǔn)工程實(shí)踐將所述的這種設(shè)備和/或處理集成到更大系統(tǒng)中，其在本領(lǐng)域內(nèi)是常見的。也就是說，可以通過合理數(shù)量的實(shí)驗(yàn)將在此所述的設(shè)備和/或處理的至少一部分集成到網(wǎng)絡(luò)處理系統(tǒng)中。前述的各個(gè)方面描述了包含于其他不同部件或與其他不同部件相連的不同部件。應(yīng)被理解的是，所述的這種結(jié)構(gòu)僅僅是示例性的，并且事實(shí)上可以實(shí)現(xiàn)獲得相同功能的許多其它結(jié)構(gòu)。在概念上，獲得相同功能的任意部件排列是有效“關(guān)聯(lián)的”，以致于獲得期望的功能。因此，不考慮結(jié)構(gòu)或中間部件，在此組合以獲取特定功能的任意兩個(gè)部件可被視為彼此“關(guān)聯(lián)”，以致于獲得期望的功能。同樣，如此關(guān)聯(lián)的任意兩個(gè)部件還可被視為彼此“可操作地連接”或者“可操作地耦合”以獲得期望的功能。
權(quán)利要求
1.一種方法，包括 通過在單元的第一子集上執(zhí)行選擇性軟編程，同時(shí)在所述單元的第二子集上執(zhí)行編程禁止，逐個(gè)單元地選擇性地增加同一字線上多個(gè)非易失性存儲(chǔ)單元中的特定存儲(chǔ)單元的閾值電壓；以及 重復(fù)所述選擇性軟編程，直到全部所述單元具有落在最小可接受值和最大可接受值之間的閾值電壓。
2.如權(quán)利要求1的方法,進(jìn)一步包括 逐步增加存儲(chǔ)單元的所述第一子集的選擇性軟編程的重復(fù)之間的軟編程脈沖間隔。
3.如權(quán)利要求1的方法,進(jìn)一步包括 從具有設(shè)定為所述單元的目標(biāo)閾值電壓的容限模式字線電壓的單元中讀回?cái)?shù)據(jù)。
4.如權(quán)利要求3的方法，進(jìn)一步包括 重復(fù)擦除所述字線中的單元，直到每一個(gè)單元具有低于所述目標(biāo)閾值電壓的閾值電壓，或者直到已經(jīng)應(yīng)用了最大數(shù)量的擦除。
5.如權(quán)利要求1的方法,進(jìn)一步包括 在對所述單元進(jìn)行軟編程之后，從具有設(shè)定為比目標(biāo)閾值電壓更負(fù)的值的容限模式字線電壓的所述單元中讀回?cái)?shù)據(jù)。
6.如權(quán)利要求1的方法,進(jìn)一步包括 逐步增加存儲(chǔ)單元的所述第一子集的所述選擇性軟編程的重復(fù)之間的軟編程脈沖電壓電平。
7.—種非易失性機(jī)器存儲(chǔ)電路,包括 多個(gè)存儲(chǔ)單元；以及 邏輯，用以 通過在單元的第一子集上執(zhí)行選擇性軟編程，同時(shí)在所述單元的第二子集上執(zhí)行編程禁止，逐個(gè)單元地選擇性地增加字線上單元的所述第一子集的閾值電壓；以及 在單元的所述第一子集上重復(fù)所述選擇性軟編程，直到所述字線上全部所述單元具有落在最小可接受值和最大可接受值之間的閾值電壓。
8.如權(quán)利要求7的非易失性機(jī)器存儲(chǔ)電路，進(jìn)一步包括改變單元的所述第一子集的所述軟編程的重復(fù)之間的軟編程脈沖電壓電平的邏輯。
9.如權(quán)利要求7的非易失性機(jī)器存儲(chǔ)電路，進(jìn)一步包括在大塊擦除字線上的所述單元之后，從具有設(shè)定為所述單元的目標(biāo)閾值電壓的容限模式字線電壓的單元中讀回?cái)?shù)據(jù)的邏輯。
10.如權(quán)利要求7的非易失性機(jī)器存儲(chǔ)電路，進(jìn)一步包括重復(fù)擦除所述字線中的單元，直到每一個(gè)單元具有低于所述目標(biāo)閾值電壓的閾值電壓，或者直到已經(jīng)應(yīng)用了最大數(shù)量的擦除的邏輯。
11.如權(quán)利要求7的非易失性機(jī)器存儲(chǔ)電路，進(jìn)一步包括在對所述單元進(jìn)行軟編程之后，從具有設(shè)定為比目標(biāo)閾值電壓更負(fù)的值的容限模式字線電壓的單元中讀回?cái)?shù)據(jù)的邏輯。
12.如權(quán)利要求7的非易失性機(jī)器存儲(chǔ)電路，進(jìn)一步包括改變單元的所述第一子集的所述軟編程的重復(fù)之間的軟編程脈沖電壓電平的邏輯。
13.—種方法,包括 通過在單元的第一子集上重復(fù)執(zhí)行選擇性軟編程，同時(shí)在同一字線上的單元的第二子集上執(zhí)行編程禁止，逐個(gè)單元地選擇性地增加同一字線上的特定非易失性存儲(chǔ)單元的閾值電壓； 改變單元的所述第一子集的所述軟編程的重復(fù)之間的軟編程電壓電平和軟編程間隔中的一個(gè)或兩個(gè)；以及 重復(fù)所述選擇性軟編程，直到全部所述單元具有落在最小可接受值和最大可接受值之間的閾值電壓。
14.如權(quán)利要求13的方法，進(jìn)一步包括 在大塊擦除之前對所述字線上的所述單元進(jìn)行預(yù)編程。
15.如權(quán)利要求13的方法，進(jìn)一步包括 在選擇性地對所述單元的所述第一子集進(jìn)行軟編程之前，對所述字線上的全部所述單兀進(jìn)行大塊軟編程。
16.如權(quán)利要求13的方法，進(jìn)一步包括 在大塊擦除所述字線上的所述單元之后，從具有設(shè)定為所述單元的目標(biāo)閾值電壓的容限模式字線電壓的單元中讀回?cái)?shù)據(jù)。
17.如權(quán)利要求16的方法，進(jìn)一步包括 重復(fù)擦除所述字線中的單元，直到每一個(gè)單元具有低于所述目標(biāo)閾值電壓的閾值電壓，或者直到已經(jīng)應(yīng)用了最大數(shù)量的擦除。
18.如權(quán)利要求13的方法，進(jìn)一步包括 在對所述單元進(jìn)行軟編程之后，從具有設(shè)定為比目標(biāo)閾值電壓更負(fù)的值的容限模式字線電壓的單元中讀回?cái)?shù)據(jù)。
19.如權(quán)利要求13的方法，進(jìn)一步包括 逐步增加存儲(chǔ)單元的所述第一子集的所述選擇性軟編程的重復(fù)之間的軟編程脈沖電壓電平。
20.如權(quán)利要求13的方法，進(jìn)一步包括 逐步增加存儲(chǔ)單元的所述第一子集的所述選擇性軟編程的重復(fù)之間的軟編程脈沖間隔。
全文摘要
公開了一個(gè)晶體管的智能寫入。逐列(逐個(gè)單元)地選擇性地增加字線上特定非易失性存儲(chǔ)單元的閾值電壓。在某些單元上執(zhí)行選擇性編程，同時(shí)在其他單元上執(zhí)行編程禁止，這使得全部單元具有在最小可接受值和最大可接受值之間的閾值電壓。
文檔編號G11C16/34GK103035295SQ20111046256
公開日2013年4月10日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年9月29日
發(fā)明者范卡特拉曼·普拉哈卡, 斐德列克·杰能 申請人:賽普拉斯半導(dǎo)體公司