專利名稱：經(jīng)由存儲(chǔ)器的誤差信號(hào)訓(xùn)練存儲(chǔ)器信號(hào)的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例通常涉及存儲(chǔ)器控制器的領(lǐng)域。更具體地說(shuō)，本發(fā)明的實(shí)施例涉及用于經(jīng)由來(lái)自存儲(chǔ)器的命令-地址(C/A)奇偶校驗(yàn)誤差信號(hào)來(lái)訓(xùn)練C/A存儲(chǔ)器信號(hào)的方法和裝置。
背景技術(shù)：
在計(jì)算機(jī)系統(tǒng)的典型的存儲(chǔ)器系統(tǒng)中 ，存儲(chǔ)器控制器有利于計(jì)算機(jī)系統(tǒng)中存儲(chǔ)器模塊的訪問(wèn)。存儲(chǔ)器模塊可以包括一個(gè)或多個(gè)存儲(chǔ)器。這些一個(gè)或多個(gè)存儲(chǔ)器也叫做排列(rank)。存儲(chǔ)器控制器將包括地址信號(hào)、控制信號(hào)、時(shí)鐘信號(hào)等等的大量的信號(hào)傳送到排列，以從排列訪問(wèn)數(shù)據(jù)或?qū)?shù)據(jù)發(fā)送到排列。為了將正確數(shù)據(jù)發(fā)送到排列并且從排列接收正確的數(shù)據(jù)，存儲(chǔ)器控制器相對(duì)于時(shí)鐘信號(hào)訓(xùn)練(修改)命令-地址(C/A)信號(hào)。典型地，存儲(chǔ)器控制器通過(guò)相對(duì)于時(shí)鐘信號(hào)將特定C/A信號(hào)傳送到排列并然后分析來(lái)自每個(gè)排列的響應(yīng)，以查明排列是否正確地接收特定C/A信號(hào)，從而來(lái)訓(xùn)練C/A信號(hào)。在有來(lái)自排列的成功/正確響應(yīng)時(shí)，存儲(chǔ)器控制器相對(duì)于時(shí)鐘信號(hào)延遲特定C/A信號(hào)的相位并接著將具有延遲的相位的延遲的特定C/A信號(hào)重新傳送到排列。存儲(chǔ)器控制器接著分析來(lái)自排列的響應(yīng)，以查明排列是否正確地接收到延遲的特定C/A信號(hào)。如果沒(méi)有接收到從排列到存儲(chǔ)器控制器的響應(yīng)(或是接受到不正確的響應(yīng))，則存儲(chǔ)器模塊轉(zhuǎn)變至導(dǎo)致非功能存儲(chǔ)器模塊的未知狀態(tài)(不確定狀態(tài))。在存儲(chǔ)器控制器和具有排列的存儲(chǔ)器模塊之間的雙倍數(shù)據(jù)率3 (DDR3)存儲(chǔ)器接口的情況下，通過(guò)電子設(shè)備工程聯(lián)合委員會(huì)(JEDEC)標(biāo)準(zhǔn)化的初始化過(guò)程將存儲(chǔ)器模塊的未知狀態(tài)轉(zhuǎn)化為已知狀態(tài)。JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程導(dǎo)致重置存儲(chǔ)器。JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程是費(fèi)時(shí)的過(guò)程，所述過(guò)程花費(fèi)若干毫秒用于存儲(chǔ)器控制器將存儲(chǔ)器模塊恢復(fù)到已知功能狀態(tài)。由于用戶的計(jì)算要求正變得更加密集使用存儲(chǔ)器，存儲(chǔ)器系統(tǒng)中的任何誤差，例如由C/A信號(hào)(其具有導(dǎo)致從存儲(chǔ)器模塊到存儲(chǔ)器控制器的訪問(wèn)不正確數(shù)據(jù)的相對(duì)于時(shí)鐘信號(hào)的相位)引起的誤差，導(dǎo)致因基于DDR3的存儲(chǔ)器接口所要求的費(fèi)時(shí)的JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程引起的時(shí)間損失。此外，因?yàn)閷?duì)存儲(chǔ)器系統(tǒng)的更快的引導(dǎo)的需求正在增加，這樣的誤差可以導(dǎo)致如在基于DDR3的存儲(chǔ)器接口中所經(jīng)歷的引導(dǎo)時(shí)間的無(wú)法忍受的延長(zhǎng)。


根據(jù)下面給出的詳細(xì)的描述并且根據(jù)本發(fā)明的各個(gè)實(shí)施例的附圖將更充分地理解本發(fā)明的實(shí)施例，然而，本發(fā)明的各種實(shí)施例不應(yīng)理解為將本發(fā)明限制到特定實(shí)施例，而是僅用于解釋和理解。圖I是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、包括可操作以經(jīng)由誤差信號(hào)訓(xùn)練命令-地址(C/A)信號(hào)的存儲(chǔ)器控制器以及耦合到存儲(chǔ)器控制器的存儲(chǔ)器模塊的存儲(chǔ)器系統(tǒng)。圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、可操作以經(jīng)由誤差信號(hào)訓(xùn)練C/A信號(hào)的存儲(chǔ)器控制器。圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于相對(duì)于時(shí)鐘信號(hào)訓(xùn)練C/A信號(hào)的奇偶校驗(yàn)誤差信號(hào)的響應(yīng)。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于響應(yīng)于來(lái)自存儲(chǔ)器模塊的誤差信號(hào)訓(xùn)練C/A信號(hào)的高層方法流程圖。圖5A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于響應(yīng)于來(lái)自存儲(chǔ)器模塊的誤差信號(hào)訓(xùn)練C/A信號(hào)的詳細(xì)方法流程圖。圖5B是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于為具有多個(gè)排列的存儲(chǔ)器模塊訓(xùn)練C/A信號(hào)的另一個(gè)流程圖。
圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、實(shí)現(xiàn)用于響應(yīng)于來(lái)自存儲(chǔ)器模塊的誤差信號(hào)訓(xùn)練C/A信號(hào)的方法的計(jì)算機(jī)系統(tǒng)。
具體實(shí)施例方式本發(fā)明的實(shí)施例涉及用于經(jīng)由存儲(chǔ)器的誤差信號(hào)訓(xùn)練存儲(chǔ)器信號(hào)的方法和裝置。在一個(gè)實(shí)施例中，存儲(chǔ)器是具有一個(gè)或多個(gè)存儲(chǔ)器的存儲(chǔ)器模塊的一部分。在一個(gè)實(shí)施例中，存儲(chǔ)器信號(hào)是命令-地址(C/A)信號(hào)并且對(duì)應(yīng)的誤差信號(hào)是奇偶校驗(yàn)誤差信號(hào)。在一個(gè)實(shí)施例中，奇偶校驗(yàn)誤差信號(hào)的電壓電平指示在存儲(chǔ)器模塊中是否存在誤差，該誤差要求重新訓(xùn)練C/A信號(hào)以解決誤差而無(wú)需啟動(dòng)JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器模塊包括同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、RAMBUS動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(RDRAM)、雙倍數(shù)據(jù)率四SDRAM (DDR4)、以及任何其他類型的隨機(jī)存取存儲(chǔ)器設(shè)備。為了不使本發(fā)明的實(shí)施例難以理解，參考具有一個(gè)或多個(gè)SDRAM (也被稱作排列)的雙列直插式存儲(chǔ)器模塊(DIMM)來(lái)討論本文中的實(shí)施例，其中DIMM經(jīng)由DDR4 I/O接口以通信方式耦合到存儲(chǔ)器控制器。在一個(gè)實(shí)施例中，DIMM包括布置為一個(gè)、兩個(gè)、或四個(gè)排列的SDRAM (—個(gè)或多個(gè))。在其他實(shí)施例中，可以使用SDRAM排列的其他布置。然而，上述實(shí)施例并未限制實(shí)施例。在不改變本發(fā)明的本質(zhì)的情況下，可以使用具有不同的存儲(chǔ)器模塊(不同于DIMM)、沒(méi)有存儲(chǔ)器模塊的排列、以及(比DDR4 I/O接口更新的)其他I/O接口的其他實(shí)施例。在下面描述中，討論了許多細(xì)節(jié)以提供本發(fā)明的實(shí)施例的更詳盡的解釋。然而，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)，這將是顯而易見(jiàn)的，本發(fā)明的實(shí)施例可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)施。在其他實(shí)例中，以框圖的形式而不是在細(xì)節(jié)上示出眾所周知的結(jié)構(gòu)和設(shè)備，以便避免使本發(fā)明的實(shí)施例難以理解。注意到在實(shí)施例的對(duì)應(yīng)的附圖中，用線條來(lái)代表信號(hào)。一些線條可以更粗，以指示更多的組成信號(hào)路徑，和/或在一個(gè)或多個(gè)端具有箭頭，以指示主要信息流方向。這樣的指示并非意于是限制性的。相反地，連同一個(gè)或多個(gè)示范的實(shí)施例使用線條以便于更容易地理解電路或邏輯單元。如由設(shè)計(jì)需要或優(yōu)先選擇所決定的那樣，任何表示的信號(hào)可以實(shí)際上包括可以在任一方向上傳播的一個(gè)或多個(gè)信號(hào)并且可以用任何適合類型的信號(hào)方案(例如，差分對(duì)、單端等等)來(lái)實(shí)現(xiàn)。圖I是根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)100，所述存儲(chǔ)器系統(tǒng)100包括可操作以經(jīng)由誤差信號(hào)105訓(xùn)練C/A信號(hào)104的存儲(chǔ)器控制器101，以及耦合到存儲(chǔ)器控制器的存儲(chǔ)器模塊102。在一個(gè)實(shí)施例中，存儲(chǔ)器控制器101集成在微處理器(CPU)內(nèi)。在其他實(shí)施例中，存儲(chǔ)器控制器101是主板上的單獨(dú)的集成電路(IC)并且耦合到CPU(未示出)以及存儲(chǔ)器模塊102。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器模塊102包括DRAM(111,—X )、寄存器設(shè)備、緩沖設(shè)備等等。在一個(gè)實(shí)施例中，存儲(chǔ)器控制器101經(jīng)由信號(hào)與存儲(chǔ)器模塊102通信，所述信號(hào)包括，但不限于，C/A信號(hào)104、C/A奇偶校驗(yàn)誤差信號(hào)105、控制信號(hào)107、數(shù)據(jù)信號(hào)108、時(shí)鐘信號(hào)109、奇偶校驗(yàn)信號(hào)110、以及引起存儲(chǔ)器控制器101和存儲(chǔ)器模塊102之間的通信的任何其他信號(hào)。在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)存儲(chǔ)器控制器101將命令信號(hào)(例如，讀取、寫入等等)傳送到存儲(chǔ)器模塊102時(shí)，存儲(chǔ)器控制器101經(jīng)由奇偶校驗(yàn)發(fā)生器106計(jì)算命令信號(hào)的地址信號(hào)位和命令信號(hào)位的奇偶校驗(yàn)。在一個(gè)實(shí)施例中，基于計(jì)算的奇偶校驗(yàn)和奇偶校驗(yàn)位信號(hào)的組合的偶校驗(yàn)或奇校驗(yàn)，奇偶校驗(yàn)發(fā)生器106確定奇偶校驗(yàn)位信號(hào)110。在一個(gè)實(shí)施例中，奇偶校驗(yàn)發(fā)生器106為信號(hào)提供奇偶校驗(yàn)，所述信號(hào)包括但不限于，行地址選通脈沖(RAS)信號(hào)、列地址選通脈沖(CAS)信號(hào)、允許寫入(WE)信號(hào)、地址總線信號(hào)、以及存·儲(chǔ)器模塊102的組件(bank)選擇信號(hào)。在一個(gè)實(shí)施例中，當(dāng)從存儲(chǔ)器控制器101將命令發(fā)送/傳送到存儲(chǔ)器模塊102時(shí)，存儲(chǔ)器控制器101提供奇偶校驗(yàn)位信號(hào)作為奇偶校驗(yàn)信號(hào)110的其中之一。在一個(gè)實(shí)施例中，當(dāng)接收到命令信號(hào)和它的對(duì)應(yīng)的奇偶校驗(yàn)信號(hào)時(shí)，存儲(chǔ)器模塊102可操作以檢測(cè)或確定接收到的命令信號(hào)是否具有任何C/A奇偶校驗(yàn)誤差。本文中可互換地使用術(shù)語(yǔ)命令信號(hào)和命令。在一個(gè)實(shí)施例中，當(dāng)存儲(chǔ)器模塊102在接收到的命令信號(hào)中檢測(cè)到奇偶校驗(yàn)誤差時(shí)，它忽略接收到的命令信號(hào)并且將接收到的命令信號(hào)的命令位和地址位存儲(chǔ)在模式寄存器中。在一個(gè)實(shí)施例中，當(dāng)檢測(cè)到接收到的命令信號(hào)中的奇偶校驗(yàn)誤差時(shí)，存儲(chǔ)器模塊102向存儲(chǔ)器控制器101表明誤差信號(hào)105。在一個(gè)實(shí)施例中，誤差信號(hào)105是奇偶校驗(yàn)誤差信號(hào)，所述奇偶校驗(yàn)誤差信號(hào)是從存儲(chǔ)器模塊102到存儲(chǔ)器控制器101的反饋。在一個(gè)實(shí)施例中，奇偶校驗(yàn)誤差信號(hào)105是存儲(chǔ)器控制器101和存儲(chǔ)器模塊102之間的DDR4 I/O接口的ALERT#信號(hào)。在一個(gè)實(shí)施例中，存儲(chǔ)器控制器101包括訓(xùn)練邏輯單元103，所述訓(xùn)練邏輯單元103可操作以從存儲(chǔ)器模塊102接收奇偶校驗(yàn)誤差信號(hào)105以及根據(jù)奇偶校驗(yàn)誤差信號(hào)105確定在接收到的命令中是否存在奇偶校驗(yàn)誤差。在一個(gè)實(shí)施例中，奇偶校驗(yàn)誤差信號(hào)105是C/A奇偶校驗(yàn)誤差信號(hào)。在一個(gè)實(shí)施例中，觸發(fā)誤差處置機(jī)制來(lái)從錯(cuò)誤命令(因?yàn)槠媾夹ｒ?yàn)誤差)恢復(fù)，并且訓(xùn)練邏輯單元103開(kāi)始訓(xùn)練C/A信號(hào)104而無(wú)需啟動(dòng)存儲(chǔ)器系統(tǒng)100的重新引導(dǎo)或JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程。為了不使本發(fā)明的實(shí)施例難以理解，本文中的實(shí)施例將奇偶校驗(yàn)誤差信號(hào)105稱作C/A奇偶校驗(yàn)誤差信號(hào)105以指示奇偶校驗(yàn)誤差是C/A奇偶校驗(yàn)誤差。使用存儲(chǔ)器模塊102中的C/A奇偶校驗(yàn)支持，改進(jìn)了存儲(chǔ)器系統(tǒng)100的性能，這是因?yàn)榧炔恍枰匦乱龑?dǎo)存儲(chǔ)器系統(tǒng)100也不需要啟動(dòng)JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程，以便從存儲(chǔ)器模塊102接收的錯(cuò)誤命令恢復(fù)存儲(chǔ)器系統(tǒng)100并且重新訓(xùn)練C/A信號(hào)104。經(jīng)由本文的實(shí)施例的C/A信號(hào)104的訓(xùn)練過(guò)程比不具有對(duì)C/A奇偶校驗(yàn)誤差信號(hào)105的支持的存儲(chǔ)器系統(tǒng)快得多。例如，與利用沒(méi)有對(duì)C/A奇偶校驗(yàn)的支持的存儲(chǔ)器模塊訓(xùn)練C/A信號(hào)的數(shù)毫秒或更多相比，在數(shù)毫微秒(例如，大約200毫微秒)內(nèi)經(jīng)由本文的實(shí)施例完成了 C/A信號(hào)104的訓(xùn)練，即本文中討論的實(shí)施例在訓(xùn)練C/A信號(hào)的速度上有數(shù)量級(jí)的差異。C/A信號(hào)104訓(xùn)練更快是因?yàn)楸苊饬酥刂眯蛄?，所述重置序列如果?jīng)由軟件(例如，基本輸入輸出系統(tǒng)(BIOS))啟動(dòng)可以花費(fèi)高達(dá)數(shù)秒鐘。盡管將存儲(chǔ)器系統(tǒng)100示出為具有連續(xù)C/A信號(hào)104的飛越式(fly_by)存儲(chǔ)器拓?fù)洌诓桓淖儽景l(fā)明的實(shí)施例的實(shí)質(zhì)的情況下，可以使用其他拓?fù)?。圖2示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的、可操作以經(jīng)由C/A奇偶校驗(yàn)誤差信號(hào)105訓(xùn)練C/A信號(hào)104的存儲(chǔ)器控制器101的邏輯級(jí)別圖表200。存儲(chǔ)器控制器101包括訓(xùn)練邏輯單元103，所述訓(xùn)練邏輯單元103可操作以相對(duì)于時(shí)鐘信號(hào)109訓(xùn)練C/A信號(hào)104。在 一個(gè)實(shí)施例中，時(shí)鐘信號(hào)109由時(shí)鐘發(fā)生器206生成。在一個(gè)實(shí)施例中，訓(xùn)練邏輯單兀103包括誤差檢測(cè)邏輯201，所述誤差檢測(cè)邏輯201可操作以檢測(cè)來(lái)自圖I的存儲(chǔ)器模塊102的C/A奇偶校驗(yàn)誤差信號(hào)105。在一個(gè)實(shí)施例中，存儲(chǔ)器控制器101還包括I/O收發(fā)器204，所述I/O收發(fā)器204可操作以傳送數(shù)據(jù)信號(hào)108到存儲(chǔ)器模塊102并且從存儲(chǔ)器模塊102接收數(shù)據(jù)信號(hào)108。在一個(gè)實(shí)施例中，I/O收發(fā)器204是基于DDR4的I/O收發(fā)器。在一個(gè)實(shí)施例中，存儲(chǔ)器控制器101經(jīng)由基于DDR4的I/O接口將C/A信號(hào)104傳送到存儲(chǔ)器模塊102的排列丨I I在一個(gè)實(shí)施例中，存儲(chǔ)器控制器101經(jīng)由接收器從存儲(chǔ)器模塊102接收奇偶校驗(yàn)誤差信號(hào)105。在一個(gè)實(shí)施例中，訓(xùn)練邏輯單元103還包括相位調(diào)節(jié)邏輯單元202,所述相位調(diào)節(jié)邏輯單元202可操作以相對(duì)于時(shí)鐘信號(hào)109調(diào)節(jié)C/A信號(hào)104的相位。在另一個(gè)實(shí)施例中，相位調(diào)節(jié)邏輯單元202可操作以相對(duì)C/A信號(hào)104的相位調(diào)節(jié)時(shí)鐘信號(hào)109的相位。在一個(gè)實(shí)施例中，通過(guò)經(jīng)由延遲單元(未示出)相對(duì)于彼此延遲C/A信號(hào)104和/或時(shí)鐘信號(hào)109來(lái)調(diào)節(jié)C/A信號(hào)104的相位和/或時(shí)鐘信號(hào)109的相位。在一個(gè)實(shí)施例中，延遲單元包括具有相位內(nèi)插器(PD的延遲鎖定環(huán)(DLL)以相對(duì)于彼此調(diào)節(jié)C/A信號(hào)104和/或時(shí)鐘信號(hào)109的相位。本文中的術(shù)語(yǔ)延遲指代時(shí)域中的正和負(fù)延遲，其中正延遲指在時(shí)域中相對(duì)于另一個(gè)信號(hào)添加延遲到信號(hào)，而負(fù)延遲指在時(shí)域中相對(duì)于另一個(gè)信號(hào)拉入(pull in)信號(hào)。為了不使實(shí)施例的本質(zhì)難以理解，本文中不討論怎樣相對(duì)于彼此調(diào)節(jié)(正地和/或負(fù)地延遲)C/A信號(hào)104或者時(shí)鐘信號(hào)109的相位的細(xì)節(jié)。在一個(gè)實(shí)施例中，相位調(diào)節(jié)邏輯單元202可操作以通過(guò)相對(duì)于時(shí)鐘信號(hào)109 (正地和/或負(fù)地)延遲C/A信號(hào)104的相位來(lái)調(diào)節(jié)C/A信號(hào)104，以生成調(diào)節(jié)的C/A信號(hào)。在一個(gè)實(shí)施例中，經(jīng)由傳送器將調(diào)節(jié)的C/A信號(hào)(也被稱為信號(hào)104)傳送到存儲(chǔ)器模塊102。在一個(gè)實(shí)施例中，響應(yīng)于所傳送的調(diào)節(jié)的C/A信號(hào)104，通過(guò)誤差檢測(cè)邏輯單元201監(jiān)測(cè)C/A奇偶校驗(yàn)信號(hào)105。如果誤差檢測(cè)邏輯單元201沒(méi)有檢測(cè)到誤差，則相位調(diào)節(jié)邏輯單元202進(jìn)一步延遲調(diào)節(jié)的C/A信號(hào)104的相位以生成另一個(gè)調(diào)節(jié)的C/A信號(hào)(也被稱為104)，所述另一個(gè)調(diào)節(jié)的C/A信號(hào)接著被傳送到存儲(chǔ)器模塊102的排列i H t 在上述實(shí)施例中，重復(fù)相對(duì)于時(shí)鐘信號(hào)109延遲(正地和/或負(fù)地)C/A信號(hào)104的相位的過(guò)程，直到誤差檢測(cè)邏輯單元201在C/A奇偶校驗(yàn)信號(hào)105中檢測(cè)到誤差為止。在那時(shí)，訓(xùn)練邏輯單元103確定C/A信號(hào)104的相位設(shè)置并且C/A信號(hào)104的訓(xùn)練完成。在一個(gè)實(shí)施例中，訓(xùn)練邏輯單元103還包括相位設(shè)置邏輯單元203，所述相位設(shè)置邏輯單元203可操作以計(jì)算經(jīng)由傳送器205傳送到存儲(chǔ)器模塊102的所有正確接收的C/A信號(hào)的相位的平均值，其中相位的平均值用于計(jì)算C/A信號(hào)104的相位設(shè)置。圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的、相對(duì)于時(shí)鐘信號(hào)109訓(xùn)練C/A信號(hào)104的過(guò)程300。參考圖I和圖2的實(shí)施例示出了過(guò)程300。過(guò)程300被分為三個(gè)情形301、302、和303。為了減少在描述三個(gè)情形中的冗余，過(guò)程300示出了相對(duì)時(shí)鐘信號(hào)109正地延遲C/A信號(hào)304。在訓(xùn)練過(guò)程期間還在時(shí)域(未示出)中相對(duì)于時(shí)鐘信號(hào)109負(fù)地延遲(即，拉入)了 C/A信號(hào)304。在第一情形301中，通過(guò)圖2的相位調(diào)節(jié)邏輯單元202使C/A信號(hào)304 (與信號(hào)104相同但示出為眼圖)位于時(shí)鐘信號(hào)109的左邊。在這個(gè)情形中，C/A奇偶校驗(yàn)誤差信號(hào) 105從邏輯高電平轉(zhuǎn)變到邏輯低電平以指示存在C/A奇偶校驗(yàn)誤差。在一個(gè)實(shí)施例中，相位設(shè)置邏輯單元203記錄導(dǎo)致由C/A奇偶校驗(yàn)誤差信號(hào)105指示的誤差的對(duì)C/A信號(hào)304的延遲設(shè)置。在第二情形302中，相位調(diào)節(jié)邏輯單元202調(diào)節(jié)C/A信號(hào)304以便時(shí)鐘信號(hào)109的轉(zhuǎn)變點(diǎn)位于C/A信號(hào)304的眼中間。在這種情形中，C/A奇偶校驗(yàn)誤差信號(hào)105保持不變，其指示在C/A奇偶校驗(yàn)中沒(méi)有誤差。在一個(gè)實(shí)施例中，相位設(shè)置邏輯單元203記錄沒(méi)有導(dǎo)致由C/A奇偶校驗(yàn)誤差信號(hào)105指示的誤差的對(duì)C/A信號(hào)304的延遲設(shè)置。在第三情形303中，相位調(diào)節(jié)邏輯單元202調(diào)節(jié)C/A信號(hào)304以便使時(shí)鐘信號(hào)109的轉(zhuǎn)變點(diǎn)向C/A信號(hào)304的眼右邊位移。在這種情形中，C/A奇偶校驗(yàn)誤差信號(hào)105從邏輯高電平轉(zhuǎn)變到邏輯低電平，這指示了在C/A奇偶校驗(yàn)中的誤差。在一個(gè)實(shí)施例中，相位設(shè)置邏輯單元203記錄導(dǎo)致由C/A奇偶校驗(yàn)誤差信號(hào)105指示的誤差的對(duì)C/A信號(hào)304的延遲設(shè)置。盡管用從邏輯高電平轉(zhuǎn)變到邏輯低電平以指示C/A奇偶校驗(yàn)誤差的C/A奇偶校驗(yàn)誤差信號(hào)105示出上述過(guò)程300，但是在不改變本發(fā)明的實(shí)施例的實(shí)質(zhì)的情況下，當(dāng)C/A奇偶校驗(yàn)誤差信號(hào)105從邏輯低電平轉(zhuǎn)變到邏輯高電平時(shí)，備選的實(shí)施例可以指示C/A奇偶校驗(yàn)誤差。返回參考圖2，在一個(gè)實(shí)施例中，相位設(shè)置邏輯單元203可操作以計(jì)算傳送到存儲(chǔ)器模塊102的所有正確地接收的C/A信號(hào)的相位的平均值，其中相位的平均值用于計(jì)算導(dǎo)致相對(duì)于時(shí)鐘信號(hào)109訓(xùn)練C/A信號(hào)104的用于C/A信號(hào)104的新相位設(shè)置。在另一個(gè)實(shí)施例中，相位設(shè)置邏輯單元203可操作以計(jì)算相對(duì)時(shí)鐘信號(hào)109為C/A信號(hào)104提供最多時(shí)間余量的相位設(shè)置。在一個(gè)實(shí)施例中，相位設(shè)置邏輯單元203可操作以計(jì)算相位設(shè)置，所述相位設(shè)置通過(guò)調(diào)節(jié)(提高或降低)接收C/A信號(hào)104的輸入接收器的參考電壓(Vref)電平，為接收C/A信號(hào)104的存儲(chǔ)器的輸入接收器提供最多電壓余量。在其他實(shí)施例中，考慮到?jīng)]有導(dǎo)致C/A奇偶校驗(yàn)誤差的C/A信號(hào)104的相位，可使用不同的準(zhǔn)則以相對(duì)于時(shí)鐘信號(hào)109將相位設(shè)置分配給C/A信號(hào)104。在一個(gè)實(shí)施例中，一旦相位設(shè)置邏輯單元203計(jì)算出相位設(shè)置，將相位設(shè)置分配到用于存儲(chǔ)器模塊的所有存儲(chǔ)器(也被稱為排列)的C/A信號(hào)104。
圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于響應(yīng)于誤差信號(hào)105訓(xùn)練C/A信號(hào)104的高層方法流程圖400。關(guān)于圖1-2的實(shí)施例討論流程圖。在塊401，存儲(chǔ)器控制器101將C/A信號(hào)104傳送到存儲(chǔ)器模塊102。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到存儲(chǔ)器模塊102中的所有存儲(chǔ)器(也被稱為排列)接收到相同的C/A信號(hào)104。在塊402，根據(jù)經(jīng)由存儲(chǔ)器模塊102的誤差引腳(pin)的誤差信號(hào)(奇偶校驗(yàn)誤差信號(hào)105)，存儲(chǔ)器控制器101經(jīng)由誤差檢測(cè)邏輯單元201確定存儲(chǔ)器模塊102中的誤差，其中誤差與傳送到存儲(chǔ)器模塊102的C/A信號(hào)104相關(guān)聯(lián)。如上面所提及的，在一個(gè)實(shí)施例中誤差引腳對(duì)應(yīng)于奇偶校驗(yàn)誤差引腳。在一個(gè)實(shí)施例中，誤差引腳是DDR4 I/O接口的ALERT#引腳。在塊403，存儲(chǔ)器控制器101響應(yīng)于確定存儲(chǔ)器模塊102中的誤差訓(xùn)練C/A信號(hào)104。圖5A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于響應(yīng)于誤差信號(hào)105訓(xùn)練(修改)C/A信號(hào)104的詳細(xì)方法流程圖500。關(guān)于圖1-3的實(shí)施例討論該流程 圖。在塊501，存儲(chǔ)器控制器101通過(guò)調(diào)節(jié)C/A信號(hào)104訓(xùn)練C/A信號(hào)104。如上面所討論的，通過(guò)相位調(diào)節(jié)邏輯單元202調(diào)節(jié)C/A信號(hào)104，所述相位調(diào)節(jié)邏輯單元202可操作以相對(duì)于時(shí)鐘信號(hào)109延遲C/A信號(hào)的相位。在塊502，存儲(chǔ)器控制器101將調(diào)節(jié)的C/A信號(hào)104傳送給存儲(chǔ)器模塊102。在塊503，根據(jù)經(jīng)由存儲(chǔ)器模塊102的誤差引腳的誤差信號(hào)，存儲(chǔ)器控制器101確定存儲(chǔ)器模塊102中的誤差，其中誤差與傳送到存儲(chǔ)器模塊102的調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)。在塊504，響應(yīng)于確定存儲(chǔ)器模塊102中的誤差(參考圖2和圖3討論的)，相位設(shè)置邏輯單元203確定用于C/A信號(hào)的相位設(shè)置。在一個(gè)實(shí)施例中，相位設(shè)置指示相位內(nèi)插器的設(shè)置(參考圖2討論的)。返回參考圖5A，在塊505，相位設(shè)置邏輯單元203計(jì)算由存儲(chǔ)器控制器101傳送到存儲(chǔ)器模塊102的所有正確地接收的C/A信號(hào)104的相位的平均值。在一個(gè)實(shí)施例中，在訓(xùn)練C/A信號(hào)104之前訓(xùn)練控制信號(hào)以隔離在C/A信號(hào)104的訓(xùn)練期間檢測(cè)到的誤差一該誤差不是由控制信號(hào)引起的，因?yàn)樗隹刂菩盘?hào)是在C/A信號(hào)104的訓(xùn)練之前訓(xùn)練的。在一個(gè)實(shí)施例中，控制信號(hào)是片選(chip-select)信號(hào)。在一個(gè)實(shí)施例中，訓(xùn)練控制信號(hào)的方法包括將時(shí)鐘信號(hào)轉(zhuǎn)變邊沿放置在控制信號(hào)的相位的時(shí)間點(diǎn)中途。在一個(gè)實(shí)施例中，響應(yīng)于時(shí)鐘信號(hào)轉(zhuǎn)變邊沿的放置，訓(xùn)練控制信號(hào)的方法還包括響應(yīng)于該放置，存儲(chǔ)器控制器101發(fā)出控制信號(hào)到存儲(chǔ)器模塊。在一個(gè)實(shí)施例中，響應(yīng)于存儲(chǔ)器控制器發(fā)出控制信號(hào)，只要存儲(chǔ)器模塊正確地接收控制信號(hào)，存儲(chǔ)器控制器101相對(duì)時(shí)鐘信號(hào)轉(zhuǎn)變邊沿調(diào)節(jié)控制信號(hào)的相位。在一個(gè)實(shí)施例中，響應(yīng)于調(diào)節(jié)控制信號(hào)的相位，存儲(chǔ)器控制器101確定導(dǎo)致存儲(chǔ)器模塊不正確地接收控制信號(hào)的控制信號(hào)的相位。在一個(gè)實(shí)施例中，響應(yīng)于確定控制信號(hào)的相位，存儲(chǔ)器控制器101相對(duì)時(shí)鐘信號(hào)轉(zhuǎn)變邊沿放置控制信號(hào)的相位。在這樣的實(shí)施例中，相對(duì)時(shí)鐘信號(hào)轉(zhuǎn)變邊沿的控制信號(hào)的相位的放置包括基于存儲(chǔ)器模塊正確地接收的控制信號(hào)的所有調(diào)節(jié)的相位的平均值來(lái)放置控制信號(hào)的相位。盡管針對(duì)存儲(chǔ)器模塊102中的單個(gè)存儲(chǔ)器單元(排列)討論圖4和圖5A的方法，但如圖5B所示，針對(duì)存儲(chǔ)器模塊102中的每個(gè)排列(圖I的I II1^ )重復(fù)方法以獲得用于應(yīng)用到存儲(chǔ)器模塊102中的所有排列(圖I的HIin)的C/A信號(hào)的、共同的訓(xùn)練的相位設(shè)置。
圖5B不出根據(jù)本發(fā)明的一個(gè)實(shí)施例的、用于為具有多個(gè)排列(例如，圖I的I 11 |js+)的存儲(chǔ)器模塊訓(xùn)練C/A信號(hào)104的方法流程圖510。關(guān)于圖1-2的實(shí)施例討論流程圖。在塊511，存儲(chǔ)器控制器101標(biāo)識(shí)存儲(chǔ)器模塊102的第一排列I I 用于C/A訓(xùn)練目的。如上面所提及的，C/A訓(xùn)練過(guò)程包括通過(guò)相位調(diào)節(jié)邏輯單元202相對(duì)于時(shí)鐘信號(hào)109調(diào)節(jié)C/A信號(hào)104的相位。在塊512，相位調(diào)節(jié)邏輯單元202針對(duì)存儲(chǔ)器模塊102的第一選定排列Ih，相對(duì)于時(shí)鐘信號(hào)109設(shè)置或調(diào)節(jié)C/A信號(hào)104的相位。在塊513，傳送器將調(diào)節(jié)的C/A信號(hào)(例如，具有它的對(duì)應(yīng)的地址的讀取命令信號(hào))傳送到存儲(chǔ)器模塊102的第一排列〗Ht。在塊514和515，誤差檢測(cè)邏輯單元201確定奇偶校驗(yàn)誤差信號(hào)105是否指示了C/A信號(hào)104的調(diào)節(jié)的相位引起的奇偶校驗(yàn)誤差。如果誤差檢測(cè)邏輯單元201檢測(cè)到奇偶校驗(yàn)誤差，則在塊516誤差恢復(fù)過(guò)程開(kāi)始。作為誤差恢復(fù)過(guò)程的一部分，在塊517，由存儲(chǔ) 器控制器101的重置邏輯單元(未示出)重置或清空存儲(chǔ)器控制器內(nèi)的奇偶校驗(yàn)誤差寄存器并且過(guò)程移動(dòng)到塊518。在塊518，存儲(chǔ)器控制器確定相位調(diào)節(jié)邏輯單元202是否已經(jīng)調(diào)節(jié)C/A信號(hào)104的所有相位。如果已經(jīng)調(diào)節(jié)C/A信號(hào)104的所有相位并且存儲(chǔ)器控制器101已經(jīng)確定每個(gè)調(diào)節(jié)的相位的奇偶校驗(yàn)誤差，則在塊520將所有有效或正確C/A相位保存在存儲(chǔ)器模塊102的選定排列I〗h的存儲(chǔ)器或寄存器中。如上面參考圖3所提及的，有效或正確的C/A相位指的是導(dǎo)致奇偶校驗(yàn)誤差信號(hào)105的邏輯高狀態(tài)的C/A相位。如果相位調(diào)節(jié)邏輯單元202還沒(méi)有調(diào)節(jié)C/A信號(hào)的所有相位，則在塊519相位調(diào)節(jié)邏輯單元202通過(guò)相對(duì)時(shí)鐘信號(hào)109延遲C/A信號(hào)104的相位，來(lái)調(diào)節(jié)C/A信號(hào)104的相位。過(guò)程控制接著轉(zhuǎn)移到塊513，其中傳送器將C/A信號(hào)104 (例如，具有其對(duì)應(yīng)的地址的讀取命令信號(hào))傳送到存儲(chǔ)器模塊102的第一排列11 h。重復(fù)上述過(guò)程513-519直到已經(jīng)調(diào)節(jié)了 C/A信號(hào)104的所有相位并且檢查了對(duì)應(yīng)的相位誤差信號(hào)105的任何奇偶校驗(yàn)誤差。一旦已經(jīng)調(diào)節(jié)了 C/A信號(hào)104的所有相位并且檢查了對(duì)應(yīng)的相位誤差信號(hào)105的任何奇偶校驗(yàn)誤差，就完成了對(duì)于第一排列I丨h(huán)的C/A信號(hào)104訓(xùn)練。如上面所提及的，調(diào)節(jié)C/A信號(hào)104的相位指的是相對(duì)時(shí)鐘信號(hào)109正地和/或負(fù)地延遲C/A信號(hào)104的相位。在塊521，存儲(chǔ)器控制器101確定C/A信號(hào)104的訓(xùn)練是否針對(duì)存儲(chǔ)器模塊102的所有排列丨丨丨I—S完成。如果還沒(méi)有完成針對(duì)存儲(chǔ)器模塊的任意排列的C/A信號(hào)104的訓(xùn)練，則在塊522標(biāo)識(shí)那個(gè)排列。如上面參考為排列11 I .訓(xùn)練C/A信號(hào)104所討論的那樣，針對(duì)那個(gè)排列訓(xùn)練C/A信號(hào)104的過(guò)程從塊512開(kāi)始。如果針對(duì)存儲(chǔ)器模塊102的所有排列Ii I M完成了 C/A信號(hào)訓(xùn)練，則在塊523存儲(chǔ)器控制器101的相位設(shè)置邏輯單元203為所有排列I I h—N計(jì)算用于C/A信號(hào)104的相位的設(shè)置。C/A信號(hào)104的這樣的計(jì)算的相位允許C/A對(duì)所有排列丨I I ^正確地工作。在一個(gè)實(shí)施例中，相位設(shè)置邏輯計(jì)算用于C/A信號(hào)104的相位的最佳的設(shè)置以用于所有排列I ilu。如參考圖2的實(shí)施例所討論的，相位設(shè)置邏輯單元203計(jì)算平均值設(shè)置作為針對(duì)所有排列丨I h—X的C/A信號(hào)104的相位的最佳的設(shè)置。接著對(duì)具有排列丨H I.—X的存儲(chǔ)器模塊102設(shè)定用于C/A信號(hào)104的相位的計(jì)算的設(shè)置。在這時(shí)，完成了對(duì)C/A信號(hào)104的訓(xùn)練而無(wú)需啟動(dòng)費(fèi)時(shí)的JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程。如上面所提及的,本文實(shí)施例的C/A訓(xùn)練過(guò)程比要求系統(tǒng)重新引導(dǎo)和/或JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程的C/A訓(xùn)練過(guò)程快了一個(gè)數(shù)量級(jí)。還經(jīng)由存儲(chǔ)在機(jī)器可讀存儲(chǔ)介質(zhì)上的可編程計(jì)算機(jī)-可執(zhí)行指令實(shí)現(xiàn)本發(fā)明的實(shí)施例。例如，圖3_4和圖5A-B的方法是通過(guò)計(jì)算機(jī)可編程并可執(zhí)行的。機(jī)器可讀存儲(chǔ)介質(zhì)可以包括但不限于，閃速存儲(chǔ)器、光盤、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、或適合于存儲(chǔ)電子器件或計(jì)算機(jī)-可執(zhí)行的指令的其他類型的機(jī)器可讀存儲(chǔ)媒體。例如，可以將本發(fā)明的實(shí)施例作為計(jì)算機(jī)程序下載，所述計(jì)算機(jī)程序可以以數(shù)據(jù)信號(hào)的方式經(jīng)由通信鏈路(例如，調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)從遠(yuǎn)程計(jì)算機(jī)(例如，服務(wù)器)轉(zhuǎn)移到請(qǐng)求計(jì)算機(jī)(例如，客戶端)。圖6示出根據(jù)本發(fā)明的一個(gè)實(shí)施例實(shí)現(xiàn)本文所公開(kāi)的方法的系統(tǒng)600。在一個(gè)實(shí)施例中，系統(tǒng)600包括，但不限于，臺(tái)式計(jì)算機(jī)、膝上型計(jì)算機(jī)、上網(wǎng)本、筆記本式計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、服務(wù)器、工作站、蜂窩式電話、移動(dòng)計(jì)算設(shè)備、信息家電(Internetappliance)或任何其他類型的計(jì)算設(shè)備。在另一個(gè)實(shí)施例中，用于實(shí)現(xiàn)本文所公開(kāi)的方法的系統(tǒng)600可以是片上系統(tǒng)(system on chip, S0C)系統(tǒng)。 在一個(gè)實(shí)施例中，處理器610具有執(zhí)行系統(tǒng)600的指令的處理核心612。在一個(gè)實(shí)施例中，處理核心612包括，但不限于，用以取指令的預(yù)取邏輯、用以譯碼指令的譯碼邏輯、用以執(zhí)行指令的執(zhí)行邏輯等等。在一個(gè)實(shí)施例中，處理器610具有用以高速緩沖系統(tǒng)600的指令和/或數(shù)據(jù)的高速緩沖存儲(chǔ)器616。在一個(gè)實(shí)施例中，高速緩沖存儲(chǔ)用以執(zhí)行圖3-4和圖5A-B的方法的指令。在本發(fā)明的另一個(gè)實(shí)施例中，高速緩沖存儲(chǔ)器616包括一級(jí)、二級(jí)以及三級(jí)高速緩沖存儲(chǔ)器，或處理器610內(nèi)的任何其他配置的高速緩沖存儲(chǔ)器。存儲(chǔ)器控制器101 (也被稱為存儲(chǔ)器控制中心(memory control hub,MCH)614)可操作以執(zhí)行使處理器610能夠訪問(wèn)存儲(chǔ)器630并與存儲(chǔ)器630通信的功能，所述存儲(chǔ)器630包括易失性存儲(chǔ)器632和/或非易失性存儲(chǔ)器634。易失性存儲(chǔ)器632包括，但不限于，同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、RAMBUS動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(RDRAM)、和/或任何其他類型的隨機(jī)存取存儲(chǔ)器設(shè)備。非易失性存儲(chǔ)器634包括，但不限于，NAND閃速存儲(chǔ)器、相變存儲(chǔ)器(PCM)、只讀存儲(chǔ)器(ROM)、電可擦寫可編程只讀存儲(chǔ)器(EEPROM)、或任何其他類型的非易失性存儲(chǔ)器設(shè)備。存儲(chǔ)器630存儲(chǔ)通過(guò)處理器610執(zhí)行的信息和指令。在一個(gè)實(shí)施例中，當(dāng)處理器610正執(zhí)行指令時(shí)存儲(chǔ)器630還可以存儲(chǔ)臨時(shí)變量或其他中間信息。在一個(gè)實(shí)施例中，芯片組620經(jīng)由點(diǎn)對(duì)點(diǎn)(PtP)接口 617和622與處理器610相連接。在一個(gè)實(shí)施例中，芯片組620使處理器610能夠連接到系統(tǒng)600中的其他模塊。在本發(fā)明的一個(gè)實(shí)施例中，接口 617和622根據(jù)PtP通信協(xié)議(例如Intel 快速通道互聯(lián)(QPI)等等)操作。在一個(gè)實(shí)施例中，芯片組620經(jīng)由接口 626連接到顯示設(shè)備640。在一個(gè)實(shí)施例中，顯示設(shè)備640包括，但不限于，液晶顯示器(LCD)、陰極射線管(CRT)顯示器、或任何其他形式的視覺(jué)顯不設(shè)備。在本發(fā)明的一個(gè)實(shí)施例中，處理器610和芯片組620被合并入S0C。另外，芯片組620連接到一個(gè)或多個(gè)總線650和655，所述一個(gè)或多個(gè)總線650和655使各個(gè)模塊674、660、662、664以及666互相連接。在一個(gè)實(shí)施例中，如果在總線速度或通信協(xié)議中存在失配，則總線650和655可以經(jīng)由總線橋672相互連接在一起。在一個(gè)實(shí)施例中，芯片組620經(jīng)由接口 624耦合于，但不限于，非易失性存儲(chǔ)器660、大容量存儲(chǔ)設(shè)備(一個(gè)或多個(gè))662、鍵盤/鼠標(biāo)664以及網(wǎng)絡(luò)接口 666。
在一個(gè)實(shí)施例中，大容量存儲(chǔ)設(shè)備662包括，但不限于，固態(tài)驅(qū)動(dòng)器、硬盤驅(qū)動(dòng)器、通用串行總線閃速存儲(chǔ)器驅(qū)動(dòng)器、或任何其他形式的計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)介質(zhì)。在一個(gè)實(shí)施例中，通過(guò)任何類型的眾所周知的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)實(shí)現(xiàn)網(wǎng)絡(luò)接口 666，所述網(wǎng)絡(luò)接口標(biāo)準(zhǔn)包括，但不限于，以太網(wǎng)接口、通用串行總線(USB)接口、外圍部件互連(PCI)快速接口、無(wú)線接口和/或任何其他適合的類型的接口。在一個(gè)實(shí)施例中，無(wú)線接口根據(jù)，但不限于，IEEE802. 11標(biāo)準(zhǔn)及其有關(guān)的家族、家用插塞AV( Home Plug AV，HPAV)、超寬帶(UWB)、藍(lán)牙、WiMax、或任何形式的無(wú)線通信協(xié)議操作。盡管將圖6中示出的模塊描繪為系統(tǒng)600內(nèi)的獨(dú)立塊，但這些塊中的一些執(zhí)行的功能可以被集成到單個(gè)半導(dǎo)體電路內(nèi)或可以使用兩個(gè)或更多獨(dú)立的集成電路來(lái)實(shí)現(xiàn)。例如，盡管將高速緩沖存儲(chǔ)器616描繪為處理器610內(nèi)的獨(dú)立塊，但高速緩沖存儲(chǔ)器616相應(yīng)地可以被并入到處理器核心612。在一個(gè)實(shí)施例中，系統(tǒng)600可以包括在本發(fā)明的另一個(gè)實(shí)施例中的超過(guò)一個(gè)處理器/處理核心。
本文所使用的術(shù)語(yǔ)可操作意味著當(dāng)設(shè)備、模塊、系統(tǒng)或邏輯單元在斷電狀態(tài)時(shí)，設(shè)備、模塊、系統(tǒng)、邏輯單元、協(xié)議等等能夠操作或適合于為它的期望的功能性而操作。在說(shuō)明書中提及“實(shí)施例”、“一個(gè)實(shí)施例”、“一些實(shí)施例”或“其他實(shí)施例”意味著連同實(shí)施例描述的特定特征、結(jié)構(gòu)、或特性包括在至少一些實(shí)施例中，但不一定是所有實(shí)施例?！皩?shí)施例”、“一個(gè)實(shí)施例”或“一些實(shí)施例”的各個(gè)出現(xiàn)不一定都指相同的實(shí)施例。如果本說(shuō)明書陳述“可以”、“可能”、或“能夠”包括組件、特征、結(jié)構(gòu)、或特性，則不必需包括那個(gè)特定組件、特征、結(jié)構(gòu)、或特性。如果本說(shuō)明書或權(quán)利要求書提及“一”或“一個(gè)”元件，則那不意味著只有元件中的一個(gè)。如果本說(shuō)明書或權(quán)利要求書提及“附加的”元件，則那不排除存在超過(guò)一個(gè)的附加元件。盡管已經(jīng)結(jié)合本發(fā)明的特定實(shí)施例描述了本發(fā)明，但對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)，根據(jù)前面的描述這樣的實(shí)施例的很多備選方案、修改和變型將是顯而易見(jiàn)的。例如，可以將具有誤差引腳而不是奇偶校驗(yàn)誤差引腳(ALERT#)的存儲(chǔ)器模塊用于訓(xùn)練(修改)C/A信號(hào)而無(wú)需啟動(dòng)JEDEC標(biāo)準(zhǔn)化的初始化過(guò)程。在一個(gè)實(shí)施例中，沒(méi)有將存儲(chǔ)器排列I 11限制在存儲(chǔ)器t旲塊內(nèi)。本發(fā)明的實(shí)施例意于包括所有這樣的備選方案、修改、和變型以落入在所附的權(quán)利要求書的廣泛范圍內(nèi)。
權(quán)利要求
1.ー種方法，所述方法包括 從存儲(chǔ)器控制器傳送命令-地址(C/A)信號(hào)到存儲(chǔ)器模塊； 通過(guò)所述存儲(chǔ)器控制器，經(jīng)由來(lái)自所述存儲(chǔ)器模塊的誤差引腳的誤差信號(hào)來(lái)確定所述存儲(chǔ)器模塊中的誤差，所述誤差與傳送到所述存儲(chǔ)器模塊的C/A信號(hào)相關(guān)聯(lián)；以及 響應(yīng)于確定所述存儲(chǔ)器模塊中的誤差，通過(guò) 所述存儲(chǔ)器控制器修改所述C/A信號(hào)。
2.如權(quán)利要求I所述的方法，其中所述誤差引腳是所述存儲(chǔ)器模塊的奇偶校驗(yàn)誤差引腳。
3.如權(quán)利要求I所述的方法，其中所述存儲(chǔ)器模塊包括雙倍數(shù)據(jù)率4(DDR4)接ロ。
4.如權(quán)利要求I所述的方法，其中所述存儲(chǔ)器模塊是具有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的雙列直插式存儲(chǔ)器模塊(DIMM)。
5.如權(quán)利要求I所述的方法，其中響應(yīng)于確定所述存儲(chǔ)器模塊中的誤差，通過(guò)所述存儲(chǔ)器控制器修改所述C/A信號(hào)包括 通過(guò)相對(duì)于所述存儲(chǔ)器控制器的時(shí)鐘信號(hào)延遲所述C/A信號(hào)的相位來(lái)調(diào)節(jié)所述C/A信號(hào); 從所述存儲(chǔ)器控制器傳送所調(diào)節(jié)的C/A信號(hào)到所述存儲(chǔ)器模塊；以及 通過(guò)所述存儲(chǔ)器控制器，經(jīng)由來(lái)自所述存儲(chǔ)器模塊的誤差信號(hào)來(lái)確定所述存儲(chǔ)器模塊中的誤差，所述誤差與傳送到所述存儲(chǔ)器模塊的調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)。
6.如權(quán)利要求5所述的方法，還包括 響應(yīng)于確定與傳送到所述存儲(chǔ)器模塊的C/A信號(hào)和調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)的所述存儲(chǔ)器模塊中的誤差，確定用于所述C/A信號(hào)的相位設(shè)置；以及 通過(guò)所述存儲(chǔ)器控制器相對(duì)于所述存儲(chǔ)器控制器的時(shí)鐘信號(hào)將所述相位設(shè)置分配到所述C/A信號(hào)。
7.如權(quán)利要求6所述的方法，其中所述相位設(shè)置是所述存儲(chǔ)器控制器傳送到所述存儲(chǔ)器模塊的所有正確地接收的C/A信號(hào)的相位的平均值，接收的C/A信號(hào)包括所述C/A信號(hào)和所調(diào)節(jié)的C/A信號(hào)。
8.如權(quán)利要求I所述的方法，還包括通過(guò)所述存儲(chǔ)器控制器重置與所述存儲(chǔ)器模塊中的誤差相關(guān)聯(lián)的誤差寄存器。
9.如權(quán)利要求I所述的方法，還包括在修改所述C/A信號(hào)之前通過(guò)所述存儲(chǔ)器控制器修改控制信號(hào)。
10.如權(quán)利要求9所述的方法，其中所述控制信號(hào)是片選信號(hào)。
11.一種存儲(chǔ)器控制器，所述存儲(chǔ)器控制器包括 傳送器，所述傳送器可操作以傳送命令-地址(C/A)信號(hào)到存儲(chǔ)器模塊；以及 訓(xùn)練邏輯單元，所述訓(xùn)練邏輯單元可操作以 通過(guò)誤差檢測(cè)邏輯單元，經(jīng)由來(lái)自所述存儲(chǔ)器模塊的誤差引腳的誤差信號(hào)來(lái)確定所述存儲(chǔ)器模塊中的誤差，所述誤差與傳送到所述存儲(chǔ)器模塊的C/A信號(hào)相關(guān)聯(lián)；以及 響應(yīng)于確定所述存儲(chǔ)器模塊中的誤差，通過(guò)相位調(diào)節(jié)邏輯單元修改所述C/A信號(hào)。
12.如權(quán)利要求11所述的存儲(chǔ)器控制器，其中所述誤差引腳是所述存儲(chǔ)器模塊的奇偶校驗(yàn)誤差引腳。
13.如權(quán)利要求11所述的存儲(chǔ)器控制器，其中所述存儲(chǔ)器模塊包括雙倍數(shù)據(jù)率4(DDR4)輸入輸出接ロ。
14.如權(quán)利要求11所述的存儲(chǔ)器控制器，其中所述存儲(chǔ)器模塊是具有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的雙列直插式存儲(chǔ)器模塊(DIMM)。
15.如權(quán)利要求11所述的存儲(chǔ)器控制器，其中所述訓(xùn)練邏輯單元可操作以通過(guò)所述相位調(diào)節(jié)邏輯單元修改所述C/A信號(hào)，所述相位調(diào)節(jié)邏輯單元可操作以通過(guò)相對(duì)于時(shí)鐘信號(hào)延遲所述C/A信號(hào)的相位來(lái)調(diào)節(jié)所述C/A信號(hào)。
16.如權(quán)利要求14所述的存儲(chǔ)器控制器，其中所述傳送器還可操作以將所調(diào)節(jié)的C/A信號(hào)傳送到所述存儲(chǔ)器模塊。
17.如權(quán)利要求16所述的存儲(chǔ)器控制器，其中所述訓(xùn)練邏輯單元還可操作以 通過(guò)所述誤差檢測(cè)邏輯単元，經(jīng)由來(lái)自所述存儲(chǔ)器模塊的誤差信號(hào)來(lái)確定所述存儲(chǔ)器模塊中的誤差，所述誤差與傳送到所述存儲(chǔ)器模塊的調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)； 響應(yīng)于確定與傳送到所述存儲(chǔ)器模塊的C/A信號(hào)和調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)的所述存儲(chǔ)器模塊中的誤差，通過(guò)相位設(shè)置邏輯單元確定用于所述C/A信號(hào)的相位設(shè)置；以及 相對(duì)于時(shí)鐘信號(hào)將所述相位設(shè)置分配到所述C/A信號(hào)。
18.如權(quán)利要求17所述的存儲(chǔ)器控制器，其中所述相位設(shè)置邏輯單元還可操作以計(jì)算所述存儲(chǔ)器控制器傳送到所述存儲(chǔ)器模塊的所有正確地接收的C/A信號(hào)的相位的平均值以確定所述相位設(shè)置，所述接收的C/A信號(hào)包括所述C/A信號(hào)和所調(diào)節(jié)的C/A信號(hào)。
19.如權(quán)利要求11所述的存儲(chǔ)器控制器，還包括重置邏輯單元，所述重置邏輯單元可操作以重置與所述存儲(chǔ)器模塊中的誤差相關(guān)聯(lián)的誤差寄存器。
20.如權(quán)利要求11所述的存儲(chǔ)器控制器，其中所述訓(xùn)練邏輯單元還可操作以在修改所述C/A信號(hào)之前，修改控制信號(hào)。
21.—種系統(tǒng),所述系統(tǒng)包括 存儲(chǔ)器模塊，所述存儲(chǔ)器模塊具有誤差引腳；以及 存儲(chǔ)器控制器，所述存儲(chǔ)器控制器以通信方式耦合到所述存儲(chǔ)器模塊，所述存儲(chǔ)器控制器包括 傳送器，所述傳送器可操作以將命令-地址(C/A)信號(hào)傳送到所述存儲(chǔ)器模塊；以及 訓(xùn)練邏輯單元，所述訓(xùn)練邏輯單元可操作以 通過(guò)誤差檢測(cè)邏輯單元，經(jīng)由來(lái)自所述存儲(chǔ)器模塊的誤差引腳的誤差信號(hào)來(lái)確定所述存儲(chǔ)器模塊中的誤差，所述誤差與傳送到所述存儲(chǔ)器模塊的C/A信號(hào)相關(guān)聯(lián)；以及 響應(yīng)于確定所述存儲(chǔ)器模塊中的誤差，通過(guò)相位調(diào)節(jié)邏輯單元修改所述C/A信號(hào)。
22.如權(quán)利要求21所述的系統(tǒng)，其中所述誤差引腳是所述存儲(chǔ)器模塊的奇偶校驗(yàn)誤差引腳。
23.如權(quán)利要求21所述的系統(tǒng)，其中所述存儲(chǔ)器控制器經(jīng)由雙倍數(shù)據(jù)率4(DDR4)輸入輸出接ロ以通信方式耦合到所述存儲(chǔ)器模塊。
24.如權(quán)利要求21所述的系統(tǒng)，其中所述存儲(chǔ)器模塊是具有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的雙列直插式存儲(chǔ)器模塊(DIMM)。
25.如權(quán)利要求21所述的系統(tǒng)，其中所述訓(xùn)練邏輯單元可操作以通過(guò)所述相位調(diào)節(jié)邏輯單元修改所述C/A信號(hào)，所述相位調(diào)節(jié)邏輯單元可操作以通過(guò)相對(duì)于時(shí)鐘信號(hào)延遲所述C/A信號(hào)的相位，調(diào)節(jié)所述C/A信號(hào)。
26.如權(quán)利要求24所述的系統(tǒng)，其中所述傳送器還可操作以將所調(diào)節(jié)的C/A信號(hào)傳送到所述存儲(chǔ)器模塊。
27.如權(quán)利要求24所述的系統(tǒng)，其中所述訓(xùn)練邏輯單元還可操作以 通過(guò)誤差檢測(cè)邏輯單元，經(jīng)由來(lái)自所述存儲(chǔ)器模塊的誤差信號(hào)來(lái)確定所述存儲(chǔ)器模塊中的誤差，所述誤差與傳送到所述存儲(chǔ)器模塊的調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)； 響應(yīng)于確定與傳送到所述存儲(chǔ)器模塊的C/A信號(hào)和調(diào)節(jié)的C/A信號(hào)相關(guān)聯(lián)的所述存儲(chǔ)器模塊中的誤差，通過(guò)相位設(shè)置邏輯單元確定用于所述C/A信號(hào)的相位設(shè)置；以及 相對(duì)于所述時(shí)鐘信號(hào)將所述相位設(shè)置分配給所述C/A信號(hào)。
28.如權(quán)利要求27所述的系統(tǒng)，其中所述相位設(shè)置邏輯單元還可操作以計(jì)算所述存儲(chǔ)器控制器傳送到所述存儲(chǔ)器模塊的所有正確地接收的C/A信號(hào)的相位的平均值，以確定所述相位設(shè)置，所述接收的C/A信號(hào)包括所述C/A信號(hào)和所調(diào)節(jié)的C/A信號(hào)。
29.如權(quán)利要求21所述的系統(tǒng)還包括重置邏輯單元，所述重置邏輯單元可操作以重置與所述存儲(chǔ)器模塊中的誤差相關(guān)聯(lián)的誤差寄存器。
30.如權(quán)利要求21所述的系統(tǒng)，其中所述訓(xùn)練邏輯單元還可操作以在修改所述C/A信號(hào)之前修改控制信號(hào)。
全文摘要
本文描述了用于經(jīng)由存儲(chǔ)器的誤差信號(hào)訓(xùn)練存儲(chǔ)器信號(hào)的方法和裝置。該方法包括從存儲(chǔ)器控制器傳送命令-地址(C/A)信號(hào)到存儲(chǔ)器模塊；通過(guò)存儲(chǔ)器控制器，經(jīng)由來(lái)自存儲(chǔ)器模塊的誤差引腳的誤差信號(hào)來(lái)確定存儲(chǔ)器模塊中的誤差，該誤差與傳送到存儲(chǔ)器模塊的C/A信號(hào)相關(guān)聯(lián)；以及響應(yīng)于確定存儲(chǔ)器模塊中的誤差，通過(guò)存儲(chǔ)器控制器修改C/A信號(hào)，其中誤差引腳是存儲(chǔ)器模塊的奇偶校驗(yàn)誤差引腳，并且其中存儲(chǔ)器模塊包括雙倍數(shù)據(jù)率4(DDR4)接口。
文檔編號(hào)G11C29/42GK102959639SQ201180031921
公開(kāi)日2013年3月6日 申請(qǐng)日期2011年6月20日 優(yōu)先權(quán)日2010年6月28日
發(fā)明者S.喬扈里, J.H.薩爾蒙, K.S.拜恩斯 申請(qǐng)人:英特爾公司