專利名稱：存儲(chǔ)器陣列中的字線漏電的檢測(cè)基于電流的方法
技術(shù)領(lǐng)域：
本發(fā)明大體涉及諸如電可擦除可編程只讀存儲(chǔ)器(EEPROM)和快閃EEPROM的半導(dǎo)體存儲(chǔ)器電路，具體地，涉及這樣的存儲(chǔ)器電路中的有缺陷字線的檢測(cè)。
背景技術(shù)：
能夠非易失性存儲(chǔ)電荷的固態(tài)存儲(chǔ)器、特別是被封裝為小型規(guī)格卡的EEPROM和快閃EEPROM形式的固態(tài)存儲(chǔ)器最近成為各種移動(dòng)和手持設(shè)備、特別是信息裝置和消費(fèi)電子產(chǎn)品中的存儲(chǔ)選擇。不同于也是固態(tài)存儲(chǔ)器的RAM (隨機(jī)存取存儲(chǔ)器)，快閃存儲(chǔ)器是非易失性的，并且即使在切斷電源之后仍保持它所存儲(chǔ)的數(shù)據(jù)。盡管成本更高，但是快閃存儲(chǔ)器正被更多地用于大容量存儲(chǔ)應(yīng)用中?；谥T如硬盤驅(qū)動(dòng)器和軟盤的旋轉(zhuǎn)磁介質(zhì)的傳統(tǒng)大容量存儲(chǔ)裝置不適合于移動(dòng)和手持環(huán)境。這是因?yàn)楸P驅(qū)動(dòng)器傾向于體積大，易出現(xiàn)機(jī)械故障，并且具有高等待時(shí)間和高功率要求。這些不希望的屬性使得基于盤的存儲(chǔ)裝置在大部分移動(dòng)和便攜式應(yīng)用中不實(shí)用。另一方面，無(wú)論嵌入式還是可移動(dòng)卡形式這兩種的快閃存儲(chǔ)器都由于其小尺寸、低功耗、高速和高可靠性特征而理想地適合于移動(dòng)和手持環(huán)境。EEPROM和電可編程只讀存儲(chǔ)器(EPROM)是可被擦除并且使新數(shù)據(jù)被寫到或“編程”到其存儲(chǔ)器單元中的非易失性存儲(chǔ)器。在場(chǎng)效應(yīng)晶體管結(jié)構(gòu)中，EEPROM和EPROM兩者都利用在源極和漏極區(qū)域之間的、位于半導(dǎo)體襯底中的溝道區(qū)之上的浮置(未連接)導(dǎo)電柵極。然后在浮置柵極之上提供控制柵極。由被保留在浮置柵極上的電荷量來(lái)控制晶體管的閾值電壓特性。也就是，對(duì)于浮置柵極上給定水平的電荷，存在必須在“導(dǎo)通”晶體管之前施加到控制柵極以允許在其源極和漏極區(qū)之間導(dǎo)電的相應(yīng)電壓(閾值)。浮置柵極可以保持一個(gè)范圍的電荷，因此可以被編程到在閾值電壓窗內(nèi)的任何閾值電壓電平。由器件的最小和最大閾值電平來(lái)界定(delimit)閾值電壓窗的大小，該最小和最大閾值電平又對(duì)應(yīng)于可以被編程到浮置柵極上的電荷的范圍。閾值窗通常取決于存儲(chǔ)器器件的特性、工作條件和歷史。在該窗內(nèi)的每個(gè)不同的可分辨的閾值電壓電平范圍原則上可以用于指定該單元的明確的存儲(chǔ)器狀態(tài)。當(dāng)閾值電壓被劃分為兩個(gè)不同的區(qū)域時(shí)，每個(gè)存儲(chǔ)器單元將能夠存儲(chǔ)一位數(shù)據(jù)。類似地，當(dāng)閾值電壓窗被劃分為多于兩個(gè)不同的區(qū)域時(shí)，每個(gè)存儲(chǔ)器單元將能夠存儲(chǔ)多于一位數(shù)據(jù)。在常用的兩狀態(tài)EEPROM單元中，建立至少一個(gè)電流分界點(diǎn)水平以將導(dǎo)電窗劃分為兩個(gè)區(qū)域。當(dāng)通過(guò)施加預(yù)定的固定電壓來(lái)讀取單元時(shí)，通過(guò)將其源極/漏極電流與分界點(diǎn)水平(或參考電流IREF)相比較來(lái)將該源極/漏極電流解譯為一存儲(chǔ)器狀態(tài)。如果讀取的電流高于分界點(diǎn)水平的電流，則該單元被確定為處于一個(gè)邏輯狀態(tài)(例如“O”狀態(tài))。另一方面，如果該電流小于分界點(diǎn)水平的電流，則該單元被確定為處于另一邏輯狀態(tài)(例如“I”狀態(tài))。因此，這樣的兩狀態(tài)單元存儲(chǔ)一位數(shù)字信息。通?？梢蕴峁┩獠靠删幊痰膮⒖茧娏髟醋鳛榇鎯?chǔ)器系統(tǒng)的部分以產(chǎn)生分界點(diǎn)水平電流。為了增加存儲(chǔ)器容量，隨著半導(dǎo)體技術(shù)的狀態(tài)進(jìn)步，快閃EEPROM器件被制造得密度越來(lái)越高。用于增加存儲(chǔ)容量的另一方法是使每個(gè)存儲(chǔ)器單元存儲(chǔ)多于兩個(gè)狀態(tài)。
對(duì)于多狀態(tài)或者多級(jí)EEPROM存儲(chǔ)器單兀，導(dǎo)電窗被多于一個(gè)分界點(diǎn)劃分為多于兩個(gè)區(qū)域，以便每個(gè)單元能夠存儲(chǔ)多于一位數(shù)據(jù)。因此，給定的EEPROM陣列能夠存儲(chǔ)的信息隨著每個(gè)單元能夠存儲(chǔ)的狀態(tài)的數(shù)量而增加。已經(jīng)在美國(guó)專利第5，172，338號(hào)中描述了具有多狀態(tài)或者多級(jí)存儲(chǔ)器單元的EEPROM或快閃EEPR0M。通常通過(guò)兩種機(jī)制之一來(lái)將用作存儲(chǔ)器單元的晶體管編程到“已編程”狀態(tài)。在“熱電子注入”中，施加到漏極的高電壓加速了電子以穿過(guò)襯底溝道區(qū)。同時(shí)，施加到控制柵極的高電壓拉動(dòng)熱電子經(jīng)過(guò)薄柵極電介質(zhì)到浮置柵極上。在“隧穿注入”中，相對(duì)于襯底，高電壓被施加到控制柵極。以此方式，將電子從襯底拉到中間的(intervening)浮置柵極?？梢酝ㄟ^(guò)多種機(jī)制來(lái)擦除存儲(chǔ)器器件。對(duì)于EPR0M，可通過(guò)紫外線輻射從浮置柵極移除電荷來(lái)大量擦除該存儲(chǔ)器。對(duì)于EEPR0M，可通過(guò)相對(duì)于控制柵極向襯底施加高電壓以便誘導(dǎo)浮置柵極中的電子遂穿過(guò)薄氧化物到襯底溝道區(qū)(即，F(xiàn)owler-Nordheim隧穿)來(lái)電擦除存儲(chǔ)器單元。通常，EEPROM可逐字節(jié)擦除。對(duì)于快閃EEPR0M，該存儲(chǔ)器可一次性全部電擦除或一次一個(gè)或多個(gè)塊地電擦除，其中一個(gè)塊可以由存儲(chǔ)器的512字節(jié)或更多組成。存儲(chǔ)器器件通常包括可以被安裝在卡上的一個(gè)或多個(gè)存儲(chǔ)器芯片。每個(gè)存儲(chǔ)器芯片包括由諸如解碼器和擦除、寫和讀電路的外圍電路支持的存儲(chǔ)器單元的陣列。更復(fù)雜的存儲(chǔ)器器件還與進(jìn)行智能和更高級(jí)的存儲(chǔ)器操作和接口的外部存儲(chǔ)器控制器一起工作。存在現(xiàn)今正使用的許多商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器器件。這些存儲(chǔ)器器件可以是快閃EEPR0M，或可以使用其他類型的非易失性存儲(chǔ)器單元。在美國(guó)專利No. 5，070，032,5, 095，344,5, 315，541,5, 343，063 和 5，661，053,5, 313，421 和 6，222，762 中給出了閃存和系統(tǒng)及其制造方法的例子。具體地，在美國(guó)專利No. 5，570，315,5, 903，495、6，046，935中描述了具有NAND串結(jié)構(gòu)的閃存器件。而且，還由具有用于存儲(chǔ)電荷的介電層的存儲(chǔ)器單元制造非易失性存儲(chǔ)器器件。取代先前描述的導(dǎo)電浮置柵極元件，使用介電層。由Eitan等人的“NR0M:A Novel Localized Trapping, 2~Bit Nonvolatile Memory Cell，，，IEEE Electron Device Letters, Vol. 21，No. 11，2000 年 11 月，543-545 頁(yè)描述了利用介電存儲(chǔ)元件的這種存儲(chǔ)器器件。0N0介電層延伸穿過(guò)在源極和漏極擴(kuò)散區(qū)之間的溝道。用于一個(gè)數(shù)據(jù)位的電荷被局限在與漏極相鄰的介電層中，且用于另一數(shù)據(jù)位的電荷被局限在與源極相鄰的電介質(zhì)層中。例如，美國(guó)專利No. 5，768，192和6，011，725公開(kāi)了具有夾在兩個(gè)二氧化娃層之間的俘獲(trapping)電介質(zhì)的非易失性存儲(chǔ)器單元。通過(guò)分離地讀取該電介質(zhì)內(nèi)的空間上分離的電荷存儲(chǔ)區(qū)域的二進(jìn)制狀態(tài)來(lái)實(shí)現(xiàn)多狀態(tài)數(shù)據(jù)存儲(chǔ)。這樣的存儲(chǔ)器系統(tǒng)經(jīng)常發(fā)生缺陷，不僅作為制造處理的部分、而且也發(fā)生在該器件的操作壽命中。這樣的缺陷的源之一是這樣的存儲(chǔ)器陣列的字線，由于字線漏電(leakage)(到另一字線或者到襯底)以及斷裂(broken)字線兩個(gè)原因。隨著器件尺寸縮小，與這些字線有關(guān)的問(wèn)題通常變得越來(lái)越嚴(yán)重。在器件是新的時(shí)，一些字線到字線的漏電并不顯現(xiàn)出來(lái)，而僅僅在施加多個(gè)編程-擦除循環(huán)之后導(dǎo)致故障。此漏電將導(dǎo)致出故障的字線不能編程并且相應(yīng)的數(shù)據(jù)將被破壞。斷裂字線將具有高的抗連接性，由于此，在斷裂遠(yuǎn)端的單元在編程和驗(yàn)證操作期間將出現(xiàn)電壓降。因此，斷裂字線的閾值電壓分布將呈現(xiàn)不可分辨的狀態(tài)。從而，這兩類的缺陷如果未被檢測(cè)到則可能危害存儲(chǔ)器操作
發(fā)明內(nèi)容
根據(jù)第一組方面，給出了一種用于在具有沿著字線形成的陣列的存儲(chǔ)器單元的存儲(chǔ)器電路中確定所述字線中的一條或多條是否有缺陷的方法。向第一多條字線施加電壓樣式，所述第一多條字線被允許根據(jù)施加的電壓樣式而充電。然后俘獲在這些字線上的得到的電荷。在時(shí)間延遲之后，在從所述第一多條字線的電壓電平得到的電壓與參考電壓之間進(jìn)行比較?；谠摫容^，確定所述第一多條字線中的至少一條是否有缺陷。在其他方面，給出了一種存儲(chǔ)器器件。該存儲(chǔ)器器件包括存儲(chǔ)器陣列，具有沿著多條字線形成的存儲(chǔ)器單元；電壓產(chǎn)生電路，向輸出節(jié)點(diǎn)提供第一電壓電平；以及解碼電路，由此可以將來(lái)自該輸出節(jié)點(diǎn)的第一電壓電平選擇性地施加到所述字線。該存儲(chǔ)器器件還包括字線缺陷檢測(cè)電路。該字線缺陷檢測(cè)電路包括電容性分壓器，連接在該輸出節(jié)點(diǎn)和地之間；第一開(kāi)關(guān)，通過(guò)該第一開(kāi)關(guān)連接電容性分壓器的中間節(jié)點(diǎn)以接收從所述第一電壓電平得到的電壓；以及比較器，具有連接到所述電容性分壓器的中間節(jié)點(diǎn)的第一輸入以及連接以接收參考電壓的第二輸入。該存儲(chǔ)器器件可以進(jìn)行檢測(cè)有缺陷的字線的處理，該處理包括預(yù)充電階段、隨后的隔離階段、其后跟隨檢測(cè)階段。在預(yù)充電階段中，解碼電路連接所述輸出節(jié)點(diǎn)以向一種樣式的第一組字線施加電壓電平，并且第一開(kāi)關(guān)閉合。在隔離階段中，使得所述輸出節(jié)點(diǎn)浮置并且第一開(kāi)關(guān)打開(kāi)。在檢測(cè)階段中，第一開(kāi)關(guān)打開(kāi)并且比較器的輸出指示所述中間節(jié)點(diǎn)上的相對(duì)于參考電壓的電壓電平的值。在另外的方面，一種對(duì)于具有沿著字線形成的一個(gè)或多個(gè)陣列的存儲(chǔ)器單元的存儲(chǔ)器電路，確定所述字線中的一條或多條是否有缺陷的方法。該方法包括向第一陣列施加電壓，同時(shí)其所有字線選擇開(kāi)關(guān)斷開(kāi)；以及建立第一電流水平，其中該第一電流水平是在第一陣列的所有字線選擇開(kāi)關(guān)斷開(kāi)時(shí)由所述第一陣列汲取的電流的水平。該方法還包括向第二陣列施加電壓，同時(shí)第二陣列的所選組的字線的字線選擇開(kāi)關(guān)接通，并且該第二陣列的所有其他字線選擇開(kāi)關(guān)斷開(kāi)；以及建立第二電流水平，其中該第二電流水平是在該第二陣列的所選組的字線的字線選擇開(kāi)關(guān)接通并且該第二陣列的所有其他字線選擇開(kāi)關(guān)接通時(shí)由該第二陣列汲取的電流的水平。進(jìn)行第一電流水平和第二電流水平的比較；以及基于該比較，確定所選組的字線是否包括一條或多條有缺陷的字線。另外的方面涉及一種具有沿著多條字線形成的存儲(chǔ)器單元的一個(gè)或多個(gè)陣列的存儲(chǔ)器器件。該存儲(chǔ)器器件還包括電壓產(chǎn)生電路，向輸出節(jié)點(diǎn)提供第一電壓電平；以及解碼電路，為了可以將來(lái)自該輸出節(jié)點(diǎn)的第一電壓電平選擇性地施加到字線，該解碼電路包括用于各條字線的每條的相應(yīng)的選擇開(kāi)關(guān)以及用于向所選陣列的所有字線選擇開(kāi)關(guān)提供該第一電壓電平的電路。該器件還具有字線缺陷檢測(cè)電路，包括電流水平檢測(cè)電路，可連接到該陣列以確定在所述第一電壓被提供給所選陣列的字線選擇開(kāi)關(guān)、該所選陣列的所選組的字線的字線選擇開(kāi)關(guān)接通并且該所選陣列的所有其他字線選擇開(kāi)關(guān)斷開(kāi)時(shí)、該所選陣列所汲取的電流量；比較電路，進(jìn)行比較當(dāng)?shù)谝凰x陣列的所有字線選擇開(kāi)關(guān)斷開(kāi)時(shí)該第一所選陣列所汲取的電流以及當(dāng)?shù)诙x陣列的所選樣式的字線的字線選擇開(kāi)關(guān)接通時(shí)該第二所選陣列所汲取的電流；以及邏輯電路，基于該比較確定所選樣式的字線中的一條或多條是否有缺陷。本發(fā)明的各個(gè)方面、優(yōu)點(diǎn)、特征和實(shí)施例被包括在其示例例子的以下描述中，該描述應(yīng)該結(jié)合附圖來(lái)考慮。在此參考的所有專利、專利串請(qǐng)、論文、其他出版物、文檔和事物因此為了所有目的通過(guò)此參考以其全部被并于此。至于在任意所并入的出版物、文檔或事物以及本申請(qǐng)之間的術(shù)語(yǔ)的定義或使用的任何不一致或者矛盾之處，應(yīng)以本申請(qǐng)的定義或使用為準(zhǔn)。


圖1示意性例示可以在其中實(shí)現(xiàn)本發(fā)明的非易失性存儲(chǔ)器芯片的功能塊。圖2示意性例示非易失性存儲(chǔ)器單元。圖3例示對(duì)于浮置柵極在任一時(shí)間可以選擇性存儲(chǔ)的四個(gè)不同電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓Vra之間的關(guān)系。圖4例示存儲(chǔ)器單元的NOR陣列的例子。圖5A示意性例示被組織為NAND串的存儲(chǔ)器單元的串。圖5B例示由諸如圖5A所示的NAND串50構(gòu)成的存儲(chǔ)器單元的NAND陣列200的例子。圖6例示圖1所示的包含跨過(guò)存儲(chǔ)器單元的陣列的一排(bank)p個(gè)感測(cè)模塊的讀/寫電路270A和270B。圖7示意性例示圖6所示的感測(cè)模塊的優(yōu)選組織。圖8更詳細(xì)地例示圖7所示的讀/寫堆疊。圖9 (O) -9 (2)例示編程一群4-狀態(tài)存儲(chǔ)器單元的例子。圖10 (O) -10 (2)例示編程一群8-狀態(tài)存儲(chǔ)器單元的例子。圖11例示用于將4-狀態(tài)存儲(chǔ)器單元編程到目標(biāo)存儲(chǔ)器狀態(tài)的傳統(tǒng)技術(shù)。圖12示出關(guān)于如何將電壓提供給字線的電路細(xì)節(jié)。圖13是示例的電荷泵電路的框圖。圖14向圖13添加漏電檢測(cè)電路。圖15例示示例的漏電檢測(cè)操作的階段。圖16示出在對(duì)于字線漏電處理的校準(zhǔn)處理中的電流路徑。圖17例示校準(zhǔn)操作的階段。圖18示出存儲(chǔ)器單元閾值電壓值的分布以例示斷裂字線的癥狀。圖19例示在不同字線上的編程脈沖-驗(yàn)證重復(fù)的數(shù)量的變化。圖20是對(duì)于斷裂字線檢測(cè)例程的時(shí)序圖。圖21A和21B例示字線驅(qū)動(dòng)器的不同布置。圖22和圖23A是在編程操作中掃描失敗位的流程。圖23B是在還包括斷裂字線檢測(cè)的編程操作中掃描失敗位的流程。圖24例示用于漏電確定的基于電流的比較，其中使用兩個(gè)不同的陣列，一個(gè)不選擇并用于參考用途，一個(gè)具有被選擇用于測(cè)試的擦除塊。圖25例示用于確定漏電流水平的示例電路的基本操作。圖26示出來(lái)自圖25的元件以及在用于漏電確定電路的示例實(shí)施例中使用的其他元件中的一些。圖27是用于示意性例示圖26的元件與兩個(gè)平面的關(guān)系的框圖。圖28是漏電確定操作的一個(gè)具體實(shí)現(xiàn)方式的時(shí)序圖。圖29向圖28的波形的部分添加漏電流確定元件。
具體實(shí)施例方式存儲(chǔ)器系統(tǒng)圖1到圖11例示其中可以實(shí)現(xiàn)本發(fā)明的各個(gè)方面的示例存儲(chǔ)器系統(tǒng)。圖1示意性例示其中可以實(shí)現(xiàn)本發(fā)明的非易失性存儲(chǔ)器芯片的功能塊。存儲(chǔ)器芯片100包括存儲(chǔ)器單元的二維陣列200、控制電路210和諸如解碼器、讀/寫電路和復(fù)用器的外圍電路。存儲(chǔ)器陣列200可由字線經(jīng)由行解碼器230 (分離為230A、230B)和由位線經(jīng)由列解碼器260 (分離為260A、260B)來(lái)尋址(也參見(jiàn)圖4和5)。讀/寫電路270 (分離為270A、270B)允許并行讀取或編程一頁(yè)存儲(chǔ)器單元。數(shù)據(jù)I/O總線231耦接到讀/寫電路270。在優(yōu)選實(shí)施例中，頁(yè)由共享相同字線的連續(xù)行的存儲(chǔ)器單元構(gòu)成。在另一實(shí)施例中，其中一行存儲(chǔ)器單元被劃分為多頁(yè)，提供塊復(fù)用器250 (分離為250A和250B)以將讀/寫電路270復(fù)用到各個(gè)頁(yè)。例如，分別由奇數(shù)列和偶數(shù)列的存儲(chǔ)器單元形成的兩頁(yè)被復(fù)用到讀/寫電路。圖1例示其中在存儲(chǔ)器陣列200的相對(duì)側(cè)以對(duì)稱的方式實(shí)現(xiàn)各個(gè)外圍電路對(duì)存儲(chǔ)器陣列200的訪問(wèn)以便每側(cè)的訪問(wèn)線和電路的密度減少一半的優(yōu)選布置。因此，行解碼器分離為行解碼器230A和230B，列解碼器分離為260A和260B。在其中一行存儲(chǔ)器單元被劃分為多頁(yè)的實(shí)施例中，頁(yè)復(fù)用器250分離為頁(yè)復(fù)用器250A和250B。類似地，讀/寫電路270分離為從陣列200的底部連接到位線的讀/寫電路270A和從陣列200的頂部連接到位線的讀/寫電路270B。以此方式，讀/寫模塊的密度以及因此的感測(cè)模塊380的密度實(shí)質(zhì)上減少一半?？刂齐娐?10是與讀/寫電路270協(xié)作以對(duì)存儲(chǔ)器陣列200進(jìn)行存儲(chǔ)器操作的芯片上控制器。控制電路Iio通常包括狀態(tài)機(jī)112以及諸如芯片上地址解碼器和電力控制模塊(未明確示出)的其他電路。狀態(tài)機(jī)112提供存儲(chǔ)器操作的芯片級(jí)控制?？刂齐娐方?jīng)由外部存儲(chǔ)器控制器與主機(jī)通信。存儲(chǔ)器陣列200通常被組織為按行和列布置的并且可由字線和位線尋址的存儲(chǔ)器單元的二維陣列。該陣列可以根據(jù)NOR型或者NAND型架構(gòu)而形成。圖2示意性例示非易失性存儲(chǔ)器單元。存儲(chǔ)器單元10可以由具有諸如浮置柵極或者電介質(zhì)層的電荷存儲(chǔ)單元20的場(chǎng)效應(yīng)晶體管實(shí)現(xiàn)。存儲(chǔ)器單元10還包括源極14、漏極16和控制柵極30。存在許多現(xiàn)今正使用的商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器。這些存儲(chǔ)器器件可以采用不同類型的存儲(chǔ)器單元，每種類型具有一個(gè)或多個(gè)電荷存儲(chǔ)元件。典型的非易失性存儲(chǔ)器單元包括EEPROM和快閃EEPROM。在美國(guó)專利no. 5，595，924中給出了 EEPROM單元及其制造方法的例子。在美國(guó)專利No. 5，070，032、5，095，344、5，315，541、5，343，063、5，661，053、5，313，421 和 6，222，762 中給出了快閃E E P ROM單元、其在存儲(chǔ)器系統(tǒng)中的使用及其制造方法的例子。具體地，在美國(guó)專利No. 5，570，315,5, 903，495和6，046，935中描述了具有NAND單元結(jié)構(gòu)的存儲(chǔ)器器件的例子。而且，已經(jīng)由 Eitan 等人在“NORM:A Novel Localized Trapping, 2~Bit NonvolatileMemory Cell”, IEEE Electron Device Letters, Vol. 21，No. 11，2000 年 11 月，543-545 頁(yè)中以及在美國(guó)專利No. 5，768，192和6，011，725中描述了利用介電存儲(chǔ)元件的存儲(chǔ)器器件的例子。實(shí)際上，通常通過(guò)在向控制柵極施加參考電壓時(shí)感測(cè)跨過(guò)單元的源極和漏極電極的導(dǎo)電電流來(lái)讀取該單元的存儲(chǔ)器狀態(tài)。因此，對(duì)于在單元的浮置柵極上的每個(gè)給定電荷，可以檢測(cè)關(guān)于固定的參考控制柵極電壓的相應(yīng)導(dǎo)電電流。類似地，可編程到浮置柵極上的電荷的范圍定義了相應(yīng)的閾值電壓窗或相應(yīng)的導(dǎo)電電流窗。或者，取代檢測(cè)在劃分的電流窗之間的導(dǎo)電電流，能夠在控制柵極處為在測(cè)試下的給定存儲(chǔ)器狀態(tài)設(shè)置閾值電壓，并檢測(cè)導(dǎo)電電流是低于還是高于閾值電流。在一個(gè)實(shí)施方式中,通過(guò)檢查導(dǎo)電電流經(jīng)過(guò)位線的電容放電的速率來(lái)實(shí)現(xiàn)相對(duì)于閾值電流的對(duì)導(dǎo)電電流的檢測(cè)。圖3例示對(duì)于在任一時(shí)間浮置柵極可以選擇性存儲(chǔ)的四個(gè)不同的電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓Va之間的關(guān)系。四個(gè)實(shí)線的Id相對(duì)Va曲線表示分別對(duì)應(yīng)于四個(gè)可能的存儲(chǔ)器狀態(tài)的、可以被編程在存儲(chǔ)器單元的浮置柵極上的四個(gè)可能的電荷水平。作為例子，一群?jiǎn)卧拈撝惦妷捍胺秶梢詮腛. 5V到3. 5V。通過(guò)將閾值窗以每個(gè)
0.5V的間隔劃分為五個(gè)區(qū)域，可以劃界分別表示一個(gè)已擦除和六個(gè)已編程的狀態(tài)的七個(gè)可能的存儲(chǔ)器狀態(tài)“0”、“1”、“2”、“3”、“4”、“5”、“6”。例如，如果如所示使用2μ A的參考電流IREF，則用Ql編程的單元可以被認(rèn)為處于存儲(chǔ)器狀態(tài)“1”，因?yàn)槠淝€在由VCG=O. 5V和
1.OV劃界的閾值窗的區(qū)域中與Ikef相交。類似地，Q4處于存儲(chǔ)器狀態(tài)“5”。如從以上描述可以看出，使得存儲(chǔ)器單元存儲(chǔ)的狀態(tài)越多，其閾值窗劃分得越精細(xì)。例如，存儲(chǔ)器器件可以具有含有范圍 從-1. 5V到5V的閾值窗的存儲(chǔ)器單元。這提供了
6.5V的最大寬度。如果存儲(chǔ)器單元要存儲(chǔ)16個(gè)狀態(tài)，則每個(gè)狀態(tài)可以占據(jù)閾值窗中的從200mv到300mV。這將要求在編程和讀取操作中的更高的精確度以便能夠?qū)崿F(xiàn)要求的分辨率。圖4例示存儲(chǔ)器單元的NOR陣列的例子。在存儲(chǔ)器陣列200中，每行存儲(chǔ)器單元通過(guò)其源極14和漏極16以菊鏈方式連接。該設(shè)計(jì)有時(shí)被稱為虛擬接地設(shè)計(jì)。一行中的單元10使得其控制柵極30連接到諸如字線42的字線。一列中的單元使得其源極和漏極分別連接到諸如位線34和36的所選位線。圖5A示意性例示被組織為NAND串的存儲(chǔ)器單元的串。NAND串50包括通過(guò)其源極和漏極菊鏈連接的一系列存儲(chǔ)器晶體管M1、M2、……Mn (例如n=4，8，16或更大)。一對(duì)選擇晶體管S1、S2控制存儲(chǔ)器晶體管鏈分別經(jīng)由NAND串的源極端54和漏極端56與外部的連接。在存儲(chǔ)器陣列中，當(dāng)源極選擇晶體管SI導(dǎo)通時(shí)，源極端耦接到源極線(見(jiàn)圖5B)。類似地，當(dāng)漏極選擇晶體管S2導(dǎo)通時(shí)，NAND串的漏極端耦接到存儲(chǔ)器陣列的位線。該鏈中的每個(gè)存儲(chǔ)器晶體管10擔(dān)當(dāng)存儲(chǔ)器單元。其具有用于存儲(chǔ)給定量的電荷以便表示意圖的存儲(chǔ)器狀態(tài)的電荷存儲(chǔ)元件20。每個(gè)存儲(chǔ)器晶體管的控制柵極30允許對(duì)讀和寫操作的控制。如將從圖5B中可見(jiàn)，一行NAND串的相應(yīng)存儲(chǔ)器晶體管的控制柵極30全部連接到相同的字線。類似地，選擇晶體管S1、S2的每個(gè)的控制柵極32提供分別經(jīng)由其源極端54和漏極端56對(duì)NAND串的控制訪問(wèn)。同樣，一行NAND串的相應(yīng)選擇晶體管的控制柵極32全部連接到相同的選擇線。當(dāng)在編程期間讀取或驗(yàn)證NAND串內(nèi)的被尋址的存儲(chǔ)器晶體管10時(shí)，為其控制柵極30提供適當(dāng)?shù)碾妷骸Ｍ瑫r(shí)，NAND串50中的其余未被尋址的存儲(chǔ)器晶體管通過(guò)向其控制柵極施加充分的電壓而完全導(dǎo)通。以此方式，從各個(gè)存儲(chǔ)器晶體管的源極到NAND串的源極端54有效地建立了導(dǎo)電路徑，且同樣從各個(gè)存儲(chǔ)器晶體管的漏極到該單元的漏極端56有效地建立了導(dǎo)電路徑。在美國(guó)專利No. 5，570，315,5, 903，495,6, 046，935中描述了具有這種NAND串結(jié)構(gòu)的存儲(chǔ)器器件。圖5B例示由諸如圖5A所示的NAND串50構(gòu)成的存儲(chǔ)器單元的NAND陣列200的例子。沿著NAND串的每列，諸如位線36的位線耦接到每個(gè)NAND串的漏極端56。沿著每排NAND串，諸如源極線34的源極線耦接到每個(gè)NAND串的源極端54。而且，沿著一排NAND串中的一行存儲(chǔ)器單元的控制柵極被連接到諸如字線42的字線。沿著一排NAND串中的一行選擇晶體管的控制柵極被連接到諸如選擇線44的選擇線?？梢酝ㄟ^(guò)在一排NAND串的字線和選擇線上的適當(dāng)?shù)碾妷簛?lái)尋址該排NAND串中的整行存儲(chǔ)器單元。當(dāng)NAND串內(nèi)的存儲(chǔ)器晶體管正被讀取時(shí)，該串中的剩余的存儲(chǔ)器晶體管經(jīng)由其相關(guān)的字線而硬導(dǎo)通(turn onhard)，以便流經(jīng)該串的電流實(shí)質(zhì)上依賴于正被讀取的單元中存儲(chǔ)的電荷的水平。

感測(cè)電路和摶術(shù)圖6例示圖1所示的包含跨過(guò)存儲(chǔ)器單元的陣列的一排P個(gè)感測(cè)模塊的讀/寫電路270A和270B。并行工作的整排P個(gè)感測(cè)模塊480允許沿著一行的一塊(或一頁(yè))P個(gè)單元10被并行讀取或編程。實(shí)質(zhì)上，感測(cè)模塊I將感測(cè)單元I中的電流I1,感測(cè)模塊2將感
測(cè)單元2中的電流12，......，感測(cè)模塊P將感測(cè)單元P中的電流Ip，等等。從源極線34流
出到集合節(jié)點(diǎn)CLSRC中并從那里流到地的對(duì)于頁(yè)的總單元電流iTra將是P個(gè)單元中所有電流之和。在傳統(tǒng)存儲(chǔ)器架構(gòu)中，具有公共字線的一行存儲(chǔ)器單元形成兩頁(yè)或多頁(yè)，其中一頁(yè)中的存儲(chǔ)器單元被并行讀取和編程。在一行具有兩頁(yè)的情況下，通過(guò)偶數(shù)位線訪問(wèn)一頁(yè)，并通過(guò)奇數(shù)位線訪問(wèn)另一頁(yè)。一頁(yè)的感測(cè)電路在任一時(shí)間與偶數(shù)位線或奇數(shù)位線耦接。在該情況下，提供頁(yè)復(fù)用器250A和250B以將讀/寫電路270A和270B分別復(fù)用到各個(gè)頁(yè)。在當(dāng)前生產(chǎn)的基于56nm技術(shù)的芯片中，p>64000并且在43nm32G位x4的芯片中，p>150000。在優(yōu)選實(shí)施例中,塊是一連串(run)的整行單元。這是所謂的“全位線(allbit-line)”架構(gòu),其中頁(yè)由分別與連續(xù)的位線稱接的一行連續(xù)的存儲(chǔ)器單元構(gòu)成。在另一實(shí)施例中，塊是行中的單元的子集。例如，單元的子集可以是整行的一半或者整行的四分之一。單元的子集可以是一連串連續(xù)的單元或者每隔一個(gè)單元、或者每隔預(yù)定數(shù)量的單元。每個(gè)感測(cè)模塊經(jīng)由位線耦接到存儲(chǔ)器單元，并且包括用于感測(cè)存儲(chǔ)器單元的導(dǎo)電電流的感測(cè)放大器。通常，如果讀/寫電路分布在存儲(chǔ)器陣列的相對(duì)側(cè)，則該排P個(gè)感測(cè)模塊將分布在兩組讀/寫電路270A和270B之間。圖7示意性例示圖6所示的感測(cè)模塊的優(yōu)選組織。包含P個(gè)感測(cè)模塊的讀/寫電路270A和270B被分組為一排讀/寫堆疊400。圖8更詳細(xì)地例示圖7中所示的讀/寫堆疊。每個(gè)讀/寫堆疊400并行對(duì)一組k條位線進(jìn)行操作。如果一頁(yè)具有p=r*k條位線，則將存在r個(gè)讀/寫堆疊400-1、……、400-r。實(shí)質(zhì)上，該架構(gòu)如此使得由公共處理器500服務(wù)于k個(gè)感測(cè)模塊的每個(gè)堆疊以便節(jié)省空間。公共處理器500基于位于感測(cè)模塊480處的以及位于數(shù)據(jù)鎖存器430處的鎖存器中的當(dāng)前值以及來(lái)自狀態(tài)機(jī)112的控制來(lái)計(jì)算要存儲(chǔ)在那些鎖存器中的更新的數(shù)據(jù)。已經(jīng)在2006年6月29日的美國(guó)專利申請(qǐng)公開(kāi)號(hào)US-2006-0140007-A1中已經(jīng)公開(kāi)了公共處理器的詳細(xì)描述，其全部公開(kāi)通過(guò)參考合并于此。并行工作的整排被劃分的讀/寫堆疊400允許沿著一行的一塊(或頁(yè))p個(gè)單元并行被讀取或編程。因此，對(duì)于整行單元將存在P個(gè)讀/寫模塊。因?yàn)槊總€(gè)堆疊服務(wù)于k個(gè)存儲(chǔ)器單元，所以該排中的讀/寫堆疊的總數(shù)由r=p/k給出。例如，如果二是該排中的堆疊的數(shù)量，則P=r*k。一個(gè)示例的存儲(chǔ)器陣列可以具有p=150000，k=8，因此r=18750。諸如400-1的每個(gè)讀/寫堆疊實(shí)質(zhì)上包含并行服務(wù)于一段k個(gè)存儲(chǔ)器單元的感測(cè)模塊480-1到480-k的堆疊。頁(yè)控制器410經(jīng)由線路411向讀/寫電路370提供控制和定時(shí)信號(hào)。頁(yè)控制器本身經(jīng)由線路311而依賴于存儲(chǔ)器控制器310。每個(gè)讀/寫堆疊400之間的通信受互連堆疊總線431影響并且由頁(yè)控制器410控制?？刂凭€411將來(lái)自頁(yè)控制器410的控制和時(shí)鐘信號(hào)提供給讀/寫堆疊400-1的組件。在優(yōu)選布置中，堆疊總線被劃分為用于公共處理器500和感測(cè)模塊的堆疊480之間的通信的SA總線422以及用于處理器和數(shù)據(jù)鎖存器的堆疊430之間的通信的D總線423。數(shù)據(jù)鎖存器的堆疊430包括數(shù)據(jù)鎖存器430-1到430_k，一個(gè)數(shù)據(jù)鎖存器用于與該堆疊相關(guān)聯(lián)的每個(gè)存儲(chǔ)器單元。I/o模塊440使得數(shù)據(jù)鎖存器能夠經(jīng)由I/O總線231與外部交換數(shù)據(jù)。公共處理器還包括用于輸出指示存儲(chǔ)器操作的狀態(tài)、諸如錯(cuò)誤狀況的狀態(tài)信號(hào)的輸出507。狀態(tài)信號(hào)用于驅(qū)動(dòng)在線或配置中聯(lián)系于標(biāo)記總線(FLAG BUS) 509的η-晶體管550的柵極。該標(biāo)記總線優(yōu)選由控制器310預(yù)充電并且當(dāng)狀態(tài)信號(hào)由任意一個(gè)讀/寫堆疊賦值時(shí)被下拉。多狀態(tài)存儲(chǔ)器劃分的例子已經(jīng)結(jié)合圖3描述了其中每個(gè)存儲(chǔ)器單元存儲(chǔ)多位數(shù)據(jù)的非易失性存儲(chǔ)器。一個(gè)具體例子是由場(chǎng)效應(yīng)晶體管的陣列形成的存儲(chǔ)器，每個(gè)場(chǎng)效應(yīng)晶體管具有在其溝道區(qū)和其控制柵極之間的電荷存儲(chǔ)層。電荷存儲(chǔ)層或單元可以存儲(chǔ)一個(gè)范圍的電荷，引起對(duì)于每個(gè)場(chǎng)效應(yīng)晶體管的一個(gè)范圍的閾值電壓?？赡艿拈撝惦妷旱姆秶缍仁情撝荡?。當(dāng)閾值窗被劃分為閾值電壓的多個(gè)子范圍或者區(qū)域時(shí)，每個(gè)可分辨的區(qū)域用于表示存儲(chǔ)器單元的不同存儲(chǔ)器狀態(tài)?？梢酝ㄟ^(guò)一個(gè)或多個(gè)二進(jìn)制位來(lái)編碼多個(gè)存儲(chǔ)器狀態(tài)。例如，被劃分為四個(gè)區(qū)域的存儲(chǔ)器單元可以支持可以被編碼為2位數(shù)據(jù)的四個(gè)狀態(tài)。類似地，被劃分為八個(gè)區(qū)域的存儲(chǔ)器單元可以支持可以被編碼為3位數(shù)據(jù)的八個(gè)存儲(chǔ)器狀態(tài)，等等。圖9 (0)-9 (2)例示編程一群4狀態(tài)存儲(chǔ)器單元的例子。圖9 (O)例示可編程為分別表示存儲(chǔ)器狀態(tài)“0”、“1”、“2”和“3”的四個(gè)不同的閾值電壓分布的該群存儲(chǔ)器單元。圖9 (I)例示對(duì)于被擦除的存儲(chǔ)器的“被擦除”閾值電壓的初始分布。圖9 (2)例示在許多存儲(chǔ)器單元已經(jīng)被編程之后存儲(chǔ)器的例子。實(shí)質(zhì)上，單元初始地具有“被擦除”閾值電壓并且編程會(huì)將其移動(dòng)到更高的值而進(jìn)入由％、V2和V3劃界的三個(gè)區(qū)域之一。以此方式，每個(gè)存儲(chǔ)器單元可以被編程到三個(gè)被編程狀態(tài)“ I ”、“2”和“3”之一或者在“被擦除”狀態(tài)中保持未被編程。隨著存儲(chǔ)器得到更多編程，如圖9 (I)所示的“被擦除”狀態(tài)的初始分布將變得更窄并且被擦除狀態(tài)由“O”狀態(tài)表示。可以使用具有低位和高位的2-位碼來(lái)表示四個(gè)存儲(chǔ)器狀態(tài)的每個(gè)。例如，“O”、“ I ”、“ 2 ”和“ 3 ”狀態(tài)分別由“ 11”、“ OI ”、“ 00 ”和“ 10 ”表示?？梢酝ㄟ^(guò)在“全序列”模式下感測(cè)而從存儲(chǔ)器讀取2-位數(shù)據(jù)，在該“全序列”模式中，通過(guò)分別在三個(gè)子過(guò)程(sub-passes)中相對(duì)于讀取劃界閾值'、V2和V3進(jìn)行感測(cè)來(lái)一起感測(cè)這兩位。圖10 (O)-1O (2)例示編程一群8-狀態(tài)存儲(chǔ)器單元的例子。圖10 (O)例示可編程為分別表示存儲(chǔ)器狀態(tài)“O”- “7”的八個(gè)不同的閾值電壓分布的該群存儲(chǔ)器單元。圖10
(I)例示對(duì)于被擦除存儲(chǔ)器的“被擦除”閾值電壓的初始分布。圖10 (2)例示在許多存儲(chǔ)器單元已經(jīng)被編程之后的存儲(chǔ)器的例子。實(shí)質(zhì)上，單元初始地具有“被擦除”閾值電壓并且編程會(huì)將其移動(dòng)到更高的值而進(jìn)入由V1-V7劃界的三個(gè)區(qū)域之一。以此方式，每個(gè)存儲(chǔ)器單元可以被編程到七個(gè)被編程狀態(tài)“I”- “7”之一或者在“被擦除”狀態(tài)中保持未被編程。隨著存儲(chǔ)器得到更多編程，如圖10 (I)所示的“被擦除”狀態(tài)的初始分布將變得更窄并且被擦除狀態(tài)由“ O ”狀態(tài)表示?？梢允褂镁哂械臀缓透呶坏?-位碼來(lái)表示四個(gè)存儲(chǔ)器狀態(tài)的每個(gè)。例如，“O”、“ I ”、“ 2 ”、“ 3 ”、“ 4 ”、“ 5 ”、“ 6 ” 和“ 7 ” 狀態(tài)分別由 “ 111”、“ 011 ”、“ 001 ”、“ 101 ”、“ 100 ”、“ 000 ”、“010”和“110”表示?？梢酝ㄟ^(guò)在“全序列”模式中進(jìn)行感測(cè)而從存儲(chǔ)器讀取3-位數(shù)據(jù)，在該“全序列”模式中，通過(guò)分別在七個(gè)子過(guò)程中相對(duì)于讀取劃界閾值V1-V7進(jìn)行感測(cè)來(lái)一起感測(cè)三位。頁(yè)或字線編稈和駘證對(duì)頁(yè)編程的一種方法是全序列編程。該頁(yè)的所有單元初始處于被擦除狀態(tài)。因此，該頁(yè)的所有單元從被擦除狀態(tài)朝向其目標(biāo)狀態(tài)被并行編程。以“I”狀態(tài)作為目標(biāo)狀態(tài)的那些存儲(chǔ)器單元在一旦其已經(jīng)被編程到“ I”狀態(tài)時(shí)就被鎖定以禁止進(jìn)一步編程，而具有目標(biāo)狀態(tài)“2”或更高的其他存儲(chǔ)器單元將經(jīng)歷進(jìn)一步編程。最終，以“2”作為目標(biāo)狀態(tài)的存儲(chǔ)器單元也將被鎖定以禁止進(jìn)一步編程。類似地，隨著逐步的編程脈沖，具有目標(biāo)狀態(tài)“3”- “7”的單元達(dá)到并被鎖定。因?yàn)轵?yàn)證發(fā)生在編程脈沖之后并且每個(gè)驗(yàn)證可以針對(duì)多個(gè)驗(yàn)證電平，因此已經(jīng)實(shí)現(xiàn)了各種“智能”驗(yàn)證方案來(lái)減少驗(yàn)證操作的總數(shù)。例如，因?yàn)橹鹈}沖的編程遞增編程該群?jiǎn)卧蛟絹?lái)越高的閾值水平，所以在直到某個(gè)脈沖之前，無(wú)需開(kāi)始相對(duì)于較高驗(yàn)證電平的驗(yàn)證。在Gongwer等人發(fā)表于2007年7月10日并且轉(zhuǎn)讓給與本申請(qǐng)相同的受讓人的美國(guó)專利號(hào) 7，243，275 “SMART VERIFY FOR MULT1-STATE MEMORIES”中公開(kāi)了具有智能驗(yàn)證的編程技術(shù)的例子。美國(guó)專利號(hào)7，243，275的整個(gè)公開(kāi)被引用附于此。圖11例示了用于將4-狀態(tài)存儲(chǔ)器單元編程到目標(biāo)存儲(chǔ)器狀態(tài)的傳統(tǒng)技術(shù)。編程電路通常向所選字線施加一系列編程脈沖。以此方式，其控制柵極耦接到該字線的一頁(yè)存儲(chǔ)器單元一起被編程。所使用的編程脈沖串可以具有遞增的時(shí)段或幅度以便抵消被編程到存儲(chǔ)器單元的電荷存儲(chǔ)單元中的累積電子。編程電壓Vrai被施加到在編程下的頁(yè)的字線。編程電壓vrcM是從初始電壓水平V·開(kāi)始的階梯波形形式的一系列編程電壓脈沖。在編程下的頁(yè)的每個(gè)單元經(jīng)歷此系列的編程電壓脈沖，在每個(gè)脈沖處嘗試向該單元的電荷存儲(chǔ)元件添加遞增的電荷。在編程脈沖之間，單元被回讀以確定其閾值電壓?；刈x處理可能涉及一個(gè)或多個(gè)感測(cè)操作。當(dāng)單元的閾值電壓已經(jīng)被驗(yàn)證為落入與目標(biāo)狀態(tài)對(duì)應(yīng)的閾值電壓區(qū)域內(nèi)時(shí)，對(duì)該單元的編程停止。無(wú)論何時(shí)頁(yè)的存儲(chǔ)器單元已被編程到其目標(biāo)狀態(tài)時(shí)，其被禁止編程，而其他單元繼續(xù)經(jīng)歷編程，直到該頁(yè)的所有單元都已被編程-驗(yàn)證過(guò)。有缺陷的字線接下來(lái)的部分將考慮用于標(biāo)識(shí)有缺陷的字線的技術(shù)。如在背景技術(shù)中所述，字線缺陷可以包括漏電的字線以及斷裂的字線兩者。以下考慮這兩者，首先討論字線漏電。字線漏電檢測(cè)在現(xiàn)有技術(shù)布置下，通常盡可以在對(duì)存儲(chǔ)器芯片的測(cè)試時(shí)通過(guò)直接向器件的管腳施加高電壓電平然后測(cè)量管腳處的電流/電壓水平來(lái)進(jìn)行字線漏電的檢測(cè)。這要求使用測(cè)試器器件并且不能在存儲(chǔ)器芯片被裝配為一器件的部分之后實(shí)現(xiàn)。這意味著，然后在器件燒機(jī)(burn-1n)之后不能檢查字線。在此給出的技術(shù)允許檢測(cè)字線漏電的芯片上手段。
如將在以下段落中討論的，給出的技術(shù)允許在字線具有內(nèi)部施加的高電壓的同時(shí)檢測(cè)字線上的漏電。在示例實(shí)施例中，使用電容性分壓器將高電壓降轉(zhuǎn)換為可以與參考電壓相比較的低電壓降以確定由于漏電引起的電壓降。接下來(lái)的部分將給出可以幫助確保用于檢測(cè)漏電極限的此技術(shù)的準(zhǔn)確性的相關(guān)芯片上自校準(zhǔn)方法。對(duì)于這兩個(gè)處理，它們可以在器件狀態(tài)機(jī)的控制下，這屬于內(nèi)置的自測(cè)試以節(jié)省昂貴的外部測(cè)試器件。以此方式，可以在不需要復(fù)雜的測(cè)試設(shè)施的并且可以在芯片被封裝之后的場(chǎng)合下進(jìn)行的芯片上自動(dòng)處理中進(jìn)行漏電確定。首先，對(duì)在此涉及的問(wèn)題的一些討論很可能是有用的。將存儲(chǔ)器器件不斷減小到更小規(guī)模存在持續(xù)的影響。例如，隨著該技術(shù)縮小到20nm和IOnm存儲(chǔ)器單元，字線之間的距離因此是20nm或10nm。容限變得更關(guān)鍵并且器件更易于出現(xiàn)可能導(dǎo)致字線漏電到基板或者短路到相鄰字線的缺陷。已經(jīng)發(fā)現(xiàn)漏電與由于生長(zhǎng)缺陷而不能循環(huán)的晶片相關(guān)，并且可檢測(cè)的漏電看起來(lái)在實(shí)際的編程狀態(tài)故障之前。檢測(cè)字線漏電的先前方法在字線上施加高電壓并且測(cè)量來(lái)自測(cè)試管腳焊點(diǎn)的電流泄漏。(在美國(guó)專利號(hào)5，428，621中討論了現(xiàn)有漏電檢測(cè)的一些例子。)因?yàn)槁╇姕y(cè)試需要非常準(zhǔn)確的電流源，所以此測(cè)試模式僅可以通過(guò)傳統(tǒng)的測(cè)試器來(lái)進(jìn)行。因?yàn)橹圃焐滔Ｍ麑⒋蟛糠譁y(cè)試操作轉(zhuǎn)移到不昂貴的測(cè)試器上，所以能夠?qū)崿F(xiàn)檢測(cè)字線漏電的芯片上手段的新的測(cè)試流程將是有用的。此部分給出使能夠?qū)τ陂W存自動(dòng)地并且內(nèi)部地進(jìn)行字線漏電測(cè)試并且可以利用各個(gè)電壓偏壓以及多種加壓(stress)拓?fù)鋪?lái)進(jìn)行的方式。該方法還可以在芯片被封裝之后的場(chǎng)合下進(jìn)行，并且進(jìn)一步允許系統(tǒng)檢測(cè)不同的漏電水平。對(duì)于典型的器件，在諸如10到20伏的高電壓加壓時(shí)字線漏電可以是IOOnA量級(jí)。以高電壓檢測(cè)這樣的小電流的難點(diǎn)源于當(dāng)前的NAND架構(gòu)。這可以用圖12來(lái)例示。存儲(chǔ)器電路的平面可以在幾千個(gè)塊的量級(jí)，在610示出塊中的一個(gè)，并且每個(gè)塊可以具有幾十條字線，其中的三條字線明確示出為WLn-1615、WLn613和WLn+1611。在編程和讀取操作期間，一般在所選字線上施加高電壓，比如在WLn613上施加。NAND架構(gòu)還需要具有字線電壓驅(qū)動(dòng)器的最小面積損失(penalty)。該驅(qū)動(dòng)器通常從字線陣列的一端連接到這些字線。如果該架構(gòu)允許從兩端連接到字線，則可以通過(guò)從一端發(fā)送已知的電流并且從另一端檢測(cè)相同的電流來(lái)檢測(cè)字線漏電或者斷裂。高電壓VPGM通過(guò)泵(以下關(guān)于圖13討論)產(chǎn)生并被提供給在此表示為開(kāi)關(guān)的第一解碼CGN塊601。CGN塊601是用于根據(jù)對(duì)于每條全局控制柵極(CG)線的操作模式而提供各種(通常是3到5個(gè)不同種類的)電壓的塊。與示出的字線對(duì)應(yīng)地明確示出了 CG線中的三條(621、623、625)。(與每個(gè)塊中的字線的數(shù)量一樣多的)CG線將連接(rout)到存儲(chǔ)器陣列的行(塊)解碼器。如由省略號(hào)所示，除了僅示出的塊610之外，CG線還行進(jìn)到該陣列的其他塊，以便這些CG線通常與頂部金屬層連接并且穿過(guò)所有層的所有行解碼器。在一個(gè)優(yōu)選實(shí)施例中，利用本地泵(local pump)解碼每個(gè)塊。當(dāng)塊被選擇時(shí)，邏輯信號(hào)將使得本地泵在行解碼器中的通過(guò)晶體管(對(duì)于三條所示字線的通過(guò)晶體管在此由631、633和635表示)的柵極上施加高通過(guò)電壓transferG。在相應(yīng)全局CG上的高電壓將被傳遞到所選塊的字線。在此，僅字線WLn613被示出為連接以接收VPGM，兩條相鄰字線(611，615)取為地(或者更通常地，取為低電壓電平)，對(duì)應(yīng)于以下討論的字線到字線漏電測(cè)試樣式。在字線漏電測(cè)試期間，根據(jù)要檢測(cè)的缺陷，字線可以具有不同的偏壓拓?fù)洹Ｔ跈z測(cè)字線到基板短路的情況下，所有字線可以被偏壓到相同水平的高電壓，基板處于地。在檢測(cè)字線到相鄰字線短路的情況下，塊中的字線將被交替地偏壓在高電壓(VPGM)和O伏，如圖12所示。最差的寄生電容將來(lái)自后一種情況。圖12還示出了對(duì)于所涉及的寄生電容的一些示例的估計(jì)值。從64字線架構(gòu)中的高電壓泵到CGN(高電壓到復(fù)用塊)，貢獻(xiàn)大概是5pF。在CGN塊內(nèi)部，負(fù)荷將是4pF。從CGN塊連接到存儲(chǔ)器陣列的邊緣處的行解碼器的每個(gè)全局頂部金屬是4pF。一個(gè)平面的結(jié)電容是lpF。每個(gè)本地字線(local wordline)具有2pF。在替換的偏壓配置中，總共64條字線，其中的32條字線被偏壓到高電壓而其他32條字線被偏壓到0V，如圖12中所示，總字線電容是2x32=64pF?？?cè)諧G線將是5x32=160pF。為了檢測(cè)高電壓提供節(jié)點(diǎn)VPGM上的漏電，則總電容將是64+160+4+5=233pF。如果系統(tǒng)要使用IOOnA的漏電來(lái)對(duì)233pF的大電容放電并使高電壓降低I伏，則這將需要等待2. 3ms。在檢測(cè)偶數(shù)字線上的漏電之后，將用另一 2. 3ms來(lái)測(cè)試奇數(shù)字線?？偮╇姕y(cè)試時(shí)間是大約5ms。為了減少檢測(cè)時(shí)間，檢測(cè)所需的電壓降可以減少到100mV，相應(yīng)的檢測(cè)時(shí)間減少到500us。這可以用于現(xiàn)場(chǎng)(in-field)檢測(cè)操作。在一組優(yōu)選實(shí)施例中，這可以在每個(gè)擦除操作之前執(zhí)行。例如，檢測(cè)可以被包括為擦除操作序列的部分，或者可以響應(yīng)于控制器發(fā)出的指令而在擦除之前進(jìn)行。如果一個(gè)塊失敗，則控制器可以將其從可用塊的池中移除。放電和測(cè)試時(shí)間將依賴于CG路線的寄生電容。由于此，一組優(yōu)選實(shí)施例具有內(nèi)置到存儲(chǔ)器芯片的芯片上校準(zhǔn)機(jī)制，以便可以使用精確的漏電標(biāo)準(zhǔn)來(lái)用于檢測(cè)，并且可以根據(jù)芯片架構(gòu)、子線電壓加壓拓?fù)洹⑵矫娴臄?shù)量以及任何其他有貢獻(xiàn)的因素來(lái)自動(dòng)調(diào)整測(cè)試時(shí)間。在接下來(lái)的部分中進(jìn)一步討論此校準(zhǔn)系統(tǒng)。通常通過(guò)諸如圖13所示的電阻分壓器來(lái)調(diào)整正常的高電壓泵。高電壓VPGM將由經(jīng)過(guò)開(kāi)關(guān)SW1649連接到地(或更一般地，連接到低電壓電平)的電阻器645和647分壓，并且用于amp643的比較點(diǎn)電壓將是通常在1. 2伏左右的電壓基準(zhǔn)vref。電阻器串通常將具有IOuA水平的漏電流。差分放大器或者比較器643將被用于輸出數(shù)字電壓標(biāo)記泵(flag_pump)，該數(shù)字電壓標(biāo)記泵將被用于控制泵時(shí)鐘。當(dāng)該泵被泵到目標(biāo)水平時(shí)，標(biāo)記泵將是低的以關(guān)閉泵時(shí)鐘。當(dāng)高電壓降到某個(gè)水平以下時(shí)，標(biāo)記泵信號(hào)將成為高以使能泵時(shí)鐘并且開(kāi)啟泵以提供高電壓。關(guān)于電荷泵的更多細(xì)節(jié)可以在例如Pan和Samaddar在McGraw-Hi 11的2006年的 “Charge Pump Circuit Design” 中或者在網(wǎng)頁(yè) “www. eecg. toronto. edu/ kphang/ecel371/chargepumps. pdf，，上可獲得的 Pylarinos 和 Rogers,Department of Electricaland Computer Engineering University of Toronto 的“Charge Pumps:An Overview，，中找到。關(guān)于各種其他電荷泵方面和設(shè)計(jì)的進(jìn)一步信息可以在以下中找到美國(guó)專利號(hào) 5，436，587 ；6, 370，075 ；6, 556，465 ；6, 760，262 ；6, 922，096 ；7, 030，683 ；7, 554，311 ；7，368，979 ;以及 7，135，910 ;美國(guó)專利公開(kāi)號(hào) 2009-0153230-A1 ；2009-0153232-Α1 以及2009-0058506-A1 ；以及于2005年12月6日提交的申請(qǐng)?zhí)?1/295，906 ;于2005年12月16日提交的11/303，387 ；于2007年8月28日提交的11/845，939 ；于2008年6月24日提交的12/144,808 ;于2008年6月9日提交的12/135，948 ;于2008年6月25日提交的12/146，243 ；于2008年12月17日提交的12/337，050 ；于2009年7月21日提交的12/506, 998 ;于2009年9月30日提交的12/570，646 ;以及于2009年12月17日提交的12/640,820。具體地，7，554，311描述了也在分壓器中采用電容用于調(diào)整的調(diào)整方案?？梢允褂妙愃朴趫D12的檢測(cè)原理來(lái)檢測(cè)大寄生高電壓節(jié)點(diǎn)上的電壓變化。因?yàn)槁╇娛且訧OOnA的量級(jí)，所以需要使用將高電壓劃分為低電壓的新方式。通常與低電壓供應(yīng)一起來(lái)構(gòu)造比較器以節(jié)省Icc電流。電容式分壓器具有無(wú)漏電流的優(yōu)點(diǎn)。電容式分壓器的難點(diǎn)在于需要準(zhǔn)確設(shè)置在檢測(cè)點(diǎn)處的初始電壓。如圖14所示，除了調(diào)壓器(regulator)643之外，添加一組新的差分放大器或者比較器653用于字線漏電檢測(cè)。比較電壓verfI可以由數(shù)字到模擬轉(zhuǎn)換器電壓電路651設(shè)置，該數(shù)字到模擬轉(zhuǎn)換器電壓電路651的輸入可以根據(jù)器件而設(shè)置。(在一個(gè)替換實(shí)施例中，這可以被設(shè)置為校準(zhǔn)處理的一部分。)開(kāi)關(guān)晶體管SW2659將用于將比較節(jié)點(diǎn)初始化在調(diào)整電平的相同電壓電平。電容器C1655和C2657是電容式分壓器?？梢允褂?:1的比率。檢測(cè)點(diǎn)電壓Vmid將具有增
量
權(quán)利要求
1.一種在具有沿著字線形成的陣列的存儲(chǔ)器單元的存儲(chǔ)器電路中確定所述字線中的一條或多條是否有缺陷的方法，該方法包括 向第一多條字線施加電壓樣式； 允許所述第一多條字線根據(jù)施加的電壓樣式而充電； 隨后在所述第一多條字線上俘獲得到的電荷； 在時(shí)間延遲之后，隨后進(jìn)行從所述第一多條字線的電壓電平得到的電壓與參考電壓的比較；以及 基于該比較，確定所述第一多條字線中的至少一條是否有缺陷。
2.根據(jù)權(quán)利要求1的方法，其中所述存儲(chǔ)器單元形成多個(gè)擦除塊，并且所述第一多條字線是這些擦除塊的第一塊的字線。
3.根據(jù)權(quán)利要求2的方法，其中所述電壓樣式是在第一擦除塊的一些可選字線上施加高電壓并且在所述第一擦除塊的其他字線上施加低電壓電平。
4.根據(jù)權(quán)利要求2的方法，其中所述電壓樣式是在第一擦除塊的所有字線上施加高電壓，而第一擦除塊的基板被保持在低電壓電平。
5.根據(jù)權(quán)利要求1的方法，還包括 在電荷泵中產(chǎn)生電壓電平，其中所述施加電壓樣式包括向由存儲(chǔ)器電路上的解碼電路確定的所選樣式的字線施加該電壓電平。
6.根據(jù)權(quán)利要求1的方法，其中在所述時(shí)間延遲期間，使得字線浮置。
7.根據(jù)權(quán)利要求1的方法，其中所述時(shí)間延遲的持續(xù)時(shí)間由所述存儲(chǔ)器電路上的計(jì)時(shí)器電路確定。
8.根據(jù)權(quán)利要求1的方法，其中所述時(shí)間延遲的持續(xù)時(shí)間通過(guò)器件上的校準(zhǔn)處理確定。
9.根據(jù)權(quán)利要求8的方法，其中所述存儲(chǔ)器單元形成多個(gè)擦除塊，并且所述第一多條字線是擦除塊的第一塊的字線，以及其中所述校準(zhǔn)處理包括 向第二擦除塊的字線施加所述電壓樣式； 允許所述第二擦除塊的字線根據(jù)施加的電壓樣式而充電； 隨后確定在第二塊的字線上俘獲的得到的電荷從這些字線流出的速率；以及 基于該速率設(shè)置該時(shí)間延遲。
10.根據(jù)權(quán)利要求1的方法，其中所述確定所述第一多條字線中的至少一條是否有缺陷在所述存儲(chǔ)器器件的出廠之前進(jìn)行。
11.根據(jù)權(quán)利要求1的方法，其中所述確定所述第一多條字線中的至少一條是否有缺陷在所述存儲(chǔ)器器件被操作了一段時(shí)間之后進(jìn)行。
12.根據(jù)權(quán)利要求11的方法，其中所述方法作為擦除序列的部分而進(jìn)行。
13.根據(jù)權(quán)利要求1的方法，其中所述存儲(chǔ)器器件是包括控制器的存儲(chǔ)器系統(tǒng)的部分，以及其中響應(yīng)于來(lái)自控制器的命令，所述方法在擦除操作之前進(jìn)行。
14.根據(jù)權(quán)利要求1的方法，其中確定所述字線中的一條或多條是否有缺陷的方法在所述存儲(chǔ)器電路上的狀態(tài)機(jī)的控制下進(jìn)行。
15.一種存儲(chǔ)器器件，包括 存儲(chǔ)器陣列，具有沿著多條字線形成的存儲(chǔ)器單元；電壓產(chǎn)生電路，向輸出節(jié)點(diǎn)提供第一電壓電平； 解碼電路，由此能夠?qū)?lái)自該輸出節(jié)點(diǎn)的第一電壓電平選擇性地施加到字線；以及 字線缺陷檢測(cè)電路，包括 電容性分壓器，連接在該輸出節(jié)點(diǎn)和低電壓電平之間； 第一開(kāi)關(guān)，通過(guò)該第一開(kāi)關(guān)連接電容性分壓器的中間節(jié)點(diǎn)以接收從所述第一電壓電平得到的電壓；以及 比較器，具有連接到所述電容性分壓器的中間節(jié)點(diǎn)的第一輸入以及連接以接收參考電壓的第二輸入， 其中所述存儲(chǔ)器器件進(jìn)行檢測(cè)有缺陷的字線的處理，包括預(yù)充電階段，其中所述解碼電路連接所述輸出節(jié)點(diǎn)以向一種樣式的第一組字線施加電壓電平，并且第一開(kāi)關(guān)閉合；隨后的隔離階段，其中使得所述輸出節(jié)點(diǎn)浮置并且第一開(kāi)關(guān)打開(kāi)；以及隨后的檢測(cè)階段，其中所述第一開(kāi)關(guān)打開(kāi)并且比較器的輸出指示所述中間節(jié)點(diǎn)上的相對(duì)于參考電壓的電壓電平的值。
16.根據(jù)權(quán)利要求15的存儲(chǔ)器器件，其中所述電壓產(chǎn)生電路包括 電荷泵電路，其產(chǎn)生第一電壓電平；以及 調(diào)整電路，包括在一側(cè)連接到所述輸出節(jié)點(diǎn)并且在另一側(cè)可連接到低電壓電平的第一分壓器電路，其中所述第一開(kāi)關(guān)將所述電容性分壓器的中間節(jié)點(diǎn)連接到所述第一分壓器電路的中間節(jié)點(diǎn)。
17.根據(jù)權(quán)利要求16的存儲(chǔ)器器件，所述調(diào)整電路還包括第二開(kāi)關(guān)，通過(guò)該第二開(kāi)關(guān)，所述第一分壓器電路可連接到低電壓電平，其中所述第二開(kāi)關(guān)在所述預(yù)充電階段期間閉合并且在所述隔離和檢測(cè)階段期間打開(kāi)。
18.根據(jù)權(quán)利要求15的存儲(chǔ)器器件，其中所述存儲(chǔ)器陣列的單元由多個(gè)擦除塊形成，并且所述第一組字線對(duì)應(yīng)于第一擦除塊。
19.根據(jù)權(quán)利要求18的存儲(chǔ)器器件，其中所述電壓樣式是在第一擦除塊的一些可選字線上施加高電壓，并且在第一擦除塊的其他字線上施加低電壓電平。
20.根據(jù)權(quán)利要求18的存儲(chǔ)器器件，其中所述電壓樣式是在第一擦除塊的所有字線上施加高電壓，而第一擦除塊的基板被保持在低電壓電平。
21.根據(jù)權(quán)利要求15的存儲(chǔ)器器件，還包括 狀態(tài)機(jī)，其中所述字線缺陷檢測(cè)電路被實(shí)現(xiàn)為所述狀態(tài)機(jī)的部分。
22.—種在具有沿著字線形成的一個(gè)或多個(gè)陣列的存儲(chǔ)器單元的存儲(chǔ)器電路中確定所述字線中的一條或多條是否有缺陷的方法，該方法包括 向第一陣列施加電壓，同時(shí)其所有字線選擇開(kāi)關(guān)斷開(kāi)； 建立第一電流水平，其中該第一電流水平是在第一陣列的所有字線選擇開(kāi)關(guān)斷開(kāi)時(shí)由所述第一陣列汲取的電流的水平； 向第二陣列施加電壓，同時(shí)第二陣列的所選組的字線的字線選擇開(kāi)關(guān)接通，并且該第二陣列的所有其他字線選擇開(kāi)關(guān)斷開(kāi)； 建立第二電流水平，其中該第二電流水平是在該第二陣列的所選組的字線的字線選擇開(kāi)關(guān)接通并且該第二陣列的所有其他字線選擇開(kāi)關(guān)斷開(kāi)時(shí)由該第二陣列汲取的電流的水平；進(jìn)行第一電流水平和第二電流水平的比較；以及 基于該比較，確定所選組的字線是否包括一條或多條有缺陷的字線。
23.根據(jù)權(quán)利要求22的方法，其中建立第一電流水平包括鏡像在第一陣列的所有字線選擇開(kāi)關(guān)斷開(kāi)時(shí)由該第一陣列汲取的電流并確定所鏡像的由第一陣列汲取的電流的水平；以及 其中建立第二電流水平包括鏡像在第二陣列的所選組的字線的字線選擇開(kāi)關(guān)接通并且第二陣列的所有其他字線選擇開(kāi)關(guān)斷開(kāi)時(shí)由第二陣列汲取的電流并且確定所鏡像的由第二陣列汲取的電流的水平。
24.根據(jù)權(quán)利要求22的方法，其中所述第一陣列和第二陣列相同并且該方法還包括 在建立第一電流水平之后并且在向第二陣列施加電壓之前，記錄為第一電流水平所建立的值；以及 在建立第二電流水平之后，記錄為第二電流水平建立的值， 其中使用第一和第二電流水平的記錄的值進(jìn)行該比較。
25.根據(jù)權(quán)利要求22的方法，其中所述第一陣列和第二陣列不同，同時(shí)建立第一電流和第二電流，并且在這樣建立了第一電流和第二電流時(shí)進(jìn)行該比較。
26.根據(jù)權(quán)利要求22的方法，其中建立第一和第二電流水平的每個(gè)包括向分別來(lái)自第一陣列和第二陣列的任意漏電流添加偏移電流。
27.根據(jù)權(quán)利要求22的方法，其中所述存儲(chǔ)器陣列由多個(gè)擦除塊形成，并且所選組的字線形成第一擦除塊。
28.根據(jù)權(quán)利要求27的方法，其中所選組的字線是第一擦除塊的所述可選字線。
29.根據(jù)權(quán)利要求27的方法，還包括 響應(yīng)于確定第一擦除塊包括一個(gè)或多個(gè)有缺陷的字線，標(biāo)出所述第一擦除塊。
30.根據(jù)權(quán)利要求22的方法，其中從電荷泵提供作為高電壓值的電壓。
31.根據(jù)權(quán)利要求30的方法，其中該電壓是編程電壓電平。
32.根據(jù)權(quán)利要求22的方法，其中建立第一和第二電流水平包括分別向第一陣列和第二陣列施加電壓電平，并且在延遲之后，測(cè)量電流水平。
33.根據(jù)權(quán)利要求22的方法，其中確定所選組的字線是否包括一條或多條有缺陷的字線包括確定所述第二電流比第一電流超過(guò)預(yù)定量。
34.根據(jù)權(quán)利要求22的方法，其中確定所述字線中的一條或多條是否有缺陷的所述方法在存儲(chǔ)器器件被操作了一個(gè)時(shí)間段之后進(jìn)行。
35.根據(jù)權(quán)利要求34的方法，其中所述方法作為擦除序列的部分而進(jìn)行。
36.根據(jù)權(quán)利要求22的方法，其中所述存儲(chǔ)器器件是包括控制器的存儲(chǔ)器系統(tǒng)的部分，以及其中響應(yīng)于來(lái)自所述控制器的命令，在擦除操作之前進(jìn)行所述方法。
37.根據(jù)權(quán)利要求22的方法，其中確定所述字線中的一條或多條是否有缺陷的所述方法在所述存儲(chǔ)器電路上的狀態(tài)機(jī)的控制下進(jìn)行。
38.一種存儲(chǔ)器器件，包括 沿著多條字線形成的存儲(chǔ)器單元的一個(gè)或多個(gè)陣列； 電壓產(chǎn)生電路，向輸出節(jié)點(diǎn)提供第一電壓電平； 解碼電路，由此能夠?qū)?lái)自該輸出節(jié)點(diǎn)的第一電壓電平選擇性地施加到字線，該解碼電路包括用于各條字線的每條的相應(yīng)的選擇開(kāi)關(guān)以及用于向所選陣列的所有字線選擇開(kāi)關(guān)提供該第一電壓電平的電路；以及 字線缺陷檢測(cè)電路，包括 電流水平檢測(cè)電路，可連接到該陣列以確定在所述第一電壓被提供給所選陣列的字線選擇開(kāi)關(guān)、該所選陣列的所選組的字線的字線選擇開(kāi)關(guān)接通并且該所選陣列的所有其他字線選擇開(kāi)關(guān)斷開(kāi)時(shí)該所選陣列所汲取的電流量； 比較電路，比較當(dāng)?shù)谝凰x陣列的所有字線選擇開(kāi)關(guān)斷開(kāi)時(shí)該第一所選陣列所汲取的電流以及當(dāng)?shù)诙x陣列的所選樣式的字線的字線選擇開(kāi)關(guān)接通時(shí)該第二所選陣列所汲取的電流；以及 邏輯電路，基于該比較確定所選樣式的字線中的一條或多條是否有缺陷。
39.根據(jù)權(quán)利要求38的存儲(chǔ)器器件，其中所述電流水平檢測(cè)電路還包括 電流鏡電路，可連接到所述陣列和所述比較電路，以鏡像在所述第一電壓被提供給所選陣列的字線選擇開(kāi)關(guān)時(shí)由該所選陣列汲取的電流量，并將鏡像電流水平提供給比較電路以進(jìn)行所述比較。
40.根據(jù)權(quán)利要求39的存儲(chǔ)器器件，其中所述電壓產(chǎn)生電路包括電壓偏移電路，用于補(bǔ)償跨過(guò)所述電流鏡電路的電壓降。
41.根據(jù)權(quán)利要求38的存儲(chǔ)器器件，其中所述第一和第二所選陣列是相同的陣列，并且所述比較電路還包括多個(gè)寄存器，并且所述字線缺陷檢測(cè)電路在所述多個(gè)寄存器中記錄在其所有字線選擇開(kāi)關(guān)接通時(shí)汲取的電流以及在其所選樣式的字線的字線選擇開(kāi)關(guān)斷開(kāi)時(shí)的電流水平，以及其中使用存儲(chǔ)的值進(jìn)行所述比較。
42.根據(jù)權(quán)利要求38的存儲(chǔ)器器件，其中所述存儲(chǔ)器陣列由多個(gè)擦除塊形成，并且所選樣式的字線來(lái)自第一擦除塊。
43.根據(jù)權(quán)利要求42的存儲(chǔ)器陣列，其中所選組的字線是第一擦除塊的可選字線。
44.根據(jù)權(quán)利要求38的存儲(chǔ)器器件，其中所述字線缺陷檢測(cè)電路還包括電流源，該電流源向任意漏電流添加偏移電流成為用于進(jìn)行比較的值。
45.根據(jù)權(quán)利要求38的存儲(chǔ)器器件，其中所述電壓產(chǎn)生電路包括產(chǎn)生該第一電壓電平的電荷泵電路。
全文摘要
給出了用于檢測(cè)存儲(chǔ)器陣列中的字線漏電的技術(shù)和相應(yīng)的電路。在一個(gè)示例實(shí)施例中，使用電容性分壓器將高電壓降轉(zhuǎn)換為可以與參考電壓比較的低電壓降以確定由于漏電引起的電壓降。芯片上自身校準(zhǔn)方法可以幫助確保用于檢測(cè)漏電限制的此技術(shù)的準(zhǔn)確性。在其他實(shí)施例中，將由其中高電壓被施加到該陣列、且所有字線未被選擇的參考陣列汲取的電流與由其中被施加了高電壓并且一條或多條字線被選擇的陣列汲取的電流相比較。在這些基于電流的實(shí)施例中，參考陣列可以是與被選擇用于測(cè)試的陣列不同的陣列或者相同的陣列。
文檔編號(hào)G11C29/02GK103069498SQ201180038864
公開(kāi)日2013年4月24日 申請(qǐng)日期2011年6月29日 優(yōu)先權(quán)日2010年7月9日
發(fā)明者李艷, D.李, J.H.海恩, 潘鋒, V.波普里, M.卡扎尼加 申請(qǐng)人:桑迪士克科技股份有限公司