專利名稱：用于共享感測mram的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本申請案涉及非易失性電阻性存儲器，且更特定來說，涉及用于存取非易失性電阻存儲器的參考電壓的產(chǎn)生和分布。
背景技術(shù)：
·例如便攜式無線電話和個人數(shù)字助理(PDA)等個人計算裝置正需要不斷增長的數(shù)據(jù)存儲容量來執(zhí)行范圍不斷擴(kuò)大的應(yīng)用。舉例來說，無線電話可包含數(shù)字視頻相機(jī)、視頻和音頻文件播放器、便攜式游戲播放器，和因特網(wǎng)接入/網(wǎng)絡(luò)瀏覽器。在需要處置范圍擴(kuò)大的應(yīng)用的同時，電池使用有時間被高度重視，且因此優(yōu)選將數(shù)據(jù)存儲的電力消耗保持在最小范圍。將數(shù)據(jù)存儲為可切換電阻的電阻存儲器顯示出滿足例如個人計算裝置等應(yīng)用中的預(yù)期存儲需要的前景。一種類型的電阻存儲器——自旋轉(zhuǎn)移力矩(STT)磁性隧穿結(jié)(MTJ)或STT-MTJ顯示出特別的前景。STT-MTJ具有較高的讀取/寫入速度，與MOS處理相容，且具有非常高的循環(huán)耐久性。簡要來說，STT-MTJ單元包含固定磁性層和自由磁性層，各自具有若干磁域。自由磁性層與固定磁性層的對準(zhǔn)可被切換到兩個穩(wěn)定狀態(tài)(并行(P)和反平行(AP))中的一者中。P和AP狀態(tài)中的一者可表示二進(jìn)制“0”，且另一者表示二進(jìn)制“I”。P狀態(tài)中的STT-MTJ的電阻比AP狀態(tài)中的其電阻低。STT-MTJ單元可因此通過檢測其電阻來讀取。用于讀取STT-MTJ單元的常規(guī)手段是通過使讀取電流通過所述單元且通過讀出放大器將所得的“讀取”電壓與參考電壓進(jìn)行比較。為了讀取準(zhǔn)確性，參考電壓理想上處于“O”電壓與“I”電壓之間的一半處。為了在此所要的半途點(diǎn)處提供參考電壓，理想上具有與讀取電流相同的量值的參考電流通過在“O”狀態(tài)下編程的參考STT-MTJ與在“I”狀態(tài)下編程的參考STT-MTJ的平行布置。理想上，參考STT-MTJ具有與實(shí)際存儲STT-MTJ的P和AP狀態(tài)電阻相同的P和AP狀態(tài)電阻。因此，假設(shè)參考電流和讀取電流具有相同的量值，則此在“O”電壓與“I”電壓之間的一半處的理想點(diǎn)處產(chǎn)生參考電壓。在形成為m列乘η行的STT-MTJ單元的陣列的常規(guī)磁性隨機(jī)存取存儲器(MRAM)中，可為每L列(例如，四個、六個、八個)中的每一者提供一個讀出放大器，且可提供參考電路以用于饋送連接到讀出放大器的輸入中的一者的參考電壓線。為了讀取準(zhǔn)確性和存取速度，一般的設(shè)計目標(biāo)是使參考電壓和讀取電壓兩者在讀出放大器的輸入處盡可能快地達(dá)到可接收地穩(wěn)定的狀態(tài)。然而，在由STT-MTJ單元形成的常規(guī)磁性隨機(jī)存取存儲器(MRAM)中，參考電流所流過的路徑與讀取電流流過的路徑相比具有顯著不同的結(jié)構(gòu)和布置，以及不同的電特性。電特性上的差異可包含其相應(yīng)負(fù)載中的顯著差異。此外，用于參考電流的路徑以及用于讀取電流的路徑可具有實(shí)質(zhì)上不同的結(jié)構(gòu)，且因此其歸因于制造容限的相應(yīng)物理參數(shù)上的變化可導(dǎo)致其電特性之間的差異上的對應(yīng)大的變化，且因此導(dǎo)致其不同的延遲。結(jié)果可為讀取存取時序上的對應(yīng)顯著的變化。因此在MRAM領(lǐng)域中需要在讀取讀出放大器的輸入處快速地達(dá)到穩(wěn)定、準(zhǔn)確的讀取電壓和參考電壓，以及其它性能和增產(chǎn)改進(jìn)。

發(fā)明內(nèi)容
示范性實(shí)施例包含實(shí)質(zhì)上不管芯片間制造變化如何均提供益處和優(yōu)點(diǎn)，提供讀取電流路徑與參考電流路徑上的負(fù)載之間的固有緊密匹配以及其它特征的電阻性存儲器裝置和方法。根據(jù)示范性實(shí)施例的電阻性存儲器裝置和方法進(jìn)一步提供通過由與位存儲STT-MTJ單元等同且一起布置的STT-MTJ單元產(chǎn)生參考電壓，以及其它特征和益處。在一個方面中，參考STT-MTJ單元與數(shù)據(jù)存儲STT-MTJ單元之間的唯一差異可為其指定。根據(jù)示范性實(shí)施例的電阻性存儲器裝置和方法可進(jìn)一步提供不需要特殊參考電壓電路而是使用電阻性存儲器存儲單元來用于參考電壓的電阻性存儲器陣列，以及其它特征和益處。在一個實(shí)施例中，磁性隨機(jī)存取存儲器(MRAM)包括:具有多個電阻性存儲器單元的電阻性存儲器；參考節(jié)點(diǎn)；以及讀取模式切換電路，其經(jīng)配置以在將電阻性存儲器單元中的第一兩者或兩者以上耦合到參考節(jié)點(diǎn)的第一讀取模式與將電阻性存儲器單元中的第二兩者或兩者以上耦合到參考節(jié)點(diǎn)的第二讀取模式之間選擇性地切換。在一個方面中，參考電流源可耦合到參考節(jié)點(diǎn)，且參考電流源可經(jīng)配置以產(chǎn)生穿過電阻性存儲器單元中的第一兩者或兩者以上的第一參考電流以在參考節(jié)點(diǎn)處產(chǎn)生參考電壓。在另一方面中，讀取模式切換電路可經(jīng)配置以在第一讀取模式中形成多個第一參考電流路徑，各自從參考節(jié)點(diǎn)延伸穿過電阻性存儲器單元中的第一兩者或兩者以上中的對應(yīng)一者，且在第二讀取模式中形成多個第二參考電流路徑，各自從參考節(jié)點(diǎn)延伸穿過電阻性存儲器單元中的第二兩者或兩者以上中的對應(yīng)一者。在一個實(shí)施例中，這一方面中，MRAM可包含多個行解碼器以及用于所述多個行解碼器的共享電荷雙電壓行驅(qū)動器。在進(jìn)一步的方面中，共享電荷雙電壓行驅(qū)動器可包含將饋給多個行解碼器的共用字線可切換地耦合到第一電壓軌的第一切換驅(qū)動器晶體管，以及將所述共用字線可切換地耦合到第二電壓軌的第二切換驅(qū)動器晶體管。根據(jù)一個實(shí)施例，提供一種用于磁性隨機(jī)存取存儲器(MRAM)存儲的方法，且方法可包含:將第一 MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元，且將第一MRAM存儲器組的一電阻性存儲器單元編程為第一組二進(jìn)制I參考單元；將第二 MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元，且將第二 MRAM存儲器組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元；基于第一組二進(jìn)制O參考和第一組二進(jìn)制I參考而產(chǎn)生參考電壓；以及基于所述參考電壓而讀取第二 MRAM組的電阻存儲器單元。在一個方面中，用于MRAM存儲的一個實(shí)例性方法可包含基于第二組二進(jìn)制O參考單元和第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓，且可包含基于所述參考電壓而讀取第一MRAM組的電阻存儲器單元。在一個進(jìn)一步的方面中，讀取第二 MRAM組的電阻存儲器單元可包含與產(chǎn)生穿過第一組二進(jìn)制O參考電壓以及第一組二進(jìn)制I參考單元的參考電流同時地產(chǎn)生穿過第二 MRAM組的電阻存儲器單元的讀取電流。在一個方面中，在一個實(shí)例中，用于MRAM存儲的一個實(shí)例性方法可包含通過在一個進(jìn)一步的方面中將第一組二進(jìn)制O參考單元和第一組二進(jìn)制I參考單元與參考節(jié)點(diǎn)解耦，且將第二組二進(jìn)制O參考單元和第二組二進(jìn)制I參考單元同時耦合到參考節(jié)點(diǎn)而基于第二組二進(jìn)制O參考單元和第二組二進(jìn)制I參考單元產(chǎn)生參考電壓，來改變讀取模式。根據(jù)一個實(shí)施例，一種磁性隨機(jī)存取存儲器(MRAM)存儲裝置包含:用于將第一MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元且將第一 MRAM存儲器組的一電阻性存儲器單元編程為第一組二進(jìn)制I參考單元的裝置；以及用于將第二MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元且將第二 MRAM存儲器組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元；用于基于第一組二進(jìn)制O參考和第一組二進(jìn)制I參考而產(chǎn)生參考電壓的裝置；以及用于基于所述參考電壓而讀取第二MRAM組的電阻存儲器單元的裝置。在一個方面中，一種實(shí)例性MRAM存儲裝置可包含用于編程二進(jìn)制O參考單元以及第二組二進(jìn)制I參考單元的裝置，以及用于基于所述參考電壓而讀取第一MRAM組的電阻存儲器單元的裝置。根據(jù)一個實(shí)施例，一種具有計算機(jī)可讀媒體的計算機(jī)產(chǎn)品可包括在由處理器讀取和執(zhí)行時致使所述處理器進(jìn)行以下操作的指令:將第一磁性隨機(jī)存取存儲器(MRAM)組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元，且將第一 MRAM存儲器組的一電阻性存儲器單元編程為第一組二進(jìn)制I參考單元；將第二MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元，且將第二 MRAM存儲器組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元；控制基于第一組二進(jìn)制O參考單元和第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓；以及控制基于所述參考電壓而讀取第二 MRAM組的電阻存儲器單元。


呈現(xiàn)附圖來輔助對本發(fā)明的實(shí)施例的描述，且僅出于說明而非限制所述實(shí)施例的目的來提供附圖。圖1是一個MRAM單元行、相關(guān)聯(lián)的參考電路和讀出放大器的簡化示意圖。圖2是根據(jù)一個示范性實(shí)施例的一個共享感測MRAM裝置的簡化示意圖，其在一個實(shí)例性組讀取模式中說明讀取和參考電流路徑。圖3是根據(jù)一個示范性實(shí)施例的一個共享感測MRAM裝置的簡化示意圖，其在另一實(shí)例性組讀取共享模式中說明讀取和參考電流路徑。圖4是根據(jù)一個示范性實(shí)施例的共享感測MRAM裝置中的一個實(shí)例性參考行名稱的簡化示意圖。圖5展示一個實(shí)例性雙電壓行驅(qū)動器的示意圖。圖6是在根據(jù)一個示范性實(shí)施例的一方面的一個布置中的一個共享電荷雙電壓行解碼器的簡化示意圖。圖7展不根據(jù)一個方面相對于施加到根據(jù)一個不范性實(shí)施例的一個共享電荷雙電壓行解碼器的一個讀取控制信號序列的一個實(shí)例性字線電壓的一個時序圖。圖8是根據(jù)一個或一個以上示范性實(shí)施例的一個實(shí)例性計算裝置的功能框圖。圖9是根據(jù)一個或一個以上示范性實(shí)施例的在制造共享讀出放大器MRAM裝置中的一個工藝的功能流程圖。圖10說明其中可有利地采用本發(fā)明的一個或一個以上實(shí)施例的示范性無線通信系統(tǒng)。
具體實(shí)施例方式在以下針對本發(fā)明的特定實(shí)施例的描述和有關(guān)圖式中揭示本發(fā)明的若干方面。可在不脫離本發(fā)明的范圍的情況下設(shè)計替代實(shí)施例。此外，將不會詳細(xì)描述本發(fā)明的眾所周知的元件，或?qū)⑹÷运鲈?，以免混淆本發(fā)明的相關(guān)細(xì)節(jié)。詞語“示范性”在本文中用于表示“充當(dāng)實(shí)例、例子或說明”。本文中被描述為“示范性的”任何實(shí)施例不必被理解為比其它實(shí)施例優(yōu)選或有利。同樣，術(shù)語“本發(fā)明的實(shí)施例”并非要求本發(fā)明的所有實(shí)施例均包含所論述的特征、優(yōu)點(diǎn)或操作模式。本文中所使用的術(shù)語僅出于描述特定實(shí)施例的目的且并不希望限制本發(fā)明的實(shí)施例。如在本文中所使用，除非上下文另外清楚地指示，否則希望單數(shù)形式“一”和“所述”也包含復(fù)數(shù)形式。將進(jìn)一步理解，術(shù)語“包括”和/或“包含”在本文使用中時指定所陳述的特征、整體、步驟、操作、元件和/或組件的存在，但不排除一個或一個以上其它特征、整體、步驟、操作、元件、組件和/或其群組的存在或添加。此外，依據(jù)將由(例如)計算裝置的元件執(zhí)行的動作序列來描述許多實(shí)施例。將認(rèn)識到，可由特定電路(例如，專用集成電路(ASIC))、由正由一個或一個以上處理器執(zhí)行的程序指令或由兩者的組合來執(zhí)行本文中所述的各種動作。另外，本文所描述的動作的這些序列可被視為完全體現(xiàn)于任何形式的計算機(jī)可讀存儲媒體內(nèi)，所述計算機(jī)可讀存儲媒體在其中存儲有對應(yīng)的一組計算機(jī)指令，所述組計算機(jī)指令在執(zhí)行后將即刻致使相關(guān)聯(lián)的處理器執(zhí)行本文所描述的功能性。因此，本發(fā)明的各種方面可以許多不同形式來體現(xiàn)，所有所述形式均被涵蓋在所主張的標(biāo)的物的范圍內(nèi)。此外，對于本文中所述的實(shí)施例的每一者來說，任何所述實(shí)施例的對應(yīng)形式可在本文中被描述為(例如)“經(jīng)配置以(執(zhí)行所描述的動作)的邏輯”。圖1是常規(guī)的MRAM STT-MTJ單元行102、具有擁有兩個STT-MTJ參考單元、RO和Rl的常規(guī)參考STT-MTJ裝置106的相關(guān)聯(lián)的常規(guī)參考電路104的簡化圖。圖1還展示例如一般在讀取例如STT-MTJ單元108等STT-MTJ單元期間使用的讀取電流RCL和參考電流RFC。可包含常規(guī)vclamp晶體管(有展示但未單獨(dú)編號)。作為每個常規(guī)的MRAM讀取裝置，讀取電流RCL流從電力軌vdd_io穿過讀取電流PMOS晶體管P1，且穿過STT-MTJ單元108，從而在讀出放大器110的輸入IlOA處建立電壓。所述電壓指示STT-MTJ單元108的STT-MTJ元件1082的磁化狀態(tài)。除了 Pl之外的晶體管也在RCL路徑中，且將在下文更詳細(xì)地論述。進(jìn)一步根據(jù)常規(guī)的MRAM讀取裝置，參考電流RFC是從電力軌vdd_io穿過參考電流PMOS晶體管P2和P3且穿過STT-MTJ常規(guī)參考單元106的RO和Rl參考單元的并聯(lián)布置的流。作為每個常規(guī)的MRAM讀取裝置，參考STT-MTJ RO和Rl中的一者被編程到“O”狀態(tài)(S卩，P或AP狀態(tài)中的一者)，且參考STT-MTJ RO和Rl中的另一者被編程到“ I”狀態(tài)(即，P或AP狀態(tài)中的另一者)。耦合到讀出放大器110的另一輸入IlOB的參考電壓線112處的電壓將因此具有大致在表示“O”與表示“ I”的電壓的一半處的穩(wěn)定狀態(tài)值。起始所描繪的RCL流包含啟用STT-MTJ單元108的讀取選擇NMOS晶體管NI和N2以及STT-MTJ單元108的字啟用NMOS晶體管N3。在一定時間延遲之后，在參考電壓線112上的參考電壓是充分穩(wěn)定狀態(tài)的情況下，耦合到讀出放大器的輸入IlOA的位線參考114處的電壓對于讀出放大器110讀取STT-MTJ單元108也是充分穩(wěn)定狀態(tài)。參看參考電流RFC的起始，根據(jù)常規(guī)的MRAM陣列設(shè)計，這是通過啟用“dWL”字啟用NMOS晶體管N4和ref_rdsel讀取啟用NMOS晶體管N5和N6來進(jìn)行。在時間延遲之后，參考電壓線112處的電壓處于足以為讀出放大器110提供參考的穩(wěn)定狀態(tài)。如果用于RCL和RFC的電流源具有實(shí)質(zhì)上相同的能力，且RCL和RFC路徑上的負(fù)載實(shí)質(zhì)上相同，那么讀出放大器110的輸入IlOA和IlOB處的電壓的用以獲得用于取樣的充分穩(wěn)定狀態(tài)的相應(yīng)時間延遲將大致相同。然而，常規(guī)MRAM陣列的架構(gòu)在RLC流過的路徑以及RFC通過的路徑中具有固有的差異。這些差異包含結(jié)構(gòu)上(包含長度)以及其相應(yīng)負(fù)載上的顯著差異。將描述此些差異的實(shí)例。在此描述之前，將識別用于簡化并集中于所述描述的某些假設(shè)。一個假設(shè)是沿著RCL和RFC的串聯(lián)電阻負(fù)載可不予考慮，因?yàn)檫@些負(fù)載對負(fù)載差異可具有較低的影響?？墒÷赃x定的STT-MTJ單元108位的字線啟用NMOS晶體管N3的結(jié)負(fù)載，以及STT-MTJ參考單元106的dWL啟用NMOS晶體管N4的對應(yīng)結(jié)負(fù)載?，F(xiàn)在轉(zhuǎn)向所描繪的常規(guī)讀取電流路徑RCP上的負(fù)載，此負(fù)載包含由八個上部讀取選擇NMOS晶體管NI呈現(xiàn)的八個NMOS結(jié)負(fù)載，由八個下部讀取選擇NMOS晶體管N2呈現(xiàn)的另外八個NMOS結(jié)負(fù)載，且可將這些結(jié)負(fù)載假設(shè)為由讀出放大器的輸入IlOA呈現(xiàn)的NMOS柵極負(fù)載。換句話說，讀取電流路徑RCP上的負(fù)載是一個典型讀取選擇NMOS乘以位線數(shù)(在圖1的實(shí)例中為8)的兩倍的結(jié)負(fù)載，加上一個NMOS柵極負(fù)載，或16個NMOS結(jié)加上I個NMOS柵極?，F(xiàn)在參看RFC，其負(fù)載是由由兩個上部ref_rdselNM0S晶體管N5呈現(xiàn)的NMOS結(jié)負(fù)載、PMOS晶體管P1、P2和P3的柵極，以及讀出放大器或SAllO的輸入IlOB處的NMOS柵極組成。因此，在STT-MTJ陣列的常規(guī)讀取行的圖1描繪中，RCL路徑上的負(fù)載包含RCL_LD,總共16個讀取選擇晶體管結(jié)和I個NMOS柵極，而RFC路徑上的負(fù)載包含較小的RCL_LD，總共2個讀取選擇NMOS晶體管結(jié)，3個PMOS晶體管柵極和由讀出放大器呈現(xiàn)的I個NMOS柵極輸入。這構(gòu)成相應(yīng)負(fù)載上的顯著差異，其可導(dǎo)致在位線參考電壓與參考電壓之間的穩(wěn)定時間上的顯著差異。所屬領(lǐng)域的技術(shù)人員在查看圖1后還可即刻了解，常規(guī)的MRAM陣列需要布置參考STT-MTJ單元RO和Rl，且需要與行102內(nèi)的常規(guī)存儲STT-MTJ單元分開且不同的支持電路。本發(fā)明的一個實(shí)施例包含(除了其它特征之外)一種共享感測MRAM，所述共享感測MRAM在讀取操作期間提供讀取電流路徑上的負(fù)載與參考電流路徑上的負(fù)載之間的幾乎匹配，具體來說是實(shí)質(zhì)上相等的電容，且進(jìn)一步在不需要特殊參考電路的情況下提供用于讀取STT-MTJ單元的參考電壓。根據(jù)一個示范性實(shí)施例的一個實(shí)例性共享感測MRAM可包括第一組電阻性存儲器單元和第二組電阻性存儲器單元。在一個方面中，第一組電阻性存儲器單元和第二組電阻性存儲器單元可各自包含STT-MTJ單元的多個nXm陣列。出于簡明起見，下文可將短語"STT-MTJ單元的nXm陣列”簡寫為“I/O”。因此將理解，第一組電阻性存儲器單元可包括第一多個1/0，且第二組電阻性存儲器單元可包括第二多個I/O。為了便于描述實(shí)例，可分別將第一組和第二組稱作“組O”和“組I”。將理解，“第一組”、“第二組”、“組O”和“組I”僅為名稱，且未對結(jié)構(gòu)或布置賦予限制，且無意參考在本發(fā)明之外的具有相同名稱的任何結(jié)構(gòu)、功能或其它標(biāo)的物。還將理解，“m”和“η”分別是對列和行的一般性參考，且可為任何值。在一個方面中，可將MRAM組O的至少兩個I/O中的每一者的STT-MTJ單元的η行中的一個行以及MRAM組I的至少兩個I/O中的每一者的STT-MTJ單元的一個行指定為參考行。所述一個方面進(jìn)一步地，“參考行”可為邏輯指定，其不要求所指定的參考行具有與η行中的任何其它者不同的任何結(jié)構(gòu)性特征。而且，如所屬領(lǐng)域的技術(shù)人員通過本發(fā)明將了解，形成MRAM組O和MRAM組I的I/O的哪一行的指定不一定固定。在一個方面中，對于MRAM組O和MRAM組I兩者，其I/O中的一者的所指定的參考行的所有STT-MTJ單元可被編程到邏輯“O”狀態(tài)(例如，P狀態(tài))，且其I/O中的另一者的所指定的參考行的所有STT-MTJ單元可被編程到邏輯“I”狀態(tài)(例如，AP狀態(tài))。這一個方面進(jìn)一步地，為了從MRAM組O對STT-MTJ單元進(jìn)行讀取，所描述的電路可使用在邏輯“ I ”下編程的MRAM組11/0參考行中的邏輯“I” STT-MTJ單元，以及在邏輯“O”下編程的MRAM組11/0參考行中的邏輯“O” STT-MTJ單元來產(chǎn)生參考電壓。作為一個特定實(shí)例，可啟用在邏輯“I”下編程的MRAM組11/0參考行中的STT-MTJ單元中的任一者，同時啟用在邏輯“O”下編程的MRAM組11/0參考行中的STT-MTJ單元中的任一者。同時被啟用的參考STT-MTJ單元隨后耦合到讀出放大器到接地的參考輸入，進(jìn)而形成從參考輸入到接地的并聯(lián)路徑。換句話說，根據(jù)此方面，提供了用于將第一組二進(jìn)制O參考單元和第一組二進(jìn)制I參考單元同時耦合到讀出放大器的參考輸入的手段。將通過本發(fā)明了解，“參考STT-MTJ單元”可在結(jié)構(gòu)上等同于存儲STT-MTJ單元，可處于與存儲STT-MTJ單元相同的陣列中，且可使用實(shí)質(zhì)上相同的用于尋址和啟用存儲STT-MTJ單元的尋址和啟用電路進(jìn)行尋址和啟用。此實(shí)例進(jìn)一步地，可將具有與用于讀取MRAM組O中的STT-MTJ單元的讀取電流實(shí)質(zhì)上相同的量值的參考電流注入到所述并聯(lián)路徑中，因此通過MRAM組I中的兩個常規(guī)結(jié)構(gòu)STT-MTJ單元產(chǎn)生用于讀取組I中的STT-MTJ單元的目標(biāo)(中點(diǎn))參考電壓。在根據(jù)上文所描述的方面的另一實(shí)例中，為了從MRAM組I對STT-MTJ單元進(jìn)行讀取，所描述的電路使用在邏輯“I”下編程的MRAM組01/0參考行中的STT-MTJ單元，以及在邏輯“O”下編程的MRAM組11/0參考行中的STT-MTJ單元來產(chǎn)生參考電壓。實(shí)質(zhì)上與上文所描述的使用MRAM組I參考行中的STT-MTJ單元來用于從MRAM組O對STT-MTJ單元進(jìn)行讀取相同。可啟用在邏輯“ I ”下編程的MRAM組01/0參考行中的STT-MTJ單元中的任一者，同時啟用在邏輯“O”下編程的MRAM組01/0參考行中的STT-MTJ單元中的任一者，從而將這兩個被啟用的參考STT-MTJ單元作為并聯(lián)路徑從讀出放大器的參考輸入耦合到接地。隨后，通過MRAM組O參考電壓將具有與用于讀取MRAM組I中的STT-MTJ單元的讀取電流實(shí)質(zhì)上相同的量值的參考電流注入到這些并聯(lián)路徑中再次使用MRAM組I中的兩個常規(guī)結(jié)構(gòu)STT-MTJ單元產(chǎn)生用于讀取MRAM組O中的STT-MTJ單元的目標(biāo)(中點(diǎn))參考電壓。在另一方面中，對于MRAM組O和MRAM組I中的每一者，假設(shè)各自具有跨越兩個I/O的“參考行”，所述“參考行”可僅具有兩個STT-MTJ單元，一個STT-MTJ單元在邏輯“O”下編程，且另一個STT-MTJ單元在邏輯“I”下編程。在根據(jù)此方面的一個實(shí)例中，僅兩個固定參考單元需要被指派于每一 MRAM組中，一個為“O”且另一個為“I”。在另一方面中，可在邏輯“O”和邏輯“I”值下編程每一參考行中的兩個、四個或更多STT-MTJ單元。此方面進(jìn)一步地，可包含額外的選擇邏輯以在參考STT-MTJ單元的不同組合之間進(jìn)行選擇(所屬領(lǐng)域的技術(shù)人員通過本發(fā)明可理解)，其可提供可調(diào)整的讀取參考電壓。在根據(jù)一個示范性實(shí)施例的一個實(shí)例性共享感測MRAM存儲器中，提供共享讀出放大器電路，且其可包含共享模式開關(guān)、形成一對共享讀出放大器的第一讀出放大器和第二讀出放大器，以及參考模式。在一個方面中，所述參考模式可耦合到第一和第二讀出放大器兩者的參考電壓輸入。在另一方面中，參考電流源可耦合到所述參考模式。在根據(jù)一個示范性實(shí)施例的一個實(shí)例性共享感測MRAM中，共享讀出放大器電路可經(jīng)配置以可在可被稱為“組O讀取模式”與“組I讀取模式”的模式之間切換。將理解，“組O讀取模式”與“組I讀取模式”僅為用于便于對概念進(jìn)行參考說明所使用的名稱，且不具有結(jié)構(gòu)方面的固有含義。除了其它特征之外，且如在稍后的區(qū)段更詳細(xì)地描述，在組O讀取模式中，讀出放大器電路可使用MRAM組I的參考行中的STT-MTJ單元中的兩者來用于參考電壓，而提供對MRAM組O的兩個I/O中的每一者的一行中的一個STT-MTJ單元的同時讀取。進(jìn)一步除了其它特征之外，在組I讀取模式中，共享讀出放大器電路可使用MRAM組O的參考行中的STT-MTJ單元中的兩者來用于參考電壓，而提供對MRAM組I的兩個I/O中的每一者的一行中的一個STT-MTJ單元的同時讀取。在根據(jù)一個示范性實(shí)施例的一個實(shí)例性共享感測MRAM的一個方面中，共享讀出放大器電路或其它電路可經(jīng)配置以在組O讀取模式期間啟用MRAM組I的兩個I/O內(nèi)的所指定的STT-MTJ參考單元，且在組I讀取模式期間啟用MRAM組O的兩個I/O的STT-MTJ單元內(nèi)的所指定的STT-MTJ參考單元。在組O讀取模式和組I讀取模式兩者中，被啟用的STT-MTJ參考單元中的一者將處于“O”或“ I ”狀態(tài)中的一者中，且另一者將處于這兩個狀態(tài)中的另一者中。在一個方面中，由于所指定的STT-MTJ參考單元是在一般的STT-MTJ單元中，所以實(shí)現(xiàn)啟用這些STT-MTJ單元可為(例如)添加到用于存取非指定的STT-MTJ單元的相同行和列解碼器的特定控制或邏輯。在根據(jù)一個示范性實(shí)施例的一個方面的一個實(shí)例性共享感測MRAM中，讀取模式開關(guān)可經(jīng)配置以與組O讀取模式啟用組I的兩個I/O中的每一者中的一個所指定的參考STT-MTJ單元同時地建立從這些被啟用的所指定的參考STT-MTJ單元到共享讀出放大器的參考節(jié)點(diǎn)的耦合。如先前所描述，這些被啟用的所設(shè)計的參考STT-MTJ參考單元中的一者將處于“O”或“I”狀態(tài)中的一者中，且另一者將處于“O”或“I”狀態(tài)中的另一者中。參考節(jié)點(diǎn)處的參考電流源因此將導(dǎo)致流過處于“O”狀態(tài)中的STT-MTJ單元和處于“I”狀態(tài)中的STT-MTJ單元的并聯(lián)布置的參考電流。因此在共享讀出放大器電路的參考節(jié)點(diǎn)上建立參考電壓。所屬領(lǐng)域的技術(shù)人員通過本發(fā)明將了解，在上文所描述的組O讀取模式中，用于流過兩個指定的參考STT-MTJ單元的參考電流的電流路徑可實(shí)質(zhì)上等同于從讀出放大器到MRAM組O中正被讀取的STT-MTJ單元的路徑。在一個方面中，根據(jù)一個示范性實(shí)施例的一個實(shí)例性共享感測MRAM可包含共享讀出放大器電路，所述共享讀出放大器電路經(jīng)配置以在組I讀取模式期間與上文所描述的利用MRAM組O的I/O中的兩個STT-MTJ單元(一個處于“O”狀態(tài)，且另一個處于“ I”狀態(tài))在共享讀出放大器處建立參考電壓同時地提供對來自MRAM組I的兩個I/O中的每一者的一個STT-MTJ單元的同時讀取。將在各種替代性布置中描述體現(xiàn)上文所描述的概念中的各種概念的特定實(shí)例。將理解，這些僅為進(jìn)一步輔助所屬領(lǐng)域的技術(shù)人員理解所述概念的實(shí)例，且無意限制可借以實(shí)踐根據(jù)示范性實(shí)施例的MRAM系統(tǒng)和方法的結(jié)構(gòu)或布置。圖2是根據(jù)一個實(shí)施例具有MRAM組0202和MRAM組1204的一個實(shí)例性共享感測MRAM存儲器200的簡化示意圖。MRAM組0202和MRAM組1204兩者均可由兩個m位Xn行STT-MTJ陣列(在本文中還被稱作I/O)形成?！癿”的值可為(例如)16。將理解，m為16位僅為一實(shí)例，且無意限制示范性實(shí)施例中的任一者的范圍。在一個方面中，MRAM組0202和MRAM組1204中的每一者的所有η個STT-MTJ單元行可充當(dāng)讀取/寫入存儲裝置，且所述組中的每一者可具有被指定為“參考行”的STT-MTJ單元的一個或一個以上額外行?；蛘撸琈RAM組0202和MRAM組1204中的每一者可僅具有η行的STT-MTJ單元，其中所述η行中的一者被指定為參考行。MRAM組0202和MRAM組1204中的每一者的實(shí)際容量因此將為η-1 行。如將參考圖2的實(shí)例更詳細(xì)地描述，MRAM組0202的STT-MTJ “參考行”具有在邏輯“O”值下編程的一個或一個以上STT-MTJ單元以及在邏輯“I”值下編程的一個或一個以上STT-MTJ單元。如還將描述，當(dāng)讀取MRAM組1204內(nèi)的STT-MTJ單元時，圖2中所示的電路將啟用MRAM組0202邏輯“O” STT-MTJ單元中的至少一者以及MRAM組0204邏輯“ I”參考單元中的至少一者。圖2中所示以及在下文更詳細(xì)地描述的額外電路將并聯(lián)地耦合被啟用的MRAM組0202邏輯“O”以及邏輯“ I”參考STT-MTJ單元，且通過這些并聯(lián)的被啟用的STT-MTJ單元注入?yún)⒖茧娏饕援a(chǎn)生參考電壓來執(zhí)行對MRAM組1204的讀取。參看圖2，實(shí)例性共享感測MRAM存儲器200可進(jìn)一步包含具有第一讀出放大器(SA) 2066和第二讀出放大器(SA) 2068的共享讀出放大器電路206，以及讀取電流源PMOS晶體管Ρ20、Ρ22、讀取啟用PMOS晶體管Ρ24、Ρ26，以及參考電流源PMOS晶體管Ρ28、Ρ30。如電阻性存儲器領(lǐng)域的技術(shù)人員通過本發(fā)明將理解，Ρ24和Ρ26可進(jìn)一步實(shí)現(xiàn)每
一SA2066、2068的節(jié)點(diǎn)“A”在開始感測時達(dá)到與參考電平的穩(wěn)定狀態(tài)相同的電平。舉例來說，當(dāng)激活rdsel時，P24和P26可仍接通，且此可為RCL和RFC兩者提供等同路徑。隨后，在一個實(shí)例性操作中，在一個所預(yù)期的實(shí)例性操作速率下，在接通rdsel之后(例如)大約I到2納秒時，P24和P26可關(guān)斷且節(jié)點(diǎn)“A”可隨后開始感測。所屬領(lǐng)域的技術(shù)人員將理解，這些僅為實(shí)例性時序，從而相對于特定實(shí)例性操作來展示與P24和P26相關(guān)的概念。此夕卜，所屬領(lǐng)域的技術(shù)人員將理解，使用根據(jù)示范性實(shí)施例實(shí)踐的其它操作速率或其它電路布置，P24和P26或等效物的其它接通和關(guān)斷時序可反映或證明這些相同概念。仍參看圖2，可包含vclamp NMOS晶體管(有展示但未編號)，其執(zhí)行與常規(guī)的MRAM電路中的vclamp晶體管相同的限壓功能。參考節(jié)點(diǎn)2070與參考電流晶體管P28和P30的柵極被連接一起使點(diǎn)VA和VB處的電壓相等，如下文更詳細(xì)地描述。為了避免圖中的不必要的復(fù)雜性以及更好地集中于展示實(shí)施例所獨(dú)具的概念，圖2省略了對用于設(shè)定所描繪的電阻性存儲器單元的磁化狀態(tài)的寫入電路的明確描繪。將理解，此類寫入電路可根據(jù)常規(guī)手段，其可由MRAM領(lǐng)域中的技術(shù)人員鑒于本發(fā)明容易地被選擇和調(diào)適來根據(jù)示范性實(shí)施例進(jìn)行實(shí)踐。如將在后面的段落中更詳細(xì)地描述，在實(shí)例性共享感測MRAM存儲器200中，讀取模式切換區(qū)段2062A、2062B、2064A、2064B可經(jīng)控制以通過在讀取模式控制2084的控制下相應(yīng)地切換共享讀出放大器電路206與特定STT-MTJ單元與MRAM組0202和MRAM組1204內(nèi)的行之間的連接以在圖2中所描繪的“組O讀取模式”與參考圖3所描述的“組I讀取模式”中操作，而作為讀取模式切換電路來執(zhí)行。 總的來說，在圖2所描繪的組O讀取模式中，STT-MTJ行204A和STT-MTJ行204B表示 MRAM 組 1204 中的為了從 MRAM 組 0202 第一 I/O STT-MTJ 行 202A 讀取一個 STT-MTJ單元以及從MRAM組202第二 I/O STT-MTJ行202B讀取一個STT-MTJ單元而啟用的指定的參考STT-MTJ行。在特定的圖2實(shí)例中，STT-MTJ行204A內(nèi)的僅被啟用的參考STT-MTJ單元是其BL7STT-MTJ單元，且同樣，STT-MTJ行204B內(nèi)的僅被啟用的參考STT-MTJ單元是其BL7STT-MTJ單元。字啟用線B0_WL耦合到STT-MTJ行202A和202B的每一 STT-MTJ單元中的字啟用NMOS晶體管(有展示但未編號)，且同樣，字啟用線B1_WL耦合到STT-MTJ行202A和202B的每一 STT-MTJ單元中的字啟用NMOS晶體管(有展示但未編號)。將在所描述的實(shí)例性操作中假設(shè)，除非另有規(guī)定，否則字啟用線B0_WL和B1_WL被啟用。仍參看圖2，在一個方面中，這兩個BL7STT-MTJ參考單元中的一者(例如，STT-MTJ行204A的BL7STT-MTJ參考單元)先前在邏輯“O”下被編程，且另一者(例如，STT-MTJ行204B的BL7STT-MTJ參考單元)先前在邏輯“ I”下被編程。分別與切換區(qū)段2064A和2064B內(nèi)的開關(guān)2080和2082的所描繪的接通和關(guān)斷狀態(tài)一起，結(jié)果是一對并聯(lián)的參考電流路徑RFCl和RFC2。在所描繪的實(shí)例中，電力供應(yīng)器vdd_sa和參考電流晶體管P28充當(dāng)用于參考電流路徑RFCl的參考電流源，其在通過P28之后通過鄰近的vclamp晶體管，隨后通過切換區(qū)段2064A的開關(guān)2080，且隨后通過STT-MTJ行204A的BL7。同樣，電力供應(yīng)器vdd_sa和參考電流晶體管P30充當(dāng)用于參考電流路徑RFC2的參考電流源，其在通過P30之后通過鄰近的vclamp晶體管，隨后通過切換區(qū)段2064B的開關(guān)2080，且隨后通過STT-MTJ行204B的 BL7。如上文所描述，在圖2的實(shí)例中，將假設(shè)STT-MTJ行204A的BL7STT-MTJ參考單元先前在邏輯“O”下被編程，且STT-MTJ行204B的BL7STT-MTJ參考單元先前在邏輯“I”下被編程。因此，假設(shè)P28和P30已通過所屬領(lǐng)域的技術(shù)人員通過本發(fā)明可容易確定的方式被適當(dāng)?shù)亟?gòu)，穿過參考電流路徑RFCl和RFC2的電流在第一讀出放大器2066的參考輸入“B”和第二讀出放大器2068的參考輸入“B”處建立目標(biāo)中點(diǎn)參考。結(jié)果是兩個另外常規(guī)的STT-MTJ單元(即，指定的STT-MTJ行204A的指定的BL7STT-MTJ參考單元以及指定的STT-MTJ行204B的指定的BL7STT-MTJ參考單元)提供參考電壓來用于從組O讀取STT-MTJ單元。仍參看圖2，在所描繪的組O讀取模式中，讀取模式切換區(qū)段2062A將第一讀出放大器2066的讀取輸入“A”耦合到STT-MTJ行204A中的被啟用的STT-MTJ單元，且讀取模式切換區(qū)段2062B將第二讀出放大器2068的讀取輸入“A”耦合到STT-MTJ行202B中的被啟用的STT-MTJ單元。因此可讀取這些組OSTT-MTJ單元的狀態(tài)。仍參看圖2，將理解，控制讀取模式開關(guān)2062A、2062B、2064A、2064B (每一者包括晶體管2080、2082)的組讀取模式控制器2084僅是來自建立所描繪的參考電流路徑RFCl和RFC2的一個實(shí)例實(shí)施方案，且無意作為對任何實(shí)施例的范圍或任何實(shí)施例的任何方面的任何限制。相對于組讀取模式控制器2084的結(jié)構(gòu)，這可為經(jīng)配置以(例如)產(chǎn)生用于致使實(shí)例性晶體管開關(guān)2080和2082如上文所描述進(jìn)行開關(guān)的bselO和bsell控制信號的狀態(tài)機(jī)。所屬領(lǐng)域的技術(shù)人員通過組合一般工程設(shè)計知識(所屬領(lǐng)域的技術(shù)人員如何通過本發(fā)明而擁有)可容易地配置狀態(tài)機(jī)來產(chǎn)生bselO和bsell信號(或用于不同開關(guān)拓?fù)涞牡刃盘?以實(shí)施組讀取模式控制器2084。如所屬領(lǐng)域的技術(shù)人員通過本發(fā)明將了解，圖2的實(shí)例性共享感測MRAM200在不具有例如圖1處所描繪的常規(guī)參考電路104等特殊參考電路的情況下在第一 SA2066和第
二SA2068中的每一者的參考輸入“B”處提供參考電壓。還將了解，指定的參考STT-MTJ單元(例如，STT-MTJ 行 204A 的 STT-MTJ 單元 BL7 和 STT-MTJ 行 204B 的 STT-MTJ 單元 BL7)可等同于常規(guī)位存儲STT-MTJ單元。將進(jìn)一步了解，可使用用于常規(guī)位存儲STT-MTJ單元的相同存取電路來存取這些指定的參考STT-MTJ單元。仍參看圖2，將理解，STT-MTJ行204A中的被指定為組I參考STT-MTJ單元中的一者的BL7STT-MTJ單元不一定位于與STT-MTJ行204B中的被指定為組I參考STT-MTJ單元中的另一者的BL7STT-MTJ單元相同的位置中。舉例來說，即使STT-MTJ行204A的STT-MTJ單元BL7被指定為一個組I參考STT-MTJ單元，STT-MTJ行204B的不同于其BL7的STT-MTJ單元可被選擇為另一組I參考STT-MTJ單元。在另一方面中，組ISTT-MTJ參考行204A的所有STT-MTJ單元可已被預(yù)先編程到O狀態(tài)或I狀態(tài)中的一者，且組ISTT-MTJ參考行204B的所有STT-MTJ單元可已被預(yù)先編程到O狀態(tài)或I狀態(tài)中的另一者。在另一方面中，可將來自所描繪的行204A的任何一個STT-MTJ單元以及來自所描繪的行204B的任何一個STT-MTJ單元選擇為組I參考STT-MTJ單元?，F(xiàn)在將把參考電流路徑RFCl和RFC2上的負(fù)載與讀取電流路徑RDCl上的負(fù)載進(jìn)行比較。首先參看參考電流路徑RFC1，其負(fù)載包含PMOS柵極P28和P30、組ISTT-MTJ參考行204A的頂部(意味著最靠近位參考線220)讀取選擇NMOS晶體管N20處的16個NMOS結(jié)，以及組ISTT-MTJ參考行204A的底部讀取選擇NMOS晶體管N22處的16個NMOS結(jié)。因此，參考電流路徑RFCl上的總負(fù)載是2個PMOS柵極、I個NMOS柵極以及32個NMOS結(jié)。從圖2的檢查可看到，參考電流路徑RFC2上的負(fù)載與參考電流路徑RFCl上的上述負(fù)載相同?，F(xiàn)在參看讀取電流路徑RDCl上的負(fù)載，通過檢查，可將所述負(fù)載視為組OSTT-MTJ行202A的頂部讀取選擇NMOS晶體管N20處的16個NMOS結(jié)，以及組OSTT-MTJ行202A的底部讀取選擇NMOS晶體管N22處的16個NMOS結(jié)。因此，讀取電流路徑RDCl上的負(fù)載實(shí)質(zhì)上與參考電流路徑RFCl上的負(fù)載相同。因此，如所屬領(lǐng)域的技術(shù)人員將容易了解，根據(jù)示范性實(shí)施例的MRAM(例如，圖2的實(shí)例性共享感測MRAM200)提供讀取路徑(例如，讀取路徑RDCl和RDC2)與參考路徑(例如，RFCl和RFC2)之間的平衡負(fù)載。因此看到，根據(jù)本實(shí)施例的MRAM可提供改進(jìn)的讀取速度以及其它益處。此外，所屬領(lǐng)域的技術(shù)人員將了解，根據(jù)本實(shí)施例的共享感測MRAM可提供改進(jìn)的良率(歸因于參考電壓時間延遲與讀取電壓時間延遲之間的固有較緊密的變化)以及其它益處。圖3展示在切換到實(shí)例性組I讀取模式300中之后的根據(jù)一個或一個以上示范性實(shí)施例的上述實(shí)例性共享感測MRAM存儲器。由圖3描繪的一般結(jié)構(gòu)等同于在圖2處所描繪的結(jié)構(gòu)。但是，一個顯著差異是，不是啟用MRAM組1204的STT-MTJ參考行204A和204B來產(chǎn)生用于讀取MRAM組O的行202A和202B內(nèi)的STT-MTJ單元，而是啟用MRAM組0202內(nèi)的參考行302A和302B。如上文所描述，隨后可使用這些來用于產(chǎn)生參考電壓以讀取MRAM組1204的STT-MTJ行304A和304B內(nèi)的STT-MTJ單元。與此模式差異相關(guān)的是，開關(guān)晶體管2080和2082的接通/關(guān)斷狀態(tài)形成讀取電流路徑RDC3和RDC4(而不是圖2的讀取電流路徑RDCl和RDC2)且形成圖3的參考電流路徑RFC3和RFC4 (而不是圖2的參考電流路徑RFCl和RFC2)。另外，通過第一讀出放大器2066的讀取輸入“A” (與參考輸入“B”處的RFC3電壓相比)，可讀取STT-MTJ行304A的實(shí)例性被啟用的STT-MTJ單元BL7。此外，通過第二讀出放大器2068的讀取輸入“A” (與參考輸入“B”處的RFC4電壓相比)，STT-MTJ行304B的實(shí)例性被啟用的STT-MTJ單元BL7。因此，如從圖3可看到，在實(shí)例性組I讀取模式300中，讀出放大器2066和2068提供對STT-MTJ行304A的STT-MTJ單元BL7以及STT-MTJ行304B的STT-MTJ單元BL7的讀取。 圖4展示根據(jù)一個示范性實(shí)施例的實(shí)例性共享感測MRAM400中的一個實(shí)例性參考行指定的簡化示意圖。參看圖4，共享感測MRAM400可包含包括第一組第一 I/0402A和第一組第二 I/0402B的第一組STT-MTJ單元，以及包括第二組第一 I/0404A和第二組第二 I/0404B的第二組STT-MTJ單元。將I/0402A、402B、404A和404B中的每一者展示為16位乘η行陣列(加上一行或一行以上參考STT-MTJ單元)。圖4的實(shí)例性共享感測MRAM存儲器400可包含共享讀出放大器電路406，共享讀出放大器電路406可例如由根據(jù)一個示范性實(shí)施例的圖2的實(shí)例性共享感測MRAM200的共享讀出放大器電路206實(shí)施。繼續(xù)參考圖4，第一組讀取模式字線RWL_B0沿著第二組第一 I/0404A中的16個STT-MTJ單元的η行中的一者以及第二組第二 Ι/0404Β中的16個STT-MTJ單元的η行中的一者延伸。如可看到，將沿著第一組讀取模式字線RWL_B0的所有STT-MTJ單元指定為第二組參考STT-MTJ單元，其中第二組第一 I/0404A中的參考STT-MTJ單元在“O”狀態(tài)(例如，P狀態(tài))下被編程(其被標(biāo)記為442)，且第二組第二 I/0404B中的所有參考STT-MTJ單元在“I”狀態(tài)(例如，AP狀態(tài))下被編程(其被標(biāo)記為440)。第二組第一 I/0404A和第二組第二 I/0404B的所有其它STT-MTJ單元被指定為常規(guī)STT-MTJ單元，且被標(biāo)記為444。以相同的方式，沿著RWL_B1線穿過第一組第一 I/0402A的所有第一組參考STT-MTJ單元在“O”狀態(tài)下被編程(如先前所描述被標(biāo)記為442)，且沿著RWL_B1線穿過第一組第二 I/0402B的所有第一組參考STT-MTJ單元在“I”狀態(tài)下被編程(如先前所描述被標(biāo)記為440)。第一組第一 I/0402A和第一組第二 I/0402B的所有其它STT-MTJ單元被指定為常規(guī)STT-MTJ單元，被標(biāo)記為444。仍參看圖4，將理解將所有指定的STT-MTJ參考單元描繪為處于同一行中僅為一實(shí)例，且所有指定的STT-MTJ參考單元并不一定位于同一行上。如所屬領(lǐng)域的技術(shù)人員將了解，如果參考STT-MTJ單元可處于不同行中，那么配置圖4中的控制器(未圖示)以始終選擇在“O”狀態(tài)下編程的一個STT-MTJ單元以及在“I”狀態(tài)下編程的一個STT-MTJ單元來用于建立一半點(diǎn)處的參考電壓可更加困難。在圖4的一個實(shí)例性操作中，實(shí)例性共享感測MRAM400可經(jīng)配置以在一個方面中具有第一組讀取模式，其中RWL_B0線被啟用且RWL_B1線未被啟用。第一組讀取模式進(jìn)一步地，在一個方面中，圖4的實(shí)例性共享感測MRAM400可經(jīng)配置以啟用第二組第一 I/0404A中的一個STT-MTJ單元442以及第二組第二 I/0404B中的一個STT-MTJ單元440，使得這些STT-MTJ單元從內(nèi)部參考節(jié)點(diǎn)(例如，圖2的實(shí)例性共享感測MRAM200的參考節(jié)點(diǎn)2070)形成并聯(lián)路徑。同時，可啟用第一組第一 I/0402A內(nèi)的一個STT-MTJ單元444以及第一組第二I/0402B內(nèi)的一個STT-MTJ單元444。此外，兩個被啟用的STT-MTJ單元444可由(例如)讀出放大器(例如，如參考圖2所描述的第一讀出放大器2066和第二讀出放大器2068)讀取。在一個方面中，圖4的實(shí)例性共享感測MRAM400可進(jìn)一步經(jīng)配置以具有第二組讀取模式，其中RWL_B1線被啟用且RWL_B0線未被啟用。第二組讀取模式進(jìn)一步地，圖4的實(shí)例性共享感測MRAM400可經(jīng)配置以啟用第一組第一 I/0402A中的一個STT-MTJ單元442以及第一組第二 I/0402B中的一個STT-MTJ單元440，使得這些STT-MTJ單元從內(nèi)部參考節(jié)點(diǎn)(例如，圖2的實(shí)例性MRAM200的參考節(jié)點(diǎn)2070)形成并聯(lián)路徑。同時，可啟用第二組第一I/0404A內(nèi)的一個STT-MTJ單元444以及第二組第二 I/0404B內(nèi)的一個STT-MTJ單元444。這兩個被啟用的STT-MTJ單元444可由(例如)讀出放大器(例如，如參考圖2所描述的讀出放大器2066和2068)讀取。圖5展示一個實(shí)例性雙電壓行解碼器500的示意圖，其具有與耦合到Vraffi電力軌的PMOS驅(qū)動晶體管504并聯(lián)的耦合到字線電力軌V.的PMOS驅(qū)動晶體管502。組合邏輯505可控制PMOS驅(qū)動晶體管502和504，且另一組合邏輯506可控制NMOS字線晶體管507以用于驅(qū)動耦合到STT-MTJ單元508的字線510。STT-MTJ單元508可根據(jù)放大區(qū)5080中所展示的簡化示意圖。圖5的實(shí)例性雙電壓行解碼器500可采用兩個電力供應(yīng)器:￥1()和^.。一個實(shí)例性Vra可為1.8V，且一個實(shí)例性V。.可為VraL 1VV。.?？赏ㄟ^內(nèi)部調(diào)節(jié)器(未圖示)使用Vm來產(chǎn)生1.5V的Vp在一個實(shí)例中，可在1.5V (Vwl)下執(zhí)行寫入操作，而在接近
1.1V(Vcoee)下執(zhí)行讀取操作。較低的讀取電壓可提供干擾減少的讀取，且可在STT-MTJ單元的預(yù)計使用時間內(nèi)增加讀取可靠性。然而，例如圖5的實(shí)例500的雙電壓行解碼器可需要增加的芯片大小，且可歸因于較低的V。.而減小讀取速度。圖6是在根據(jù)一個示范性實(shí)施例的一方面的一個布置中的一個共享電荷雙電壓行解碼器600的簡化示意圖。圖6的共享電荷雙電壓行解碼器600提供用于m位乘η行STT-MTJ陣列的所有η行解碼器(統(tǒng)一由框606表示)的共用雙電壓驅(qū)動器602。在一個方面中，PMOS驅(qū)動器6020的源節(jié)點(diǎn)耦合到共用雙電壓驅(qū)動器(Vkjm)的輸出6022，與僅耦合到一個字線510的圖5的雙電壓行解碼器500的PMOS驅(qū)動晶體管502形成對比。Vkjm具有η個輸出，統(tǒng)一標(biāo)記為604，每一輸出饋給字線解碼器，所述字線解碼器可在拓?fù)渖系韧诳刂乞?qū)動字線608的字線驅(qū)動器6060和6062的所描繪的組合邏輯6064。STT-MTJ單元(例如，所描繪的實(shí)例508)可耦合到字線608。仍參看圖6，剩余的η-1個字線被統(tǒng)一標(biāo)記為6082，且STT-MTJ單元(未圖示)(例如，所描繪的實(shí)例508)可耦合到字線6082中的每一者。除其它特征之外，共享電荷雙電壓行解碼器(例如，實(shí)例600)可使雙電壓行解碼器可另外需要的芯片大小的增加最小化。此外，在一個方面中，使用RD信號控制耦合到Vwl (其可例如處于1.5V)的PMOS驅(qū)動器6020，且使用bRD_d信號控制耦合到V_(其可例如處于1.1V)的PMOS驅(qū)動器6022，使用例如稍后參考圖7所描述的內(nèi)容可改進(jìn)讀取性能。
圖7展不根據(jù)一個方面相對于施加到根據(jù)一個不范性實(shí)施例的一個共享電荷雙電壓行解碼器的一個讀取控制信號序列的一個實(shí)例性字線電壓的一個時序圖。時間線702和704展示用于控制圖6的共享雙電壓行解碼器602的PMOS驅(qū)動晶體管6020和6022的RD信號和bRD_d信號的實(shí)例性時間對電壓。時間線706展示字線608 (或相關(guān)聯(lián)的組合邏輯6064對其進(jìn)行接通6062和關(guān)斷6060的字線6082中的任何其它者)上的字線電壓。間隔708表示一個實(shí)例性讀取周期，且間隔710表示一個實(shí)例性寫入周期。 參看圖7，在一個方面中，在以時間間隔T1進(jìn)行的讀取操作期間，被預(yù)充電到Vi的νωΜ節(jié)點(diǎn)可在PMOS驅(qū)動晶體管6020和6022被關(guān)斷時浮動。當(dāng)字線驅(qū)動PMOS晶體管6060由到組合邏輯6064的輸入地址選擇時，電荷共享可隨后發(fā)生在^ 節(jié)點(diǎn)的寄生電容(描繪為集總參數(shù)6082)與η個字線6082中的每一者的相關(guān)聯(lián)的字線寄生電容(描繪為集總參數(shù)Cwl)之間。根據(jù)一個方面，歸因于驅(qū)動PMOS晶體管6060的較高的Ves，驅(qū)動PMOS晶體管6060電荷共享操作的Ves快速地將字線608上的WL電壓升高到接近Vraffi電平。當(dāng)bRD_d信號在此電荷共享之后變低時，Vcom節(jié)點(diǎn)通過PMOS驅(qū)動晶體管6022穩(wěn)定到Vraffi電平。對于寫入操作，當(dāng)PMOS驅(qū)動晶體管6022被關(guān)斷時，PMOS驅(qū)動晶體管6020可將Vwl(例如，1.5V)供應(yīng)給字線6082。圖8是根據(jù)一個或一個以上示范性實(shí)施例的電子裝置800(例如，無線電話)的功能框圖。裝置800可包含耦合到處理器(例如，數(shù)字信號處理器(DSP)804)的共享感測MRAM電路802，所述處理器可耦合 到另一存儲器806(例如，DRAM)。在一個說明性實(shí)例中，共享感測MRAM電路802可包含一設(shè)備，例如參考圖2到4所描述的共享感測MRAM，或(作為一個替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合。仍參看圖8，電子裝置800可具有耦合到DSP804和顯示器810的顯示器控制器808。另外，譯碼器/解碼器(CODEC) 812可耦合到DSP804，且耦合到揚(yáng)聲器836和麥克風(fēng)838。無線控制器818可耦合到數(shù)字信號處理器804和無線天線820。在一特定實(shí)施例中，DSP804、顯示器控制器808、參考圖2到4所描述的共享感測MRAM，或(作為一個替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，以及C0DEC812和無線控制器818可包含于系統(tǒng)級封裝或系統(tǒng)芯片(S0C)822上。在一特定實(shí)施例中，輸入裝置830(例如，觸摸板、小鍵盤、其它人命令接口)和電力供應(yīng)器844耦合到S0C822。另外，如圖8中所說明，在一個方面中，顯示器810、輸入裝置830、揚(yáng)聲器836、麥克風(fēng)838、無線天線820和電力供應(yīng)器844可位于S0C822外部。然而，每一者均可(例如)經(jīng)由接口或控制器而耦合到S0C822的一個或一個以上組件。前述所揭示裝置及功能性可經(jīng)設(shè)計且配置成存儲于計算機(jī)可讀媒體上的計算機(jī)文件(例如RTL、⑶SI1、GERBER等)。一些或所有這些文件可被提供到基于此些文件制造裝置的制造處置機(jī)。所得產(chǎn)品包含半導(dǎo)體晶片，其隨后被切成半導(dǎo)體裸片且封裝成半導(dǎo)體芯片。所述半導(dǎo)體芯片隨后用于上文所描述的裝置中。圖9描繪電子裝置制造工藝900的特定說明性實(shí)施例?？稍谥圃旃に?00中(例如在研究計算機(jī)906處)接收物理裝置信息902。物理裝置信息902可包含表示參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合的至少一個物理性質(zhì)的設(shè)計信息。舉例來說，物理裝置信息902可包含可經(jīng)由耦合到研究計算機(jī)906的用戶接口 904輸入的物理參數(shù)、材料特性和結(jié)構(gòu)信息。研究計算機(jī)906可包含耦合到計算機(jī)可讀媒體(例如，存儲器910)的處理器908 (例如，一個或一個以上處理核心)。存儲器910可存儲計算機(jī)可讀指令，所述計算機(jī)可讀指令可被執(zhí)行以致使處理器908轉(zhuǎn)換物理裝置信息902以符合文件格式且產(chǎn)生庫文件912。在一特定實(shí)施例中，庫文件912可包含至少一個數(shù)據(jù)文件，所述至少一個數(shù)據(jù)文件包含經(jīng)轉(zhuǎn)換的設(shè)計信息。舉例來說，庫文件912可包含經(jīng)提供以用于與電子設(shè)計自動化(EDA)工具920 —起使用的半導(dǎo)體裝置的庫，所述半導(dǎo)體裝置包含參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合的任何裝置。庫文件912可在包含耦合到存儲器918的處理器916 (例如一個或一個以上處理核心)的設(shè)計計算機(jī)914處結(jié)合EDA工具920而使用。EDA工具920可作為處理器可執(zhí)行指令而存儲在存儲器918處，以使得設(shè)計計算機(jī)914的用戶能夠通過庫文件912設(shè)計包含參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合的電路。舉例來說，設(shè)計計算機(jī)914的用戶可經(jīng)由耦合到設(shè)計計算機(jī)914的用戶接口 924輸入電路設(shè)計信息922。電路設(shè)計信息922可包含表示參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合的至少一個物理性質(zhì)的設(shè)計信息。為了說明，電路設(shè)計性質(zhì)可包含電路設(shè)計中特定電路的標(biāo)識及與其它元件的關(guān)系、定位信息、特征大小信息、互連信息或表示半導(dǎo)體裝置的物理性質(zhì)的其它信息。設(shè)計計算機(jī)914可經(jīng)配置以轉(zhuǎn)換設(shè)計信息(包含電路設(shè)計信息922)以遵守文件格式。為了說明，文件構(gòu)成可包括以分層格式(例如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式)表示平面幾何形狀、文本標(biāo)記及關(guān)于電路布局的其它信息的數(shù)據(jù)庫二進(jìn)制文件格式。設(shè)計計算機(jī)914可經(jīng)配置以產(chǎn)生包含經(jīng)轉(zhuǎn)換的設(shè)計信息的數(shù)據(jù)文件，例如包含描述參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合的信息的GDSII文件926。⑶SII文件926可被接收于制造工藝928處以根據(jù)⑶SII文件926中的經(jīng)轉(zhuǎn)換的信息來制造參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合。舉例來說，裝置制造工藝可包含將⑶SII文件926提供給掩模制造商930以產(chǎn)生一個或一個以上掩模，例如待用于光刻處理的掩模，其被說明為代表性掩模932。掩模932可在制造工藝期間用于產(chǎn)生一個或一個以上晶片934，其可經(jīng)測試且被分離為若干裸片，例如代表性裸片936。裸片936可包含具有參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合的一個或一個以上裝置的電路。裸片936可被提供到封裝工藝938，其中裸片936被并入到代表性封裝940中。舉例來說，封裝940可包含至少一個半導(dǎo)體裸片，例如單一裸片936或多個裸片，例如系統(tǒng)級封裝(SiP)布置。封裝940可經(jīng)配置以符合一種或一種以上標(biāo)準(zhǔn)或規(guī)范，例如聯(lián)合電子裝置工程協(xié)會(JEDEC)標(biāo)準(zhǔn)。關(guān)于封裝940的信息可例如經(jīng)由存儲于計算機(jī)946處的組件庫而分布到各個產(chǎn)品設(shè)計者。計算機(jī)946可包含耦合到存儲器950的處理器948 (例如一個或一個以上處理核心)。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令而存儲于存儲器950處以處理經(jīng)由用戶接口 944從計算機(jī)946的用戶接收的PCB設(shè)計信息942。PCB設(shè)計信息942可包含電路板上的經(jīng)封裝的半導(dǎo)體裝置的物理定位信息，所述經(jīng)封裝的半導(dǎo)體裝置對應(yīng)于封裝940、參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合。計算機(jī)946可經(jīng)配置以轉(zhuǎn)換PCB設(shè)計信息942以產(chǎn)生數(shù)據(jù)文件(例如，GERBER文件952)，其具有包含電路板上的經(jīng)封裝的半導(dǎo)體裝置的物理定位信息以及例如跡線或通路等電氣連接的布局的數(shù)據(jù)，其中所述經(jīng)封裝的半導(dǎo)體裝置對應(yīng)于封裝940，封裝940包含將用于參考圖2到4所描述的共享感測MRAM，或(作為一個實(shí)例性替代方案)參考圖6所描述的共享電荷雙電壓MRAM600，或(作為另一實(shí)例性替代方案)其任何組合中的裝置組件。在其它實(shí)施例中，由經(jīng)轉(zhuǎn)換的PCB設(shè)計信息產(chǎn)生的數(shù)據(jù)文件可具有不同于GERBER格式的格式。GERBER文件952可在板組裝工藝954處被接收且用于產(chǎn)生PCB，例如根據(jù)存儲于GERBER文件952內(nèi)的設(shè)計信息而制造的代表性PCB956。舉例來說，GERBER文件952可被上載到一個或一個以上機(jī)器以執(zhí)行PCB生產(chǎn)工藝的各個步驟。PCB956可被包含封裝940的電子組件填充以形成所代表的印刷電路組合件(PCA)958。PCA958可被接收于產(chǎn)品制造工藝960處且被集成到一個或一個以上電子裝置中，例如第一代表性電子裝置962和第二代表性電子裝置964。作為說明性、非限制性實(shí)例，第一代表性電子裝置962、第二代表性電子裝置964或兩者可選自機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元及計算機(jī)的群組。作為另一說明性、非限制性實(shí)例，電子裝置962及964中的一者或一者以上可為遠(yuǎn)程單元，例如移動電話、手持式個人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(例如個人數(shù)據(jù)助理)、具備全球定位系統(tǒng)(GPS)功能的裝置、導(dǎo)航裝置、固定位置數(shù)據(jù)單元(例如儀表讀取設(shè)備)，或存儲或檢索數(shù)據(jù)或計算機(jī)指令的任何其它裝置，或其任何組合。雖然所描述的一個或一個以上特定實(shí)例可說明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說明單元。本發(fā)明的實(shí)施例可適合地用于包含包含存儲器的有效集成電路及用于測試及特征化的芯片上電路的任何裝置中。關(guān)于圖2到4和/或圖6所揭示的實(shí)施例的一個或一個以上方面可包含于各個處理階段處，例如包含于庫文件912、⑶SII文件926和GERBER文件952內(nèi)，以及存儲于研究計算機(jī)906的存儲器910、設(shè)計計算機(jī)914的存儲器918、計算機(jī)946的存儲器950、用于各個階段處(例如，板組裝工藝954處)的一個或一個以上其它計算機(jī)或處理器(未圖示)的存儲器處，且還并入到一個或一個以上其它物理實(shí)施例中，例如掩模932、裸片936、封裝940、PCA958、例如原型電路或裝置(未圖示)等其它產(chǎn)品，或其任何組合。盡管描繪了從物理裝置設(shè)計到最終產(chǎn)品的各個代表性生產(chǎn)階段，但在其它實(shí)施例中可使用更少的階段或可包含額外的階段。類似地，工藝900可由單一實(shí)體執(zhí)行，或由執(zhí)行工藝900的各個階段的一個或一個以上實(shí)體執(zhí)行。
圖10說明其中可有利地采用本發(fā)明的一個或一個以上實(shí)施例的示范性無線通信系統(tǒng)1000。出于說明的目的，圖10展示三個遠(yuǎn)程單元1020、1030和1050以及兩個基站1040。將認(rèn)識到，常規(guī)無線通信系統(tǒng)可具有更多的遠(yuǎn)程單元及基站。遠(yuǎn)程單元1020、1030和1050包含半導(dǎo)體裝置1025、1035和1055 (包含芯片上電壓調(diào)節(jié)器，如本文中所揭示)，其在如下文進(jìn)一步論述的本發(fā)明的若干實(shí)施例中。圖10展示從基站1040到遠(yuǎn)程單元1020、1030和1050的前向鏈路信號1080，以及從遠(yuǎn)程單元1020、1030和1050到基站1040的反向鏈路信號1090。在圖10中，將遠(yuǎn)程單元1020展示為移動電話，將遠(yuǎn)程單元1030展示為便攜式計算機(jī)，且將遠(yuǎn)程單元1050展示為無線本地環(huán)路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來說，遠(yuǎn)程單元可為移動電話、手持式個人通信系統(tǒng)(PCS)單元、例如個人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元，導(dǎo)航裝置(具備GPS功能的裝置)、機(jī)頂盒、音樂播放器、視頻播放器和娛樂單元、例如儀表讀取裝備等固定位置數(shù)據(jù)單元，或存儲或檢索數(shù)據(jù)或計算機(jī)指令的任何其它裝置，或其任何組合。盡管圖10說明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說明單元。所揭示的裝置可合適地用于包含具有芯片上電壓調(diào)節(jié)器的半導(dǎo)體裝置的任何裝置中。所屬領(lǐng)域的技術(shù)人員將了解，可使用多種不同技術(shù)和技藝中的任一者來表示信息和信號。舉例來說，可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合來表示貫穿以上描述所參考的數(shù)據(jù)、指令、命令、信息、信號、位、符號及碼片。此外，所屬領(lǐng)域的技術(shù)人員將了解，結(jié)合本文所揭示的實(shí)施例而描述的各種說明性邏輯塊、模塊、電路和算法步驟可實(shí)施為電子硬件、計算機(jī)軟件或兩者的組合。為清楚地說明硬件與軟件的此互換性，上文已大體上在其功能性方面描述了各種說明性組件、塊、模塊、電路及步驟。所述功能性是實(shí)施為硬件還是軟件取決于特定應(yīng)用及強(qiáng)加于整個系統(tǒng)的設(shè)計約束。所屬領(lǐng)域的技術(shù)人員可針對每一特定應(yīng)用以不同方式來實(shí)施所描述的功能性，但所述實(shí)施方案決策決定不應(yīng)被解釋為會導(dǎo)致脫離本發(fā)明的范圍。結(jié)合本文所揭示的實(shí)施例而描述的方法、序列和/或算法可直接以硬件、以由處理器執(zhí)行的軟件模塊或以兩者的組合來體現(xiàn)。軟件模塊可駐留在RAM存儲器、閃存存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可裝卸磁盤、CD-ROM，或此項(xiàng)技術(shù)中已知的任一其它形式的存儲媒體中。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息并將信息寫入到存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。雖然前述揭示內(nèi)容展示本發(fā)明的說明性實(shí)施例，但應(yīng)注意，可在不脫離如所附權(quán)利要求書界定的本發(fā)明的范圍的情況下，在本文中做出各種改變和修改。無需以任何特定次序來執(zhí)行根據(jù)本文中所描述的本發(fā)明的實(shí)施例的方法權(quán)利要求項(xiàng)的功能、步驟及/或動作。此外，盡管可能以單數(shù)形式描述或主張本發(fā)明的元件，但除非明確規(guī)定限于單數(shù)形式，否則還涵蓋復(fù)數(shù)形式。
權(quán)利要求
1.一種磁性隨機(jī)存取存儲器MRAM，其包括: 具有多個電阻性存儲器單元的電阻性存儲器； 參考節(jié)點(diǎn)；及 讀取模式切換電路，其經(jīng)配置以在將所述電阻性存儲器單元中的第一兩者或兩者以上耦合到所述參考節(jié)點(diǎn)的第一讀取模式與將所述電阻性存儲器單元中的第二兩者或兩者以上耦合到所述參考節(jié)點(diǎn)的第二讀取模式之間選擇性地切換。
2.根據(jù)權(quán)利要求1所述的MRAM，其進(jìn)一步包括參考電流源，所述參考電流源耦合到所述參考節(jié)點(diǎn)，其中所述參考電流源經(jīng)配置以產(chǎn)生穿過所述電阻性存儲器單元中的所述第一兩者或兩者以上的第一參考電流，以在所述參考節(jié)點(diǎn)處產(chǎn)生參考電壓。
3.根據(jù)權(quán)利要求2所述的MRAM，其中所述讀取模式切換電路經(jīng)配置以在所述第一讀取模式中形成多個第一參考電流路徑，所述第一參考電流路徑中的每一者從所述參考節(jié)點(diǎn)延伸穿過所述第一兩個或兩個以上電阻性存儲器單元中的對應(yīng)一者，且在所述第二讀取模式中形成多個第二參考電流路徑，所述第二參考電流路徑中的每一者從所述參考節(jié)點(diǎn)延伸穿過所述第二兩個或兩個以上電阻性存儲器單元中的對應(yīng)一者。
4.根據(jù)權(quán)利要求3所述的MRAM，其進(jìn)一步包括讀出放大器，所述讀出放大器具有耦合到所述參考節(jié)點(diǎn)的參考輸入且具有讀取輸入，其中所述讀取模式切換電路進(jìn)一步經(jīng)配置以在所述第一讀取模式中形成從所述讀取輸入穿過所述電阻性存儲器單元中的另一者的第一讀取模式讀取電流路徑。
5.根據(jù)權(quán)利要求4所述的MRAM，其中所述電阻性存儲器單元包含:具有第一多個I/O的第一組電阻性存儲器單元，其中每一 I/O是電阻性存儲器單元的陣列(I/O);以及具有第二多個I/o的第二組電阻性存儲器單元，其中所述電阻性存儲器單元中的所述第一兩者或兩者以上中的一者處于所述第二多`個I/o中的第一 I/O中，且所述電阻性存儲器單元中的所述第一兩者或兩者以上中的另一者處于所述第二多個I/o中的第二 I/O中。
6.根據(jù)權(quán)利要求5所述的MRAM，其中所述讀取模式切換電路經(jīng)配置以在所述第一讀取模式中形成從讀出放大器的所述讀取輸入穿過所述第一多個I/o中的所述第一 I/O中的電阻性存儲器單元的讀取電流路徑，其中所述讀取電流路徑和所述第一參考電流路徑具有大體上相等的電容。
7.根據(jù)權(quán)利要求5所述的MRAM，其中所述讀出放大器包括第一讀出放大器和第二讀出放大器，所述第一讀出放大器具有耦合到所述參考節(jié)點(diǎn)的參考輸入且具有讀取輸入，所述第二讀出放大器具有讀取輸入和耦合到所述參考節(jié)點(diǎn)的參考輸入，所述第一讀出放大器具有讀取輸出，且所述第二讀出放大器具有讀取輸出。
8.根據(jù)權(quán)利要求7所述的MRAM，其中所述讀取模式切換電路經(jīng)配置以在所述第一讀取模式中形成從所述第一讀出放大器的所述讀取輸入穿過所述第一多個I/O中的所述第一I/O中的電阻性存儲器單元的讀取電流路徑，同時形成從所述第二讀出放大器的所述讀取輸入穿過所述第一多個I/O中的所述第二 I/O中的電阻性存儲器單元的讀取電流路徑。
9.根據(jù)權(quán)利要求8所述的MRAM，其中從所述第二讀出放大器的所述讀取輸入穿過所述第一多個I/O中的所述第一 I/O中的電阻性存儲器單元的所述讀取電流路徑、從所述第二讀出放大器的所述讀取輸入穿過所述第一多個I/O中的所述第二 I/O中的電阻性存儲器單元的所述讀取電流路徑，以及所述第一參考電流路徑具有大體上相等的電容。
10.根據(jù)權(quán)利要求5所述的MRAM，其中所述第二多個I/O中的所述第一I/O中的所述電阻性存儲器單元中的所述第一兩者或兩者以上中的所述一者是被編程到表示二進(jìn)制O的狀態(tài)的二進(jìn)制O參考單元，且所述第二多個I/O中的所述第二 I/O中的所述電阻性存儲器單元中的所述第一兩者或兩者以上中的所述一者是被編程到表示二進(jìn)制I的狀態(tài)的二進(jìn)制I參考單元。
11.根據(jù)權(quán)利要求10所述的MRAM，其中所述參考電流源經(jīng)配置以產(chǎn)生所述第一參考電流，從而在流動到所述第二多個I/O中的所述第一 I/O中的所述二進(jìn)制O參考單元同時流動到所述第二多個I/O中的所述第二 I/O中的所述二進(jìn)制I參考單元時，在所述參考節(jié)點(diǎn)處產(chǎn)生大致處于表示二機(jī)制O的電壓與表示二進(jìn)制I的電壓之間的一半的電壓。
12.根據(jù)權(quán)利要求11所述的MRAM，其中所述讀取模式切換電路進(jìn)一步經(jīng)配置以在所述第二讀取模式中形成從所述第一讀出放大器的所述讀取輸入穿過所述第二多個I/O中的所述第一 I/O中的電阻性存儲器單元的讀取電流路徑，同時形成從所述第二讀出放大器的所述讀取輸入穿過所述第二多個I/O中的所述第二 I/O中的電阻性存儲器單元的讀取電流路徑。
13.根據(jù)權(quán)利要求12所述的MRAM，其中所述電阻性存儲器單元中的所述第二兩者或兩者以上中的一者處于所述第一多個I/O中的第一 I/O中，且所述電阻性存儲器單元中的所述第二兩者或兩者以上中的另一者處于所述第一多個I/O中的第二 I/O中。
14.根據(jù)權(quán)利要求13所述的MRAM，其中所述第一多個I/O中的所述第一I/O中的所述電阻性存儲器單元中的所述第二兩者或兩者以上中的所述一者是被編程到表示二進(jìn)制O的狀態(tài)的二進(jìn)制O參考單元，且所述第一多個I/O中的所述第二 I/O中的所述電阻性存儲器單元中的所述第二兩者或兩者以上中的所述一者是被編程到表示二進(jìn)制I的狀態(tài)的二進(jìn)制I參考單元。
15.根據(jù)權(quán)利要求14所述的MRAM，其中所述第二多個I/O中的所述第一I/O中的所述電阻性存儲器單元中的所述第一兩者或兩者以上中的所述一者是被編程到表示二進(jìn)制O的狀態(tài)的二進(jìn)制O參考單元，且所述第二多個I/O中的所述第二 I/O中的所述電阻性存儲器單元中的所述第一兩者或兩者以上中的所述一者是被編程到表示二進(jìn)制I的狀態(tài)的二進(jìn)制I參考單元。
16.根據(jù)權(quán)利要求15所述的MRAM，其中所述參考電流源經(jīng)配置以在所述讀取模式切換電路處于所述第一讀取模式中且所述第一參考電流流動到所述第二多個I/O中的所述第一 I/O中的所述二進(jìn)制O參考單元同時流動到所述第二多個I/O中的所述第二 I/O中的所述二進(jìn)制I參考單元時，在所述參考節(jié)點(diǎn)處產(chǎn)生大致處于表示二機(jī)制O的電壓與表示二進(jìn)制I的電壓之間的一半的電壓。
17.根據(jù)權(quán)利要求16所述的MRAM，其中所述參考電流源進(jìn)一步經(jīng)配置以在所述讀取模式切換電路處于所述第二讀取模式中且所述第二參考電流流動到所述第一多個I/O中的所述第一 I/O中的所述二進(jìn)制O參考單元同時流動到所述第一多個I/O中的所述第二 I/O中的所述二進(jìn)制I參考單元時，在所述參考節(jié)點(diǎn)處產(chǎn)生大致處于表示二機(jī)制O的電壓與表示二進(jìn)制I的電壓之間的一半的電壓。
18.根據(jù)權(quán)利要求1所述的MRAM，其進(jìn)一步包含多個行解碼器和用于所述多個行解碼器的共享電荷雙電壓行驅(qū)動器， 所述共享電荷雙電壓行驅(qū)動器包括:第一切換驅(qū)動器晶體管，其將饋給所述多個行解碼器的共用字線可切換地耦合到第一電壓軌；以及 第二切換驅(qū)動器晶體管，其將所述共用字線可切換地耦合到第二電壓軌。
19.根據(jù)權(quán)利要求18所述的MRAM，其進(jìn)一步包括耦合到所述多個行解碼器中的每一者的字線，其中每一字線具有相關(guān)聯(lián)的字線寄生電容，且其中所述共用字線包含共用字線寄生電容。
20.根據(jù)權(quán)利要求1所述的MRAM，其中所述MRAM被集成在至少一個半導(dǎo)體裸片中。
21.根據(jù)權(quán)利要求1所述的MRAM，其進(jìn)一步包括選自由以下各者組成的群組的裝置:機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機(jī)，所述MRAM被集成到所述裝置中。
22.一種用于磁性隨機(jī)存取存儲器MRAM存儲裝置的方法，其包括: 將第一 MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元，且將所述第一MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制I參考單元； 將第二 MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元，且將所述第二MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元； 基于所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓；以及 基于所述參考電壓而讀取所述第二 MRAM組的電阻存儲器單元。
23.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓；以及 基于所述參考電壓而讀取所述第一 MRAM組的電阻存儲器單元。
24.根據(jù)權(quán)利要求22所述的方法，其中產(chǎn)生參考電壓包含將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元同時耦合到參考節(jié)點(diǎn)。
25.根據(jù)權(quán)利要求24所述的方法，其中產(chǎn)生所述參考電壓進(jìn)一步包含產(chǎn)生同時穿過所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元到所述參考節(jié)點(diǎn)的參考電流。
26.根據(jù)權(quán)利要求25所述的方法，其中讀取所述第二MRAM組的所述電阻存儲器單元包含與產(chǎn)生所述參考電流同時地產(chǎn)生穿過所述電阻存儲器單元的讀取電流。
27.根據(jù)權(quán)利要求26所述的方法，其進(jìn)一步包括基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓，其中所述產(chǎn)生包含將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元與所述參考節(jié)點(diǎn)解耦，且將所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元同時耦合到所述參考節(jié)點(diǎn)。
28.一種磁性隨機(jī)存取存儲器MRAM存儲裝置，其包括: 用于將第一 MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元且將所述第一 MRAM存儲器組的一電阻性存儲器單元編程為第一組二進(jìn)制I參考單元的裝置； 用于將第二 MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元且將所述第二 MRAM存儲器組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元的裝置； 用于基于所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓的裝置；以及 用于基于所述參考電壓而讀取所述第二 MRAM組的電阻存儲器單元的裝置。
29.根據(jù)權(quán)利要求28所述的MRAM存儲裝置，其進(jìn)一步包括: 用于基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓的裝置；以及 用于基于所述參考電壓而讀取所述第一 MRAM組的電阻存儲器單元的裝置。
30.根據(jù)權(quán)利要求29所述的MRAM存儲裝置，其中所述用于產(chǎn)生參考電壓的裝置包含用于將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元同時耦合到參考節(jié)點(diǎn)的裝置。
31.根據(jù)權(quán)利要求30所述的MRAM存儲裝置，其中產(chǎn)生所述參考電壓進(jìn)一步包含產(chǎn)生同時穿過所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元到所述參考節(jié)點(diǎn)的參考電流。
32.根據(jù)權(quán)利要求31所述的MRAM存儲裝置，其中用于讀取所述第二MRAM組的所述電阻存儲器單元的裝置包含用于與產(chǎn)生所述參考電流同時地產(chǎn)生穿過所述電阻存儲器單元的讀取電流的裝置。
33.根據(jù)權(quán)利要求31所述的MRAM存儲裝置，其中產(chǎn)生參考電壓是基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元，其中所述產(chǎn)生包含將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元與所述參考節(jié)點(diǎn)解耦，且將所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元同時耦合到所述參考節(jié)點(diǎn)。
34.一種用于磁性隨機(jī)存取存儲器MRAM存儲裝置的方法，其包括: 將第一 MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元且將所述第一MRAM組的一電阻性存儲器單元 編程為第一組二進(jìn)制I參考單元的步驟； 將第二 MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元且將所述第二MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元的步驟； 基于所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓的步驟；以及 基于所述參考電壓而讀取所述第二 MRAM組的電阻存儲器單元的步驟。
35.根據(jù)權(quán)利要求34所述的方法，其進(jìn)一步包括: 基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓的步驟；以及 基于所述參考電壓而讀取所述第一 MRAM組的電阻存儲器單元的步驟。
36.根據(jù)權(quán)利要求34所述的方法，其中產(chǎn)生參考電壓的步驟包含將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元同時耦合到參考節(jié)點(diǎn)的步驟。
37.根據(jù)權(quán)利要求36所述的方法，其中產(chǎn)生所述參考電壓的步驟進(jìn)一步包含產(chǎn)生同時穿過所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元到所述參考節(jié)點(diǎn)的參考電流的步驟。
38.根據(jù)權(quán)利要求37所述的方法，其中讀取所述第二MRAM組的所述電阻存儲器單元的步驟包含與產(chǎn)生所述參考電流同時地產(chǎn)生穿過所述電阻存儲器單元的讀取電流的步驟。
39.根據(jù)權(quán)利要求38所述的方法，其進(jìn)一步包括基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓的步驟，其中所述產(chǎn)生步驟包含將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元與所述參考節(jié)點(diǎn)解耦的步驟，以及將所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元同時耦合到所述參考節(jié)點(diǎn)的步驟。
40.一種具有計算機(jī)可讀媒體的計算機(jī)產(chǎn)品，所述計算機(jī)可讀媒體包括在由處理器讀取和執(zhí)行時致使所述處理器進(jìn)行以下操作的指令: 將第一磁性隨機(jī)存取存儲器MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制O參考單元，且將所述第一 MRAM組的一電阻性存儲器單元編程為第一組二進(jìn)制I參考單元； 將第二 MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制O參考單元，且將所述第二MRAM組的一電阻性存儲器單元編程為第二組二進(jìn)制I參考單元； 控制基于所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓；以及 控制基于所述參考電壓而讀取所述第二 MRAM組的電阻存儲器單元。
41.根據(jù)權(quán)利要求40所述的計算機(jī)產(chǎn)品，其中所述計算機(jī)可讀媒體進(jìn)一步包括在由處理器讀取和執(zhí)行時致使所述處理器進(jìn)行以下操作的指令: 控制基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓；以及 控制基于所述參考電壓而讀取所述第一 MRAM組的電阻存儲器單元。
42.根據(jù)權(quán)利要 求40所述的計算機(jī)產(chǎn)品，其中所述在由處理器讀取和執(zhí)行時致使所述處理器控制基于所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓的指令包含在由處理器讀取和執(zhí)行時致使所述處理器控制將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元同時耦合到參考節(jié)點(diǎn)的指令。
43.根據(jù)權(quán)利要求42所述的計算機(jī)產(chǎn)品，其中所述在由處理器讀取和執(zhí)行時致使所述處理器控制基于所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元而產(chǎn)生參考電壓的指令包含在由處理器讀取和執(zhí)行時致使所述處理器控制產(chǎn)生同時穿過所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元到所述參考節(jié)點(diǎn)的參考電流的指令。
44.根據(jù)權(quán)利要求43所述的計算機(jī)產(chǎn)品，其中所述在由處理器讀取和執(zhí)行時致使所述處理器控制基于所述參考電壓而讀取所述第一 MRAM組的電阻存儲器單元的指令進(jìn)一步致使處理器控制與產(chǎn)生所述參考電流同時地產(chǎn)生穿過所述電阻存儲器單元的讀取電流。
45.根據(jù)權(quán)利要求44所述的計算機(jī)產(chǎn)品，其中所述計算機(jī)可讀媒體進(jìn)一步包括在由處理器讀取和執(zhí)行時致使所述處理器控制基于所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元而產(chǎn)生參考電壓的指令，其中所述產(chǎn)生控制包含控制將所述第一組二進(jìn)制O參考單元和所述第一組二進(jìn)制I參考單元與所述參考節(jié)點(diǎn)解耦，以及控制將所述第二組二進(jìn)制O參考單元和所述第二組二進(jìn)制I參考單元同時耦合到所述參考節(jié)點(diǎn)。
全文摘要
將MRAM陣列的電阻存儲器單元指定為參考單元且編程到二進(jìn)制0和二進(jìn)制1狀態(tài)，同時存取來自一個MRAM陣列的處于二進(jìn)制0及處于二進(jìn)制1的參考單元以獲得參考電壓來讀取另一MRAM陣列的電阻存儲器單元，同時存取來自另一MRAM陣列的處于二進(jìn)制0及處于二進(jìn)制1的參考單元以獲得參考電壓來讀取所述一個MRAM陣列的電阻存儲器單元。
文檔編號G11C11/16GK103140895SQ201180046801
公開日2013年6月5日 申請日期2011年9月8日 優(yōu)先權(quán)日2010年9月8日
發(fā)明者金正丕, 金泰賢 申請人:高通股份有限公司