專利名稱：移位寄存器、驅(qū)動裝置及顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示器件技術(shù)領(lǐng)域，特別涉及一種移位寄存器、驅(qū)動裝置及顯示器。
背景技術(shù)：
在LCD (Liquid Crystal Display,液晶顯不)或 OLED (Organic Light-EmittingDiode，有機發(fā)光二極管)顯示器件的使用過程中，通過驅(qū)動裝置控制各行掃描線的掃描信號，實現(xiàn)逐行(或隔行)掃描。比如在有源驅(qū)動有機發(fā)光顯示(Active Matrix 0LED)中，各行的掃描線(scan line)和各列的數(shù)據(jù)線(data line)交叉構(gòu)成了一個有源矩陣；一般采用逐行掃描的方法，依次打開各行的門管，將數(shù)據(jù)線上的電壓傳入像素驅(qū)動管，并轉(zhuǎn)化為電流驅(qū)動OLED。掃描線的驅(qū)動電路(即驅(qū)動裝置)由移位寄存器(shift register)來實現(xiàn)，移位寄存器按照類型可分為動態(tài)移位寄存器和靜態(tài)移位寄存器。通常動態(tài)移位寄存器的結(jié)構(gòu)相對簡單，需要較少數(shù)量的薄膜晶體管(TFT)，但是其功耗較大，且工作頻率帶寬有限；靜態(tài)移位寄存器需要較多的TFT器件，但是工作帶寬大，功耗較低。隨著顯示面板尺寸的增大，行掃描驅(qū)動電路通常采用a-Si或p-Si的TFT晶體管實現(xiàn)并直接制作在面板之上，這樣可以減少和外圍驅(qū)動電路之間的互聯(lián)，減小尺寸和成本?；诿姘逶O(shè)計的行掃描驅(qū)動電路對速度要求不高，但是需要結(jié)構(gòu)緊湊，占用面積小，因而多用動態(tài)移位寄存器來實現(xiàn)。此外傳統(tǒng)的采用P型和N型互補的晶體管設(shè)計的移位寄存器，在工藝實現(xiàn)上比較復(fù)雜，成本很高(通常需要7、層掩模板)，因此基于面板的設(shè)計多采用僅使用N型或P型TFT構(gòu)成的動態(tài)電路。在考量移位寄存器的性能時，要綜合考慮功耗、可靠性和面積的因素，但是隨著面板尺寸的逐漸增大，功耗和可靠性已成為更為重要的性能參數(shù)指標。在行掃描移位寄存器中，每一級的移位寄存器的輸出連接下一級移位寄存器的輸入，并且各級移位寄存器都由來自外部的時鐘信號線來控制，一般來說，由于時鐘控制信號需要由外部的驅(qū)動IC定制提供，時鐘數(shù)量越少，實現(xiàn)的難度越低，精度越高，但是移位寄存器本身的電路結(jié)構(gòu)越復(fù)雜。而時鐘數(shù)量越多，實現(xiàn)難度越大，精度越低，但是移位寄存器本身的電路結(jié)構(gòu)相對簡單。在行掃描移位寄存器中，由于各級移位寄存器的輸出端負載很大(一般幾十個PF)，驅(qū)動輸出端的TFT尺寸一般設(shè)計較大，在對輸出端求值或復(fù)位時，要避免復(fù)位晶體管和求值晶體管同時導(dǎo)通，產(chǎn)生較大的瞬態(tài)電流，這不僅會增大功耗，還有可能造成功能失效。此外，如果連接輸入端的TFT管在導(dǎo)通至關(guān)斷時產(chǎn)生的漏電流較大，則電路可能受漏電流影響，在求值階段，使驅(qū)動管柵極電壓出現(xiàn)非正常上升而意外關(guān)斷，影響電路穩(wěn)定性。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題針對上述缺點，本發(fā)明為了解決現(xiàn)有技術(shù)中移位寄存器瞬態(tài)電流過大造成的高功耗低可靠性的問題，提供了一種移位寄存器及相關(guān)器件，利用電容自舉效應(yīng)和上拉晶體管來避免復(fù)位晶體管和求值晶體管同時導(dǎo)通，避免了大的瞬態(tài)電流造成的功耗損失和對器件的沖擊。(二)技術(shù)方案為了解決上述技術(shù)問題，本發(fā)明具體采用如下方案進行一方面，本發(fā)明提供一種移位寄存器，所述移位寄存器包括求值單元，在輸入信號和第二時鐘信號控制下，向信號輸出端輸出信號；復(fù)位控制單元，一端連接求值單元，在第一時鐘信號和低電平信號控制下向復(fù)位單元輸入控制信號；復(fù)位單元，在復(fù)位控制單元輸入的控制信號和高電平信號的控制下，對信號輸出端進行復(fù)位。優(yōu)選地，還包括，信號輸入單兀，在輸入信號和第一時鐘信號控制下向求值單兀和復(fù)位控制單元輸入控制信號；
優(yōu)選地,還包括,反饋單元,與求值單元、復(fù)位單元連接,并向信號輸入單元輸入控制信號。優(yōu)選地，所述求值單元包括求值晶體管和電容，所述求值晶體管柵極分別與所述復(fù)位控制單元以及信號輸入單元相連、源極連接所述第二時鐘信號、漏極與所述信號輸出端相連，所述求值晶體管的柵極與漏極通過所述電容相連。優(yōu)選地，所述復(fù)位控制單元包括上拉晶體管和第三晶體管，所述上拉晶體管的柵極分別與所述求值晶體管的柵極以及所述信號輸入單元相連、源極連接所述復(fù)位單元、漏極連接所述第一時鐘信號；所述第三晶體管源極連接數(shù)字地電壓VSS、柵極連接所述第一時鐘信號、漏極連接所述上拉晶體管源極和所述復(fù)位單元。優(yōu)選地,所述復(fù)位單元包括復(fù)位晶體管,所述復(fù)位晶體管的柵極與所述上拉晶體管的源極相連、源極連接所述信號輸出端、漏極連接工作電壓VDD。優(yōu)選地，所述反饋單元包括反饋晶體管，所述反饋晶體管的漏極和柵極同時連接所述信號輸出端，源極與所述信號輸入單元相連。優(yōu)選地，所述信號輸入單元包括雙柵結(jié)構(gòu)的第一晶體管和第二晶體管，所述第一晶體管的漏極與所述第二晶體管的源極連接至所述反饋晶體管的源極、所述第一晶體管的源極連接所述輸入信號、所述第二晶體管的漏極連接所述求值晶體管及上拉晶體管的柵極、所述第一晶體管及第二晶體管的柵極同時連接所述第一時鐘信號。優(yōu)選地，所述第一時鐘信號與第二時鐘信號為相位相反、占空比為50%的兩時鐘信號。優(yōu)選地，各個晶體管為P型薄膜晶體管。另一方面，本發(fā)明還同時提供一種驅(qū)動裝置，其特征在于，所述驅(qū)動裝置包括多個級聯(lián)的如上所述的移位寄存器，其中，第一級移位寄存器的輸入端連接初始脈沖信號STV，隨后每一級移位寄存器的輸出端連接下一級移位寄存器的輸入端，每一級移位寄存器連接的兩個時鐘信號為兩個相位相反、占空比為50%的時鐘信號、且相鄰兩級移位寄存器連接的兩個時鐘信號互為反相。再一方面，本發(fā)明進一步提供一種顯示器，其特征在于，所述顯示器中包括如上所述的驅(qū)動裝置。(三)有益效果本發(fā)明的移位寄存器在對輸出端求值時，利用電容自舉效應(yīng)保持上拉晶體管柵極的低電平導(dǎo)通，從而快速對復(fù)位晶體管柵極充電使得復(fù)位晶體管及時關(guān)斷，因而避免了復(fù)位晶體管和求值晶體管同時導(dǎo)通時產(chǎn)生的較大瞬態(tài)電流，降低功耗的同時保護了電路元件。此外，本發(fā)明還利用輸出電壓反饋和輸入管雙柵技術(shù)，降低來自輸入管漏電流的影響，降低了功耗、增強了穩(wěn)定性。



圖I為本發(fā)明中移位寄存器的結(jié)構(gòu)框圖；圖2為依照本發(fā)明一種實施方式的移位寄存器的基本電路結(jié)構(gòu)示意圖；圖3為圖2所示的移位寄存器工作時的電平時序圖；圖4為本發(fā)明中驅(qū)動裝置的基本電路結(jié)構(gòu)示意圖；圖5為本發(fā)明中驅(qū)動裝置工作時的電平時序圖；圖6為本發(fā)明的移位寄存器相對傳統(tǒng)產(chǎn)品在求值、復(fù)位階段的瞬態(tài)電流對比圖；圖7為本發(fā)明的移位寄存器相對傳統(tǒng)產(chǎn)品在NI點的電壓變化對比圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。如圖I所示，本發(fā)明的移位寄存器包括求值單元、復(fù)位控制單元、復(fù)位單元、信號輸入單元以及反饋單元。其中求值單元在輸入信號和第二時鐘信號控制下，向信號輸出端輸出信號。復(fù)位控制單元一端連接求值單元，在第一時鐘信號和低電平信號控制下向復(fù)位單元輸入控制信號。復(fù)位單元在復(fù)位控制單元輸入的控制信號和高電平信號的控制下，對信號輸出端進行復(fù)位。信號輸入單元在輸入信號和第一時鐘信號控制下向求值單元和復(fù)位控制單元輸入控制信號。反饋單元與求值單元、復(fù)位單元連接，并向信號輸入單元輸入控制信號。求值單元包括求值晶體管和電容，求值晶體管柵極分別與復(fù)位控制單元以及信號輸入單元相連、源極連接第二時鐘信號、漏極與信號輸出端相連，求值晶體管的柵極與漏極通過所述電容相連。復(fù)位控制單元包括上拉晶體管和第三晶體管，上拉晶體管的柵極分別與求值晶體管的柵極以及信號輸入單元相連、源極連接所述復(fù)位單元、漏極連接所述第一時鐘信號；第三晶體管源極連接數(shù)字地電壓VSS、柵極連接所述第一時鐘信號、漏極連接上拉晶體管源極和復(fù)位單元。復(fù)位單元包括復(fù)位晶體管，復(fù)位晶體管的柵極與上拉晶體管的源極相連、源極連接信號輸出端、漏極連接工作電壓VDD的源極相連、源極連接信號輸出端、漏極連接工作電壓VDD。在本發(fā)明的移位寄存器中，采用了電容和上拉晶體管來避免復(fù)位晶體管和求值晶體管同時導(dǎo)通在對輸出端求值時，利用電容自舉效應(yīng)保持上拉晶體管柵極的低電平導(dǎo)通，從而快速對復(fù)位晶體管柵極充電使得復(fù)位晶體管及時關(guān)斷，因而避免了復(fù)位晶體管和求值晶體管同時導(dǎo)通時產(chǎn)生的較大瞬態(tài)電流，降低功耗的同時保護了電路元件。
具體地，依照本發(fā)明一種實施方式的移位寄存器的電路結(jié)構(gòu)如圖2所示，該移位寄存器主要包括求值晶體管6、復(fù)位晶體管4以及上拉晶體管5 ;其中，上拉晶體管5的柵極連接求值晶體管6的柵極、源極連接復(fù)位晶體管4的柵極、漏極連接第一時鐘信號CLK，求值晶體管6的柵極與漏極通過電容相連。特別地，連接在求值晶體管6的柵極與漏極之間的電容可以為實體電容8或者是求值晶體管6自身存在的柵漏寄生電容Cgd。在所述移位寄存器的求值階段，通過連接在求值晶體管6的柵極與漏極之間的電容的自舉效應(yīng)，保持所述上拉晶體管5的柵極的低電平，使所述上拉晶體管5導(dǎo)通來及時關(guān)斷所述復(fù)位晶體管4。此外，在圖2所示的移位寄存器中，信號輸入單元包括雙柵結(jié)構(gòu)的第一晶體管I和第二晶體管2，反饋單元包括反饋晶體管7，所述第一晶體管I的漏極與所述第二晶體管2的源極連接至所述反饋晶體管7的源極、所述第一晶體管I的源極連接所述移位寄存器的輸入端IN、所述第二晶體管2的漏極連接求值晶體管6及上拉晶體管5的柵極、所述第一晶體管I及第二晶體管2的柵極同時連接第一時鐘信號CLK，所述反饋晶體管7的漏極和柵極同時連接所述移位寄存器的輸出端OUT。通過上述結(jié)構(gòu)，在求值階段，本發(fā)明的移位寄存器還可以利用反饋晶體管7反饋輸出端OUT電壓至第一晶體管I的漏極與第二晶體管2的源極，減小輸入端IN通過第二晶體管2到求值晶體管6的柵極的泄露電流。這樣，還可減少 輸入端泄露電流對電路的影響，避免求值階段驅(qū)動管(求值晶體管2)柵極電壓出現(xiàn)非正常上升，維持了電路的穩(wěn)定性。下面結(jié)合圖2，對本發(fā)明的移位寄存器的結(jié)構(gòu)做完整的說明。在圖2所示的電路結(jié)構(gòu)中，本發(fā)明的移位寄存器主要包括7個晶體管，受到兩個極性相反的時鐘控制。其中，第一晶體管I和第二晶體管2為雙柵結(jié)構(gòu)的晶體管，第一晶體管I的源漏極分別接輸入端IN和第三電路節(jié)點N3、柵極受第一時鐘CLK控制，第二晶體管2的源漏極分別連接第三電路節(jié)點N3和第一電路節(jié)點NI、柵極受第一時鐘CLK控制，求值晶體管6的源漏極分別連接第二時鐘CLKB和輸出端OUT、柵極連接第一電路節(jié)點NI，上拉晶體管5的源漏極分別連接第一時鐘CLK和第二電路節(jié)點N2，第三晶體管3的源漏極分別連接第二電路節(jié)點N2和數(shù)字地電壓VSS、柵極受第一時鐘CLK控制，復(fù)位晶體管4的源漏極分別連接電源電壓VDD和輸出端OUT、柵極連接第二電路節(jié)點N2，反饋晶體管7的源漏極分別連接輸出端OUT和第三電路節(jié)點N3、柵極連接輸出端OUT。其中，所述第一電路節(jié)點NI為第二晶體管2的漏極、求值晶體管6的柵極和漏極、以及上拉晶體管5的柵極的連接點，求值晶體管6的漏極還同時連接反饋晶體管7的柵極和漏極、輸出端OUT、以及復(fù)位晶體管4的源極；所述第二電路節(jié)點N2為上拉晶體管5的源極、第三晶體管3的漏極、以及復(fù)位晶體管4的柵極的連接點；所述第三電路節(jié)點N3為第一晶體管I的漏極、第二晶體管6的源極、以及反饋晶體管7的源極的連接點。本發(fā)明的移位寄存器利用第一電路節(jié)點NI點在求值階段的低電平導(dǎo)通上拉晶體管5及時關(guān)斷復(fù)位晶體管4。因為在該階段，當求值晶體管6尺寸足夠大時，其自身存在一個Cgd寄生電容(柵漏電容)，會保持第一電路節(jié)點NI點的電壓一段時間，由于電容自舉的效應(yīng)使得NI點電壓要低于第一時鐘CLK的低電平，約為VSS-VDD，因此上拉晶體管5的柵源電壓Vgs=VSS-2VDD，保證了較大的開態(tài)電流，從而可快速對第二電路節(jié)點N2點充電，及時關(guān)斷復(fù)位晶體管4。為了保證在NI點的電容自舉效應(yīng)，可以在求值晶體管6的漏極到柵極(即NI點)之間接入一個電容8，以代替求值晶體管6的Cgd寄生電容的效用。
此外，在求值階段，還同時利用反饋晶體管7反饋輸出端OUT電壓至雙柵結(jié)構(gòu)的第一晶體管I和第二晶體管2的中間點N3，減小第二晶體管2的泄露電流，避免NI點電壓被輸入充電過高，減小漏電流對電路的影響。具體地，本發(fā)明的移位寄存器中所有晶體管f 7都為低電平開啟，高電平關(guān)斷，晶體管優(yōu)選為TFT晶體管。在本發(fā)明的移位寄存器中，一個完整的工作周期中各信號電平時序如圖3所示初始狀態(tài)下兩時鐘信號CLK和CLKB都為低電平，輸入端IN為高電平，則晶體管I、
2、3、4開啟，晶體管5、6、7關(guān)斷，內(nèi)部節(jié)點NI為高電平，N2為低電平，輸出端OUT高電平。當CLK為低，CLKB為高，IN為高時，晶體管1、2、3、4開啟，晶體管5、6、7關(guān)斷，內(nèi)部節(jié)點NI為高電平，N2為低電平，輸出OUT高電平。 當CLK為高，CLKB為低，IN為高時，晶體管4開啟，晶體管1、2、3、5、6、7關(guān)斷，內(nèi)部節(jié)點NI為高電平，N2為低電平，輸出OUT高電平。當CLK為低，CLKB為高，IN為低時，是移位寄存器的預(yù)沖階段，此時晶體管1、2開啟，傳輸?shù)碗娖降絅I點，對電容8充電，此時晶體管6導(dǎo)通，傳輸CLKB高電平到輸出端0UT，同時晶體管5導(dǎo)通使得N2點變低，導(dǎo)通晶體管4，與此同時晶體管3被CLK導(dǎo)通，進而開啟晶體管4，傳輸高電平到輸出端。此時晶體管7關(guān)斷。當CLK為高，CLKB為低，IN為高時，是移位寄存器的求值階段，此時晶體管1、2關(guān)斷，NI點浮空，此時CLKB變低，在預(yù)沖階段儲存在電容8上的兩端電壓差使得節(jié)點NI電壓下降，使晶體管6完全導(dǎo)通，傳輸?shù)碗娖降捷敵龆硕鴽]有閾值損失。與此同時，晶體管5導(dǎo)通，對N2點充電至高電平，關(guān)斷晶體管4，晶體管3被CLK高電平關(guān)斷，切斷可能產(chǎn)生的直流通路。同時晶體管7導(dǎo)通，傳輸?shù)碗娖降絅3點，減小晶體管2的漏電流，避免輸入IN的高電平通過晶體管1、2的泄露電流對NI點充電，影響晶體管6的打開。接下來當CLK為低，CLKB為高，IN為高時，是移位寄存器的復(fù)位階段，此時晶體管
1、2導(dǎo)通，NI點被充電至高電平，關(guān)斷晶體管5、6，晶體管3被CLK導(dǎo)通，對N2放電至低電平，同時導(dǎo)通晶體管4，對輸出端OUT復(fù)位，同時晶體管7關(guān)斷。更進一步地，可以由上述移位寄存器N級連接構(gòu)成驅(qū)動裝置，N為顯示器件中掃描線的行數(shù)。驅(qū)動裝置的結(jié)構(gòu)如圖4所示，在圖4中，該驅(qū)動裝置由N個移位寄存器連接構(gòu)成，每個移位寄存器接收兩個相位相反、占空比為50%的時鐘信號XCLK、XCLKB，此外還接收高電平信號VDD、以及輸入信號IN，其輸出為OUT。其中第一個移位寄存器的輸入連接初始脈沖信號STV,為低電平有效,每一個移位寄存器的輸出連接下一個移位寄存器的輸入，同時相鄰兩個移位寄存器的時鐘控制信號互為反相，比如第一級移位寄存器的CLK輸入端連接外部時鐘XCLK，CLKB輸入端連接外部時鐘XCLKB，則與其相鄰的第二級移位寄存器的CLK輸入端就連接外部時鐘XCLKB，CLKB輸入端連接外部時鐘XCLK。該驅(qū)動裝置工作時的電平時序如圖5所示，兩時鐘信號XCLK、XCLKB持續(xù)提供相位相反、占空比為50%的時鐘信號電平，在初始脈沖信號STV的作用下，各級移位寄存器依次產(chǎn)生輸出電平信號將各行掃描線上的門管打開，使得數(shù)據(jù)線上的電壓傳入該行的像素驅(qū)動管，并轉(zhuǎn)化為電流驅(qū)動像素單元產(chǎn)生顯示，最終實現(xiàn)了逐行掃描。本發(fā)明利用電容自舉產(chǎn)生的內(nèi)部節(jié)點低電平使上拉晶體管導(dǎo)通來加速對復(fù)位管柵極電位的充電速度，消除移位寄存器的內(nèi)部節(jié)點浮空狀態(tài)，使之快速復(fù)位，達到消除直流通路，降低瞬態(tài)電流，節(jié)省成本的技術(shù)效果。同時利用輸出電壓反饋和輸入管雙柵技術(shù)，降低來自輸入管漏電流的影響，從而解決了傳統(tǒng)設(shè)計的高功耗、低可靠性和高成本等問題。采用本發(fā)明的方案可大大降低動態(tài)功耗。如圖6所示，在求值、復(fù)位階段，瞬態(tài)電流(實線表示)都大大低于傳統(tǒng)的結(jié)構(gòu)(虛線表示)。本發(fā)明還可以有效抑制NI點在求值階段的電壓上升，提高穩(wěn)定性，如圖7所示，本發(fā)明的方案在NI點的電壓(點狀虛線所示)較傳統(tǒng)結(jié)構(gòu)(線段虛線所示)也有了明顯改善。此外，采用本發(fā)明的方案還可節(jié)省面積并降低驅(qū)動信號的設(shè)計復(fù)雜度，所有寄存器的共用信號為兩個相位相反、占空比為50%的時鐘信號XCLK、XCLKB，高電平信號VDD，采用了較少的時鐘和低電平信號，在布線面積上占有優(yōu)勢，并且無需復(fù)雜的時鐘信號產(chǎn)生電路。如果只使用求值晶體管6自身的Cgd寄生電容(即不采用額外的電容8)還可進一步節(jié)省面積。本發(fā)明移位寄存器的薄膜晶體管采用P型晶體管，當然，也可以采用N型薄膜晶體管實現(xiàn)，通過變換信號輸入可以實現(xiàn)。 以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的實際保護范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種移位寄存器，其特征在于，所述移位寄存器包括 求值單元，在輸入信號和第二時鐘信號控制下，向信號輸出端輸出信號； 復(fù)位控制單元，一端連接求值單元，在第一時鐘信號和低電平信號控制下向復(fù)位單元輸入控制信號； 復(fù)位單元，在復(fù)位控制單元輸入的控制信號和高電平信號的控制下，對信號輸出端進行復(fù)位。
2.根據(jù)權(quán)利要求I所述的移位寄存器，其特征在于，還包括，信號輸入單元，在輸入信號和第一時鐘信號控制下向求值單元和復(fù)位控制單元輸入控制信號。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，還包括，反饋單元，與求值單元、復(fù)位單元連接，并向信號輸入單元輸入控制信號。
4.根據(jù)權(quán)利要求3所述的移位寄存器，其特征在于，所述求值單元包括求值晶體管和電容，所述求值晶體管柵極分別與所述復(fù)位控制單元以及信號輸入單元相連、源極連接所述第二時鐘信號、漏極與所述信號輸出端相連，所述求值晶體管的柵極與漏極通過所述電容相連。
5.根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述復(fù)位控制單元包括上拉晶體管和第三晶體管，所述上拉晶體管的柵極分別與所述求值晶體管的柵極以及所述信號輸入單元相連、源極連接所述復(fù)位單元、漏極連接所述第一時鐘信號；所述第三晶體管源極連接數(shù)字地電壓VSS、柵極連接所述第一時鐘信號、漏極連接所述上拉晶體管源極和所述復(fù)位單元。
6.根據(jù)權(quán)利要求5所述的移位寄存器，其特征在于，所述復(fù)位單元包括復(fù)位晶體管，所述復(fù)位晶體管的柵極與所述上拉晶體管的源極相連、源極連接所述信號輸出端、漏極連接工作電壓VDD。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，所述反饋單元包括反饋晶體管，所述反饋晶體管的漏極和柵極同時連接所述信號輸出端，源極與所述信號輸入單元相連。
8.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述信號輸入單元包括雙柵結(jié)構(gòu)的第一晶體管和第二晶體管，所述第一晶體管的漏極與所述第二晶體管的源極連接至所述反饋晶體管的源極、所述第一晶體管的源極連接所述輸入信號、所述第二晶體管的漏極連接所述求值晶體管及上拉晶體管的柵極、所述第一晶體管及第二晶體管的柵極同時連接所述第一時鐘信號。
9.根據(jù)權(quán)利要求1-8任一項所述的移位寄存器,其特征在于,所述第一時鐘信號與第二時鐘信號為相位相反、占空比為50%的兩時鐘信號。
10.根據(jù)權(quán)利要求4-8任一項所述的移位寄存器，其特征在于，所述求值晶體管、上拉晶體管、第三晶體管、復(fù)位晶體管、反饋晶體管、第一晶體管、第二晶體管為P型薄膜晶體管。
11.一種驅(qū)動裝置驅(qū)動裝置，其特征在于，驅(qū)動裝置包括多個級聯(lián)的所述移位寄存器，其中，第一級移位寄存器的輸入端連接初始脈沖信號STV,隨后每一級移位寄存器的輸出端連接下一級移位寄存器的輸入端，每一級移位寄存器連接的兩個時鐘信號為兩個相位相反、占空比為50%的時鐘信號、且相鄰兩級移位寄存器連接的兩個時鐘信號互為反相。
12.—種顯示器，其特征在于，包括如權(quán)利要求11所述的驅(qū)動裝置。
全文摘要
本發(fā)明涉及顯示器件技術(shù)領(lǐng)域，提供了一種移位寄存器、驅(qū)動裝置及顯示器。本發(fā)明的移位寄存器包括求值單元，在輸入信號和第二時鐘信號控制下，向信號輸出端輸出信號；復(fù)位控制單元，一端連接求值單元，在第一時鐘信號和低電平信號控制下向復(fù)位單元輸入控制信號；復(fù)位單元，在復(fù)位控制單元輸入的控制信號和高電平信號的控制下，對信號輸出端進行復(fù)位。本發(fā)明的移位寄存器在對輸出端求值時能夠快速對復(fù)位晶體管柵極充電使得復(fù)位晶體管及時關(guān)斷，避免了復(fù)位晶體管和求值晶體管同時導(dǎo)通時產(chǎn)生的較大瞬態(tài)電流，降低功耗的同時保護了電路元件。本發(fā)明還利用輸出電壓反饋和輸入管雙柵技術(shù)，降低來自輸入管漏電流的影響，降低了功耗、增強了穩(wěn)定性。
文檔編號G11C19/28GK102682692SQ201210159389
公開日2012年9月19日 申請日期2012年5月21日 優(yōu)先權(quán)日2012年5月21日
發(fā)明者吳仲遠 申請人:京東方科技集團股份有限公司