具有自我更新時(shí)序電路的半導(dǎo)體存儲器元件的制作方法
【專利摘要】本發(fā)明揭示一種具有自我更新時(shí)序電路的半導(dǎo)體存儲器元件。該半導(dǎo)體存儲器元件的一實(shí)施例包含一命令解碼器、多個(gè)存儲器庫、一庫地址產(chǎn)生器、一自我更新計(jì)數(shù)器和一自我更新時(shí)序電路。該自我更新時(shí)序電路包含一溫度傳感器、一參考電壓源、一比較器、一致能電路和一振蕩電路。該比較器用以比較來自該溫度傳感器的該電壓和來自該參考電壓源的一固定電壓以產(chǎn)生一比較信號。當(dāng)所有存儲器庫中至少一更新行(at?least?one?refresh?row)完成自我更新運(yùn)作后，該致能電路產(chǎn)生該致能信號以致動該比較器。該振蕩電路用以根據(jù)該比較信號和該致能信號以產(chǎn)生一自我更新時(shí)鐘信號，其控制該庫地址產(chǎn)生器和該自我更新計(jì)數(shù)器的運(yùn)作頻率。
【專利說明】具有自我更新時(shí)序電路的半導(dǎo)體存儲器元件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有自我更新時(shí)序電路的半導(dǎo)體存儲器元件。
【背景技術(shù)】
[0002]目前半導(dǎo)體存儲器元件已廣泛應(yīng)用在許多電子產(chǎn)品中以存儲和讀取數(shù)據(jù)。半導(dǎo)體存儲器兀件包含多個(gè)存儲器單兀，每一單兀由一晶體管和一電容器所組成。一動態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory, DRAM)元件通過存儲電荷于電容器中來存儲數(shù)據(jù)位。然而，一段時(shí)間后，在電容器中存儲的電荷會經(jīng)由基底或其他路徑逐漸漏失，使得數(shù)據(jù)位無法永久存儲于其中。因此，有必要對DRAM元件中的存儲器單元進(jìn)行周期性地更新，以避免數(shù)據(jù)流失。
[0003]對于如何周期性地更新DRAM元件中的存儲器單元，有數(shù)種更新方案已被提出，其中一種為使DRAM元件操作在自我更新(self-refresh)模式。在自我更新模式下，對應(yīng)于由一內(nèi)部地址計(jì)數(shù)器所產(chǎn)生的地址的一存儲器單元(memorycell，存儲器晶胞)在收到一自我更新命令后，會根據(jù)一預(yù)定周期執(zhí)行更新運(yùn)作。該預(yù)定周期一般由DRAM單元的數(shù)據(jù)保存時(shí)間而決定。在更新運(yùn)作后，該地址計(jì)數(shù)器會重新初始化以等待下一次的自我更新命令。
[0004]一般而言，自我更新模式會設(shè)定在低功率損耗模式，在自我更新模式下的電流損耗需要盡量降低。一個(gè)減少DRAM元件中自我更新所需的功率損耗的方法為根據(jù)環(huán)境溫度改變預(yù)定更新周期。亦即，當(dāng)溫度低于一設(shè)定值時(shí)，以較長的預(yù)定周期執(zhí)行更新運(yùn)作；反之，當(dāng)溫度高于該設(shè)定值時(shí)，以較短的預(yù)定周期執(zhí)行更新運(yùn)作。
[0005]為了檢測環(huán)境溫度，在DRAM元件中會設(shè)置一溫度感測元件以提供對應(yīng)的溫度信號，并設(shè)置一比較元件以跟據(jù)該溫度信號改變預(yù)定周期的時(shí)間。然而，在已知技術(shù)中，該溫度感測元件和該比較元件會保持致動狀態(tài)以持續(xù)檢測溫度，因此會增加DRAM元件的總功率損耗。為了降低功率損耗，有必要提出一時(shí)序電路以控制該預(yù)定周期的時(shí)間，并提供一致能電路以選擇性地致能該比較元件。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種具有自我更新時(shí)序電路的半導(dǎo)體存儲器元件。通過本發(fā)明所揭示的自我更新時(shí)序電路，該半導(dǎo)體存儲器元件可以降低功率損耗。
[0007]為達(dá)到上述的目的，本發(fā)明的半導(dǎo)體存儲器元件的一實(shí)施例包含一命令解碼器、多個(gè)存儲器庫、一庫地址產(chǎn)生器、一自我更新計(jì)數(shù)器和一自我更新時(shí)序電路。該命令解碼器用以接收一外部命令以產(chǎn)生一自我更新控制信號。該半導(dǎo)體存儲器元件根據(jù)該自我更新控制信號執(zhí)行自我更新運(yùn)作。該庫地址產(chǎn)生器用以產(chǎn)生一目標(biāo)庫地址至每一存儲器庫，該目標(biāo)庫地址指向一目標(biāo)庫以執(zhí)行自我更新運(yùn)作。該自我更新計(jì)數(shù)器用以指定這些存儲器庫中的一目標(biāo)更新行(refresh row)。該自我更新時(shí)序電路包含一溫度傳感器、一參考電壓源、一比較器、一致能電路和一振蕩電路。該溫度傳感器用以產(chǎn)生比例于一感測溫度的一電壓。該參考電壓源用以產(chǎn)生與該感測溫度無關(guān)的一固定電壓。該比較器用以比較來自該溫度傳感器的該電壓和該固定電壓以產(chǎn)生一比較信號。該致能電路用以產(chǎn)生一致能信號以致動該比較器。該振蕩電路用以根據(jù)該比較信號和該致能信號以產(chǎn)生一自我更新時(shí)鐘信號，該自我更新時(shí)鐘信號控制該庫地址產(chǎn)生器和該自我更新計(jì)數(shù)器的運(yùn)作頻率。當(dāng)所有存儲器庫中至少一更新行完成自我更新運(yùn)作后，該致能電路產(chǎn)生該致能信號。
[0008]本發(fā)明的半導(dǎo)體存儲器元件的另一實(shí)施例包含一命令解碼器、多個(gè)存儲器庫、一庫地址產(chǎn)生器、一自我更新計(jì)數(shù)器和一自我更新時(shí)序電路。該命令解碼器用以接收一外部命令以產(chǎn)生一自我更新控制信號。該半導(dǎo)體存儲器元件根據(jù)該自我更新控制信號執(zhí)行自我更新運(yùn)作。該庫地址產(chǎn)生器用以產(chǎn)生一目標(biāo)庫地址至每一存儲器庫，該目標(biāo)庫地址指向一目標(biāo)庫以執(zhí)行自我更新運(yùn)作。該自我更新計(jì)數(shù)器用以指定這些存儲器庫中的一目標(biāo)更新行。該自我更新時(shí)序電路包含一溫度傳感器、一參考電壓源、一比較器、一致能時(shí)鐘電路和一振蕩電路。該溫度傳感器用以產(chǎn)生比例于一感測溫度的一電壓。該參考電壓源用以產(chǎn)生與該感測溫度無關(guān)的一固定電壓。該比較器用以比較來自該溫度傳感器的該電壓和該固定電壓以產(chǎn)生一比較信號。該致能時(shí)鐘電路用以產(chǎn)生一致能信號以根據(jù)一固定時(shí)間間隔致動該比較器。該振蕩電路用以根據(jù)該比較信號和該致能信號以產(chǎn)生一自我更新時(shí)鐘信號。該自我更新時(shí)鐘信號控制該庫地址產(chǎn)生器和該自我更新計(jì)數(shù)器的運(yùn)作頻率。
【專利附圖】

【附圖說明】
[0009]圖1顯示結(jié)合本發(fā)明一實(shí)施例的半導(dǎo)體存儲器元件的架構(gòu)示意圖；
[0010]圖2顯示結(jié)合本發(fā)明一實(shí)施例的該自我更新計(jì)數(shù)器的細(xì)部電路示意圖；
[0011]圖3顯示結(jié)合本發(fā)明一實(shí)施例的具有該自我更新控制器的該半導(dǎo)體存儲器元件運(yùn)作時(shí)的時(shí)序圖；
[0012]圖4顯示結(jié)合本發(fā)明一實(shí)施例的產(chǎn)生一溫度相關(guān)的更新時(shí)鐘信號的該自我更新時(shí)序電路的電路不意 圖；
[0013]圖5顯示結(jié)合本發(fā)明一實(shí)施例的致能信號的時(shí)序圖；
[0014]圖6顯示結(jié)合本發(fā)明一實(shí)施例的產(chǎn)生一溫度相關(guān)的更新時(shí)鐘信號的該自我更新時(shí)序電路的電路不意圖；及
[0015]圖7顯示結(jié)合本發(fā)明一實(shí)施例的該自我更新時(shí)序電路運(yùn)作時(shí)的時(shí)序圖。
[0016]【主要元件符號說明】
[0017]10半導(dǎo)體存儲器元件
[0018]11存儲器控制器
[0019]12自我更新控制器
[0020]122命令解碼器
[0021]124自我更新時(shí)序電路
[0022]1242,1242’ 溫度傳感器
[0023]1244,1244’參考電壓源
[0024]1246,1246’比較器
[0025]1248,1248?邏輯電路
[0026]1250,1250，振蕩器
[0027]14庫地址產(chǎn)生器[0028]1542致能電路
[0029]1543致能時(shí)鐘電路
[0030]16自我更新計(jì)數(shù)器
[0031]162行遞增計(jì)數(shù)器
[0032]164行地址計(jì)數(shù)器
[0033]18庫控制邏輯電路
[0034]20行地址多工器
[0035]22地址鎖存器
[0036]24A~MD存儲器庫
【具體實(shí)施方式】
[0037]圖1顯示結(jié)合本發(fā)明一實(shí)施例的半導(dǎo)體存儲器元件10的架構(gòu)示意圖，其中該半導(dǎo)體存儲器元件10包含一自我更新控制器12以調(diào)整該存儲器元件10的更新周期。該自我更新控制器12可調(diào)整一更新時(shí)鐘信號SCLK的更新頻率，而該更新時(shí)鐘信號SCLK用以控制更新計(jì)數(shù)器的運(yùn)作頻率。
[0038]參照圖1，該半導(dǎo)體存儲器元件10包含多個(gè)存儲器庫(bank)，每一存儲器庫具有多個(gè)存儲器單元(未繪出)。為了簡潔起見，圖1以具有4個(gè)存儲器庫24A、24B、24C和24D的半導(dǎo)體存儲器元件10為例說明。然而，本發(fā)明可相同地應(yīng)用在具有多個(gè)存儲器庫的半導(dǎo)體存儲器元件中。
[0039]參照圖1，該自我更新控制器12包含一命令解碼器122和一自我更新時(shí)序電路124。該命令解碼器122在該存儲器元件10的運(yùn)作期間從一存儲器控制器11接收多個(gè)外部命令和時(shí)鐘信號，且產(chǎn)生多個(gè)控制和時(shí)序信號以控制這些元件12-24。舉例而言，當(dāng)接收來自該存儲器控制器11的一自我更新命令時(shí)，該命令解碼器122發(fā)出一自我更新控制信號SRF。該存儲器元件10會根據(jù)該自我更新控制信號SRF執(zhí)行自我更新運(yùn)作。
[0040]參照圖1，在接收該自我更新控制信號SRF后，該自我更新時(shí)序電路124產(chǎn)生該更新時(shí)鐘信號SCLK以控制一庫地址產(chǎn)生器14和一自我更新計(jì)數(shù)器16。該自我更新計(jì)數(shù)器16用以產(chǎn)生一目標(biāo)行地址，藉以指示一準(zhǔn)備被更新的行。該庫地址產(chǎn)生器14用以產(chǎn)生一目標(biāo)庫地址，藉以指示包含該準(zhǔn)備被更新的行的一特定庫。
[0041]參照圖1，一地址鎖存器(latch) 22接收來自該存儲器控制器11的多個(gè)外部地址ADD和多個(gè)外部庫地址BA，并且產(chǎn)生一行地址RADD至一行地址多工器20和一庫地址ABA至一庫控制邏輯電路18。該行地址多工器20，其由來自該命令解碼器122的該自我更新控制信號SRF所致動，在一正常模式運(yùn)作下接收該行地址RADD和在一自我更新模式運(yùn)作下接收一自我更新行地址SRA,藉以產(chǎn)生一內(nèi)部行地址IRA。
[0042]該庫控制邏輯電路18，其由來自該命令解碼器122的該自我更新控制信號SRF所致動，用以接收該庫地址ABA和一自我更新庫地址SBA。當(dāng)該控制信號SRF為低邏輯電平時(shí)，該庫地址ABA由該電路18傳送以作為一內(nèi)部庫地址IBA。當(dāng)該控制信號SRF為高邏輯電平時(shí)，該自我更新庫地址SBA由該電路18傳送以作為該內(nèi)部庫地址IBA。
[0043]圖2顯示結(jié)合本發(fā)明一實(shí)施例的該自我更新計(jì)數(shù)器16的細(xì)部電路示意圖。參照圖2，該自我更新計(jì)數(shù)器16包含一行遞增計(jì)數(shù)器162和一行地址計(jì)數(shù)器164。該行遞增計(jì)數(shù)器162用以在該自我更新模式運(yùn)作時(shí)增加該行地址計(jì)數(shù)器164。該行地址計(jì)數(shù)器164會輸出一目標(biāo)行地址，用以指示一要被更新的行。該行地址計(jì)數(shù)器164會指向所有存儲器庫24A、24B、24C和24D中相同的行。
[0044]圖3顯示結(jié)合本發(fā)明一實(shí)施例的具有該自我更新控制器12的該半導(dǎo)體存儲器元件10運(yùn)作時(shí)的時(shí)序圖，以下說明請一并參照圖1和圖2。假設(shè)這些存儲器庫24A、24B、24C和24D的庫地址分別是00、01、10和11。參照圖3，在接收來自該存儲器控制器11的一自我更新命令后，該命令解碼器122在時(shí)間間隔Tl的起點(diǎn)發(fā)出具有邏輯高電平的自我更新控制信號SRF。該存儲器元件10根據(jù)該信號SRF執(zhí)行一自我更新運(yùn)作。該自我更新時(shí)序電路124根據(jù)該信號SRF產(chǎn)生一第一 SCLK脈沖至該庫地址產(chǎn)生器14和該自我更新計(jì)數(shù)器16。當(dāng)該存儲器元件10執(zhí)行該自我更新運(yùn)作時(shí)，從該自我更新計(jì)數(shù)器16產(chǎn)生的一目標(biāo)行地址SRA和從該庫地址產(chǎn)生器14產(chǎn)生的一目標(biāo)庫地址SBA會用以更新一確認(rèn)的存儲器庫中的一特定行。在本例中，具有0...001值的一目前更新行地址SRA會存儲在該自我更新計(jì)數(shù)器16中，而具有值00的一第一自我更新庫地址SBA會存儲在該庫地址產(chǎn)生器14中。因此，在時(shí)間間隔Tl期間，存儲器庫24A被選擇為目標(biāo)庫且存儲器庫24A中的行0...001會被更新。
[0045]接著，具有值01的一第二更新庫地址SBA、具有值10的一第三更新庫地址SBA和具有值11的一第四更新庫地址SBA會分別在信號SCLK的一第二脈沖、一第三脈沖和一第四脈沖的升緣處依序被閂鎖。因此，存儲器庫24Β、存儲器庫24C和存儲器庫24D會依序被選擇為目標(biāo)庫，且在不同目標(biāo)庫24B、24C和24D中的相同行0...001會在時(shí)間間隔T2和T4之間在連續(xù)的SCLK周期內(nèi)被更新。
[0046]在4個(gè)SCLK脈沖后，所有存儲器庫24A、24B、24C和24D中的行0...001會完成更新。因此，該行遞增計(jì)數(shù)器162產(chǎn)生一計(jì)數(shù)信號cnt至該行地址計(jì)數(shù)器164。接著，該計(jì)數(shù)信號cnt增加該行地址計(jì)數(shù)器164以移動該目前更新行地址至下一更新行地址。在本發(fā)明一實(shí)施例中，存儲在該行遞增計(jì)數(shù)器162中的一初始值設(shè)定為0，且在時(shí)間間隔T4結(jié)束后該行遞增計(jì)數(shù)器162會增加該初始值為I。因此，該行地址計(jì)數(shù)器164會更新具有0...001值的目前更新行地址SRA到具有0...010值的下一更新行地址SRA。經(jīng)由近似的處理過程，在連續(xù)的SCLK周期內(nèi)所有存儲器庫24A、24B、24C和24D中的新行0...010會被更新。
[0047]為了減少該半導(dǎo)體存儲器元件10在自我更新運(yùn)作時(shí)的功率損耗，該更新時(shí)鐘信號SCLK的更新頻率會根據(jù)不同的溫度而改變。圖4顯示結(jié)合本發(fā)明一實(shí)施例的產(chǎn)生一溫度相關(guān)的更新時(shí)鐘信號SCLK的該自我更新時(shí)序電路124的電路示意圖。參照圖4，該自我更新時(shí)序電路124包含一溫度傳感器1242、一參考電壓源1244、一比較器1246、一邏輯電路1248和一振蕩器1250。該溫度傳感器1242鄰近該半導(dǎo)體存儲器元件10中的存儲器單元而設(shè)置。該溫度傳感器1242會產(chǎn)生比例于所感測溫度的一信號VI。該參考電壓源1244會產(chǎn)生與溫度無關(guān)的一固定電壓V2。該比較器1246用以比較信號Vl和V2，并根據(jù)比較結(jié)果和一致能信號EN產(chǎn)生一信號VC。該邏輯電路1248根據(jù)該自我更新控制信號SRF和該致能信號EN產(chǎn)生一信號SC。該振蕩器1250根據(jù)該信號SC的邏輯電平產(chǎn)生以不同預(yù)定頻率振蕩的該更新時(shí)鐘信號SCLK。
[0048]該自我更新時(shí)序電路124的運(yùn)作說明如下。當(dāng)該溫度傳感器1242所感測的溫度低于一預(yù)定溫度時(shí)，電壓V2的電壓值會高于電壓Vl的電壓值。在接收該致能信號EN后，該比較器1246輸出具有低邏輯電平的信號VC。該邏輯電路1248在這些信號EN和SRF均為高邏輯電平時(shí)傳送具有低邏輯電平的信號SC。在接收具有低邏輯電平的信號SC后，該振蕩器1250產(chǎn)生以一較低頻率振蕩的該時(shí)鐘信號SCLK，藉以減少該庫地址產(chǎn)生器14和該自我更新計(jì)數(shù)器16的運(yùn)作頻率。
[0049]參照圖4，該比較器1246和該邏輯電路1248會根據(jù)一致能電路1542所產(chǎn)生的致能信號EN而致動。具體來說，該比較器1246和該邏輯電路1248只有在該致能電路1542產(chǎn)生具有高邏輯電平的致能信號EN時(shí)致動。當(dāng)所有存儲器庫中至少一更新行完成自我更新運(yùn)作后，該致能信號EN會產(chǎn)生高邏輯電平。圖5顯示結(jié)合本發(fā)明一實(shí)施例的致能信號EN的時(shí)序圖。參照圖5，當(dāng)具有0...001值的更新行地址SRA被選擇，且在4個(gè)存儲器庫24A、24B、24C和24D中的相同行0...001在連續(xù)的SCLK周期內(nèi)被更新時(shí)，該致能信號EN會由低邏輯電平轉(zhuǎn)態(tài)為高邏輯電平，藉以準(zhǔn)備致動該比較器1246和該邏輯電路1248。該比較器1246和該邏輯電路1248會在一短暫延遲后致動。在本實(shí)施例中，由于該比較器1246只會在第四個(gè)SCLK脈沖致動，該半導(dǎo)體存儲器元件10的功率損耗會藉此降低。
[0050]為了進(jìn)一步降低該半導(dǎo)體存儲器元件10的功率損耗，該比較器1246和該邏輯電路1248會在所有存儲器庫24A、24B、24C和24D中的兩或多個(gè)特定行被更新時(shí)才會致動。在本發(fā)明一實(shí)施例中，該行地址計(jì)數(shù)器164會在所有存儲器庫中的相同行0...001均完成自我更新運(yùn)作時(shí)才會更新具有0...001值的目前更新行地址SRA到具有0...010值的下一更新行地址SRA。該致能電路1542在所有存儲器庫中的新行0...010均完成自我更新運(yùn)作時(shí)才會準(zhǔn)備致動該比較器1246和該邏輯電路1248。在本發(fā)明另一實(shí)施例中，該行地址計(jì)數(shù)器164以一連續(xù)方式更新目前更新行地址SRA。如果這些存儲器庫24A、24B、24C和24D中的每一個(gè)具有512行，該致能電路1542可能會在所有存儲器庫中的所有行(共512行)均完成自我更新運(yùn)作時(shí)才會準(zhǔn)備致動該比較器1246和該邏輯電路1248。
[0051]本發(fā)明另一實(shí)施例提供另一種降低該半導(dǎo)體存儲器元件10的功率損耗的方法。在該實(shí)施例中，一致能電路只會在固定時(shí)間間隔被致動。圖6顯示結(jié)合本發(fā)明一實(shí)施例的產(chǎn)生一溫度相關(guān)的更新時(shí)鐘信號SCLK的該自我更新時(shí)序電路124’的電路示意圖。參照圖6，該自我更新時(shí)序電路124’包含一溫度傳感器1242’、一參考電壓源1244’、一比較器1246’、一邏輯電路1248’、一振蕩器1250’和一致能時(shí)鐘電路1543。圖6中類似圖4的元件以類似的參考數(shù)字顯示，且電路的細(xì)節(jié)將不再贅述。
[0052]圖7顯示結(jié)合本發(fā)明一實(shí)施例的該自我更新時(shí)序電路124’運(yùn)作時(shí)的時(shí)序圖。參照圖6和圖7，該振蕩器1250’在自我更新運(yùn)作開始時(shí)產(chǎn)生具有固定4μ s周期的振蕩信號SCLK’。因此，更新運(yùn)作在連續(xù)的SCLK周期中執(zhí)行。在本實(shí)施例中，該致能時(shí)鐘電路1543產(chǎn)生一致能信號ΕΝΤ，其周期為振蕩信號SCLK’的周期的整數(shù)倍，例如64ms。因此，該比較器1246’和該邏輯電路1248’會每隔64ms致動一次。
[0053]參照圖6和圖7，當(dāng)該致能時(shí)鐘電路1543首先產(chǎn)生具有高邏輯電平的致能信號ENT時(shí)，該比較器1246’會致動以輸出比較信號VC’。由于該溫度傳感器1242’所感測的溫度高于一預(yù)定溫度，該比較器1246’會輸出具有高邏輯電平的信號VC’，使得該振蕩信號SCLKj的時(shí)鐘周期維持不變。在64ms后，該致能時(shí)鐘電路1543再次產(chǎn)生具有高邏輯電平的致能信號ENT’，使得該比較器1246’和該邏輯電路1248’再次致動。由于此時(shí)該溫度傳感器1242’所感測的溫度低于該預(yù)定溫度，該比較器1246’會輸出具有低邏輯電平的信號VC’，使得該振蕩器1250’產(chǎn)生具有較長周期的振蕩信號SCLK’(在本例中為8ys)。由于自我更新運(yùn)作之后會以較長的周期進(jìn)行，該半導(dǎo)體存儲器元件10的功率損耗會因此降低。
[0054]本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本領(lǐng)域技術(shù)人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示者，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為所附的權(quán)利要求書要求保護(hù)的范圍所涵蓋。
【權(quán)利要求】
1.一種半導(dǎo)體存儲器元件，其包含: 一命令解碼器，用以接收一外部命令以產(chǎn)生一自我更新控制信號，該半導(dǎo)體存儲器元件根據(jù)該自我更新控制信號執(zhí)行自我更新運(yùn)作； 多個(gè)存儲器庫，每一存儲器庫具有多個(gè)存儲器單元； 一庫地址產(chǎn)生器，用以產(chǎn)生一目標(biāo)庫地址至每一存儲器庫，該目標(biāo)庫地址指向一目標(biāo)庫以執(zhí)行自我更新運(yùn)作； 一自我更新計(jì)數(shù)器，用以指定這些存儲器庫中的一目標(biāo)更新行；以及 一自我更新時(shí)序電路，包含: 一溫度傳感器，用以產(chǎn)生比例于一感測溫度的一電壓； 一參考電壓源，用以產(chǎn)生與該感測溫度無關(guān)的一固定電壓； 一比較器，用以比較來自該溫度傳感器的該電壓和該固定電壓以產(chǎn)生一比較信號； 一致能電路，用以產(chǎn)生一致能信號以致動該比較器；及 一振蕩電路，用以根據(jù)該比較信號和該致能信號以產(chǎn)生一自我更新時(shí)鐘信號，該自我更新時(shí)鐘信號控制該庫地址產(chǎn)生器和該自我更新計(jì)數(shù)器的運(yùn)作頻率； 其中，當(dāng)所有存儲器庫中至少一更新行完成自我更新運(yùn)作后，該致能電路產(chǎn)生該致能信號。
2.如權(quán)利要求1的半導(dǎo)體存儲器元件，其中該自我更新計(jì)數(shù)器包含一行地址計(jì)數(shù)器和一行遞增計(jì)數(shù)器，該行地址計(jì)數(shù)器用以提供至這些存儲器庫的該目標(biāo)更新行，而該行遞增計(jì)數(shù)器用以控制該行地址計(jì)數(shù) 器。
3.如權(quán)利要求1的半導(dǎo)體存儲器元件，其中當(dāng)所有存儲器庫中的該目標(biāo)更新行完成自我更新運(yùn)作后，該致能電路產(chǎn)生該致能信號以致動該比較器。
4.如權(quán)利要求1的半導(dǎo)體存儲器元件，其中當(dāng)所有存儲器庫中的該目標(biāo)更新行完成自我更新運(yùn)作后，該目標(biāo)更新行會更新至一新更新行，且當(dāng)所有存儲器庫中的該新更新行完成自我更新運(yùn)作后，該致能電路產(chǎn)生該致能信號以致動該比較器。
5.如權(quán)利要求1的半導(dǎo)體存儲器元件，其中該目標(biāo)更新行會以一連續(xù)方式被更新，當(dāng)該目標(biāo)更新行更新至這些存儲器庫中的最后一行且所有存儲器庫中的該最后一行完成自我更新運(yùn)作后，該致能電路產(chǎn)生該致能信號以致動該比較器。
6.如權(quán)利要求1的半導(dǎo)體存儲器元件，其中當(dāng)該感測溫度高于一預(yù)定溫度時(shí)，該振蕩電路產(chǎn)生具有一第一頻率的該自我更新時(shí)鐘信號，當(dāng)該感測溫度低于該預(yù)定溫度時(shí)，該振蕩電路產(chǎn)生具有一第二頻率的該自我更新時(shí)鐘信號，其中該第一頻率的值會大于該第二頻率的值。
7.一種半導(dǎo)體存儲器元件，其包含: 一命令解碼器，用以接收一外部命令以產(chǎn)生一自我更新控制信號，該半導(dǎo)體存儲器元件根據(jù)該自我更新控制信號執(zhí)行自我更新運(yùn)作； 多個(gè)存儲器庫，每一存儲器庫具有多個(gè)存儲器單元； 一庫地址產(chǎn)生器，用以產(chǎn)生一目標(biāo)庫地址至每一存儲器庫，該目標(biāo)庫地址指向一目標(biāo)庫以執(zhí)行自我更新運(yùn)作； 一自我更新計(jì)數(shù)器，用以指定這些存儲器庫中的一目標(biāo)更新行；以及 一自我更新時(shí)序電路，包含:一溫度傳感器，用以產(chǎn)生比例于一感測溫度的一電壓； 一參考電壓源，用以產(chǎn)生與該感測溫度無關(guān)的一固定電壓； 一比較器，用以比較來自該溫度傳感器的該電壓和該固定電壓以產(chǎn)生一比較信號； 一致能時(shí)鐘電路，用以產(chǎn)生一致能信號以根據(jù)一固定時(shí)間間隔致動該比較器；及一振蕩電路，用以根據(jù)該比較信號和該致能信號以產(chǎn)生一自我更新時(shí)鐘信號，該自我更新時(shí)鐘信號控制該庫地址產(chǎn)生器和該自我更新計(jì)數(shù)器的運(yùn)作頻率。
8.如權(quán)利要求7的半導(dǎo)體存儲器元件，其中該自我更新計(jì)數(shù)器包含一行地址計(jì)數(shù)器和一行遞增計(jì)數(shù)器，該行地址計(jì)數(shù)器用以提供至這些存儲器庫的該目標(biāo)更新行，而該行遞增計(jì)數(shù)器用以控制該行地址計(jì)數(shù)器。
9.如權(quán)利要求7的半導(dǎo)體存儲器元件，其中當(dāng)該感測溫度高于一預(yù)定溫度時(shí)，該振蕩電路產(chǎn)生具有一第一周期的該自我更新時(shí)鐘信號，當(dāng)該感測溫度低于該預(yù)定溫度時(shí)，該振蕩電路產(chǎn)生具有一第二周期的該自我更新時(shí)鐘信號，其中該第一周期小于該第二周期。
10.如權(quán)利要求7的半導(dǎo)體存儲器元件，其中該致能時(shí)鐘電路以該自我更新時(shí)鐘信號的周期的整數(shù)倍致動該比較 器。
【文檔編號】G11C11/406GK103544987SQ201210236883
【公開日】2014年1月29日 申請日期:2012年7月9日 優(yōu)先權(quán)日:2012年7月9日
【發(fā)明者】黃明前 申請人:晶豪科技股份有限公司