靜態(tài)隨機(jī)存取存儲(chǔ)器及其存儲(chǔ)性能的改善方法
【專利摘要】本發(fā)明提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器及其存儲(chǔ)性能的改善方法，所述靜態(tài)隨機(jī)存取存儲(chǔ)器包括：存儲(chǔ)單元、字線驅(qū)動(dòng)器、靈敏放大器和包括MOS晶體管的追蹤電路；所述字線驅(qū)動(dòng)器的輸出端通過字線與所述存儲(chǔ)單元相連接，所述字線驅(qū)動(dòng)器的觸發(fā)端適于接收字線驅(qū)動(dòng)器使能信號(hào)；所述靈敏放大器的輸入端通過位線與所述存儲(chǔ)單元相連接，所述靈敏放大器的觸發(fā)端適于接收靈敏放大器使能信號(hào)；所述追蹤電路的輸入端適于接收所述字線驅(qū)動(dòng)器使能信號(hào)，所述追蹤電路的輸出端適于輸出所述靈敏放大器使能信號(hào)，所述追蹤電路的MOS晶體管的閾值電壓Vth適于調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系。
【專利說明】靜態(tài)隨機(jī)存取存儲(chǔ)器及其存儲(chǔ)性能的改善方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種靜態(tài)隨機(jī)存取存儲(chǔ)器及其存儲(chǔ)性能的改善方法。
【背景技術(shù)】
[0002]近些年，隨著靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory, SRAM)廣泛地應(yīng)用于手機(jī)、電腦等便攜設(shè)備中，高速低功耗成為SRAM發(fā)展的必然趨勢(shì)。為了進(jìn)一步降低功耗，提高SRAM性能，許多有效可行的方法被提出，例如分割字線技術(shù)、復(fù)制位線技術(shù)、電荷共享技術(shù)和多閾值電壓技術(shù)等。
[0003]降低能耗最為有效的措施就是降低電源電壓Vdd，據(jù)資料顯示:電源電壓Vdd在
0.425V下SRAM就可以正常運(yùn)行。但是，功耗的降低會(huì)導(dǎo)致SRAM工作周期顯著變長(zhǎng)、性能明顯下降，所以SRAM采用靈敏放大器來放大與之相連的位線之間的電壓差Vdb，這樣可以有效縮短讀取周期的時(shí)間。位線之間的電壓差Vdb通常需要大于或等于靈敏放大器的靈敏度，所述靈敏放大器的靈敏度是指靈敏放大器能夠正確放大的最小輸入電壓差。
[0004]圖1示出一種現(xiàn)有SRAM的電源電壓Vdd和位線之間的電壓差Vdb的關(guān)系圖。由圖1所示的關(guān)系圖可以看出，由于位線之間的電壓差Vdb的取值需要滿足靈敏放大器的靈敏度要求，所以電源電壓Vdd的工作范圍受限于位線之間的電壓差Vdb的取值。在現(xiàn)有技術(shù)中，本領(lǐng)域技術(shù)人員通常通過電路設(shè)計(jì)，將電源電壓Vdd和位線之間的電壓差Vdb的關(guān)系曲線LI向上移，在位線之間的電壓差Vdb滿足靈敏放大器的靈敏度要求時(shí)，電源電壓Vdd的取值范圍更大，電源電壓Vdd的最小值更小。
[0005]但是，上移電源電壓Vdd和位線之間的電壓差Vdb的關(guān)系曲線LI雖然可以擴(kuò)大電源電壓Vdd的取值范圍，但是SRAM在電源電壓Vdd常壓段的性能卻明顯降低了。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是現(xiàn)有靜態(tài)隨機(jī)存取存儲(chǔ)器性能較低。
[0007]為解決上述問題，本發(fā)明提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器，包括:存儲(chǔ)單元、字線驅(qū)動(dòng)器、靈敏放大器和包括MOS晶體管的追蹤電路；
[0008]所述字線驅(qū)動(dòng)器的輸出端通過字線與所述存儲(chǔ)單元相連接，所述字線驅(qū)動(dòng)器的觸發(fā)端適于接收字線驅(qū)動(dòng)器使能信號(hào)；
[0009]所述靈敏放大器的輸入端通過位線與所述存儲(chǔ)單元相連接，所述靈敏放大器的觸發(fā)端適于接收靈敏放大器使能信號(hào)；
[0010]所述追蹤電路的輸入端適于接收所述字線驅(qū)動(dòng)器使能信號(hào)，所述追蹤電路的輸出端適于輸出所述靈敏放大器使能信號(hào)，所述追蹤電路的MOS晶體管的閾值電壓Vth適于調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系。
[0011]本發(fā)明技術(shù)方案還提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，所述靜態(tài)隨機(jī)存取存儲(chǔ)器包括:存儲(chǔ)單元、字線驅(qū)動(dòng)器、靈敏放大器和包括MOS晶體管的追蹤電路；所述字線驅(qū)動(dòng)器的輸出端通過字線與所述存儲(chǔ)單元相連接，所述字線驅(qū)動(dòng)器的觸發(fā)端適于接收字線驅(qū)動(dòng)器使能信號(hào)；所述靈敏放大器的輸入端通過位線與所述存儲(chǔ)單元相連接，所述靈敏放大器的觸發(fā)端適于接收靈敏放大器使能信號(hào)；所述追蹤電路的輸入端適于接收所述字線驅(qū)動(dòng)器使能信號(hào)，所述追蹤電路的輸出端適于輸出所述靈敏放大器使能信號(hào)；
[0012]所述方法包括:改變所述追蹤電路的MOS晶體管的閾值電壓Vth以調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系。
[0013]可選擇的，所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括所述位線之間的電壓差Vdb隨電源電壓Vdd變化的變化率或比例關(guān)系，所述比例關(guān)系為正比例或反比例。
[0014]可選擇的，所述改變所述追蹤電路的MOS晶體管的閾值電壓Vth以調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括:改變所述追蹤電路的MOS晶體管的閾值電壓Vth，使所述位線之間的電壓差Vdb隨電源電壓Vdd變化的變化率減小。
[0015]可選擇的，所述改變所述追蹤電路的MOS晶體管的閾值電壓Vth以調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括:改變所述追蹤電路的MOS晶體管的閾值電壓Vth，使所述位線之間的電壓差Vdb隨電源電壓Vdd成反比例變化。
[0016]可選擇的，所述MOS晶體管的閾值電壓Vth、位線之間的電壓差Vdb和電源電壓Vdd滿足關(guān)系:
【權(quán)利要求】
1.一種靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，包括:存儲(chǔ)單元、字線驅(qū)動(dòng)器、靈敏放大器和包括MOS晶體管的追蹤電路； 所述字線驅(qū)動(dòng)器的輸出端通過字線與所述存儲(chǔ)單元相連接，所述字線驅(qū)動(dòng)器的觸發(fā)端適于接收字線驅(qū)動(dòng)器使能信號(hào)； 所述靈敏放大器的輸入端通過位線與所述存儲(chǔ)單元相連接，所述靈敏放大器的觸發(fā)端適于接收靈敏放大器使能信號(hào)； 所述追蹤電路的輸入端適于接收所述字線驅(qū)動(dòng)器使能信號(hào)，所述追蹤電路的輸出端適于輸出所述靈敏放大器使能信號(hào)，所述追蹤電路的MOS晶體管的閾值電壓Vth適于調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系。
2.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括所述位線之間的電壓差Vdb隨電源電壓Vdd變化的變化率或比例關(guān)系，所述比例關(guān)系為正比例或反比例。
3.根據(jù)權(quán)利要求2所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述追蹤電路的MOS晶體管的閾值電壓Vth適于使所述位線之間的電壓差Vdb隨電源電壓Vdd變化的變化率減小。
4.根據(jù)權(quán)利要求2所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述追蹤電路的MOS晶體管的閾值電壓Vth適于使所述位線之間的電壓差Vdb隨電源電壓Vdd成反比例變化。
5.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述MOS晶體管的閾值電壓Vth、位線之間的電壓差Vdb和電源電壓Vdd滿足關(guān)系:
6.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述追蹤電路包括延時(shí)電路，所述延時(shí)電路適于延時(shí)所述字線驅(qū)動(dòng)器使能信號(hào)的上升沿以產(chǎn)生所述靈敏放大器使能信號(hào)的上升沿，所述延時(shí)電路包括所述MOS晶體管。
7.根據(jù)權(quán)利要求6所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述延時(shí)電路包括存儲(chǔ)單元的復(fù)制單元，所述存儲(chǔ)單元的復(fù)制單元適于模擬所述存儲(chǔ)單元的數(shù)據(jù)讀取過程以控制所述字線驅(qū)動(dòng)器使能信號(hào)的上升沿的延時(shí)時(shí)間，所述存儲(chǔ)單元的復(fù)制單元包括所述MOS晶體管。
8.根據(jù)權(quán)利要求6所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述延時(shí)電路包括反相器鏈，所述反相器鏈適于控制所述字線驅(qū)動(dòng)器使能信號(hào)的上升沿的延時(shí)時(shí)間，所述反相器鏈包括所述MOS晶體管。
9.一種靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于， 所述靜態(tài)隨機(jī)存取存儲(chǔ)器包括:存儲(chǔ)單元、字線驅(qū)動(dòng)器、靈敏放大器和包括MOS晶體管的追蹤電路；所述字線驅(qū)動(dòng)器的輸出端通過字線與所述存儲(chǔ)單元相連接，所述字線驅(qū)動(dòng)器的觸發(fā)端適于接收字線驅(qū)動(dòng)器使能信號(hào)；所述靈敏放大器的輸入端通過位線與所述存儲(chǔ)單元相連接，所述靈敏放大器的觸發(fā)端適于接收靈敏放大器使能信號(hào)；所述追蹤電路的輸入端適于接收所述字線驅(qū)動(dòng)器使能信號(hào)，所述追蹤電路的輸出端適于輸出所述靈敏放大器使能信號(hào)； 所述方法包括:改變所述追蹤電路的MOS晶體管的閾值電壓Vth以調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系。
10.根據(jù)權(quán)利要求9所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括所述位線之間的電壓差Vdb隨電源電壓Vdd變化的變化率或比例關(guān)系，所述比例關(guān)系為正比例或反比例。
11.根據(jù)權(quán)利要求10所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述改變所述追蹤電路的MOS晶體管的閾值電壓Vth以調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括:改變所述追蹤電路的MOS晶體管的閾值電壓Vth，使所述位線之間的電壓差Vdb隨電源電壓Vdd變化的變化率減小。
12.根據(jù)權(quán)利要求10所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述改變所述追蹤電路的MOS晶體管的閾值電壓Vth以調(diào)整所述位線之間的電壓差Vdb和電源電壓Vdd的變化關(guān)系包括:改變所述追蹤電路的MOS晶體管的閾值電壓Vth，使所述位線之間的電壓差Vdb隨電源電壓Vdd成反比例變化。
13.根據(jù)權(quán)利要求9所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述MOS晶體管的閾值電壓Vth、位線之間的電壓差Vdb和電源電壓Vdd滿足關(guān)系:
14.根據(jù)權(quán)利要求9所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述追蹤電路包括延時(shí)電路，所述延時(shí)電路適于延時(shí)所述字線驅(qū)動(dòng)器使能信號(hào)的上升沿以產(chǎn)生所述靈敏放大器使能信號(hào)的上升沿，所述延時(shí)電路包括所述MOS晶體管。
15.根據(jù)權(quán)利要求14所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述延時(shí)電路包括存儲(chǔ)單元的復(fù)制單元，所述存儲(chǔ)單元的復(fù)制單元適于模擬所述存儲(chǔ)單元的數(shù)據(jù)讀取過程以控制所述字線驅(qū)動(dòng)器使能信號(hào)的上升沿的延時(shí)時(shí)間，所述存儲(chǔ)單元的復(fù)制單元包括所述MOS晶體管。
16.根據(jù)權(quán)利要求14所述的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)性能的改善方法，其特征在于，所述延時(shí)電路包括反相器鏈，所述反相器鏈適于控制所述字線驅(qū)動(dòng)器使能信號(hào)的上升沿的延時(shí)時(shí)間，所述反相器鏈包括所述MOS晶體管。
【文檔編號(hào)】G11C11/413GK103632713SQ201210312975
【公開日】2014年3月12日 申請(qǐng)日期:2012年8月29日 優(yōu)先權(quán)日:2012年8月29日
【發(fā)明者】潘勁東, 陳雙文, 魏芳偉, 方偉, 丁艷 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司