專利名稱：可修復(fù)的多層存儲(chǔ)器芯片堆迭及其方法
技術(shù)領(lǐng)域：
本公開(kāi)涉及一種芯片堆迭，且特別涉及一種可修復(fù)的多層存儲(chǔ)器芯片堆迭。
背景技術(shù)：
三維芯片整合技術(shù)可用于縮短內(nèi)連線(interconnection)的導(dǎo)線長(zhǎng)度,提高系統(tǒng)運(yùn)作效率。對(duì)于具有規(guī)律性架構(gòu)的電子元件，例如存儲(chǔ)器芯片，使用三維芯片整合技術(shù)，可依現(xiàn)有的芯片制作方式順利達(dá)成彈性擴(kuò)充存儲(chǔ)器容量，而無(wú)須重新布局，另外制作新的光罩來(lái)符合新應(yīng)用硬件的存儲(chǔ)器需求。三維整合技術(shù)意指通過(guò)穿透娃通孔(Through SiliconVia，以下稱TSV)內(nèi)連線工藝將多個(gè)半導(dǎo)體芯片堆迭于同一個(gè)封裝中。存儲(chǔ)器芯片內(nèi)部通常會(huì)被置放至少一個(gè)冗余(Redundant或Spare)存儲(chǔ)器區(qū)塊，以便修復(fù)存儲(chǔ)器芯片。

發(fā)明內(nèi)容
本公開(kāi)提供一種可修復(fù)的多層存儲(chǔ)器芯片堆迭，其中冗余修復(fù)單元可以被用來(lái)修復(fù)芯片堆迭中的任意存儲(chǔ)器芯片。本公開(kāi)實(shí)施例提出一種可修復(fù)的多層存儲(chǔ)器芯片堆迭。所述芯片堆迭包括多個(gè)存儲(chǔ)器芯片。這些存儲(chǔ)器芯片均耦接至地址總線與數(shù)據(jù)總線。每一個(gè)存儲(chǔ)器芯片各自包括控制單元、解碼單元、存儲(chǔ)器陣列模塊以及冗余修復(fù)單元?？刂茊卧邮找蛔R(shí)別碼而對(duì)應(yīng)產(chǎn)生啟動(dòng)信號(hào)(activation signal)。解碼單元稱接至地址總線以接收存儲(chǔ)器地址而產(chǎn)生解碼地址(decoded address)。存儲(chǔ)器陣列模塊I禹接至解碼單元以接收該解碼地址，以及I禹接至該控制單元以接收該啟動(dòng)信號(hào)。其中，存儲(chǔ)器陣列模塊依據(jù)該啟動(dòng)信號(hào)來(lái)決定是否允許數(shù)據(jù)總線存取存儲(chǔ)器陣列模塊中該解碼地址所對(duì)應(yīng)的數(shù)據(jù)。冗余修復(fù)單元耦接解碼單元，其中該冗余修復(fù)單元包括至少一組冗余修復(fù)元件(redundant repair element),每一組冗余修復(fù)元件由一個(gè)有效欄位(valid field)、一個(gè)芯片識(shí)別欄位(chip ID field)、一個(gè)失效地址欄位(a faulty address field)以及一個(gè)冗余存儲(chǔ)器組成。當(dāng)在該冗余修復(fù)單元中的一組冗余修復(fù)元件的有效欄位的值為有效(或致能)，且該冗余修復(fù)元件的該芯片識(shí)別欄位的值吻合該識(shí)別碼，以及該冗余修復(fù)元件的該失效地址欄位的值吻合該解碼地址時(shí)，則該冗余修復(fù)元件的該冗余存儲(chǔ)器被耦接至數(shù)據(jù)總線。另本公開(kāi)實(shí)施例提出一種多層存儲(chǔ)器芯片堆迭的修復(fù)方法，包括:在一存儲(chǔ)器芯片中配置一個(gè)冗余修復(fù)單元，其中所述冗余修復(fù)單元包括至少一組冗余修復(fù)元件，每一組冗余修復(fù)元件各自包含一有效欄位、一芯片識(shí)別欄位、一失效地址欄位以及一冗余存儲(chǔ)器；解碼一地址總線的一存儲(chǔ)器地址，以產(chǎn)生一解碼地址與一解碼冗余地址；如果一識(shí)別碼吻合，且解碼地址的對(duì)應(yīng)存儲(chǔ)器元件為有效，則致能該存儲(chǔ)器芯片的一存儲(chǔ)器陣列模塊的數(shù)據(jù)存取端口，使一數(shù)據(jù)總線可以經(jīng)由該數(shù)據(jù)存取端口存取該存儲(chǔ)器陣列模塊；以及若在該冗余修復(fù)單元中的一組冗余修復(fù)元件的有效欄位的值為有效，且該識(shí)別碼相符于該冗余修復(fù)元件的該芯片識(shí)別欄位的值，且該存儲(chǔ)器地址相符于該冗余修復(fù)元件的該失效地址欄位的值，則致能該冗余修復(fù)元件的該冗余存儲(chǔ)器，使該數(shù)據(jù)總線可以存取該冗余存儲(chǔ)器。
另本公開(kāi)實(shí)施例提出一種可修復(fù)的多層存儲(chǔ)器芯片堆迭，包括多個(gè)存儲(chǔ)器芯片。這些存儲(chǔ)器芯片均耦接至地址總線與數(shù)據(jù)總線。每一個(gè)存儲(chǔ)器芯片各自包括控制單元、解碼單元、存儲(chǔ)器陣列、至少一開(kāi)關(guān)控制單元、冗余修復(fù)單元、有效遮罩(valid mask)單元以及多個(gè)多工器。控制單元接收識(shí)別碼而對(duì)應(yīng)產(chǎn)生啟動(dòng)信號(hào)。解碼單元耦接至該地址總線以接收存儲(chǔ)器地址，以及產(chǎn)生解碼地址與解碼冗余地址。存儲(chǔ)器陣列耦接至該解碼單元以接收該解碼地址。依據(jù)該啟動(dòng)信號(hào)與該解碼地址，存儲(chǔ)器陣列的多個(gè)位線被決定是否允許該數(shù)據(jù)總線存取對(duì)應(yīng)于該存儲(chǔ)器地址的這些位線的數(shù)據(jù)。所述至少一開(kāi)關(guān)控制單元依照該存儲(chǔ)器陣列的一測(cè)試結(jié)果決定是否致能這些位線的最后位。冗余修復(fù)單元耦接該解碼單元。該冗余修復(fù)單元包括至少一組冗余修復(fù)元件，每一組冗余修復(fù)元件各自包括一個(gè)有效欄位、一個(gè)芯片識(shí)別欄位以及一個(gè)冗余存儲(chǔ)器。有效遮罩單元接收該解碼地址。有效遮罩單元依照該啟動(dòng)信號(hào)與該解碼地址決定是否允許該數(shù)據(jù)總線存取該冗余存儲(chǔ)器。所述多個(gè)多工器從該有效遮罩單元接收至少一選擇信號(hào)，以決定這些位線中的何者會(huì)被連接至該數(shù)據(jù)總線。其中，當(dāng)在該冗余修復(fù)單元中的冗余修復(fù)元件的有效欄位的值為有效狀態(tài)，且該冗余修復(fù)元件的芯片識(shí)別欄位的值吻合該識(shí)別碼時(shí)，在該冗余修復(fù)單元中該冗余修復(fù)元件的其中一組的冗余存儲(chǔ)器被耦接至數(shù)據(jù)總線。基于上述，本公開(kāi)實(shí)施例由于在冗余修復(fù)單元加上用以存儲(chǔ)具有失效元件的存儲(chǔ)器芯片的識(shí)別碼或啟動(dòng)碼的芯片識(shí)別欄位，即可在不需要任何額外的TSV下，達(dá)到跨層修復(fù)存儲(chǔ)器的機(jī)制，因此可以通過(guò)跨層修復(fù)的機(jī)制提高三維存儲(chǔ)器堆迭的良率，且無(wú)需復(fù)雜的解碼器電路與TSV的設(shè)計(jì)。為讓本公開(kāi)的 上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖1A是依照本公開(kāi)實(shí)施例說(shuō)明一種可修復(fù)的多層存儲(chǔ)器芯片堆迭的方塊示意圖。圖1B是依照本公開(kāi)實(shí)施例說(shuō)明圖1A所示多層存儲(chǔ)器芯片堆迭的操作流程示意圖。圖2是依照本公開(kāi)實(shí)施例說(shuō)明圖1A中存儲(chǔ)器芯片CHIP_1的方塊示意圖。圖3是依照本公開(kāi)另一實(shí)施例說(shuō)明圖1A中存儲(chǔ)器芯片CHIP_1的方塊示意圖。圖4是依據(jù)本公開(kāi)另一實(shí)施例說(shuō)明一種可修復(fù)的多層存儲(chǔ)器芯片堆迭的方塊示意圖。圖5是依據(jù)本公開(kāi)一實(shí)施例說(shuō)明圖4中識(shí)別碼產(chǎn)生器與控制單元的電路示意圖。圖6是說(shuō)明圖5在圖4堆迭七層存儲(chǔ)器時(shí)，各堆迭層的啟動(dòng)碼的真值表。圖7是依照本公開(kāi)又一實(shí)施例說(shuō)明圖1A中存儲(chǔ)器陣列中部分字節(jié)的方塊示意圖。圖8是依照本公開(kāi)再一實(shí)施例說(shuō)明圖1A中存儲(chǔ)器陣列中部分字節(jié)的方塊示意圖。主要元件符號(hào)說(shuō)明100、400:芯片堆迭110_1、110_2、110_N:控制單元120_1 120_N:存儲(chǔ)器陣列模塊
121:有效遮罩單元
122:邏輯電路
123:存儲(chǔ)器陣列
124、240:開(kāi)關(guān)電路
130_Γ130_Ν:冗余修復(fù)單元
131、131_B、131_D 131_H:芯片識(shí)別欄位
132:失效地址欄位
133、133_A 133_H:冗余存儲(chǔ)器
134、134_B、134_D 134_H:有效欄位
150_1 150_N:解碼單元
200:冗余控制單元
210、220、1510、1610、1660:比較器
230、1564、1663、1664:與門(mén)
310_1、310_2、310_N:識(shí)別碼產(chǎn)生器
410:存儲(chǔ)器控制器
530,810:異或門(mén)
1112:或門(mén)
1501 1505、1518 1522、1604 1605、1618 1622:位線
1506 1509、1523 1526、1609、1623 1625、1661、1671、1672:模擬多工器
1511、1533、1611、1662:數(shù)字多工器。
1512 1514、1527 1529、1613、1614、1627 1629:感測(cè)放大器
1515 1517、1530 1532、1616、1617、1630:開(kāi)關(guān)
1551、1552、1651 1654:開(kāi)關(guān)控制單元
AC:啟動(dòng)碼
ADB:地址總線
Comew:位
CHIP_1、CHIP_2、CHIP_N:存儲(chǔ)器芯片
CMPl:比較器
CS_1 CS_N:啟動(dòng)信號(hào)
CSB:芯片選擇總線
DAB:數(shù)據(jù)總線
ID、ID_riD_N:識(shí)別碼
Red_A Red_H:冗余列修復(fù)元件
SC_rSC_N:種子碼
S105 S145:步驟
VM:有效遮罩信號(hào)具體實(shí)施方式
圖1A是依照本公開(kāi)實(shí)施例說(shuō)明一種可修復(fù)的多層存儲(chǔ)器芯片堆迭100的方塊示意圖。芯片堆迭100包括多個(gè)存儲(chǔ)器芯片CHIP_f CHIP_N。這些存儲(chǔ)器芯片CHIP_f CHIP_N稱接至地址總線(address bus)ADB與數(shù)據(jù)總線(data bus)DAB。這些存儲(chǔ)器芯片CHIP_fCHIP_N之間使用穿透硅通孔(Through Silicon Via，以下稱TSV)連線技術(shù)相互傳遞信號(hào)。每一存儲(chǔ)器芯片CHIP_1 CHIP_N各自包括解碼單元(decoding unit)、控制單元(control unit)、存儲(chǔ)器陣列模塊(memory array module)以及冗余修復(fù)單兀(redundantrepair unit)。例如，存儲(chǔ)器芯片CHIP_1包括控制單元110_1、存儲(chǔ)器陣列模塊120_1、冗余修復(fù)單元130_1以及解碼單元150_1。其他存儲(chǔ)器芯片可以參照存儲(chǔ)器芯片CHIP_1的相關(guān)說(shuō)明。例如，CHIP_N包括控制單元110_N、存儲(chǔ)器陣列模塊120_N、冗余修復(fù)單元130_N以及解碼單元150_N。為使圖式簡(jiǎn)潔易懂，在圖1A中并未繪出存儲(chǔ)器陣列模塊120_1的其他相關(guān)信號(hào)路徑。本實(shí)施芯片堆迭100可以達(dá)到跨層修復(fù)存儲(chǔ)器的功能，例如利用存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1去修復(fù)存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列模塊120_N。
在芯片堆迭100的后段工藝中，每一存儲(chǔ)器芯片CHIP_fCHIP_N的存儲(chǔ)器陣列模塊可以被測(cè)試，以便發(fā)現(xiàn)存儲(chǔ)器陣列模塊中所有失效的存儲(chǔ)器元件(faulty memoryelement)。多層存儲(chǔ)器芯片堆迭100的修復(fù)步驟如下:
首先進(jìn)行存儲(chǔ)器芯片測(cè)試，并利用修復(fù)算法修復(fù)存儲(chǔ)器芯片的失效元件，或是存儲(chǔ)該存儲(chǔ)器芯片的失效地址，以便在存儲(chǔ)器完成堆迭并進(jìn)行最后測(cè)試時(shí)，將符合具有失效元件的該芯片的識(shí)別碼與失效地址的值，存入到可以用來(lái)修復(fù)該失效地址的冗余修復(fù)元件。
在堆迭這些存儲(chǔ)器芯片之前，將測(cè)試過(guò)的存儲(chǔ)器芯片CHIP_fCHIP_N分成四類，
a.第一類為在堆迭前測(cè)試(pre-stacking test)與修復(fù)程序完成后，芯片本身尚有冗余修復(fù)元件可供其他芯片層修復(fù)使用的芯片；
b.第二類為在堆迭前測(cè)試與修復(fù)程序完成后，無(wú)損壞的存儲(chǔ)器元件但也無(wú)冗余修復(fù)元件可供其他芯片層修復(fù)使用的芯片；
c.第三類為只壞一小部分存儲(chǔ)器元件并可利用其他芯片層上的冗余修復(fù)元件修復(fù)的芯片；以及
d.第四類為具有過(guò)多損壞的存儲(chǔ)器元件而無(wú)法利用其他芯片層的冗余修復(fù)元件完全修復(fù)的存儲(chǔ)器，此類的存儲(chǔ)器芯片將無(wú)法用于3D存儲(chǔ)器堆迭。
在進(jìn)行存儲(chǔ)器堆迭時(shí)，只能使用第一類、第二類、與第三類存儲(chǔ)器芯片。
并在進(jìn)行存儲(chǔ)器堆迭前，如果該存儲(chǔ)器堆迭100中有第三類存儲(chǔ)器芯片時(shí)，則先計(jì)算該堆迭中所有第三類存儲(chǔ)器所需要的冗余修復(fù)元件的數(shù)目，并在該堆迭100中，使用至少一個(gè)第一類存儲(chǔ)器芯片，且該(或這些)存儲(chǔ)器芯片可用的冗余修復(fù)元件的數(shù)目必須大于或等于所需要的冗余修復(fù)元件的數(shù)目。
當(dāng)檢測(cè)到第三類存儲(chǔ)器已損壞的存儲(chǔ)器元件時(shí)，需將第三類存儲(chǔ)器的識(shí)別碼(ID)與已損壞的存儲(chǔ)器元件地址存儲(chǔ)到第一類存儲(chǔ)器芯片的可用的冗余修復(fù)元件中，并重復(fù)此步驟，直到所有損壞的存儲(chǔ)器元件的芯片識(shí)別碼與損壞的存儲(chǔ)器元件地址都存儲(chǔ)到可用的冗余修復(fù)元件為止。
圖1B是依照本公開(kāi)實(shí)施例說(shuō)明圖1A所示多層存儲(chǔ)器芯片堆迭100的操作流程示意圖。請(qǐng)參照?qǐng)D1A與圖1B。存儲(chǔ)器芯片CHIP_fCHIP_N*別接收存儲(chǔ)器地址與識(shí)別碼(步驟S105)。解碼單元150_1耦接至地址總線ADB以接收存儲(chǔ)器地址。解碼單元150_1可以解碼地址總線ADB的存儲(chǔ)器地址，以便產(chǎn)生對(duì)應(yīng)的解碼地址(decoded addresses)給存儲(chǔ)器陣列模塊120_1,和/或是產(chǎn)生對(duì)應(yīng)的解碼冗余地址(decoded redundant addresses)給冗余修復(fù)單元130_1。其中解碼地址包含解碼行地址(decoded row addresses)與解碼列地址(decoded column addresses),而解碼冗余地址包含解碼冗余行地址(decoded redundantrow addresses)與解碼冗余列地址(decoded redundant column addresses)。在一些實(shí)施例中，解碼單元150_1可以共用同一個(gè)預(yù)解碼單元(pre-decoder unit)對(duì)地址總線ADB的存儲(chǔ)器地址進(jìn)行解碼，而將預(yù)解碼單元輸出的解碼結(jié)果作為解碼地址與解碼冗余地址。在另一些實(shí)施例中，解碼單元150_1是使用不同的預(yù)解碼單元對(duì)地址總線ADB的存儲(chǔ)器地址進(jìn)行解碼，而各自產(chǎn)生解碼地址與解碼冗余地址。在另一些實(shí)施例中，解碼單元150_1則不進(jìn)行預(yù)解碼而直接將地址總線ADB的存儲(chǔ)器地址作為解碼地址或解碼冗余地址。
存儲(chǔ)器陣列模塊120_1與解碼單元150_1也可以是存儲(chǔ)器技術(shù)領(lǐng)域的其他公知技術(shù)。不論存儲(chǔ)器陣列模塊120_1與解碼單元150_1的實(shí)現(xiàn)方式為何，亦不論存儲(chǔ)器(含冗余存儲(chǔ)器133)的類型為易失性存儲(chǔ)器(volatile memory)或非易失性存儲(chǔ)器(non-volatilememory),其皆可以應(yīng)用于本實(shí)施例中。
控制單元110_1接收并檢查識(shí)別碼ID_1而對(duì)應(yīng)產(chǎn)生啟動(dòng)信號(hào)CS_1 (步驟S105)。如果識(shí)別碼ID_1吻合，則啟動(dòng)信號(hào)CS_1為致能。存儲(chǔ)器陣列模塊120_1耦接至控制單元110_1以接收啟動(dòng)信號(hào)CS_1。存儲(chǔ)器陣列模塊120_1決定是否允許數(shù)據(jù)總線DAB存取存儲(chǔ)器陣列模塊120_1中該存儲(chǔ)器地址所對(duì)應(yīng)的數(shù)據(jù)(步驟S110)。如果啟動(dòng)信號(hào)CS_1為禁能時(shí)，存儲(chǔ)器陣列模塊120_1的數(shù)據(jù)存取端口會(huì)被禁能(步驟SI 15)。當(dāng)存儲(chǔ)器芯片CHIP_1被選擇時(shí)(即啟動(dòng)信號(hào)CS_1為致能)，則存儲(chǔ)器控制器可以經(jīng)由地址總線ADB與解碼單元傳送存儲(chǔ)器地址給存儲(chǔ)器陣列模塊120_1。存儲(chǔ)器陣列模塊120_1會(huì)進(jìn)行步驟S120，以便檢查地址總線ADB的存儲(chǔ)器地址所對(duì)應(yīng)的存儲(chǔ)器元件是否失效(faulty)(步驟S120)，例如檢查存儲(chǔ)器陣列模塊120_1的解碼地址的有效遮罩(valid mask)的值是否致能(或有效)。如果目前的解碼地址所對(duì)應(yīng)的存儲(chǔ)器元件為失效，即目前的解碼地址的有效遮罩的值為失效(或禁能)，則存儲(chǔ)器陣列模塊120_1的數(shù)據(jù)存取端口會(huì)被禁能(步驟S115)。如果目前的解碼地址所對(duì)應(yīng)的存儲(chǔ)器元件不是失效，則存儲(chǔ)器陣列模塊120_1的數(shù)據(jù)存取端口會(huì)被致能(步驟S125)，然后數(shù)據(jù)總線DAB可以經(jīng)由數(shù)據(jù)存取端口存取存儲(chǔ)器陣列模塊120_1的目前解碼地址的數(shù)據(jù)。
冗余修復(fù)單元130_1耦接解碼單元150_1與數(shù)據(jù)總線DAB。冗余修復(fù)單元130_1包括至少一組冗余修復(fù)元件(redundant repair element)。冗余修復(fù)單元130_N^接解碼單元150_N與數(shù)據(jù)總線DAB，而冗余修復(fù)單元130_N亦包括至少一組冗余修復(fù)元件。其中冗余修復(fù)元件依其修復(fù)電路，可為冗余行修復(fù)元件或冗余列修復(fù)元件。如同繪示于圖1A中冗余修復(fù)單元130_1 —般，每一組冗余修復(fù)元件各自包括一個(gè)芯片識(shí)別欄位131、一個(gè)失效地址欄位132、一個(gè)冗余存儲(chǔ)器133以及一個(gè)有效欄位134。當(dāng)在該冗余修復(fù)單元中的一組冗余修復(fù)元件的該有效欄位134的值表示有效，且該冗余修復(fù)元件的該芯片識(shí)別欄位131的值吻合識(shí)別碼ID_1，以及該冗余修復(fù)元件的該失效地址欄位132的值吻合解碼單元150_1的解碼地址時(shí)，在冗余修復(fù)單元130_1中該冗余修復(fù)元件的該冗余存儲(chǔ)器133被耦接至數(shù)據(jù)總線DAB。依冗余修復(fù)單元130_1的電路類型，上述失效地址欄位132的值可以是行地址(row address)或是列地址(column address),同樣地,依冗余修復(fù)單元130_1的電路類型，上述冗余存儲(chǔ)器133可為冗余行存儲(chǔ)器或冗余列存儲(chǔ)器，且冗余行存儲(chǔ)器或冗余列存儲(chǔ)器所修復(fù)的存儲(chǔ)器陣列，不限定于修復(fù)存儲(chǔ)器陣列中的其中一行或其中一列，也可是修復(fù)存儲(chǔ)器陣列中的多行區(qū)塊或多列區(qū)塊。
在芯片堆迭100的后段工藝中，每一存儲(chǔ)器芯片CHIP_f CHIP_N的存儲(chǔ)器陣列模塊可以被測(cè)試，以便發(fā)現(xiàn)存儲(chǔ)器陣列模塊中失效的存儲(chǔ)器元件(faulty memory element)。例如，存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列模塊120_1中地址為X所對(duì)應(yīng)的存儲(chǔ)器元件是失效，則在芯片堆迭100的后段工藝中，地址X經(jīng)過(guò)解碼單元所產(chǎn)生的解碼冗余地址dec_redundant_X可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1的其中一組冗余修復(fù)元件的失效地址欄位132，而存儲(chǔ)器芯片CHIP_1的識(shí)別碼ID_1 (或是對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_1的其他識(shí)別信息)可以被存儲(chǔ)于該冗余修復(fù)元件的芯片識(shí)別欄位131。
當(dāng)存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列模塊120_1中地址為X所對(duì)應(yīng)的存儲(chǔ)器元件被存取時(shí)，存儲(chǔ)器芯片CHIP_1會(huì)接收到存儲(chǔ)器芯片CHIP_1的識(shí)別碼以及存儲(chǔ)器地址X(步驟S105)。冗余修復(fù)單元130_1接著進(jìn)行步驟S130，以便比較所有冗余修復(fù)元件的芯片識(shí)別欄位131的值是否符合步驟S105所接收到的識(shí)別碼。如果在冗余修復(fù)單元130_1中冗余修復(fù)元件的芯片識(shí)別欄位131的值皆不符合所接收到的該識(shí)別碼，則在該(或這些)芯片識(shí)別欄位131的值所對(duì)應(yīng)的冗余修復(fù)元件內(nèi)的冗余存儲(chǔ)器133會(huì)被禁能(步驟S135)。如果冗余修復(fù)元件內(nèi)的芯片識(shí)別欄位的值符合步驟S105所接收到的該識(shí)別碼，則冗余修復(fù)單元130_1接著進(jìn)行步驟S140，以便檢查該冗余修復(fù)元件的失效地址欄位132的內(nèi)容是否符合步驟S105所接收到的解碼冗余地址。如果冗余修復(fù)元件內(nèi)的芯片識(shí)別欄位的值不符合，則在失效地址欄位132所對(duì)應(yīng)的冗余修復(fù)元件中的冗余存儲(chǔ)器133會(huì)被禁能(步驟S135)。如果冗余修復(fù)元件內(nèi)的芯片識(shí)別欄位的值符合步驟S105所接收到的該識(shí)別碼，且對(duì)應(yīng)于失效地址欄位132的地址值符合步驟S105所接收到的解碼冗余地址，則在對(duì)應(yīng)的該冗余修復(fù)元件內(nèi)的冗余存儲(chǔ)器133會(huì)被致能(步驟S145)。因此，在冗余修復(fù)單元130_1的對(duì)應(yīng)冗余修復(fù)元件內(nèi)的冗余存儲(chǔ)器133可以被用來(lái)取代存儲(chǔ)器陣列模塊120_1中地址為X所對(duì)應(yīng)的失效元件。因此，冗余修復(fù)單元130_1可以被用來(lái)修復(fù)所屬存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列模塊120_1。對(duì)于每一個(gè)存儲(chǔ)器地址，只能對(duì)應(yīng)到該存儲(chǔ)器芯片堆迭的其中一個(gè)存儲(chǔ)器芯片中的存儲(chǔ)器陣列模塊的存儲(chǔ)器元件或一組冗余修復(fù)元件。
再例如，假設(shè)存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列模塊120_N中地址為Y所對(duì)應(yīng)的存儲(chǔ)器元件是失效元件，則在芯片堆迭100的后段工藝中，地址Y經(jīng)過(guò)解碼單元所產(chǎn)生的解碼地址dec_redundant_Y可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1的其中一組對(duì)應(yīng)冗余修復(fù)元件的失效地址欄位132，而存儲(chǔ)器芯片CHIP_N的識(shí)別碼ID_N (或是對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_N的其他識(shí)別信息)可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1的對(duì)應(yīng)冗余修復(fù)元件的芯片識(shí)別欄位131。當(dāng)存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列模塊120_N中地址為Y所對(duì)應(yīng)的存儲(chǔ)器元件被存取時(shí)，由于該芯片識(shí)別欄位131與該失效地址欄位132內(nèi)容分別符合冗余修復(fù)單元130_1所接收的識(shí)別碼與解碼冗余地址，因此存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1中的對(duì)應(yīng)冗余修復(fù)元件的冗余存儲(chǔ)器133可以被用來(lái)取代存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列模塊120_N中地址為Y的失效存儲(chǔ)器元件。因此，冗余修復(fù)單元130_1可以被用來(lái)跨層修復(fù)其他存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列模塊120_N。通過(guò)本實(shí)施例所公開(kāi)的跨層修復(fù)技術(shù)可以提高三維存儲(chǔ)器堆迭的良率，且無(wú)需復(fù)雜的解碼器電路與增加大量額外的TSV。
上述存儲(chǔ)器芯片CHIP_f CHIP_N各自接收的識(shí)別碼ID_f ID_N可以是來(lái)自芯片選擇總線的同一個(gè)識(shí)別碼，也可以是由識(shí)別碼產(chǎn)生器所產(chǎn)生的不同識(shí)別碼。也就是說(shuō)，識(shí)別碼ID_1 ID_N可以是相同碼或不同碼(distinct codes)。如果識(shí)別碼ID_1 ID_N是相同碼，則內(nèi)建于存儲(chǔ)器芯片CHIP_f CHIP_N的控制單元中的所有啟動(dòng)碼彼此不相同。如果識(shí)別碼ID_f ID_N是彼此不同，則內(nèi)建于存儲(chǔ)器芯片CHIP_fCHIP_N的控制單元中的所有啟動(dòng)碼是相同碼。所述相同/不相同識(shí)別碼的實(shí)現(xiàn)細(xì)節(jié)將在稍后諸實(shí)施例中詳述。因此，如果要利用存儲(chǔ)器芯片CHIP_1的冗余修復(fù)元件來(lái)修復(fù)存儲(chǔ)器芯片CHIP_N的失效元件，則當(dāng)對(duì)應(yīng)識(shí)別碼ID_N啟動(dòng)存儲(chǔ)器芯片CHIP_N時(shí)，存儲(chǔ)器芯片CHIP_1的識(shí)別碼ID_1的值被存儲(chǔ)到存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1的冗余修復(fù)元件的芯片識(shí)別欄位131。
圖2是依照本公開(kāi)實(shí)施例說(shuō)明圖1A中存儲(chǔ)器芯片CHIP_1修復(fù)行(rows)存儲(chǔ)器的方塊示意圖。本實(shí)施例將說(shuō)明“相同識(shí)別碼”的應(yīng)用范例。芯片堆迭100中其他存儲(chǔ)器芯片(例如CHIP_N)可以參照存儲(chǔ)器芯片CHIP_1的相關(guān)說(shuō)明。在本實(shí)施例中，所有存儲(chǔ)器芯片CHIP_f CHIP_N的控制單元(例如控制單元110_1)皆耦接至芯片選擇總線CSB以接收同一個(gè)識(shí)別碼ID。這些存儲(chǔ)器芯片CHIP_f CHIP_N的控制單元各自內(nèi)建互不相同的啟動(dòng)碼AC，例如存儲(chǔ)器芯片CHIP_1的控制單元110_1內(nèi)建的啟動(dòng)碼AC為AC_1，而存儲(chǔ)器芯片CHIP_N的控制單元110_N內(nèi)建的啟動(dòng)碼AC為AC_N。
圖2中各芯片層的啟動(dòng)碼AC可在工藝中內(nèi)建在電路上，或是使用保險(xiǎn)絲電路設(shè)定啟動(dòng)碼AC。例如,在芯片堆迭之前或過(guò)程中去設(shè)定(programming)在不同存儲(chǔ)器芯片上的保險(xiǎn)絲電路，以便產(chǎn)生不同的啟動(dòng)碼?；蚴牵褂脝?dòng)碼產(chǎn)生器(如加法器)產(chǎn)生各自不同且固定的啟動(dòng)碼。不論是預(yù)先定義的啟動(dòng)碼或用啟動(dòng)碼產(chǎn)生器產(chǎn)生的啟動(dòng)碼，在同一個(gè)存儲(chǔ)器芯片堆迭里， 每一個(gè)存儲(chǔ)器芯片都擁有各自不同的(唯一的)啟動(dòng)碼。
存儲(chǔ)器控制器可以通過(guò)芯片選擇總線CSB將識(shí)別碼ID同時(shí)輸出給所有存儲(chǔ)器芯片CHIP_fCHIP_N的控制單元110_f 110_N，以便選擇性地啟動(dòng)存儲(chǔ)器芯片CHIP_1 CHIP_N的其中一個(gè)芯片。在控制單元110_1 110_Ν各自內(nèi)建一個(gè)比較器，例如控制單元110_1內(nèi)建比較器CMP_1。比較器CMP_1可以比較芯片選擇總線CSB的識(shí)別碼ID與控制單元110_Γ110_Ν內(nèi)建的啟動(dòng)碼AC_1是否相同。
當(dāng)芯片選擇總線CSB的識(shí)別碼ID相符于這些存儲(chǔ)器芯片CHIP_f CHIP_N中第i芯片CHIP_i的控制單元110_i內(nèi)建的啟動(dòng)碼AC_i時(shí)，該第i芯片CHIP_i的控制單元110_i啟動(dòng)第i芯片CHIP_i的存儲(chǔ)器陣列模塊。例如，當(dāng)比較器CMP_1檢測(cè)芯片選擇總線CSB的識(shí)別碼ID相符于存儲(chǔ)器芯片CHIP_1的控制單元110_1內(nèi)建的啟動(dòng)碼AC_1且有效遮罩單元121的輸出信號(hào)為真(代表存儲(chǔ)器地址所對(duì)應(yīng)的存儲(chǔ)器元件為有效)時(shí)，存儲(chǔ)器芯片CHIP_1的控制單元110_1輸出啟動(dòng)信號(hào)CS以便啟動(dòng)存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列模塊120_1。
請(qǐng)參照?qǐng)D2，在本實(shí)施例中，存儲(chǔ)器陣列模塊120_1包括存儲(chǔ)器陣列(memoryarray) 123、有效遮罩單元121、邏輯電路122以及開(kāi)關(guān)電路124。解碼單元150_1解碼地址總線ADB的存儲(chǔ)器地址，然后輸出對(duì)應(yīng)的解碼地址給存儲(chǔ)器陣列123與有效遮罩單元121，以及產(chǎn)生對(duì)應(yīng)的解碼冗余行地址給冗余修復(fù)單元130_1。有效遮罩單元121耦接解碼單元150_1以接收該解碼地址而對(duì)應(yīng)產(chǎn)生有效遮罩信號(hào)VM。有效遮罩單元121為一可編程的邏輯元件(如保險(xiǎn)絲)，在進(jìn)行存儲(chǔ)器芯片測(cè)試程序時(shí)，可存儲(chǔ)該存儲(chǔ)器陣列的各行有效狀態(tài)。邏輯電路122接收啟動(dòng)信號(hào)CS以及有效遮罩單元121的有效遮罩信號(hào)VM，并將輸出信號(hào)至存儲(chǔ)器陣列123與開(kāi)關(guān)電路124。當(dāng)存儲(chǔ)器地址所對(duì)應(yīng)的存儲(chǔ)器元件失效時(shí)，則有效遮罩信號(hào)VM被設(shè)定為禁能狀態(tài)，以關(guān)閉存儲(chǔ)器陣列與開(kāi)關(guān)電路124，否則有效遮罩信號(hào)VM被設(shè)定為致能狀態(tài)?？刂茊卧?10_1的啟動(dòng)信號(hào)CS以及有效遮罩單元121的有效遮罩信號(hào)VM控制存儲(chǔ)器陣列123是否致能或禁能。耦接于存儲(chǔ)器子陣列123與數(shù)據(jù)總線DAB之間的開(kāi)關(guān)電路124受控于邏輯電路122的輸出信號(hào)。開(kāi)關(guān)電路124是開(kāi)關(guān)電路，其可以是傳輸門(mén)(transmission gate)、三態(tài)緩沖器(tr1-state buffer)等各種開(kāi)關(guān)。當(dāng)啟動(dòng)信號(hào)CS與有效遮罩單元121的有效遮罩信號(hào)VM均為致能時(shí)，開(kāi)關(guān)電路124為致能，以便允許數(shù)據(jù)總線DAB存取存儲(chǔ)器陣列123。除此之外，開(kāi)關(guān)電路124為禁能，因此數(shù)據(jù)總線DAB無(wú)法存取存儲(chǔ)器陣列123。
在本實(shí)施例中，冗余修復(fù)單元130_1還包括多個(gè)冗余控制單元200。冗余控制單元200接收所屬冗余修復(fù)元件的有效欄位134、芯片識(shí)別欄位131與失效地址欄位132的值，以及依據(jù)這些值決定是否將該所屬冗余修復(fù)元件的冗余存儲(chǔ)器133耦接至數(shù)據(jù)總線DAB。每一個(gè)冗余控制單元200各自包含第一比較器210、第二比較器220、與門(mén)230以及開(kāi)關(guān)電路240。第一比較器210的第一輸入端接收芯片選擇總線CSB的識(shí)別碼ID。第一比較器210的第二輸入端耦接至對(duì)應(yīng)的芯片識(shí)別欄位131。當(dāng)芯片選擇總線CSB的識(shí)別碼ID符合芯片識(shí)別欄位131的值時(shí)，第一比較器210輸出的邏輯值為真，否則為偽。
第二比較器220的第一輸入端接收解碼單元150_1所輸出的解碼冗余行地址。第二比較器220的第二輸入端耦接至對(duì)應(yīng)的失效地址欄位132。當(dāng)解碼單元150_1的解碼冗余行地址符合失效地址欄位132的值時(shí)，第二比較器220輸出的邏輯值為真，否則為偽。
與門(mén)230的第一輸入端I禹接至第一比較器210的輸出端，與門(mén)230的第二輸入端耦接至第二比較器220的輸出端。與門(mén)230的第三輸入端耦接至對(duì)應(yīng)的有效欄位134。因此，如果有效欄位134的值為真，則此有效欄位134所對(duì)應(yīng)的芯片識(shí)別欄位131與失效地址欄位132的值為有效，否則芯片識(shí)別欄位131與失效地址欄位132的值為無(wú)效。
與門(mén)230的輸出端耦接至對(duì)應(yīng)的冗余修復(fù)元件中的冗余行存儲(chǔ)器133與開(kāi)關(guān)電路240的控制端。開(kāi)關(guān)電路240的第一端與第二端分別耦接對(duì)應(yīng)的冗余修復(fù)元件中的冗余行存儲(chǔ)器133與數(shù)據(jù)總線DAB。只有當(dāng)有效欄位134的值為真時(shí)，與門(mén)230可以依照比較器210與220的輸出來(lái)控制開(kāi)關(guān)電路240。與門(mén)230可以決定是否致能對(duì)應(yīng)的冗余修復(fù)元件中的冗余行存儲(chǔ)器133，以及致能開(kāi)關(guān)電路240以便允許數(shù)據(jù)總線DAB耦接至在對(duì)應(yīng)的冗余修復(fù)元件中的冗余行存儲(chǔ)器133。冗余行存儲(chǔ)器133依設(shè)計(jì)需求可為單一行(row)修復(fù)或多行(multiple rows)的群組修復(fù)。
例如，存儲(chǔ)器陣列123中行地址為X的存儲(chǔ)器元件是失效元件，則行地址X經(jīng)過(guò)解碼單元所產(chǎn)生的解碼冗余行地址deC_redundant_X可以被存儲(chǔ)于冗余修復(fù)單元130_1中的其中一個(gè)冗余修復(fù)元件的失效地址欄位132，而存儲(chǔ)器芯片CHIP_1的啟動(dòng)碼AC_1可以被存儲(chǔ)于冗余修復(fù)單元130_1的該冗余修復(fù)元件的芯片識(shí)別欄位131。此時(shí)，該冗余修復(fù)元件的有效欄位134的值會(huì)被對(duì)應(yīng)設(shè)為“真”。當(dāng)存儲(chǔ)器控制器欲存取存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器子陣列123中地址為X的存儲(chǔ)器元件時(shí)，存儲(chǔ)器控制器會(huì)通過(guò)芯片選擇總線CSB輸出內(nèi)容值為AC_1的識(shí)別碼ID給存儲(chǔ)器芯片CHIP_f CHIP_N。由于芯片選擇總線CSB的識(shí)別碼ID符合該芯片識(shí)別欄位131的值(即啟動(dòng)碼AC_1)，因此第一比較器210輸出的邏輯值為真。另一方面，由于解碼單元150_1輸出的解碼冗余行地址(即地址dec_redundant_X)符合失效地址欄位132的值，因此第二比較器220輸出的邏輯值為真。當(dāng)在比較器210與220的輸出同時(shí)為真，且有效欄位134的值為真時(shí)，與門(mén)230會(huì)致能在對(duì)應(yīng)的冗余修復(fù)元件中的冗余行存儲(chǔ)器133，以及致能對(duì)應(yīng)的開(kāi)關(guān)電路240以便允許數(shù)據(jù)總線DAB耦接至此對(duì)應(yīng)的冗余行存儲(chǔ)器(冗余行存儲(chǔ)器133)。至此，冗余修復(fù)單元130_1的冗余修復(fù)元件中的冗余行存儲(chǔ)器133可以被用來(lái)取代存儲(chǔ)器陣列123中行地址為X所對(duì)應(yīng)的失效存儲(chǔ)器元件。因此，冗余修復(fù)單元130_1可以修復(fù)所屬存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列123。
再例如，請(qǐng)參照?qǐng)D1A與圖2，假設(shè)存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列中地址為Y所對(duì)應(yīng)的存儲(chǔ)器元件是失效元件，則地址Y經(jīng)過(guò)解碼單元所產(chǎn)生的解碼冗余行地址dec_redundant_Y可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1的其中一組冗余修復(fù)元件的失效地址欄位132，而存儲(chǔ)器芯片CHIP_N的啟動(dòng)碼AC_N可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1中的該冗余修復(fù)元件的芯片識(shí)別欄位131。此時(shí)，該冗余修復(fù)元件的有效欄位134的值會(huì)被對(duì)應(yīng)設(shè)為“真”。當(dāng)存儲(chǔ)器控制器欲存取存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器子陣列中地址為Y所對(duì)應(yīng)的存儲(chǔ)器元件時(shí)，存儲(chǔ)器控制器會(huì)通過(guò)芯片選擇總線CSB輸出內(nèi)容為AC_N的識(shí)別碼ID給存儲(chǔ)器芯片CHIP_f CHIP_N。由于芯片選擇總線CSB的識(shí)別碼ID符合該芯片識(shí)別欄位131的值(即啟動(dòng)碼AC_N)，因此第一比較器210輸出的邏輯值為真。另一方面，由于解碼單元150_1輸出的解碼冗余行地址(值為dec_redundant_Y)符合失效行地址欄位132的值(即地址dec_redundant_Y)，因此第二比較器220輸出的邏輯值為真。在比較器210與220的輸出同時(shí)為真的情況下，且該有效欄位134的值為真，則與門(mén)230會(huì)致能在對(duì)應(yīng)的冗余行存儲(chǔ)器中的冗余行存儲(chǔ)器133，以及致能對(duì)應(yīng)的開(kāi)關(guān)電路240以便允許數(shù)據(jù)總線DAB耦接至在此對(duì)應(yīng)的冗余行存儲(chǔ)器中的冗余行存儲(chǔ)器133。至此，在存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1的對(duì)應(yīng)冗余行存儲(chǔ)器中的冗余行存儲(chǔ)器133可以被用來(lái)取代存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列中地址為Y所對(duì)應(yīng)的失效存儲(chǔ)器元件。因此，存儲(chǔ)器芯片CHIP_1的冗余修復(fù)單元130_1可以被用來(lái)跨層修復(fù)其他存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列。
本公開(kāi)的實(shí)施方式并不限于圖2所述。例如，圖3是依照本公開(kāi)另一實(shí)施例說(shuō)明圖1A中存儲(chǔ)器芯片CHIP_1修復(fù)行存儲(chǔ)器的方塊示意圖。本實(shí)施例將說(shuō)明“不相同識(shí)別碼”的應(yīng)用范例。芯片堆迭100中其他存儲(chǔ)器芯片(例如CHIP_N)可以參照存儲(chǔ)器芯片CHIP_1的相關(guān)說(shuō)明。圖3所不實(shí)施例可以參照?qǐng)D1A、圖1B與圖2的相關(guān)說(shuō)明。不同于圖2所示實(shí)施例之處，在于圖3所示實(shí)施例中控制單元110_1是耦接至識(shí)別碼產(chǎn)生器(IDgenerator) 310_1，而不是耦接至芯片選擇總線CSB。識(shí)別碼產(chǎn)生器310_1可以依照“種子碼” SC_1產(chǎn)生循環(huán)碼(cyclic code)作為識(shí)別碼ID_1。在本實(shí)施例中，存儲(chǔ)器控制器可以輸出“種子碼”SC_1給識(shí)別碼產(chǎn)生器310_1來(lái)啟動(dòng)或不啟動(dòng)存儲(chǔ)器芯片CHIP_1。識(shí)別碼產(chǎn)生器310_1與控制單元110_1的實(shí)施方式于下詳述。
圖4是依據(jù)本公開(kāi)另一實(shí)施例說(shuō)明一種可修復(fù)的多層存儲(chǔ)器芯片堆迭400的方塊示意圖。圖4所示實(shí)施例可以參照?qǐng)D1A與圖3的相關(guān)說(shuō)明。例如,雖然圖4所示實(shí)施例雖未繪示冗余修復(fù)單元，然而本領(lǐng)域的技術(shù)人員可以理解圖4所示實(shí)施例每一存儲(chǔ)器芯片CHIP_fCHIP_N各自包括冗余修復(fù)單元，而這些冗余修復(fù)單元的實(shí)現(xiàn)細(xì)節(jié)可以參照?qǐng)D1A中冗余修復(fù)單元的相關(guān)說(shuō)明。芯片堆迭400包括存儲(chǔ)器控制器410與N個(gè)芯片(例如第一芯片CHIP_1、第二芯片CHIP_2與第N芯片CHIP_N)。這些芯片之間可以通過(guò)TSV與導(dǎo)電凸塊(bump)彼此電性連接。
通過(guò)芯片選擇信號(hào)CS_f CS_N的控制，芯片CHIP_f CHIP_N的存儲(chǔ)器陣列模塊可以選擇是否被啟動(dòng)。例如，芯片選擇信號(hào)CS_1可以決定是否啟動(dòng)第一芯片CHIP_1的存儲(chǔ)器陣列模塊120_1，而芯片選擇信號(hào)CS_N可以決定是否啟動(dòng)第N芯片CHIP_N的存儲(chǔ)器陣列模塊120_N。
與圖1A所示芯片堆迭100相比，圖4所示多層存儲(chǔ)器芯片堆迭400還包含N個(gè)識(shí)別碼產(chǎn)生器(例如第一識(shí)別碼產(chǎn)生器310_1、第二識(shí)別碼產(chǎn)生器310_2與第N識(shí)別碼產(chǎn)生器310_N)，以及N個(gè)控制單元(例如第一控制單元110_1等)。第i識(shí)別碼產(chǎn)生器310_i配置于這些芯片CHIP_f CHIP_N中的第i芯片CHIP_i中，其中i為1、的整數(shù)。例如，第一識(shí)別碼產(chǎn)生器310_1配置于第一芯片CHIP_1中，第二識(shí)別碼產(chǎn)生器310_2配置于第二芯片CHIP_2中，而第N識(shí)別碼產(chǎn)生器310_N配置于第N芯片CHIP_N中。以下將說(shuō)明第一芯片CHIP_1與第二芯片CHIP_2的實(shí)現(xiàn)方式，其他芯片(例如第N芯片CHIP_N)可以類推之。
這些識(shí)別碼產(chǎn)生器310_f 310_N中第一識(shí)別碼產(chǎn)生器310_1接收第一種子碼SC_1，并且依據(jù)第一種子碼SC_1而對(duì)應(yīng)地產(chǎn)生第一識(shí)別碼ID_1與第二種子碼SC_2。其它第i識(shí)別碼產(chǎn)生器310_i電性連接至第1-Ι個(gè)識(shí)別碼產(chǎn)生器121_(1-l)以接收第i種子碼SC_i，并且依據(jù)第i種子碼SC_i而對(duì)應(yīng)地產(chǎn)生第i識(shí)別碼ID_i與第i+Ι種子碼SC_(i+l)，其中所述第一識(shí)別碼ID_1至第N識(shí)別碼ID_N互不相同。例如，第二識(shí)別碼產(chǎn)生器310_2電性連接至第一個(gè)識(shí)別碼產(chǎn)生器310_1以接收第二種子碼SC_2，并且依據(jù)該第二種子碼SC_2而對(duì)應(yīng)地產(chǎn)生第二識(shí)別碼ID_2與第三種子碼SC_3。存儲(chǔ)器控制器410電性連接至第一識(shí)別碼產(chǎn)生器310_1，以供應(yīng)第一種子碼SC_1。第一識(shí)別碼產(chǎn)生器310_1依據(jù)第一種子碼SC_1而對(duì)應(yīng)地產(chǎn)生第一識(shí)別碼ID_1與第二種子碼SC_2。
其中，存儲(chǔ)器芯片CHIP_fCHIP_N中第i芯片CHIP_i的控制單元110_i耦接至所述第i識(shí)別碼產(chǎn)生器310_i以接收該第i識(shí)別碼ID_i做為所述識(shí)別碼ID。這些控制單元110_Γ110_Ν內(nèi)部的啟動(dòng)邏輯各自內(nèi)建相同的啟動(dòng)碼AC。控制單元可以任何方式實(shí)現(xiàn)，例如解碼器或比較器等 邏輯電路，以便解碼比較所接收的第i識(shí)別碼ID_i與內(nèi)部的啟動(dòng)碼AC是否相符。在完成芯片堆迭后，控制單元110_f 110_N內(nèi)建的上述啟動(dòng)碼AC是相同的且不可變的，而上述識(shí)別碼ID_f ID_N是可變的。當(dāng)存儲(chǔ)器芯片CHIP_f CHIP_N中第i芯片CHIP_i的控制單元110_i所接收的第i識(shí)別碼ID_i相符于啟動(dòng)碼AC時(shí)，第i芯片CHIP_i的控制單元110_i啟動(dòng)第i芯片CHIP_i的存儲(chǔ)器陣列模塊。
例如，存儲(chǔ)器芯片CHIP_1的控制單元110_1電性連接至第一識(shí)別碼產(chǎn)生器310_1以接收第一識(shí)別碼ID_1。當(dāng)控制單元110_1所接收的第一識(shí)別碼ID_1與控制單元110_1內(nèi)建的啟動(dòng)碼AC相符時(shí)，控制單元110_1會(huì)輸出芯片選擇信號(hào)CS_1以啟動(dòng)第一芯片CHIP_1的存儲(chǔ)器陣列模塊120_1。其他存儲(chǔ)器芯片CHIP_2 CHIP_N可以參照存儲(chǔ)器芯片CHIP_1的相關(guān)說(shuō)明。第二識(shí)別碼產(chǎn)生器310_2電性連接至第一識(shí)別碼產(chǎn)生器310_1以接收第二種子碼SC_2，并且依據(jù)第二種子碼SC_2而對(duì)應(yīng)地產(chǎn)生第二識(shí)別碼ID_2，其中第一識(shí)別碼ID_1與第二識(shí)別碼ID_2互不相同。另外，第二識(shí)別碼產(chǎn)生器310_2依據(jù)第二種子碼SC_2而對(duì)應(yīng)地產(chǎn)生第三種子碼SC_3給下一芯片的識(shí)別碼產(chǎn)生器。第二存儲(chǔ)器芯片CHIP_2的控制單元110_2的實(shí)施方式等同第一存儲(chǔ)器芯片CHI_P1的控制單元110_1。以此類推，第N識(shí)別碼產(chǎn)生器310_N接收前一芯片的識(shí)別碼產(chǎn)生器所提供的第N種子碼SC_N，并且依據(jù)第N種子碼SC_N而對(duì)應(yīng)地產(chǎn)生第N識(shí)別碼ID_N給第N存儲(chǔ)器芯片CHIP_N的控制單元110_N，其中第N識(shí)別碼ID_N不相同于第一識(shí)別碼ID_1與第二識(shí)別碼ID_2。
本實(shí)施例只要求識(shí)別碼產(chǎn)生器310_f310_N在堆迭后可產(chǎn)生互不同的識(shí)別碼即可，而不限制識(shí)別碼產(chǎn)生器310_f310_N的實(shí)現(xiàn)方式。例如，識(shí)別碼產(chǎn)生器310_f310_N可以是循環(huán)碼產(chǎn)生器(cyclic code generator)或組合邏輯(combinational logic)電路。在芯片CHIP_fCHIP_N的電路設(shè)計(jì)與布局結(jié)構(gòu)必須一致的某一些實(shí)施例中，可用線性反饋位移暫存器(Linear Feedback Shift Register,以下簡(jiǎn)稱LFSR)的組合邏輯電路來(lái)實(shí)踐此識(shí)別碼產(chǎn)生器310_1 310_Ν。以下將詳述識(shí)別碼產(chǎn)生器310_1 310_Ν與控制單元110_廣110_N的詳細(xì)實(shí)施范例。
本實(shí)施例所 述三維堆迭半導(dǎo)體芯片的識(shí)別碼產(chǎn)生器310_f310_N采用循環(huán)碼產(chǎn)生器的運(yùn)作原理，將循環(huán)碼產(chǎn)生器的在時(shí)間上的狀態(tài)變化轉(zhuǎn)換成以組合邏輯電路來(lái)完成在空間上的邏輯序列。在每個(gè)堆迭半導(dǎo)體芯片CHIP_f CHIP_Ni皆實(shí)現(xiàn)一個(gè)結(jié)構(gòu)相同的識(shí)別碼產(chǎn)生器310_1 310_Ν。圖4所示，當(dāng)存儲(chǔ)器芯片CHIP_fCHIP_N堆迭起來(lái)時(shí)，每層芯片的識(shí)別碼產(chǎn)生器會(huì)依芯片堆迭的順序串聯(lián)起來(lái)。在最靠近存儲(chǔ)器控制器410的堆迭半導(dǎo)體芯片CHIP_1接收來(lái)自存儲(chǔ)器控制器410發(fā)出的第一種子碼SC_1。依據(jù)前一個(gè)鄰層芯片所產(chǎn)生的識(shí)別碼，每層芯片的識(shí)別碼產(chǎn)生器可產(chǎn)生新的識(shí)別碼，并將此新的識(shí)別碼傳輸?shù)较乱粋€(gè)鄰層芯片。因此，每層堆迭芯片的識(shí)別碼可依據(jù)此第一種子碼SC_1來(lái)做改變，而所有芯片層分別接收不相同的識(shí)別碼。此即所謂“不相同識(shí)別碼”。
圖5是依據(jù)本公開(kāi)一實(shí)施例說(shuō)明圖4中識(shí)別碼產(chǎn)生器310_f310_N與控制單元110_Γ110_Ν的電路示意圖。在本實(shí)施例中，識(shí)別碼產(chǎn)生器310_1 310_Ν的實(shí)施方式為參照l(shuí)+x2+x3的LFSR的組合邏輯電路部分所實(shí)踐。以圖5與圖4的識(shí)別碼產(chǎn)生器310_1為例，其中第一種子碼SC_1包含C2、C1與Ctl等位，而第二種子碼包含C2 nOT、Cl new與Cci mw等位。C2X1等位通過(guò)繞線方式分別移位(shift)至Cl nrat與Cci mw等位，此方式即所謂的繞線位移。識(shí)別碼產(chǎn)生器310_1中異或門(mén)810的輸入端接收C1與Ctl信號(hào)，而產(chǎn)生輸出端信號(hào)至位C2 其他識(shí)別碼產(chǎn)生器(例如310_2與310_N)的實(shí)施方式則與310_1相同。控制單元110_f 110_N是以具有3輸入端的與門(mén)實(shí)現(xiàn)。如圖5所示，當(dāng)3個(gè)輸入全部為邏輯I時(shí)，與門(mén)的輸出才為I。因此，控制單元110_f 110_N各自內(nèi)建相同的啟動(dòng)碼AC，也就是“ 111”。當(dāng)然，本領(lǐng)域的技術(shù)人員可以依據(jù)本實(shí)施例的教示，而將啟動(dòng)碼AC定義為其他值。在本實(shí)施例中，例如，如果要啟動(dòng)第二芯片CHIP_2，則存儲(chǔ)器控制器410輸出“110”給第一識(shí)別碼產(chǎn)生器310_1當(dāng)作第一種子碼SC_1。如果要啟動(dòng)第一芯片CHIP_1，則存儲(chǔ)器控制器410輸出“111”給第一識(shí)別碼產(chǎn)生器310_1當(dāng)作第一種子碼SC_1。如果芯片CHIP_f CHIP_N全都不要啟動(dòng)，則存儲(chǔ)器控制器410可以輸出失能碼(disable code) “000”給第一識(shí)別碼產(chǎn)生器310_1當(dāng)作第一種子碼SC_1。因此本實(shí)施例可達(dá)到利用“不相同識(shí)別碼”選擇芯片的方式。
圖6是說(shuō)明圖5在圖4堆迭七層存儲(chǔ)器時(shí)，啟動(dòng)各堆迭層的真值表。例如，當(dāng)存儲(chǔ)器控制器410的輸出第一種子碼SC_1為“111”，可啟動(dòng)存儲(chǔ)器芯片CHIP_1。當(dāng)?shù)谝环N子碼SC_1為“100”，可啟動(dòng)存儲(chǔ)器芯片CHIP_5。其余以此類推。當(dāng)不啟動(dòng)任何一層時(shí)，則第一種子碼SC_1為“000”，如圖6中最后一列。前述對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_fCHIP_N的其他識(shí)別信息，可從圖6真值表中得知。例如，當(dāng)存儲(chǔ)器控制器410啟動(dòng)芯片CHIP_1而輸出第一種子碼SC_1為“111”時(shí)，其它存儲(chǔ)器芯片CHIP_2飛HIP_7對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_1的識(shí)別信息，在于識(shí)別碼ID_2 ID_7分別為“011”、“001”、“100”、“010”、“101”與“110”。例如，當(dāng)芯片CHIP_5接收到識(shí)別碼ID_5為“010”時(shí)，存儲(chǔ)器芯片CHIP_1是被啟動(dòng)的，因此芯片CHIP_5可以將“010”視為“對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_1的其他識(shí)別信息”。故當(dāng)欲以芯片CHIP_5的其中一組冗余修復(fù)元件修復(fù)芯片CHIP_1的失效存儲(chǔ)器元件時(shí)，該冗余修復(fù)元件中的芯片識(shí)別欄位的存儲(chǔ)值為“010”，即可修復(fù)芯片CHIP_1中的失效存儲(chǔ)器元件。
圖7是依照本公開(kāi)又一實(shí)施例說(shuō)明圖1A中存儲(chǔ)器陣列中修復(fù)部分位的方塊示意圖，亦即本領(lǐng)域技術(shù)人員所稱的存儲(chǔ)器列(column)修復(fù)。在此實(shí)施例中，僅示范最后三個(gè)位線(bit line)與兩個(gè)冗余列修復(fù)元件Red_A與Red_B,可被用來(lái)修復(fù)在同層中最多兩個(gè)失效列以及在其他層中最多一個(gè)失效列，本領(lǐng)域技術(shù)人員可以依照本實(shí)施例的教示而類推至其他位線數(shù)量失效的情況。其他存儲(chǔ)器芯片(例如CHIP_1)可以參照存儲(chǔ)器芯片CHIP_N的相關(guān)說(shuō)明。
請(qǐng)參照?qǐng)D1A與圖7，可修復(fù)的多層存儲(chǔ)器芯片堆迭包括多個(gè)存儲(chǔ)器芯片(例如0ΗΙΡ_Γ0ΗΙΡ_Ν)。這些存儲(chǔ)器芯片CHIP_f CHIP_N均耦接至地址總線ADB與數(shù)據(jù)總線DAB。每一個(gè)存儲(chǔ)器芯片各自包括控制單元、解碼單元、存儲(chǔ)器陣列、至少一開(kāi)關(guān)控制單元、冗余修復(fù)單元、有效遮罩單元以及多個(gè)多工器。例如，存儲(chǔ)器芯片CHIP_N包含一控制單元110_N、一解碼單元150_N、一存儲(chǔ)器陣列(其輸出包含多個(gè)位線，如1501、1502與1503等)、一有效遮罩單元121_N(可在存儲(chǔ)器芯片測(cè)試時(shí)，存儲(chǔ)器各列的有效狀態(tài))、多個(gè)多工器(如1506、1507、1508、1509及1511，以選擇輸出位。其中1506、1507、1508與1509為模擬多工器，1511為數(shù)字多工器)、至少一個(gè)開(kāi)關(guān)控制單元1551 (用以在啟動(dòng)信號(hào)CS_N啟動(dòng)存儲(chǔ)器芯片CHIP_N時(shí)，依照修復(fù)算法產(chǎn)生邏輯值“I”或“O”來(lái)致能或禁能開(kāi)關(guān)1517)、多個(gè)感測(cè)放大器(Sense Amplif ier，如1512、1513及1514，以檢測(cè)位線的輸出值)、多個(gè)開(kāi)關(guān)(如1515、1516及1517，以耦接感測(cè)放大器至數(shù)據(jù)總線DAB)、以及冗余修復(fù)單元130_N。在本實(shí)施例中，冗余修復(fù)單元130_N包括兩個(gè)冗余列修復(fù)元件Red_A與Red_B。
請(qǐng)參照?qǐng)D1A與圖7，控制單元110_N接收識(shí)別碼ID以對(duì)應(yīng)地產(chǎn)生啟動(dòng)信號(hào)CS_N。解碼單元150_Ν.接至地址總線ADB以接收存儲(chǔ)器地址，以及產(chǎn)生解碼地址與解碼冗余地址。存儲(chǔ)器陣列模塊120_N的存儲(chǔ)器陣列耦接至解碼單元150_Ν以接收該解碼地址。依據(jù)該啟動(dòng)信號(hào)CS_N與該解碼地址，該存儲(chǔ)器陣列的多個(gè)位線被決定是否允許該數(shù)據(jù)總線DAB存取對(duì)應(yīng)于該存儲(chǔ)器地址的這些位線的數(shù)據(jù)。所述至少一開(kāi)關(guān)控制單元(例如1551)依照存儲(chǔ)器陣列模塊120_N的存儲(chǔ)器陣列的測(cè)試結(jié)果決定是否致能這些位線的最后位(lastbit (s),例如位線1503)。冗余修復(fù)單元130_N稱接該解碼單元150_N。該冗余修復(fù)單元130_N包括至少一組冗余修復(fù)元件(例如冗余修復(fù)元件Red_A或Red_B)，每一組冗余修復(fù)元件各自包括一個(gè)有效欄位、一個(gè)芯片識(shí)別欄位以及一個(gè)冗余存儲(chǔ)器。在本實(shí)施例中，冗余修復(fù)元件Red_B包括一個(gè)有效欄位134_B、一個(gè)芯片識(shí)別欄位131_B以及一個(gè)冗余存儲(chǔ)器133_B。
有效遮罩單元121_N接收該解碼地址。有效遮罩單元121_N依照該啟動(dòng)信號(hào)CS_N與該解碼地址決定是否允許該數(shù)據(jù)總線DAB存取該冗余存儲(chǔ)器(例如冗余存儲(chǔ)器133_A或133_B)。圖7所示多個(gè)多工器從該有效遮罩單元121_N接收至少一選擇信號(hào)，以決定這些位線中的何者可以被連接至數(shù)據(jù)總線DAB。其中，當(dāng)在該冗余修復(fù)單元中的冗余修復(fù)元件的有效欄位(例如冗余修復(fù)元件Red_B的有效欄位134_B)的值為有效狀態(tài)，且該冗余修復(fù)元件的芯片識(shí)別欄位(例如冗余修復(fù)元件Red_B的芯片識(shí)別欄位131_B)的值吻合該識(shí)別碼時(shí)，在該冗余修復(fù)單元130_N*該冗余修復(fù)元件的其中一組的冗余存儲(chǔ)器(例如冗余存儲(chǔ)器133_B)被耦接至數(shù)據(jù)總線DAB。
開(kāi)關(guān)控制單元1551所產(chǎn)生的邏輯值“I”或“O”可以在存儲(chǔ)器芯片CHIP_N的存儲(chǔ)器陣列的修復(fù)過(guò)程中被內(nèi)建于開(kāi)關(guān)控制單元1551。在一些實(shí)施例中，保險(xiǎn)絲電路可以被用來(lái)實(shí)現(xiàn)開(kāi)關(guān)控制單元1551，以便于設(shè)定(program)保險(xiǎn)絲電路去產(chǎn)生邏輯值(“I”或“O”)。如果存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件(例如Red_A與Red_B)的數(shù)量足夠修復(fù)在同一個(gè)芯片層中(即存儲(chǔ)器芯片CHIP_N)存儲(chǔ)器陣列的所有失效列，則開(kāi)關(guān)控制單元1551可以被設(shè)定產(chǎn)生邏輯值“I”。如果存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件(例如Red_A與Red_B)的數(shù)量不夠修復(fù)在同一個(gè)芯片層中(即存儲(chǔ)器芯片CHIP_N)存儲(chǔ)器陣列的所有失效列，則開(kāi)關(guān)控制單元1551可以被設(shè)定產(chǎn)生邏輯值“O”。
其中冗余列修復(fù)元件Red_A僅可使用于修復(fù)在同層中的失效列，且其修復(fù)的列系依靠多工器來(lái)切換至正確的列地址，故可節(jié)省芯片識(shí)別欄位131、解碼地址132與有效欄位134，僅保留冗余列存儲(chǔ)器133_A。冗余列修復(fù)元件Red_B可同時(shí)使用于同層修復(fù)與跨層修復(fù)，且其跨層修復(fù)的列僅限定于最后一列(亦即解碼地址永遠(yuǎn)耦接最后列)，故可解省其解碼地址132，僅保留有效欄位134_B、芯片識(shí)別欄位131_B與冗余列存儲(chǔ)器133_B。
相類似地，存儲(chǔ)器芯片CHIP_1包含多個(gè)位線(例如1518、1519、1520)、有效遮罩單元121_1、多個(gè)多工器(例如1523、1524、1525、1526、1533用來(lái)選擇輸出位，其中1523、1524、1525與1526為模擬多工器，1533為數(shù)字多工器)、開(kāi)關(guān)控制單元1552、多個(gè)感測(cè)放大器(例如1527、1528、1529用來(lái)檢測(cè)位線的輸出值)、多個(gè)開(kāi)關(guān)(例如1530、1531、1532用來(lái)將感測(cè)放大器耦接至數(shù)據(jù)總線DAB)、以及二個(gè)冗余列修復(fù)元件Red_C與Red_D。
邏輯值(“I”或“O”)可以在存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列的修復(fù)過(guò)程中被內(nèi)建于開(kāi)關(guān)控制單元1552。在一些實(shí)施例中，保險(xiǎn)絲電路可以被用來(lái)實(shí)現(xiàn)開(kāi)關(guān)控制單元1552，以便于設(shè)定(program)保險(xiǎn)絲電路去產(chǎn)生邏輯值(“I”或“O”)。如果存儲(chǔ)器芯片CHIP_1的冗余列修復(fù)元件(例如Red_C與Red_D)的數(shù)量足夠修復(fù)在同一個(gè)芯片層中(即存儲(chǔ)器芯片CHIP_1)存儲(chǔ)器陣列的所有失效列，則開(kāi)關(guān)控制單元1552可以被設(shè)定產(chǎn)生邏輯值“I”。如果存儲(chǔ)器芯片CHIP_1的冗余列修復(fù)元件(例如Red_C與Red_D)的數(shù)量不夠修復(fù)在同一個(gè)芯片層中(即存儲(chǔ)器芯片CHIP_1)存儲(chǔ)器陣列的所有失效列，則開(kāi)關(guān)控制單元1552可以被設(shè)定產(chǎn)生邏輯值“O”。
冗余列修復(fù)元件Red_C僅可使用于修復(fù)在同層中的失效列，而其修復(fù)列經(jīng)由多工器被切換至正確的地址，故可節(jié)省芯片識(shí)別欄位131、解碼地址132與有效欄位134，僅保留冗余列存儲(chǔ)器133_C。冗余列修復(fù)元件Red_D可使用于修復(fù)在同層中的失效列與在其他層中的另一失效列，而其跨層修復(fù)列亦限定為最后列(即解碼地址固定耦接至最后列)，故可解省其解碼地址132，僅保留有效欄位134_D、芯片識(shí)別欄位131_D與冗余列存儲(chǔ)器133_D。
在解碼單元150_N輸出的解碼地址所對(duì)應(yīng)的所有位皆為良好的情況下，有效遮罩單元121_N于存儲(chǔ)器芯片測(cè)試時(shí)所存儲(chǔ)的列(columns)有效狀態(tài)，使存儲(chǔ)器陣列模塊120_N會(huì)控制多工器1506去選擇輸出位線1501的值，控制多工器1507去選擇輸出位線1502的值，以及控制多工器1508去選擇輸出位線1503的值。同時(shí)因所有列皆為良好而無(wú)須修復(fù)，故開(kāi)關(guān)控制單元1551的邏輯值被設(shè)定為“I”。存儲(chǔ)器控制器可以通過(guò)芯片選擇總線CSB提供識(shí)別碼ID給控制單元110_N而致能存儲(chǔ)器陣列模塊120_N。例如，存儲(chǔ)器控制器通過(guò)控制單元110_N而致能開(kāi)關(guān)1515與1516。關(guān)于開(kāi)關(guān)1517，由于控制單元110_N輸出的啟動(dòng)信號(hào)CS_N為真，使得多工器1511輸出開(kāi)關(guān)控制單元1551的邏輯值“I”給開(kāi)關(guān)1517的控制端，因此開(kāi)關(guān)1517亦為致能而輸出多工器1509的輸出值。另外，邏輯值為真的啟動(dòng)信號(hào)CS_N亦會(huì)控制多工器1509，使得多工器1508的輸出端耦接至感測(cè)放大器1514。所以，存儲(chǔ)器控制器可以通過(guò)數(shù)據(jù)總線DAB、感測(cè)放大器1512、1513與1514存取位線1501、1502與1503的數(shù)據(jù)。
在此實(shí)施例中，冗余列修復(fù)元件Red_A與Red_B的冗余列存儲(chǔ)器133_八與133_8分別具有位線1504與1505輸出。在僅有一個(gè)列(在存儲(chǔ)器陣列中對(duì)應(yīng)于位線1502)為失效的情況下，存儲(chǔ)器陣列模塊120_N依照存儲(chǔ)于有效遮罩單元121_N的值來(lái)控制多工器1506去選擇位線1501的輸出，控制多工器1507去選擇位線1503的輸出，以及控制多工器1508去選擇位線1504的輸出。因此，位線1503與冗余列元件Red_A中的冗余列存儲(chǔ)器133_A的位線1504依序移位(shift)其輸出，以取代因存儲(chǔ)器陣列模塊120_N中失效的位線1502所造成的失效位，以修復(fù)失效列。當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_N而致能存儲(chǔ)器陣列模塊120_N時(shí)，存儲(chǔ)器控制器可以通過(guò)數(shù)據(jù)總線DAB、感測(cè)放大器1512,1513與1514存取位線1501,1503與1504的數(shù)據(jù)。
以此類推，在存儲(chǔ)器芯片CHIP_1中，在僅有兩個(gè)位線1518與1520為失效的情況下，存儲(chǔ)器陣列模塊120_1會(huì)依據(jù)存儲(chǔ)在有效遮罩單元121_1中的值來(lái)控制多工器1523去選擇位線1519的輸出，控制多工器1524去選擇位線1521的輸出，以及控制多工器1525去選擇位線1522的輸出。其中，位線1521與1522是冗余列修復(fù)元件Red_C與Red_D的位線。因此，冗余列修復(fù)元件可通過(guò)位線1521與1522來(lái)修復(fù)存儲(chǔ)器陣列模塊120_1中失效的位線1518與1520。在此例中，兩個(gè)冗余列修復(fù)元件被用來(lái)修復(fù)該同層兩個(gè)失效位，無(wú)須啟用跨層修復(fù)電路，故開(kāi)關(guān)控制單元1552設(shè)定為“I”。存儲(chǔ)器控制器可以通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1。例如，存儲(chǔ)器控制器通過(guò)控制單元110_1而致能開(kāi)關(guān)1530與1531。關(guān)于開(kāi)關(guān)1532，由于控制單元110_1輸出的啟動(dòng)信號(hào)CS_1為真，使得多工器1533輸出開(kāi)關(guān)控制單元1552的邏輯值“I”給開(kāi)關(guān)1532的控制端，因此開(kāi)關(guān)1532亦為致能。另外，邏輯值為“I”的啟動(dòng)信號(hào)CS_1亦會(huì)控制多工器1526，使得多工器1525的輸出端耦接至感測(cè)放大器1529。所以，當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB提供識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1時(shí)，存儲(chǔ)器控制器可以通過(guò)有效遮罩單元121_1、數(shù)據(jù)總線DAB、感測(cè)放大器1527、1528與1529存取位線1519,1521 與 1522 的數(shù)據(jù)。
在僅有三個(gè)位線1518、1519與1520均為失效的情況下，存儲(chǔ)器陣列模塊120_1依據(jù)存儲(chǔ)在有效遮罩單元121_1的值來(lái)控制多工器1523去選擇位線1521的輸出，控制多工器1524去選擇位線1522的輸出，并且控制多工器1525為禁能(亦即不選擇任何位線)。然而，存儲(chǔ)器芯片CHIP_1的兩個(gè)冗余列修復(fù)元件Red_C與Red_D僅能通過(guò)位線1521與1522來(lái)修復(fù)其中兩個(gè)位，因此需要其他層的冗余列修復(fù)元件來(lái)修復(fù)剩余的一個(gè)失效位線。因此，開(kāi)關(guān)控制單元1552被設(shè)定“O”來(lái)禁能最后一個(gè)位線的輸出，以便其他層的冗余列修復(fù)元件能取代在存儲(chǔ)器芯片CHIP_1中的存儲(chǔ)器陣列模塊120_1的最后一個(gè)位。在本實(shí)施例中，存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件Red_B可通過(guò)位線1505來(lái)修復(fù)存儲(chǔ)器芯片CHIP_1的失效存儲(chǔ)器元件。請(qǐng)參照?qǐng)D7，存儲(chǔ)器芯片CHIP_1的識(shí)別碼ID (或是對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_1的其他識(shí)別信息)可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_N中的冗余列修復(fù)元件Red_B的芯片識(shí)別欄位131_B，且該冗余列修復(fù)元件Red_B的有效欄位134_B設(shè)定為有效狀態(tài)“I”。當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1時(shí)，CHIP_N中的比較器1510比較芯片選擇總線CSB的識(shí)別碼ID與芯片識(shí)別欄位131_B的值。由于芯片選擇總線CSB的識(shí)別碼ID符合芯片識(shí)別欄位131_B的值，因此比較器1510的輸出值被設(shè)為“1”，且冗余列存儲(chǔ)器元件Red_B中的有效欄位134_B為有效狀態(tài)(即有效欄位134_B的值為“I”)，故與門(mén)1564的輸出值為I。其中當(dāng)與門(mén)1564的輸出值為I時(shí)，方能將對(duì)應(yīng)的冗余存儲(chǔ)器133_B的值可以被輸出至對(duì)應(yīng)的位線1505上。在此同時(shí)，控制單元110_N輸出邏輯值“0”，因此多工器1511被設(shè)定來(lái)選擇與門(mén)1564的輸出作為多工器1511的輸出值，其耦接至開(kāi)關(guān)1517的控制端。因?yàn)榕c門(mén)1564的輸出值為1，使得開(kāi)關(guān)1517為致能。由于控制單元110_N輸出邏輯值“0”，因此多工器1509會(huì)將冗余列存儲(chǔ)器元件Red_B的冗余列存儲(chǔ)器133_B通過(guò)位線1505耦接至感測(cè)放大器1514的輸入端。因此，當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器芯片CHIP_1的存儲(chǔ)器陣列模塊120_1時(shí)，存儲(chǔ)器控制器可以通過(guò)有效遮罩121_1、通過(guò)有效遮罩121_N、芯片識(shí)別欄位131_B、數(shù)據(jù)總線DAB、感測(cè)放大器1527、1528與1514存取位線1521、1522與1505的數(shù)據(jù)。因此，存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件Red_B可通過(guò)位線1505跨層修復(fù)存儲(chǔ)器芯片CHIP_1的最后一個(gè)失效列。
需注意的是，當(dāng)使用存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件Red_B來(lái)修復(fù)存儲(chǔ)器芯片CHIP_1的失效存儲(chǔ)器元件時(shí)，存儲(chǔ)器芯片CHIP_1的多工器1533會(huì)輸出開(kāi)關(guān)控制單元1552的邏輯值“0”，使得開(kāi)關(guān)1532禁能。因此，在冗余列修復(fù)元件Red_B修復(fù)存儲(chǔ)器芯片CHIP_1的失效存儲(chǔ)器元件時(shí)，感測(cè)放大器1529被禁能而沒(méi)有總線連接于感測(cè)放大器1514的輸出與感測(cè)放大器1529的輸出之間。
圖8是依照本公開(kāi)又一實(shí)施例說(shuō)明圖1A中存儲(chǔ)器陣列中修復(fù)部分位的方塊示意圖。在此實(shí)施例中，僅示范一字節(jié)的最后三個(gè)位線與兩個(gè)冗余列存儲(chǔ)器元件Red_E與Red_F，可被用來(lái)修復(fù)在同層中最多兩個(gè)位線以及修復(fù)在其他層中最多兩位線，其中冗余列存儲(chǔ)器元件Red_E被用來(lái)修復(fù)在其他層中的一個(gè)失效列，而冗余列存儲(chǔ)器元件Red_F被用來(lái)修復(fù)在其他層中的另一個(gè)失效列。在芯片CHIP_N的所有列皆良好或僅失效一個(gè)或兩個(gè)位線時(shí)的修復(fù)方式，可參照?qǐng)D7的說(shuō)明，并且由于無(wú)須通過(guò)跨層來(lái)修復(fù)失效列，故開(kāi)關(guān)控制單元1651與1652的值皆設(shè)定為I即可。
請(qǐng)參照?qǐng)D1A與圖8，在CHIP_1僅有三個(gè)位線1618、1619與1620均為失效的情況下，存儲(chǔ)器陣列模塊120_1依照存儲(chǔ)在有效遮罩單元121_1中的值來(lái)控制多工器1623去選擇位線1621的輸出，控制多工器1624去選擇位線1622的輸出，并且禁能多工器1625 (亦即不選擇任何位線輸出)。由于存儲(chǔ)器芯片CHIP_1的最后第二個(gè)位線可由同層的位線1622來(lái)修復(fù)，故開(kāi)關(guān)控制單元1653必須設(shè)定為“1”，而最后一個(gè)位線必須要靠其他層的冗余列存儲(chǔ)器元件來(lái)修復(fù)，故在開(kāi)關(guān)控制單元1654中設(shè)定“O”來(lái)禁能最后一個(gè)位線輸出，以便其他層的冗余列存儲(chǔ)器元件能修復(fù)最后一個(gè)位線。在本實(shí)施例中，存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件Red_F會(huì)被用于修復(fù)存儲(chǔ)器芯片CHIP_1的失效存儲(chǔ)器元件。
請(qǐng)參照?qǐng)D1A與圖8，存儲(chǔ)器芯片CHIP_1的識(shí)別碼ID (或是對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_1的其他識(shí)別信息)可以被存儲(chǔ)于存儲(chǔ)器芯片CHIP_N中的冗余列修復(fù)元件Red_F的芯片識(shí)別欄位131_F，且該冗余列修復(fù)元件Red_F的有效欄位134_F設(shè)定為有效(即邏輯值“I”)。當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID致能存儲(chǔ)器芯片CHIP_1時(shí)，控制單元110_1輸出的啟動(dòng)信號(hào)CS_1被設(shè)定為邏輯值I。因此，開(kāi)關(guān)1630致能，多工器1671選擇將多工器1624的輸出耦接至感測(cè)放大器1628，以及多工器1672選擇將多工器1625(禁能)的輸出耦接至感測(cè)放大器1629。當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1時(shí)，存儲(chǔ)器芯片CHIP_N中的比較器1610比較芯片選擇總線CSB的識(shí)別碼ID與芯片識(shí)別欄位131_F的值。由于芯片選擇總線CSB的識(shí)別碼ID符合芯片識(shí)別欄位131_F的值，因此比較器1610的輸出值被設(shè)定為“ I ”，且冗余列存儲(chǔ)器元件Red_F中的有效欄位134_F被設(shè)定為有效(即邏輯值“ I ”)，故與門(mén)1664的輸出邏輯值為I。在此同時(shí)，控制單元110_N輸出邏輯值“0”，因此多工器1611的輸出被耦接至與門(mén)1664的輸出(邏輯值“I”)，而致能開(kāi)關(guān)1617。由于控制單元110_N輸出邏輯值“0”，因此多工器1609會(huì)將冗余列存儲(chǔ)器元件Red_F的冗余列存儲(chǔ)器133_F通過(guò)位線1605耦接至感測(cè)放大器1614的輸入端。因此，當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1時(shí)，存儲(chǔ)器控制器可以通過(guò)有效遮罩121_1、數(shù)據(jù)總線DAB、感測(cè)放大器1627、1628與1614存取位線1621、1622與1605的數(shù)據(jù)。因此，存儲(chǔ)器芯片CHIP_N的冗余列存儲(chǔ)器元件Red_F可通過(guò)位線1605跨層修復(fù)存儲(chǔ)器芯片CHIP_1最后不足的一個(gè)失效位。
以此類推，在CHIP_1僅有四個(gè)位線為失效的情況下，存儲(chǔ)器陣列模塊120_1依照存儲(chǔ)在有效遮罩單元121_1的值來(lái)會(huì)控制多工器1623去選擇位線1622的輸出，禁能多工器1624與多工器1625。由于存儲(chǔ)器芯片CHIP_1的最后兩個(gè)位線皆不能由同層的冗余列存儲(chǔ)器元件來(lái)修復(fù)，故開(kāi)關(guān)控制單元1653與1654皆設(shè)定為“0”，來(lái)禁能最后兩個(gè)位線的輸出，以便其他層的冗余列修復(fù)元件能修復(fù)最后兩個(gè)位線。在本實(shí)施例中，存儲(chǔ)器芯片CHIP_N的冗余列存儲(chǔ)器元件Red_E與Red_F會(huì)通過(guò)位線1604與1605來(lái)修復(fù)存儲(chǔ)器芯片CHIP_1的兩個(gè)失效位線。
請(qǐng)參照?qǐng)D1A與圖8，存儲(chǔ)器芯片CHIP_1的識(shí)別碼ID (或是對(duì)應(yīng)于啟動(dòng)存儲(chǔ)器芯片CHIP_1的其他識(shí)別信息)可以被記錄于存儲(chǔ)器芯片CHIP_N中的冗余列修復(fù)元件Red_E及Red_F的芯片識(shí)別欄位131_E及131_F，且這些冗余列存儲(chǔ)器元件的有效欄位134_G與134_F皆被設(shè)定為有效。當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1時(shí)，CHIP_N中的比較器1660與比較器1610分別將芯片識(shí)別欄位131_E與芯片識(shí)別欄位131_F的值相較于來(lái)與選擇總線CSB的識(shí)別碼ID。由于芯片選擇總線CSB的識(shí)別碼ID同時(shí)符合芯片識(shí)別欄位131_E與芯片識(shí)別欄位131_F的值，因此比較器1660與1610的輸出值皆被設(shè)為“ I ”，且冗余列修復(fù)元件Red_E與冗余列修復(fù)元件Red_F中的有效欄位134_E與134_F的值皆被設(shè)為有效，故與門(mén)1663與與門(mén)1664的輸出值皆被設(shè)為I。其中，當(dāng)與門(mén)1663的輸出值為I時(shí)，方能將對(duì)應(yīng)的冗余存儲(chǔ)器133_E的值輸出至對(duì)應(yīng)的位線1604上。相類似地，當(dāng)與門(mén)1664的輸出值為I時(shí)，方能將對(duì)應(yīng)的冗余存儲(chǔ)器133_F的值輸出至對(duì)應(yīng)的位線1605上。在此同時(shí)，控制單元110_N輸出邏輯值“0”，因此多工器1662與多工器1611的輸出分別耦接至與門(mén)1663與與門(mén)1664的輸出(值皆為“I”)，而致能開(kāi)關(guān)1616與開(kāi)關(guān)1617。由于控制單元110_N輸出邏輯值“0”，因此模擬多工器1661與模擬多工器1609會(huì)將冗余列修復(fù)元件Red_E與Red_F的冗余列存儲(chǔ)器欄位133_E與133_F通過(guò)位線1604與位線1605分別耦接至感測(cè)放大器1613及感測(cè)放大器1614的輸入端。因此，當(dāng)存儲(chǔ)器控制器通過(guò)芯片選擇總線CSB輸出識(shí)別碼ID給控制單元110_1而致能存儲(chǔ)器陣列模塊120_1時(shí)，存儲(chǔ)器控制器可以通過(guò)有效遮罩121_1、數(shù)據(jù)總線DAB、感測(cè)放大器1627、1613與1614存取位線1622、1604與1605的數(shù)據(jù)。因此，存儲(chǔ)器芯片CHIP_N的冗余列修復(fù)元件Red_F與列余冗修復(fù)元件Red_F可通過(guò)位線1604及位線1605跨層修復(fù)存儲(chǔ)器芯片CHIP_1最后不足的兩個(gè)失效位線。
綜上所述,在進(jìn)行存儲(chǔ)器測(cè)試時(shí)，以冗余分析(Redundant Analysis)算法來(lái)找出最佳的修復(fù)方式。例如，存儲(chǔ)器容許多列跨層修復(fù)時(shí)需付出相對(duì)較高的硬件成本，所以為節(jié)省成本，以最多允許一列(Column)可進(jìn)行跨層列修復(fù)，當(dāng)面對(duì)此項(xiàng)硬件限制，在找到失效存儲(chǔ)器元件時(shí)，其算法將優(yōu)先以同層的冗余列(Column)存儲(chǔ)器元件(例如圖7所示冗余列存儲(chǔ)器元件Red_A與Red_B)進(jìn)行修復(fù)，并盡可能保留冗余行(Row)存儲(chǔ)器元件進(jìn)行跨層修復(fù)的冗余行存儲(chǔ)器元件。當(dāng)其他層需要某一層未使用到的冗余行(Redundant Row)時(shí)，則此冗余行的可編程地址(即芯片識(shí)別欄位131與失效地址欄位132)被設(shè)定為失效層的修復(fù)地址與識(shí)別碼(或?qū)?yīng)到該層的其他識(shí)別信息)。在失效行(Faulty Row)的部分，則是以一可編程的有效遮罩單元標(biāo)示出該行是否發(fā)生故障。當(dāng)在地址指向此失效行時(shí)，由于該指標(biāo)為“失效”，因此存儲(chǔ)器電路會(huì)關(guān)閉該失效行的輸出，并關(guān)閉該失效層與數(shù)據(jù)總線DAB的連接，因此可以避免與另一層的冗余行發(fā)生總線競(jìng)爭(zhēng)(Bus Contention)。
雖然本公開(kāi)已以實(shí)施例公開(kāi)如上，然其并非用以限定本公開(kāi)，本領(lǐng)域技術(shù)人員，在不脫離本公開(kāi)的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本公開(kāi)的保護(hù)范圍當(dāng)視所附權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
1.一種可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于該多層存儲(chǔ)器芯片堆迭包括: 多個(gè)存儲(chǔ)器芯片，這些存儲(chǔ)器芯片耦接至地址總線與數(shù)據(jù)總線，每一存儲(chǔ)器芯片各自包括: 控制單元，接收識(shí)別碼而對(duì)應(yīng)產(chǎn)生啟動(dòng)信號(hào)； 解碼單元，耦接至該地址總線以接收存儲(chǔ)器地址，以及產(chǎn)生解碼地址與解碼冗余地址； 存儲(chǔ)器陣列模塊，耦接至該解碼單元以接收該解碼地址，以及耦接至該控制單元以接收該啟動(dòng)信號(hào)，其中該存儲(chǔ)器陣列模塊依據(jù)該啟動(dòng)信號(hào)與該解碼地址來(lái)決定是否允許該數(shù)據(jù)總線存取該存儲(chǔ)器陣列模塊中該存儲(chǔ)器地址所對(duì)應(yīng)的數(shù)據(jù)；以及 冗余修復(fù)單元，耦接該解碼單元，其中該冗余修復(fù)單元包括至少一組冗余修復(fù)元件，每一組冗余修復(fù)元件各自包括一個(gè)有效欄位、一個(gè)芯片識(shí)別欄位、一個(gè)失效地址欄位以及一個(gè)冗余存儲(chǔ)器；當(dāng)在該冗余修復(fù)單元中的其中一組冗余修復(fù)元件的有效欄位的值為有效狀態(tài)，且該冗余修復(fù)元件的芯片識(shí)別欄位的值吻合該識(shí)別碼，以及該冗余修復(fù)元件的失效地址欄位的值吻合該存儲(chǔ)器地址時(shí)，則在該冗余修復(fù)單元中該冗余修復(fù)元件的冗余存儲(chǔ)器被耦接至數(shù)據(jù)總線。
2.如權(quán)利要求1所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于該存儲(chǔ)器陣列模塊包括: 存儲(chǔ)器陣列，耦接至該解碼單元； 有效遮罩單元，耦接至該解碼單元以接收該解碼地址而對(duì)應(yīng)產(chǎn)生有效遮罩信號(hào)； 邏輯電路，其第一輸入端耦接至該控制單元以接收啟動(dòng)信號(hào)，該邏輯電路的第二輸入端耦接至該有效遮罩單元以接收該有效遮罩信號(hào)，該邏輯電路的輸出信號(hào)傳送至該存儲(chǔ)器陣列以控制該存儲(chǔ)器陣列是否致能；以及 開(kāi)關(guān)電路，耦接于該存儲(chǔ)器陣列與該數(shù)據(jù)總線之間，其中當(dāng)該邏輯電路的輸出信號(hào)為致能時(shí)，該開(kāi)關(guān)電路為導(dǎo)通，否則該開(kāi)關(guān)電路為截止。
3.如權(quán)利要求1所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于該冗余修復(fù)元件還包括: 冗余控制單元，接收所屬冗余修復(fù)元件的有效欄位、芯片識(shí)別欄位與失效地址欄位的值，以及依據(jù)該值決定是否將該所屬冗余修復(fù)元件的冗余存儲(chǔ)器耦接至該數(shù)據(jù)總線。
4.如權(quán)利要求3所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于該冗余控制單元包括: 第一比較器，其第一輸入端接收該識(shí)別碼，該第一比較器的第二輸入端耦接至該芯片識(shí)別欄位； 第二比較器，其第一輸入端接收該解碼地址，該第二比較器的第二輸入端耦接至該失效地址欄位； 與門(mén)，其第一輸入端耦接至該第一比較器的輸出端，該與門(mén)的第二輸入端耦接至該第二比較器的輸出端，該與門(mén)的第三輸入端耦接至該有效欄位；以及 開(kāi)關(guān)電路，其第一端與第二端分別耦接該冗余存儲(chǔ)器與該數(shù)據(jù)總線，該開(kāi)關(guān)電路的控制端I禹接至該與門(mén)的輸出端。
5.如權(quán)利要求1所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于這些存儲(chǔ)器芯片的該控制單元耦接至芯片選擇總線以接收該識(shí)別碼，這些控制單元各自內(nèi)建互不相同的啟動(dòng)碼，當(dāng)該識(shí)別碼相符于這些存儲(chǔ)器芯片中第i芯片的該控制單元內(nèi)建的啟動(dòng)碼時(shí)，該第i芯片的該控制單元啟動(dòng)該第i芯片的該存儲(chǔ)器陣列模塊。
6.如權(quán)利要求1所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于這些存儲(chǔ)器芯片的數(shù)量為N，所述多層存儲(chǔ)器芯片堆迭還包括: N個(gè)識(shí)別碼產(chǎn)生器，其第i識(shí)別碼產(chǎn)生器配置于這些存儲(chǔ)器芯片中的第i芯片中，i為1、的整數(shù)，其中這些識(shí)別碼產(chǎn)生器中第一識(shí)別碼產(chǎn)生器接收第一種子碼，并且依據(jù)該第一種子碼而對(duì)應(yīng)地產(chǎn)生第一識(shí)別碼與第二種子碼，其它第i識(shí)別碼產(chǎn)生器電性連接至第i_l個(gè)識(shí)別碼產(chǎn)生器以接收第i種子碼，并且依據(jù)該第i種子碼而對(duì)應(yīng)地產(chǎn)生第i識(shí)別碼與第i+Ι種子碼，其中第一識(shí)別碼至第N識(shí)別碼互不相同； 其中這些存儲(chǔ)器芯片中第i芯片的該控制單元耦接至所述第i識(shí)別碼產(chǎn)生器以接收該第i識(shí)別碼做為所述識(shí)別碼，這些控制單元各自內(nèi)建相同的啟動(dòng)碼，當(dāng)這些存儲(chǔ)器芯片中第i芯片的該控制單元所接收的該第i識(shí)別碼相符于該啟動(dòng)碼時(shí)，該第i芯片的該控制單元啟動(dòng)該第i芯片的該存儲(chǔ)器陣列模塊。
7.如權(quán)利要求6所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于這些識(shí)別碼產(chǎn)生器是循環(huán)碼產(chǎn)生器。
8.如權(quán)利要求1所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于該失效地址欄位的值包含一列地址。
9.如權(quán)利要求1所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于該失效地址欄位的值包含一行地址。
10.如權(quán)利要求5 所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于每一這些存儲(chǔ)器芯片的該控制單元各自內(nèi)建啟動(dòng)碼，且每一這些存儲(chǔ)器芯片的該啟動(dòng)碼各自為獨(dú)一值。
11.如權(quán)利要求6所述可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于每一這些存儲(chǔ)器芯片的該控制單元各自內(nèi)建啟動(dòng)碼，且每一這些存儲(chǔ)器芯片的該啟動(dòng)碼為相同值。
12.—種多層存儲(chǔ)器芯片堆迭的修復(fù)方法，其特征在于所述修復(fù)方法包括: 在存儲(chǔ)器芯片中配置一個(gè)冗余修復(fù)單元，其中所述冗余修復(fù)單元包括至少一組冗余修復(fù)元件，每一組冗余修復(fù)元件各自包含有效欄位、芯片識(shí)別欄位、失效地址欄位以及冗余存儲(chǔ)器； 解碼地址總線的存儲(chǔ)器地址，以產(chǎn)生解碼地址與解碼冗余地址； 如果識(shí)別碼驗(yàn)證正確，且該解碼地址所對(duì)應(yīng)的存儲(chǔ)器元件為有效，則致能該存儲(chǔ)器芯片的存儲(chǔ)器陣列模塊的數(shù)據(jù)存取端口，使數(shù)據(jù)總線可以經(jīng)由該數(shù)據(jù)存取端口存取該存儲(chǔ)器陣列模塊；以及 如果在該冗余修復(fù)單元中的一組冗余修復(fù)元件的有效欄位的值為有效狀態(tài)，且該識(shí)別碼相符于該冗余修復(fù)元件的該芯片識(shí)別欄位的值，且該存儲(chǔ)器地址相符于該冗余修復(fù)元件的該失效地址欄位的值，則致能該冗余修復(fù)元件的該冗余存儲(chǔ)器，使該數(shù)據(jù)總線可以存取該冗余存儲(chǔ)器。
13.如權(quán)利要求12所述多層存儲(chǔ)器芯片堆迭的修復(fù)方法，其特征在于所述修復(fù)方法還包括: 如果該識(shí)別碼驗(yàn)證不正確，則禁能該存儲(chǔ)器陣列模塊；以及如果該解碼地址為失效，則禁能該存儲(chǔ)器陣列模塊的數(shù)據(jù)存取端口。
14.如權(quán)利要求12所述多層存儲(chǔ)器芯片堆迭的修復(fù)方法，其特征在于所述修復(fù)方法還包括: 如果該識(shí)別碼不符于該芯片識(shí)別欄位的值，則禁能該冗余存儲(chǔ)器；以及 如果該解碼冗余地址不符于該失效地址欄位的值，則禁能該冗余存儲(chǔ)器。
15.如權(quán)利要求12所述多層存儲(chǔ)器芯片堆迭的修復(fù)方法，其特征在于該識(shí)別碼被驗(yàn)證于啟動(dòng)碼，該啟動(dòng)碼內(nèi)建于該存儲(chǔ)器芯片，且每一這些存儲(chǔ)器芯片的該啟動(dòng)碼各自為獨(dú)一值。
16.如權(quán)利要求12所述多層存儲(chǔ)器芯片堆迭的修復(fù)方法，其特征在于該識(shí)別碼被驗(yàn)證于啟動(dòng)碼，該啟動(dòng)碼內(nèi)建于該存儲(chǔ)器芯片，且每一這些存儲(chǔ)器芯片的該啟動(dòng)碼各自為相同值。
17.一種可修復(fù)的多層存儲(chǔ)器芯片堆迭，其特征在于所述多層存儲(chǔ)器芯片堆迭包括: 多個(gè)存儲(chǔ)器芯片，這些存儲(chǔ)器芯片耦接至地址總線與數(shù)據(jù)總線，每一存儲(chǔ)器芯片各自包括: 控制單元，接收識(shí)別碼而對(duì)應(yīng)產(chǎn)生啟動(dòng)信號(hào)； 解碼單元，耦接至該地址總線以接收存儲(chǔ)器地址，以及產(chǎn)生解碼地址與解碼冗余地址； 存儲(chǔ)器陣列，耦接至該解碼單元以接收該解碼地址，其中依據(jù)該啟動(dòng)信號(hào)與該解碼地址，該存儲(chǔ)器陣列的多個(gè)位線被決定是否允許該數(shù)據(jù)總線存取對(duì)應(yīng)于該存儲(chǔ)器地址的這些位線的數(shù)據(jù)； 至少一開(kāi)關(guān)控制單元，依照該存儲(chǔ)器陣列的測(cè)試結(jié)果決定是否致能這些位線的最后位； 冗余修復(fù)單元，耦接該解碼單元，其中該冗余修復(fù)單元包括至少一組冗余修復(fù)元件，每一組冗余修復(fù)元件各自包括一個(gè)有效欄位、一個(gè)芯片識(shí)別欄位、以及一個(gè)冗余存儲(chǔ)器；有效遮罩單元，接收該解碼地址，其中該有效遮罩單元依照該啟動(dòng)信號(hào)與該解碼地址決定是否允許該數(shù)據(jù)總線存取該冗余存儲(chǔ)器；以及 多個(gè)多工器，從該有效遮罩單元接收至少一選擇信號(hào)，以決定這些位線中的何者會(huì)被連接至該數(shù)據(jù)總線； 其中當(dāng)在該冗余修復(fù)單元中的冗余修復(fù) 元件的有效欄位的值為有效狀態(tài)，且該冗余修復(fù)元件的芯片識(shí)別欄位的值吻合該識(shí)別碼時(shí)，則在該冗余修復(fù)單元中該冗余修復(fù)元件的其中一組的冗余存儲(chǔ)器被耦接至該數(shù)據(jù)總線。
全文摘要
一種可修復(fù)的多層存儲(chǔ)器芯片堆迭及其方法。所述芯片堆迭的每一個(gè)存儲(chǔ)器芯片各自包括控制單元、解碼單元、存儲(chǔ)器陣列模塊以及由至少一冗余修復(fù)元件組成的冗余修復(fù)單元。解碼單元從地址總線接收存儲(chǔ)器地址，而對(duì)應(yīng)輸出解碼地址。存儲(chǔ)器陣列模塊依據(jù)控制單元的啟動(dòng)信號(hào)來(lái)決定是否允許數(shù)據(jù)總線存取存儲(chǔ)器陣列模塊中該解碼地址所對(duì)應(yīng)的數(shù)據(jù)。冗余修復(fù)元件包括有效欄位、芯片識(shí)別欄位、失效地址欄位以及冗余存儲(chǔ)器。當(dāng)有效欄位為有效狀態(tài)，且芯片識(shí)別欄位的值吻合該識(shí)別碼，以及失效地址欄位的值吻合該解碼地址時(shí)，則該冗余存儲(chǔ)器被耦接至數(shù)據(jù)總線。
文檔編號(hào)G11C29/44GK103177771SQ201210323530
公開(kāi)日2013年6月26日 申請(qǐng)日期2012年9月4日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者吳明學(xué), 羅崑崙, 陳振岸, 陳宜文 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院