專利名稱：移位寄存器電路和芯片的制作方法
技術領域：
本發(fā)明涉及電子技術領域，尤其涉及移位寄存器電路和芯片。
背景技術：
移位寄存器電路通常基于金屬-氧化物-半導體(M0S，Metal-Oxide-Semiconductor)管存儲器件，隨著芯片集成度的要求越來越高，移位寄存器電路的尺寸也在不斷減小，但是由于MOS管存儲器件本身大小的限制，因此現(xiàn)有技術中的移位寄存器電路存在著最小尺寸的技術節(jié)點。

發(fā)明內(nèi)容
本發(fā)明實施例中提供了移位寄存器電路和芯片，用以解決現(xiàn)有技術中存在的移位 寄存器電路存在著最小尺寸的技術節(jié)點的問題。為解決上述問題，本發(fā)明實施例公開了如下技術方案一方面，提供了一種移位寄存器電路，包括阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口 ；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口 ；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出高電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出低電平。優(yōu)選地，所述阻變憶阻器的阻態(tài)包括高阻值阻態(tài)和低阻值阻態(tài)。優(yōu)選地，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器。優(yōu)選地，所述阻變憶阻器包括單極型阻變憶阻器或雙極型阻變憶阻器。優(yōu)選地，所述阻變憶阻器包括阻變存儲器(RRAM, Resistive Random AccessMemory)或相變存儲器(PRAM,Phase-Change Random Access Memory)或鐵電存儲器(FRAM,ferroelectric Random Access Memory)或磁存儲器(MRAM, Magnetic Random AccessMemory)。一方面，提供了一種芯片，包括頂電極金屬條、底電極金屬條和移位寄存器電路；所述移位寄存器電路包括阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端通過所述頂電極金屬條相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口 ；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端通過所述底電極金屬條與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口 ；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出高電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出低電平。優(yōu)選地，所述阻變憶阻器的阻態(tài)包括高阻值阻態(tài)和低阻值阻態(tài)。優(yōu)選地，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器。優(yōu)選地，所述阻變憶阻器包括單極型阻變憶阻器或雙極型阻變憶阻器。優(yōu)選地，所述阻變憶阻器包括RRAM或PRAM或FRAM或MRAM。本發(fā)明實施例所提供的移位寄存器電路，在其電路構成中未完全采用傳統(tǒng)的MOS管存儲器件，而是部分采用了阻變憶阻器這種具有兩端結構的新型存儲器件，由于阻變憶 阻器具有可縮小性好、存儲密度高、功耗低、讀寫速度快、反復操作耐受力強、數(shù)據(jù)保持時間長等特點，因此在有效節(jié)省移位寄存器電路所占面積的同時，實現(xiàn)了移位寄存器電路可編程的性能。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是本發(fā)明一個實施例中的移位寄存器電路的原理圖；圖2是本發(fā)明一個實施例中的電流敏感模塊的電路原理圖；圖3a是單極型阻變憶阻器的電導率隨電壓增大的曲線圖；圖3b是單極型阻變憶阻器的電導率隨電壓減小的曲線圖；圖4是雙極型阻變憶阻器的電導率隨電壓變化的曲線圖；圖5是移位寄存器電路在實現(xiàn)一位左移輸出功能時對應的阻態(tài)設置示意圖；圖6是移位寄存器電路在實現(xiàn)一位右移輸出功能時對應的阻態(tài)設置示意圖。
具體實施例方式下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。如圖I所示，為本發(fā)明一個實施例中的移位寄存器電路的原理圖。該移位寄存器電路可以包括，阻變憶阻器方陣10和電流敏感模塊11。阻變憶阻器方陣10中同一列阻變憶阻器101的正相輸入端相連接，以使同一列阻變憶阻器101的正相輸入端作為信號輸入端口，該信號輸入端口用于接收低電平或高電平信號，具體可以用于接收N位數(shù)字輸入信號(Din)中的一位，N為正整數(shù)，其數(shù)值至少為2，阻變憶阻器方陣10中同一行阻變憶阻器101的反相輸入端與一個電流敏感模塊11的輸入端相連接，以使電流敏感模塊11的輸出端作為信號輸出端口，該信號輸出端口用于輸出低電平或高電平信號，具體可以用于輸出N位數(shù)字輸出信號(Dout)中的一位。其中，阻變憶阻器101為兩端器件，參照圖1，阻變憶阻器101的上端為正相輸入端，阻變憶阻器101的下端為反相輸入端。本發(fā)明實施例中，電流敏感模塊11的輸入端工作時連接到低電平，電流敏感模塊11的輸入端接收到的電流大于閾值電流時，電流敏感模塊11的輸出端輸出高電平，相應地，信號輸出端口輸出高電平，即數(shù)字信號“I”；電流敏感模塊11的輸入端接收到的電流小于閾值電流時，電流敏感模塊11的 輸出端輸出低電平，相應地，信號輸出端口輸出低電平，即數(shù)字信號“O”。其中，電流敏感模塊11可由多種方式實現(xiàn),本發(fā)明不做具體限定,例如,可以通過放大器將電流信號放大并轉換為電壓信號輸出，也可以使用鏡像電流源電路將電流鏡像后外接負載電阻，再對負載電阻上的電壓信號進行處理輸出，下面針對通過鏡像電流源電路來實現(xiàn)電流敏感模塊11的方式進行具體說明。參照圖2，為本發(fā)明一個實施例中電流敏感模塊11的電路原理圖，該電流敏感模塊11由鏡像電流源電路111、負載電阻112和比較器113組成，其中，鏡像電流源電路111的輸入端Iin作為電流敏感模塊11的輸入端，鏡像電流源電路111的輸出端通過負載電阻112連接到比較器113的正相輸入端，比較器113的反相輸入端接參考電平Vref，比較器113的輸出端Vout作為電流敏感模塊11的輸出端。鏡像電流源電路111接地，使得鏡像電流源電路111的輸入端在工作時連接到低電平，即電流敏感模塊11的輸入端工作時連接到低電平，所以與電流敏感模塊11的輸入端相連接的各阻變憶阻器101的反相輸入端為低電平。當移位寄存器電路工作時，若電流敏感模塊11的輸入端接收到的電流大于閾值電流時，該電流通過鏡像電流源電路111，鏡像到輸出支路，該輸出支路上連接負載電阻112，由于負載電阻112的阻值與阻變憶阻器101處于低阻值阻態(tài)時的阻值相當，所以在負載電阻112上產(chǎn)生的電壓相當于移位寄存器電路的信號輸入端口接收到的高電平，為描述方便，可將移位寄存器電路工作時其信號輸入端口接收到的高電平稱為工作電壓，參考電平Vref可以設置為工作電壓的一半，具體可以通過電阻分壓實現(xiàn)，這樣由于負載電阻112上的電壓高于參考電平Vref，比較器113輸出高電平，從而實現(xiàn)了電流敏感模塊11的功能。本發(fā)明實施例所采用的阻變憶阻器101可以具有兩種阻態(tài)高阻值阻態(tài)和低阻值阻態(tài)。阻變憶阻器方陣10中同一行的阻變憶阻器101中有一個處于低阻值阻態(tài)的阻變憶阻器，以及，阻變憶阻器方陣10中同一列的阻變憶阻器101中有一個處于低阻值阻態(tài)的阻變憶阻器。在移位寄存器電路工作前，可以根據(jù)移位寄存器電路要實現(xiàn)的功能，對阻變憶阻器方陣10中的各阻變憶阻器101進行編程，上述編程即將各阻變憶阻器101設置為低阻值阻態(tài)或高阻值阻態(tài)，由于本發(fā)明的移位寄存器電路可以通過編程來實現(xiàn)其相應的功能，因此本發(fā)明的移位寄存器電路可以稱為可編程移位寄存器電路。阻變憶阻器101具有阻態(tài)記憶功能，當阻變憶阻器101兩端施加的電壓低于閾值電壓時，阻變憶阻器101的阻態(tài)保持不變，當阻變憶阻器101兩端施加的電壓高于閾值電壓時，阻變憶阻器101的阻態(tài)就可能發(fā)生變化。由上可見，阻變憶阻器101的工作電壓應小于閾值電壓；相應地，阻變憶阻器101的編程電壓應大于閾值電壓，上述編程電壓指的是，對阻變憶阻器101進行編程時在阻變憶阻器101兩端施加的電壓。本發(fā)明的移位寄存器電路的使用模式可以包括編程模式和工作模式。當移位寄存器電路處于編程模式時，在阻變憶阻器101的兩端施加的編程電壓的大小應超過阻變憶阻器101的閾值電壓，由于阻變憶阻器方陣10中包含的阻變憶阻器101的個數(shù)可能很多，例如，當移位寄存器電路具有8個信號輸入端和8個信號輸出端時，阻變憶阻器方陣10中可以包含有64個阻變憶阻器101，對阻變憶阻器方陣10中的每個阻變憶阻器101分別編程時效率較低，并且，阻變憶阻器方陣10中大多數(shù)阻變憶阻器101都應設置成高阻值阻態(tài)，因此可以先對阻變憶阻器方陣10中的所有阻變憶阻器101進行統(tǒng)一編程，即通過統(tǒng)一編程使所有阻變憶阻器101都處于高阻值阻態(tài)，然后再對少數(shù)的應設置成低阻值阻態(tài)的阻變憶阻器101分別單獨編程，即通過單獨編程使經(jīng)過統(tǒng)一編程后的部分阻變憶阻器101處于低阻值阻態(tài)。上述對阻變憶阻器101進行統(tǒng)一編程時，可以將移位寄存器電路的信號輸入端口作為編程電壓的正相輸入端，將各阻變憶阻器101的反相輸入端作為編程電壓的反相輸入 端。上述對阻變憶阻器101進行單獨編程時，可以將該阻變憶阻器101所在列的信號輸入端作為編程電壓的正相輸入端，將該阻變憶阻器101的反相輸入端作為編程電壓的反相輸入端，也可以將阻變憶阻器方陣10中與該阻變憶阻器101處于同一行的各阻變憶阻器101的反相輸入端作為編程電壓的反相輸入端。本發(fā)明實施例中，阻變憶阻器101可以為單極型阻變憶阻器，也可以為雙極型阻變憶阻器，在對阻變憶阻器101進行編程時，編程電壓的大小可以根據(jù)阻變憶阻器101的單、雙極特性來選取。參照圖3a和圖3b中單極型阻變憶阻器電導率隨電壓變化的曲線圖，當阻變憶阻器101為單極型阻變憶阻器時，低阻值阻態(tài)閾值電壓Vset和高阻值阻態(tài)閾值電壓Vreset均為正電壓，在對阻變憶阻器101進行統(tǒng)一編程時，由于要將所有的阻變憶阻器101設置為高阻值阻態(tài)，因此第一編程電壓Vi應滿足vset>vi>vreset，這樣阻變憶阻器方陣10中所有的阻變憶阻器101均被設置為高阻值阻態(tài)；然后針對阻變憶阻器方陣10中應設置為低阻值阻態(tài)的各阻變憶阻器101分別進行單獨編程時，第二編程電壓V2應滿足V2>VSet。參照圖4中雙極型阻變憶阻器電導率隨電壓變化的曲線圖，當阻變憶阻器101為雙極型阻變憶阻器時，低阻值阻態(tài)閾值電壓Vset為正電壓，高阻值阻態(tài)閾值電壓Vreset為負電壓，在對阻變憶阻器101進行統(tǒng)一編程時，由于要將所有的阻變憶阻器101設置為高阻值阻態(tài)，因此可將編程電壓的正相輸入端接地，而編程電壓的反相輸入端接第三編程電壓V3，V3應滿足V3> I Vreset I，這樣阻變憶阻器方陣10中所有的阻變憶阻器101均被設置為高阻值阻態(tài)；然后針對阻變憶阻器方陣10中應設置為低阻值阻態(tài)的各阻變憶阻器101分別進行單獨編程時，可將編程電壓的反相輸入端接地，而編程電壓的正相輸入端接第四編程電壓 V4，且 V4>Vset。移位寄存器電路可以根據(jù)需要選擇相應的功能，例如，將數(shù)字輸入信號一位左移輸出，或者，將數(shù)字輸入信號一位右移輸出，上述兩種功能對應的數(shù)字輸入信號與數(shù)字輸出信號可以如表一所不，表一中，數(shù)字輸入信號用Din表不,將數(shù)字輸入信號一位左移輸出時的數(shù)字輸出信號用Doutl表不,將數(shù)字輸入信號一位右移輸出時的數(shù)字輸出信號用Dout2表不。表一
權利要求
1.一種移位寄存器電路，其特征在于，包括阻變憶阻器方陣和電流敏感模塊； 所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口； 所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口 ； 所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出高電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出低電平。
2.如權利要求I所述的移位寄存器電路，其特征在于，所述阻變憶阻器的阻態(tài)包括高阻值阻態(tài)和低阻值阻態(tài)。
3.如權利要求2所述的移位寄存器電路，其特征在于，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器。
4.如權利要求I至3中任一權利要求所述的移位寄存器電路，其特征在于，所述阻變憶阻器包括單極型阻變憶阻器或雙極型阻變憶阻器。
5.如權利要求I至3中任一權利要求所述的移位寄存器電路，其特征在于，所述阻變憶阻器包括阻變存儲器RRAM或相變存儲器PRAM或鐵電存儲器FRAM或磁存儲器MRAM。
6.—種芯片,其特征在于,包括頂電極金屬條、底電極金屬條和移位寄存器電路； 所述移位寄存器電路包括阻變憶阻器方陣和電流敏感模塊； 所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端通過所述頂電極金屬條相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口 ； 所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端通過所述底電極金屬條與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端Π ； 所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出高電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出低電平。
7.如權利要求6所述的芯片，其特征在于，所述阻變憶阻器的阻態(tài)包括高阻值阻態(tài)和低阻值阻態(tài)。
8.如權利要求7所述的芯片，其特征在于，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態(tài)的阻變憶阻器。
9.如權利要求6至8中任一權利要求所述的芯片，其特征在于，所述阻變憶阻器包括單極型阻變憶阻器或雙極型阻變憶阻器。
10.如權利要求6至8中任一權利要求所述的芯片，其特征在于，所述阻變憶阻器包括阻變存儲器RRAM或相變存儲器PRAM或鐵電存儲器FRAM或磁存儲器MRAM。
全文摘要
本發(fā)明實施例公開了移位寄存器電路和芯片，該電路包括阻變憶阻器方陣和電流敏感模塊；阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使同一列阻變憶阻器的正相輸入端作為信號輸入端口；阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個電流敏感模塊的輸入端相連接，以使電流敏感模塊的輸出端作為信號輸出端口；電流敏感模塊的輸入端工作時連接到低電平，電流敏感模塊的輸入端接收到的電流大于閾值電流時，電流敏感模塊的輸出端輸出高電平，電流敏感模塊的輸入端接收到的電流小于閾值電流時，電流敏感模塊的輸出端輸出低電平。本發(fā)明實施例中，在節(jié)省移位寄存器電路所占面積的同時，實現(xiàn)了移位寄存器電路可編程的性能。
文檔編號G11C19/28GK102881333SQ20121035988
公開日2013年1月16日 申請日期2012年9月25日 優(yōu)先權日2012年9月25日
發(fā)明者黃如, 張耀凱, 蔡一茂, 陳誠 申請人:北京大學