用于Flash EEPROM的數(shù)據(jù)鎖存電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種用于Flash?EEPROM的數(shù)據(jù)鎖存電路，每個(gè)數(shù)據(jù)鎖存電路控制兩條存儲(chǔ)器位線(xiàn)。本發(fā)明能有效地解決高壓器件與存儲(chǔ)單元比例縮小不一致的問(wèn)題，從而實(shí)現(xiàn)存儲(chǔ)芯片的面積能夠隨工藝節(jié)點(diǎn)進(jìn)步而等比縮小。
【專(zhuān)利說(shuō)明】用于Flash EEPROM的數(shù)據(jù)鎖存電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及非易失性存儲(chǔ)器領(lǐng)域，特別是涉及一種用于Flash EEPROM (快閃式電可擦寫(xiě)只讀存儲(chǔ)器)的數(shù)據(jù)鎖存電路。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，器件特征尺寸不斷縮小，使得芯片面積能夠不斷地減小，這對(duì)于存儲(chǔ)器芯片來(lái)說(shuō)是至關(guān)重要的。然而，不同類(lèi)型的器件，尺寸的縮小幅度是不同的，甚至大相徑庭。因此在許多情況下，需要從架構(gòu)上進(jìn)行創(chuàng)新，以消彌這種不一致帶來(lái)的問(wèn)題。
[0003]傳統(tǒng)的數(shù)據(jù)鎖存電路寬度與存儲(chǔ)器位線(xiàn)寬度一致，即數(shù)據(jù)鎖存電路的數(shù)目與存儲(chǔ)器位線(xiàn)數(shù)目保持一致。由于數(shù)據(jù)鎖存電路需要大量使用高壓器件，而高壓器件的比例縮小要比存儲(chǔ)單元緩慢許多，因此導(dǎo)致數(shù)據(jù)鎖存電路的版圖設(shè)計(jì)必須在位線(xiàn)方向上大大擴(kuò)展。由此引起的芯片面積增加甚至有可能抵消工藝升級(jí)后存儲(chǔ)器陣列面積的減小。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種用于Flash EEPROM的數(shù)據(jù)鎖存電路，能有效地解決高壓器件與存儲(chǔ)單元比例縮小不一致的問(wèn)題，從而實(shí)現(xiàn)存儲(chǔ)芯片的面積能夠隨工藝節(jié)點(diǎn)進(jìn)步而等比縮小。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明的用于Flash EEPROM的數(shù)據(jù)鎖存電路是采用如下技術(shù)方案實(shí)現(xiàn)的，每個(gè)數(shù)據(jù)鎖存電路控制兩條存儲(chǔ)器位線(xiàn)。
[0006]所述數(shù)據(jù)鎖存電路通過(guò)使能選通管控制兩條存儲(chǔ)器位線(xiàn)。
[0007]本發(fā)明與現(xiàn)有的數(shù)據(jù)鎖存電路相比，在保持總體寬度與位線(xiàn)寬度一致的前提下，將數(shù)據(jù)鎖存電路的數(shù)量減少一半，每一個(gè)數(shù)據(jù)鎖存電路對(duì)應(yīng)兩條存儲(chǔ)器位線(xiàn)。如此，可以將數(shù)據(jù)鎖存電路在位線(xiàn)方向的高度減小近一半。當(dāng)然，遵循相同原則，可以將數(shù)據(jù)鎖存電路數(shù)目進(jìn)一步減少，相應(yīng)的版圖面積也會(huì)進(jìn)一步壓縮。因此，本發(fā)明能有效地解決高壓器件與存儲(chǔ)單元比例縮小不一致的問(wèn)題，從而實(shí)現(xiàn)存儲(chǔ)芯片的面積能夠隨工藝節(jié)點(diǎn)進(jìn)步而等比縮小。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0009]附圖是所述用于Flash EEPROM的數(shù)據(jù)鎖存電路原理圖。
【具體實(shí)施方式】
[0010]所述用于Flash EEPROM的數(shù)據(jù)鎖存電路是一種面積優(yōu)化的數(shù)據(jù)鎖存電路，使用一個(gè)數(shù)據(jù)鎖存電路控制兩條存儲(chǔ)器位線(xiàn)。編程數(shù)據(jù)由數(shù)據(jù)鎖存電路進(jìn)行鎖存，并轉(zhuǎn)換為相應(yīng)的高電平。兩個(gè)高壓使能信號(hào)分別控制兩條電壓(電平)傳輸通路，由地址譯碼(第一高壓使能信號(hào)或第二高壓使能信號(hào))來(lái)決定哪條電壓(電平)通路開(kāi)啟，相應(yīng)的存儲(chǔ)器位線(xiàn)將被選中。
[0011]參見(jiàn)附圖所示，所述用于Flash EEPROM的數(shù)據(jù)鎖存電路在下面的實(shí)施例中，包括:第一 NMOS管M1，第二 NMOS管M2，第一反相器FXl，第二反相器FX2，第一 PMOS管M3，第三NMOS管M4，第四NMOS管M5 (高壓使能選通管)，第五NMOS管M6 (高壓使能選通管)。
[0012]第一 NMOS管Ml的柵極輸入清零信號(hào)QL，其源極接地，其漏極與第一反相器FXl的輸入端和第二反相器FX2的輸出端相連接，并與目標(biāo)數(shù)據(jù)端MBSJ相連接。
[0013]第二 NMOS管M2的柵極輸入鎖存信號(hào)SC，其源極接地，其漏極與第一反相器FXl的輸出端和第二反相器FX2的輸入端相連接，并與目標(biāo)數(shù)據(jù)非端MBSJF相連接。
[0014]當(dāng)清零信號(hào)QL有效時(shí)，數(shù)據(jù)鎖存電路內(nèi)的數(shù)據(jù)清零。當(dāng)鎖存信號(hào)SC有效時(shí)，數(shù)據(jù)鎖存電路鎖存目標(biāo)數(shù)據(jù)。
[0015]第一 PMOS管M3的柵極與目標(biāo)數(shù)據(jù)非端MBSJF相連接，輸入目標(biāo)數(shù)據(jù)非信號(hào)，其源極與編程高壓端BCGY相連接，其漏極與公共數(shù)據(jù)端GGSJ相連接。
[0016]第三NMOS管M4的柵極與目標(biāo)數(shù)據(jù)非端MBSJF相連接，輸入目標(biāo)數(shù)據(jù)非信號(hào)，其漏極與嵌位電平端QWDP相連接，其源極與公共數(shù)據(jù)端GGSJ相連接。
[0017]第四NMOS管M5的柵極輸入第一高壓使能信號(hào)GYSNl，其源極與第一存儲(chǔ)器位線(xiàn)CCffXl相連接，其漏極與公共數(shù)據(jù)端GGSJ相連接。
[0018]第五NMOS管M6的柵極輸入第二高壓使能信號(hào)GYSN2，其源極與第二存儲(chǔ)器位線(xiàn)CCWX2相連接，其漏極與公共數(shù)據(jù)端GGSJ相連接。
[0019]如果經(jīng)地址譯碼得到的目標(biāo)數(shù)據(jù)信號(hào)為“1”，即需要進(jìn)行編程操作，則目標(biāo)數(shù)據(jù)非信號(hào)為“O” ；第一 PMOS管M3導(dǎo)通，將編程高壓傳至公共數(shù)據(jù)端GGSJ。當(dāng)?shù)刂纷g碼得到的第一高壓使能信號(hào)GYSNl或第二高壓使能信號(hào)GYSN2有效，將編程高壓送至相應(yīng)存儲(chǔ)器位線(xiàn)。若目標(biāo)數(shù)據(jù)信號(hào)為“0”，即不需要進(jìn)行編程，則目標(biāo)數(shù)據(jù)非信號(hào)為“ I ” ;第三NMOS管M4導(dǎo)通，將鉗位電平送至公共數(shù)據(jù)端GGSJ，當(dāng)?shù)谝桓邏菏鼓苄盘?hào)GYSNl或第二高壓使能信號(hào)GYSN2有效，則將鉗位電平送至相應(yīng)的存儲(chǔ)器位線(xiàn)。
[0020]所述高壓是指大于IOV的電壓。
[0021]雖然本發(fā)明利用具體的實(shí)施例進(jìn)行說(shuō)明，但是對(duì)實(shí)施例的說(shuō)明并不限制本發(fā)明的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過(guò)參考本發(fā)明的說(shuō)明，在不背離本發(fā)明的精神和范圍的情況下，容易進(jìn)行各種修改，器件類(lèi)型替換或者可以對(duì)實(shí)施例進(jìn)行組合；例如，遵循相同原貝U，可以根據(jù)需要，將每個(gè)數(shù)據(jù)鎖存電路靈活的改為同時(shí)控制4條存儲(chǔ)器位線(xiàn)，或者同時(shí)控制8條存儲(chǔ)器位線(xiàn)，或者同時(shí)控制16條存儲(chǔ)器位線(xiàn)，或者同時(shí)控制的存儲(chǔ)器位線(xiàn)數(shù)量與存儲(chǔ)器位線(xiàn)總數(shù)相等。只要每在公共電平端增加一個(gè)高壓使能選通管，就能相應(yīng)增加一條存儲(chǔ)器位線(xiàn)?？梢詫?shù)據(jù)鎖存電路數(shù)目進(jìn)一步減少，相應(yīng)的版圖面積也會(huì)進(jìn)一步壓縮。這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種用于快閃式電可擦寫(xiě)只讀存儲(chǔ)器Flash EEPROM的數(shù)據(jù)鎖存電路，其特征在于:每個(gè)數(shù)據(jù)鎖存電路控制兩條存儲(chǔ)器位線(xiàn)。
2.如權(quán)利I所述的數(shù)據(jù)鎖存電路，其特征在于:所述數(shù)據(jù)鎖存電路通過(guò)使能選通管控制兩條存儲(chǔ)器位線(xiàn)。
3.如權(quán)利要求1或2所述的數(shù)據(jù)鎖存電路，其特征在于，所述數(shù)據(jù)鎖存電路包括: 第一 NMOS管，其柵極輸入清零信號(hào)，其源極接地，其漏極與第一反相器的輸入端和第二反相器的輸出端相連接，并與目標(biāo)數(shù)據(jù)端相連接； 第二 NMOS管，其柵極輸入鎖存信號(hào)，其源極接地，其漏極與第一反相器的輸出端和第二反相器的輸入端相連接，并與目標(biāo)數(shù)據(jù)非端相連接； 第一 PMOS管，其柵極與目標(biāo)數(shù)據(jù)非端相連接，輸入目標(biāo)數(shù)據(jù)非信號(hào)，其源極與編程高壓端相連接，其漏極與公共數(shù)據(jù)端相連接； 第三NMOS管，其柵極與目標(biāo)數(shù)據(jù)非端相連接，輸入目標(biāo)數(shù)據(jù)非信號(hào)，其漏極與嵌位電平端相連接，其源極與公共數(shù)據(jù)端相連接； 第四NMOS管，其柵極輸入第一高壓使能信號(hào)，其源極與第一存儲(chǔ)器位線(xiàn)相連接，其漏極與公共數(shù)據(jù)端相連接； 第五NMOS管，其柵極輸入第二高壓使能信號(hào)，其源極與第二存儲(chǔ)器位線(xiàn)相連接，其漏極與公共數(shù)據(jù)端相連接。
4.如權(quán)利要求3所述的數(shù)據(jù)鎖存電路，其特征在于:當(dāng)所述清零信號(hào)有效時(shí)，數(shù)據(jù)鎖存電路內(nèi)的數(shù)據(jù)清零；當(dāng)鎖存信號(hào)有效時(shí)，數(shù)據(jù)鎖存電路鎖存目標(biāo)數(shù)據(jù)。
5.如權(quán)利要求3或4所述的數(shù)據(jù)鎖存電路，其特征在于:如果目標(biāo)數(shù)據(jù)信號(hào)為“1”，即需要進(jìn)行編程操作，則目標(biāo)數(shù)據(jù)非信號(hào)為“O”;第一 PMOS管導(dǎo)通，將編程高壓傳至公共數(shù)據(jù)端；當(dāng)?shù)谝桓邏菏鼓苄盘?hào)或第二高壓使能信號(hào)有效時(shí)，將編程高壓送至相應(yīng)存儲(chǔ)器位線(xiàn)； 若目標(biāo)數(shù)據(jù)信號(hào)為“0”，即不需要進(jìn)行編程，則目標(biāo)數(shù)據(jù)非信號(hào)為“I” ;第三NMOS管導(dǎo)通，將鉗位電平送至公共數(shù)據(jù)端，當(dāng)?shù)谝桓邏菏鼓苄盘?hào)或第二高壓使能信號(hào)有效時(shí)，則將鉗位電平送至相應(yīng)的存儲(chǔ)器位線(xiàn)。
6.如權(quán)利I所述的數(shù)據(jù)鎖存電路，其特征在于:每個(gè)數(shù)據(jù)鎖存電路控制4條存儲(chǔ)器位線(xiàn)，或者控制8條存儲(chǔ)器位線(xiàn)，或者控制16條存儲(chǔ)器位線(xiàn)，或者控制的存儲(chǔ)器位線(xiàn)數(shù)量與存儲(chǔ)器位線(xiàn)總數(shù)相等。
【文檔編號(hào)】G11C16/06GK103700400SQ201210367045
【公開(kāi)日】2014年4月2日 申請(qǐng)日期:2012年9月28日 優(yōu)先權(quán)日:2012年9月28日
【發(fā)明者】夏天, 傅志軍 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司