專利名稱：一種移位寄存器、液晶顯示柵極驅動裝置和液晶顯示裝置的制作方法
技術領域：
本發(fā)明涉及液晶顯示領域，尤其涉及一種移位寄存器、液晶顯示柵極驅動裝置和液晶顯示裝置。
背景技術：
液晶顯示面板由二維的液晶像素矩陣構成，液晶顯示面板的驅動裝置包括柵極驅動裝置和數(shù)據(jù)驅動裝置，數(shù)據(jù)驅動裝置將輸入的顯示數(shù)據(jù)按順序鎖存并轉換成模擬信號，依次掃描液晶顯示面板的數(shù)據(jù)線；柵極驅動裝置包括若干個移位寄存器，每一級移位寄存器的控制信號輸出端的信號都會被傳輸至其上一級移位寄存器的復位信號輸入端以及其下一級移位寄存器的控制信號輸入端。每級移位寄存器將輸入的時鐘信號轉換為開啟或關閉信號從它的控制信號輸出端輸出到與其對應的柵極線上。
現(xiàn)有的移位寄存器中典型的結構如圖I所示，圖2為圖I所示的移位寄存器的工作時序圖。它的工作原理如下在第I階段，控制信號輸入端INPUT為高電位，復位信號輸入端RESETIN為低電位，晶體管T103導通，晶體管TlOl、晶體管T102、晶體管T104截至，電容C102通過晶體管T103充電，因此連接點P處為高電位；在第2階段，控制信號輸入端INPUT為低電位，復位信號輸入端RESETIN為低電位，時鐘信號輸入端CLKIN為高電位，晶體管TlOl導通，因此控制信號輸出端OUTPUT輸出高電平信號；由于晶體管T102、晶體管T103、晶體管T104截至，連接點P此時浮空，控制信號輸出端OUTPUT為高電位，通過電容C102向連接點P耦合，所以連接點P處的電位在第一階段的基礎上繼續(xù)升高；在第3階段，控制信號輸入端INPUT為低電位，復位信號輸入端RESETIN輸入高電平信號，晶體管T102和T104導通，晶體管T101、晶體管T103截止，電容C102放電，連接點P為低電位，由于T102的源極連接低電壓信號輸入端VSSIN，因此，控制信號輸出端OUTPUT為低電位；在第4階段，控制信號輸入端INPUT為低電位，復位信號輸入端RESETIN為低電位，因此，晶體管T101、晶體管T102、晶體管T103和晶體管T104均截至，控制信號輸出端OUTPUT輸出的信號保持低電位；在第5階段，控制信號輸入端INPUT輸入信號為低電位，復位信號輸入端RESETIN為低電位，晶體管TlOl、晶體管T102、晶體管T103和晶體管T104保持第4階段的狀態(tài)，因此，控制信號輸出端OUTPUT仍為低電位。在這五個階段中，第I階段控制信號輸入端INPUT輸入高電平信號，第2階段控制信號輸出端OUTPUT輸出高電平信號，完成一次移位，第3階段復位信號輸入端RESETIN輸入高電平信號完成復位操作，因此可以將第1、2、3階段定義為移位寄存器的工作時間，第
4、5階段定義為移位寄存器的非工作時間?？梢钥闯?，在非工作時間內(nèi)，控制信號輸入端INPUT、復位信號輸入端RESETIN和控制信號輸出端OUTPUT均為低電平，當時鐘信號輸入端CLKIN為高電位時，會通過晶體管TlOl的柵極和漏極之間的寄生電容耦合到連接點P，使得晶體管TlOl的漏電流增大，導致控制信號輸出端OUTPUT的電位升高，并且由于在非工作時間內(nèi)晶體管T103、晶體管T104和晶體管T102均截至，控制信號輸出端OUTPUT的電壓無法降低，從而使控制信號輸出端OUTPUT的輸出信號產(chǎn)生較大的耦合噪聲。 綜上所述，現(xiàn)有的移位寄存器由于在非工作時間內(nèi)，時鐘信號輸入端CLKIN為高電位時，時鐘信號輸入端CLKIN的高電平信號會通過晶體管TlOl的柵極和漏極之間的寄生電容耦合到控制信號輸出端OUTPUT，而控制信號輸出端OUTPUT在非工作時間內(nèi)處于浮空狀態(tài)，使得由時鐘信號輸入端CLKIN的高電平信號耦合到控制信號輸出端OUTPUT的噪聲無法消除，而該噪聲隨著控制信號輸出端OUTPUT的信號一起輸出，導致控制信號輸出端OUTPUT輸出的信號中有較大的噪聲
發(fā)明內(nèi)容

本發(fā)明實施例提供了一種移位寄存器及液晶顯示器的柵極驅動裝置，用以解決現(xiàn)有的移位寄存器在非工作時間內(nèi)，控制信號輸出端輸出的信號中有較大的噪聲問題?；谏鲜鰡栴}，本發(fā)明實施例提供的一種移位寄存器，包括上拉模塊，用于在控制信號輸入端接收到的信號的控制下接通時鐘信號輸入端和控制信號輸出端；復位模塊，用于在復位信號輸入端接收到的信號的控制下將上拉結點和控制信號輸出端復位；下拉模塊，用于在時鐘信號輸入端接收到的信號和所述上拉結點的信號的控制下接通所述控制信號輸出端與低電壓信號輸入端，所述上拉結點為所述上拉模塊、所述復位模塊與所述下拉模塊相連的連結點。本發(fā)明實施例還提供一種液晶顯示柵極驅動裝置，所述裝置包括多級本發(fā)明實施例提供的移位寄存器；除第一級移位寄存器和最后一級移位寄存器外，每一級移位寄存器的控制信號輸出端均連接自身的上一級移位寄存器的復位信號輸入端和自身的下一級移位寄存器的控制信號輸入端，第一級移位寄存器的控制信號輸入端連接初始觸發(fā)信號端，最后一級移位寄存器的復位信號端懸空或者直接連接該級移位寄存器的控制信號輸出端或者連接增加的冗余移位寄存器的控制信號輸出端。本發(fā)明實施例還提供一種液晶顯示裝置，包括本發(fā)明實施例提供的液晶顯示柵極驅動裝置。本發(fā)明實施例的有益效果包括本發(fā)明實施例提供了一種移位寄存器及液晶顯示器的柵極驅動裝置，該移位寄存器在非工作時間內(nèi)，其中的下拉模塊在時鐘信號輸入端接收到的信號和上拉結點的信號的控制下接通控制信號輸出端與低電壓信號輸入端，即將控制信號輸出端下拉至低電位，使控制信號輸出端不再浮空，時鐘信號輸入端的高電平信號耦合到控制信號輸出端的噪聲的電位被降至低電位，從而消除時鐘信號輸入端的高電平信號耦合到控制信號輸出端的噪聲，進而減小控制信號輸出端輸出的信號中的噪聲。


圖I為現(xiàn)有技術中的移位寄存器的結構示意圖；圖2為現(xiàn)有技術中的移位寄存器的工作時序圖；圖3為本發(fā)明實施例提供的移位寄存器的示意圖之一；圖4為本發(fā)明實施例提供的移位寄存器的示意圖之二 ；圖5為本發(fā)明實施例提供的移位寄存器的示意圖之三；圖6為本發(fā)明實施例提供的移位寄存器的示意圖之四；圖7為本發(fā)明實施例提供的移位寄存器的工作時序圖； 圖8a為本發(fā)明實施例提供的液晶顯示柵極驅動裝置的結構示意圖之一；圖8b為本發(fā)明實施例提供的液晶顯示柵極驅動裝置的結構示意圖之二 ；圖Sc為本發(fā)明實施例提供的液晶顯示柵極驅動裝置的結構示意圖之三。
具體實施例方式下面結合說明書附圖，對本發(fā)明實施例提供的一種移位寄存器及液晶顯示器的柵極驅動裝置的具體實施方式
進行說明。本發(fā)明實施例提供的移位寄存器，如圖3所示，具體包括上拉模塊11、復位模塊12和下拉模塊13 ；上拉模塊11，用于在控制信號輸入端INPUT接收到的信號的控制下接通時鐘信號輸入端CLKIN和控制信號輸出端OUTPUT ；當上拉模塊11從時鐘信號輸入端CLKIN接收到低電平信號、從控制信號輸入端INPUT接收到高電平信號后且在時鐘信號輸入端CLKIN接收的信號由低電平信號變?yōu)楦唠娖叫盘枙r向控制信號輸出端OUTPUT輸出高電平信號；復位模塊12，用于在復位信號輸入端RESETIN接收到的信號的控制下將上拉結點PU和控制信號輸出端OUTPUT復位；當復位模塊12從復位信號輸入端RESETIN接收到高電平信號時將上拉結點PU和控制信號輸出端OUTPUT復位至低電位；下拉模塊13，用于在時鐘信號輸入端CLKIN接收到的信號和所述上拉結點PU的信號的控制下接通所述控制信號輸出端OUTPUT與低電壓信號輸入端VSSIN，所述上拉結點I3U為所述上拉模塊11、所述復位模塊12與所述下拉模塊13相連的連結點；當下拉模塊13從時鐘信號輸入端CLKIN接收到高電平信號且從上拉結點PU接收到低電平信號時，接通控制信號輸出端OUTPUT與低電壓信號輸入端VSSIN ;當下拉模塊13從上拉結點I3U接收到高電平信號時，斷開控制信號輸出端OUTPUT與低電壓信號輸入端VSSIN的連接。進一步地，如圖4所示，本發(fā)明實施例提供的移位寄存器的下拉模塊13包括下拉驅動單元131和下拉單元132 ；下拉驅動單元131，用于在時鐘信號輸入端CLKIN接收到的信號和上拉結點PU的信號的控制下輸出驅動信號給下拉單元；當下拉驅動單元131從時鐘信號輸入端CLKIN接收到高電平信號且從上拉結點PU接收到低電平信號時，向下拉單元132輸出高電平信號，即連接點ro為高電位；當下拉驅動單元131從時鐘信號輸入端CLKIN接收到高電平信號且從上拉結點PU接收到高電平信號時，向下拉單元132輸出低電平信號，即連接點H)為低電位；下拉單元132，用于在下拉驅動單元131輸出的驅動信號的控制下接通控制信號輸出端OUTPUT與低電壓信號輸入端VSSIN ；當下拉單元132從下拉驅動單元131接收到高電平信號時，接通控制信號輸出端OUTPUT與低電壓信號輸入端VSSIN ;當下拉單元132從下拉驅動單元131接收到低電平信號時，斷開控制信號輸出端OUTPUT與低電壓信號輸入端VSSIN的連接。進一步地，如圖5所示，本發(fā)明實施例提供的移位寄存器的下拉驅動單元131包括第五晶體管T5和第六晶體管T6 ；第五晶體管T5的漏極和柵極與時鐘信號輸入端CLKIN相連，第五晶體管T5的源
極與第六晶體管T6的漏極相連，第六晶體管T6的柵極與上拉模塊11相連，即與上拉結點I3U相連，第六晶體管T6的源極與低電壓信號輸入端VSSIN連接；第五晶體管T5和第六晶體管T6的尺寸之比為預設值，例如，第五晶體管T5和第六晶體管T6的尺寸之比可以為I :4，當時鐘信號輸入端CLKIN輸入端為高電位且上拉結點PU為低電位時，第六晶體管T6的漏極為高電位，即連接點H)為高電位；當時鐘信號輸入端CLKIN為高電位且上拉結點PU為高電位時，第六晶體管T6的漏極為低電位，即連接點ro為低電位。進一步地，如圖5所示，本發(fā)明實施例提供的移位寄存器的下拉單元132包括第七晶體管T7，第七晶體管T7的柵極連接第六晶體管T6漏極，即與連接點H)相連，第七晶體管T7的漏極連接控制信號輸出端OUTPUT，第七晶體管T7的源極連接低電壓信號輸入端VSSIN。這樣第六晶體管T6的漏極為低電位，即連接點H)為低電位時，第七晶體管T7關斷，控制信號輸出端OUTPUT和低電壓信號輸入端VSSIN斷開；第六晶體管T6的漏極為高電位，即連接點ro為高電位時，第七晶體管T7開啟，控制信號輸出端output和低電壓信號輸入端VSSIN導通，控制信號輸出端OUTPUT的電位被下拉至低電位，從而使移位寄存器在非工作時間內(nèi)，時鐘信號輸入端CLKIN的高電平信號耦合到控制信號輸出端OUTPUT的噪聲的電位被降至低電位，消除時鐘信號輸入端CLKIN的高電平信號耦合到控制信號輸出端OUTPUT的噪聲，進而減小控制信號輸出端OUTPUT輸出的信號中的噪聲。較佳地，如圖6所示，本發(fā)明實施例提供的移位寄存器的下拉單元132還包括第八晶體管T8，第八晶體管T8的柵極連接第六晶體管T6漏極，第八晶體管T8的漏極與上拉模塊11在上拉結點PU處相連，第八晶體管T8的源極連接低電壓控制信號輸出端VSSIN。這樣第六晶體管T6的漏極為低電位，即連接點H)為低電位時，第八晶體管T8關斷，上拉結點PU和低電壓信號輸入端VSSIN斷開；第六晶體管T6的漏極為高電位，即連接點ro為高電位時，第八晶體管T8開啟，上拉結點I3U和低電壓信號輸入端VSSIN導通，上拉結點I3U的電位被下拉至低電位，即在移位寄存器的非工作時間內(nèi)，時鐘信號輸入端CLKIN的高電平信號耦合到上拉結點PU的噪聲的電位也會被降至低電位，從而消除上拉結點點的噪聲對控制信號輸出端OUTPUT的信號的影響，進一步減小控制信號輸出端OUTPUT輸出的信號中的噪聲。進一步地，如圖6所示，本發(fā)明實施例提供的移位寄存器的上拉模塊11包括第一晶體管Tl、第三晶體管T3和電容Cl，第一晶體管Tl的柵極和漏極均連接控制信號輸入端INPUT，第一晶體管Tl的源極分別連接下拉模塊13，即第六晶體管T6的柵極，和電容Cl的一端，即第一晶體管Tl的源極與上拉結點相連，電容Cl的另一端連接控制信號輸出端OUTPUT，第三晶體管T3的柵極連接第一晶體管Tl的源極，第三晶體管T3的漏極連接時鐘信號輸入端CLKIN，第三晶體管T3的源極連接控制信號輸出端OUTPUT。進一步地，如圖6所示，本發(fā)明實施例提供的移位寄存器的復位模塊12包括第二晶體管T2和第四晶體管T4，第二晶體管T2的柵極連接復位信號輸入端RESETIN，第二晶體管T2的漏極連接第一晶體管Tl的源極，即第二晶體管T2的漏極連接下拉模塊13，第二晶體管T2的源極連接低電壓信號輸入端VSSIN，第四晶體管T4的柵極連接復位信號輸入端RESETIN，第四晶體管T4的漏極連接控制信號輸出端OUTPUT，第四晶體管T4的源極連接低電壓信號輸入端VSSIN。需要說明的是，對于液晶顯示領域的晶體管來說，漏極和源極沒有明確的區(qū)別，因此本發(fā)明實施例中所提到的晶體管的源極可以為晶體管的漏極，晶體管的漏極也可以為晶體管的源極。為了進一步說明本發(fā)明實施例提供的移位寄存器，下面結合圖7所示的時序圖說明其工作原理。如圖7所示，本發(fā)明實施例提供的移位寄存器的工作時序可以分為五個階段。第I階段控制信號輸入端INPUT輸入高電平信號，第一晶體管Tl導通，控制信號輸入端INPUT通過第一晶體管Tl給電容Cl充電，使得上拉結點I3U的電位被拉至高電位，第三晶體管T3開啟；時鐘信號輸入端CLKIN輸入低電平信號,第五晶體管T5關斷,第六晶體管T6在上拉結點高電位的驅動下開啟，第五晶體管T5與第六晶體管T6的連接點H)連接低電壓信號輸入端VSSIN為低電位，因此第七晶體管T7和第八晶體管T8關斷；復位信號輸入端RESETIN輸入低電平信號，第二晶體管T2和第四晶體管T4關斷；由于第三晶體管T3開啟，因此時鐘信號輸入端CLKIN輸入的低電平信號經(jīng)過第三晶體管T3傳輸至控制信號輸出端OUTPUT，控制信號輸出端OUTPUT輸出低電平信號。第2階段控制信號輸入端INPUT輸入低電平信號，第一晶體管Tl關斷，但是由于電容Cl已經(jīng)將第I階段時控制信號輸入端INPUT輸入的高電平信號存儲下來，因此，上拉結點I3U依然為高電位，第三晶體管T3保持開啟，因此時鐘信號輸入端CLKIN輸入的高電平信號經(jīng)過第三晶體管T3傳輸至控制信號輸出端OUTPUT，電容Cl與控制信號輸出端OUTPUT相連的一端的電位也由第I階段的低電位變?yōu)楦唠娢唬捎陔娙葑耘e效應，電容Cl與上拉結點PU相連的一端的電位在第I階段的基礎上繼續(xù)升高，即上拉結點PU的電位在第I階段的基礎上繼續(xù)升高；復位信號輸入端RESETIN輸入低電平信號，第二晶體管T2和第四晶體管T4關斷；時鐘信號輸入端CLKIN輸入高電平信號,第五晶體管T5開啟，第六晶體管T6在上拉結點PU高電壓信號的驅動下開啟；通過對第五晶體管T5和第六晶體管T6的尺寸設計，使連接點H)保持低電位，即第七晶體管T7和第八晶體管T8的柵極電位保持低電位，從而使第七晶體管T7和第八晶體管T8保持關斷，即控制信號輸出端OUTPUT和低電壓信號輸入端VSSIN不能導通，進而保證信號輸出的穩(wěn)定性。第3階段控制信號輸入端INPUT輸入低電平信號，時鐘信號輸入端CLKIN輸入低電平信號，復位信號輸入端RESETIN輸入高電平信號，第二晶體管T2開啟導致上拉結點I3U和低電壓信號輸入端VSSIN導通，上拉結點被復位至低電位，第四晶體管T4開啟導致控制信號輸出端OUTPUT和低電壓信號輸入端VSSIN導通，控制信號輸出端OUTPUT被復位至低電位。第4階段控制信號輸入端INPUT輸入低電平信號,第一晶體管Tl關閉,上拉結點PU保持第3階段的低電位，第六晶體管T6關斷；時鐘信號輸入端CLKIN輸入高電平信號，第五晶體管T5開啟，因此第七晶體管T7和第八晶體管T8的柵極電位為高電位，第七晶體管T7和第八晶體管T8開啟，使得上拉結點I3U與低電壓信號輸入端VSSIN導通，控制信號輸出端OUTPUT和低電壓信號輸入端VSSIN導通，從而消除時鐘信號輸入端CLKIN輸入高電平信號時由于第三晶體管T3的柵極和漏極之間的寄生電容在上拉結點以及控制信號輸出端OUTPUT產(chǎn)生的耦合噪聲。其中第七晶體管T7的開啟可以消除時鐘信號輸入端CLKIN輸入的高電平信號在控制信號輸出端OUTPUT產(chǎn)生的耦合噪聲，降低控制信號輸出端OUTPUT輸出的信號中的噪聲；而第八晶體管T8的開啟可以消除時鐘信號輸入端CLKIN輸入的高電平信號在上拉結點PU處產(chǎn)生的耦合噪聲，從而消除該耦合噪聲對控制信號輸出端OUTPUT的影響，近一步降低控制信號輸出端OUTPUT輸出的信號中的噪聲。第5階段控制信號輸入端INPUT輸入低電平信號,第一晶體管Tl關閉,上拉結點PU保持第3階段的低電位，第六晶體管T6關斷；時鐘信號輸入端CLKIN輸入低電平信號，第五晶體管T5關斷，因此第七晶體管T7和第八晶體管T8的柵極電位為低電位，第七晶體管T7和第八晶體管T8關斷。之后，依次重復第4階段和第5階段，直至本發(fā)明實施例提供的移位寄存器接收到控制信號輸入端INPUT的高電平信號后再開始重新執(zhí)行第I階段。這樣在第4階段和第5階段，即本發(fā)明實施例提供的移位寄存器的非工作時間內(nèi)，第七晶體管T7和第八晶體管T8的柵極電位不斷地在高電位和低電位之間切換控制第七晶體管T7和第八晶體管T8不斷地開啟和關斷。本發(fā)明實施例還提供一種液晶顯示柵極驅動裝置，該裝置有三種實施方式。第一種實施方式如圖8a所示，在這種實施方式中，該液晶顯示柵極驅動裝置包括本發(fā)明實施例提供的移位寄存器SR1、移位寄存器SR2、移位寄存器SR3、…、移位寄存器SRn ;移位寄存器SR2、移位寄存器SR3、…移位寄存器SRn-I的控制信號輸出端OUTPUT的信號都會被傳輸至其上一級移位寄存器的復位信號輸入端RESETIN以及其下一級移位寄存器的控制信號輸入端INPUT。移位寄存器SRl的控制信號輸入端INPUT接收初始觸發(fā)STV信號，移位寄存器SRn的復位信號輸入端RESETIN懸空。第二種實施方式如圖Sb所示，在這種實施方式中，該液晶顯示柵極驅動裝置包括本發(fā)明實施例提供的移位寄存器SR1、移位寄存器SR2、移位寄存器SR3、…、移位寄存器SRn ;移位寄存器SR2、移位寄存器SR3、…移位寄存器SRn-I的控制信號輸出端OUTPUT的信號都會被傳輸至其上一級移位寄存器的復位信號輸入端RESETIN以及其下一級移位寄存器的控制信號輸入端INPUT。移位寄存器SRl的控制信號輸入端INPUT接收初始觸發(fā)STV信號，移位寄存器SRn的復位信號輸入端RESETIN連接移位寄存器SRn的控制信號輸出端OUTPUT。第三種實施方式如圖Sc所示，在這種實施方式中，該液晶顯示柵極驅動裝置包括本發(fā)明實施例提供的移位寄存器SR1、移位寄存器SR2、移位寄存器SR3、…、移位寄存器SRn、移位寄存器SRn+Ι ;移位寄存器SR2、移位寄存器SR3、…移位寄存器SRn的控制信號輸出端OUTPUT的信號都會被傳輸至其上一級移位寄存器的復位信號輸入端RESETIN以及其下一級移位寄存器的控制信號輸入端INPUT。移位寄存器SRl的控制信號輸入端INPUT接收初始觸發(fā)STV信號，移位寄存器SRn+Ι為冗余移位寄存器，移位寄存器SRn+Ι的復位信號輸入端RESETIN懸空，移位寄存器SRn+Ι的控制信號輸出端OUTPUT并不連接柵極線，而 僅為移位寄存器SRn的復位信號輸入端RESETIN提供信號。在上述任一種實施方式的液晶顯示柵極驅動裝置中，相鄰兩級的移位寄存器的時鐘信號輸入端CLKIN的信號位相相反，例如移位寄存器SR2的時鐘信號輸入端CLKIN輸入時鐘阻礙信號CLKB，移位寄存器SRl、移位寄存器SR3的時鐘信號輸入端CLKIN輸入時鐘信號CLK ;其中，時鐘阻礙信號CLKB與時鐘信號CLK相反，即時鐘阻礙信號CLKB為高電平時，時鐘信號CLK為低電平，而時鐘阻礙信號CLKB為低電平時，時鐘信號CLK為高電平。除冗余寄存器外，每級移位寄存器將輸入的時鐘信號轉換為開啟或關閉信號從它的控制信號輸出端輸出到與其對應的柵極線上，例如，移位寄存器SRl將其時鐘信號輸入端CLKIN接收到的信號轉換為開啟或關閉信號從它的控制信號輸出端OUTPUT輸出到與其對應的柵極線上GLl上，移位寄存器SRn將其時鐘信號輸入端CLKIN接收到的信號轉換為開啟或關閉信號從它的控制信號輸出端OUTPUT輸出到與其對應的柵極線上GLn上。本發(fā)明實施例還提供一種液晶顯示裝置，包括本發(fā)明實施例提供的液晶顯示柵極驅動裝置。顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權利要求
1.一種移位寄存器，其特征在于，所述移位寄存器包括 上拉模塊，用于在控制信號輸入端接收到的信號的控制下接通時鐘信號輸入端和控制信號輸出端； 復位模塊，用于在復位信號輸入端接收到的信號的控制下將上拉結點和控制信號輸出端復位； 下拉模塊，用于在時鐘信號輸入端接收到的信號和所述上拉結點的信號的控制下接通所述控制信號輸出端與低電壓信號輸入端，所述上拉結點為所述上拉模塊、所述復位模塊與所述下拉模塊相連的連結點。
2.如權利要求I所述的移位寄存器，其特征在于，所述下拉模塊包括下拉驅動單元和下拉單元； 所述下拉驅動單元，用于在時鐘信號輸入端接收到的信號和上拉結點的信號的控制下輸出驅動信號給下拉單元； 所述下拉單元，用于在下拉驅動單元輸出的驅動信號的控制下接通控制信號輸出端與低電壓信號輸入端。
3.如權利要求2所述的移位寄存器，其特征在于，所述下拉驅動單元包括第五晶體管T5和第六晶體管T6，第五晶體管T5的漏極和柵極與所述時鐘信號輸入端相連，第五晶體管T5的源極與第六晶體管T6的漏極相連，第六晶體管T6的柵極與所述上拉模塊相連，第六晶體管T6的源極與低電壓信號輸入端連接；第五晶體管T5和第六晶體管T6的尺寸之比為預設值。
4.如權利要求3所述的移位寄存器，其特征在于，所述下拉單元包括第七晶體管T7，第七晶體管T7的柵極連接第六晶體管T6漏極，第七晶體管T7的漏極連接所述控制信號輸出端，第七晶體管T7的源極連接所述低電壓信號輸入端。
5.如權利要求4所述的移位寄存器，其特征在于，所述下拉單元還包括第八晶體管T8，所述第八晶體管T8的柵極連接第六晶體管T6漏極，第八晶體管T8的漏極連接所述上拉模塊，第八晶體管T8的源極連接所述低電壓信號輸入端。
6.如權利要求I所述的移位寄存器，其特征在于，所述上拉模塊包括第一晶體管Tl、第三晶體管T3和電容Cl，所述第一晶體管Tl的柵極和漏極均連接控制信號輸入端，所述第一晶體管Tl的源極分別連接所述下拉模塊和所述電容Cl的一端，所述電容Cl的另一端連接控制信號輸出端，所述第三晶體管T3的柵極連接所述第一晶體管Tl的源極，所述第三晶體管T3的漏極連接時鐘信號輸入端，所述第三晶體管T3的源極連接控制信號輸出端。
7.如權利要求I所述的移位寄存器，其特征在于，所述復位模塊包括 第二晶體管T2和第四晶體管T4，所述第二晶體管T2的柵極連接復位信號輸入端，所述第二晶體管T2的漏極連接所述下拉模塊，所述第二晶體管T2的源極連接低電壓信號輸入端，所述第四晶體管T4的柵極連接復位信號輸入端，所述第四晶體管T4的漏極連接控制信號輸出端，所述第四晶體管T4的源極連接低電壓信號輸入端。
8.一種柵極驅動裝置，其特征在于，所述裝置包括多級如權利要求1-7任一所述的移位寄存器；除第一級移位寄存器和最后一級移位寄存器外，每一級移位寄存器的控制信號輸出端均連接自身的上一級移位寄存器的復位信號輸入端和自身的下一級移位寄存器的控制信號輸入端，第一級移位寄存器的控制信號輸入端連接初始觸發(fā)信號端，最后一級移位寄存器的復位信號端懸空或者直接連接該級移位寄存器的控制信號輸出端或者連接增加的冗余移位寄存器的控制信號輸出端。
9.一種液晶顯示裝置，其特征在于，所述裝置包括如權利要求8所述的液晶顯示柵極驅動裝置。
全文摘要
本發(fā)明實施例提供了一種移位寄存器、液晶顯示柵極驅動裝置和液晶顯示裝置，用以解決現(xiàn)有的移位寄存器在非工作時間內(nèi)，控制信號輸出端輸出的信號中有較大的噪聲問題。它包括上拉模塊，用于在控制信號輸入端接收到的信號的控制下接通時鐘信號輸入端和控制信號輸出端；復位模塊，用于在復位信號輸入端接收到的信號的控制下將上拉結點和控制信號輸出端復位；下拉模塊，用于在時鐘信號輸入端接收到的信號和所述上拉結點的信號的控制下接通所述控制信號輸出端與低電壓信號輸入端，所述上拉結點為所述上拉模塊、所述復位模塊與所述下拉模塊相連的連結點。
文檔編號G11C19/28GK102915714SQ201210384048
公開日2013年2月6日 申請日期2012年10月11日 優(yōu)先權日2012年10月11日
發(fā)明者馬睿, 邵賢杰, 王國磊, 胡明 申請人:京東方科技集團股份有限公司, 合肥京東方光電科技有限公司