快閃存儲器控制器和快閃存儲器控制方法【專利摘要】一種快閃存儲器控制器，包括：一讀寫單元，連接一快閃存儲器，并用以執(zhí)行一寫入指令或一讀取指令；一狀態(tài)單元，用以判斷該快閃存儲器控制器的狀態(tài)；一處理單元，連接該讀寫單元與該狀態(tài)單元，用以操作該讀寫單元；以及一備用單元，連接一第一數(shù)據(jù)線、一第二數(shù)據(jù)線與該讀寫單元，其中當該快閃存儲器控制器無法正常運作時，該備用單元通過該第一數(shù)據(jù)線與該第二數(shù)據(jù)線接收一外部信號，并依照該外部信號控制該讀寫單元?！緦＠f明】快閃存儲器控制器和快閃存儲器控制方法【
技術領域：
】[0001]本揭露有關于快閃存儲器裝置，特別有關于一種嵌入式快閃存儲器裝置?！?br>背景技術：
】[0002]非揮發(fā)快閃存儲器(non-volatilememory)被廣泛使用在很多應用中，例如固態(tài)硬盤(solid-statedisk,SSD)、存儲卡、數(shù)碼相機、數(shù)碼攝影機、多媒體播放器、移動電話、電腦和許多其他電子裝置。[0003]然而，當儲存在快閃存儲器中的處理數(shù)據(jù)(例如固件firmware、表單table)遺失或受損時，會導致快閃存儲器控制器的處理單元無法正常操作，使得使用者無法讀取快閃存儲器中的內(nèi)容。因此，亟需要一種快閃存儲器控制器，使得當儲存在快閃存儲器中的處理數(shù)據(jù)受損時，仍可分析并拯救快閃存儲器的數(shù)據(jù)。【
發(fā)明內(nèi)容】[0004]有鑒于此，本揭露提供一種快閃存儲器控制器，包括:一讀寫單元，連接一快閃存儲器，并用以執(zhí)行一寫入指令或一讀取指令；一狀態(tài)單元，用以判斷該快閃存儲器控制器的狀態(tài)；一處理單元，連接該讀寫單元與該狀態(tài)單元，用以操作該讀寫單元；以及一備用單元，連接一第一數(shù)據(jù)線、一第二數(shù)據(jù)線與該讀寫單元，其中當該快閃存儲器控制器無法正常運作時，該備用單元通過該第一數(shù)據(jù)線與該第二數(shù)據(jù)線接收一外部信號，并依照該外部信號控制該讀寫單元。[0005]本揭露亦提供一種快閃存儲器控制器，適用于具有讀寫單元、狀態(tài)單元和處理單元的快閃存儲器控制器與快閃存儲器，包括:判斷該快閃存儲器控制器是否正常運作；當該快閃存儲器控制器無法正常運作時，經(jīng)由該快閃存儲器控制器的備用單元通過第一數(shù)據(jù)線與第二數(shù)據(jù)線接收外部信號；以及依照該外部信號控制該讀寫單元。[0006]為了讓本發(fā)明的該和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下:【專利附圖】【附圖說明】[0007]圖1本揭露的快閃存儲器控制器190的一示意圖；[0008]圖2本揭露的快閃存儲器裝置200的一示意圖；[0009]圖3本揭露的快閃存儲器控制方法的一流程圖；以及[0010]圖4本揭露的快閃存儲器控制方法的另一流程圖。[0011]主要元件符號說明:[0012]190:快閃存儲器控制器；110:讀寫單元；[0013]120:狀態(tài)單元；130:處理單元；[0014]140:輔助單元；150:快閃存儲器；[0015]160、260:傳輸通道；270:主控裝置；[0016]280:備用單元控制器；[0017]190:快閃存儲器控制器；[0018]111:快閃存儲器存取狀態(tài)機；[0019]112:靜態(tài)隨機存取存儲器；[0020]CLK:時脈信號線；[0021]CMD:命令信號線；[0022]ES:外部信號；[0023]DS:修眠信號；[0024]PD:處理數(shù)據(jù)；[0025]DATO?DAT3:數(shù)據(jù)線；[0026]200:快閃存儲器系統(tǒng)?！揪唧w實施方式】[0027]前文已對本發(fā)明做各特征的摘要，請參考本文及附圖，于此將做更詳細的描述。本發(fā)明配合附圖做詳細的描述，然而非用以限制本發(fā)明。相反的，在不脫離權利要求書中所界定的范圍及精神，本發(fā)明當可做所有型式的更動及潤飾。[0028]圖1本揭露的快閃存儲器控制器190的一示意圖。如圖1所示，快閃存儲器控制器190包括一讀寫單兀(read/writeunit)110、一狀態(tài)單兀(statemachine)120、一處理單元130和一備用單元(reserveunit)140o讀寫單元110連接一,決閃存儲器150,并用以執(zhí)行一寫入指令或一讀取指令。[0029]詳細而言，讀寫單元110包括一快閃存儲器存取狀態(tài)機(flashaccessstatemachine)111和一靜態(tài)隨機存取存儲器(staticrandomaccessmemory,SRAM)112?？扉W存儲器存取狀態(tài)機111耦接于處理單元130和快閃存儲器150之間，用以執(zhí)行一寫入指令或一讀取指令?？扉W存儲器150可以是與非柵型(NAND)快閃存儲器(flashmemory)或或非柵型(NOR)快閃存儲器。[0030]另外，快閃存儲器存取狀態(tài)機111輸出存取信號至快閃存儲器150，存取信號可包括芯片致能信號(CE#)、命令鎖存(latch)致能信號(CLE)、位址鎖存致能信號(ALE)、寫入致能信號(WE#)、讀取致能信號(RE#)及待命/忙碌信號(R/B#)。靜態(tài)隨機存取存儲器112耦接至快閃存儲器存取狀態(tài)機111、狀態(tài)單元120和處理單元130，用以儲存任何來自于狀態(tài)單元120或處理單元130的數(shù)據(jù)。[0031]狀態(tài)單元120用以判斷快閃存儲器控制器190的狀態(tài)。狀態(tài)單元120耦接于處理單元130與主控裝置(host)(如圖2的主控裝置270)之間，并且狀態(tài)單元120經(jīng)由符合嵌入式快閃存儲器規(guī)范的一傳輸通道160與主控裝置進行通信。狀態(tài)單元120為一嵌入式快閃存儲器狀態(tài)機(embededmultimediacardstatemachine,EMMCstatemachine)及/或一安全數(shù)字存儲卡狀態(tài)機(securedigitalmemorycardstatemachine,SDstatemachine)。[0032]處理單元130連接讀寫單元110與狀態(tài)單元120，用以操作讀寫單元110。備用單元140連接數(shù)據(jù)線DATl和DAT2、讀寫單元110、處理單元130和狀態(tài)單元120。當快閃存儲器控制器190無法正常運作時，備用單元140通過數(shù)據(jù)線DATl和DAT2接收一外部信號(externalsignal)ES,并依照外部信號ES控制讀寫單元110。然而，當快閃存儲器控制器190正常運作時，狀態(tài)單元120輸出一休眠信號DS給備用單元140。當備用單元140收到休眠信號DS時，該備用單元140暫停運作。[0033]需說明的是，狀態(tài)單元120具有兩種模式，一種是序列周邊介面模式(serialperipheralinterfacemode,SPImode),另外一種則是安全數(shù)字模式(securedigitalmode,SDmode)。當狀態(tài)單元120為安全數(shù)字存儲卡狀態(tài)機時，傳輸通道160包括一時脈信號線CLK、一命令信號線CMD和數(shù)個數(shù)據(jù)線DATO?DAT3。當狀態(tài)單元120為嵌入式快閃存儲器狀態(tài)機時，傳輸通道160包括時脈信號線CLK、命令信號線CMD和數(shù)個數(shù)據(jù)線DATO?DAT7。[0034]另外，當狀態(tài)單元120操作在安全數(shù)字模式時，只有數(shù)據(jù)信號線DATO?DAT3可以傳遞信號。當狀態(tài)單元120操作在序列周邊介面模式時，數(shù)據(jù)信號線DATO會被主控裝置所使用，并且數(shù)據(jù)信號線DAT3操作在接地準位。因此，利用數(shù)據(jù)信號線DATl和DAT2來接收外部信號ES為較佳的實施例。[0035]圖2本揭露的快閃存儲器系統(tǒng)200的一示意圖。如圖2所示，快閃存儲器系統(tǒng)200包括快閃存儲器I50、快閃存儲器控制器190和備用單元控制器280?？扉W存儲器150和快閃存儲器控制器190的組合為嵌入式快閃存儲器裝置(embeddedmultimediacard,EMMC),耦接至主控裝置270。備用單元控制器280用以輸出外部信號ES，并且外部信號ES符合內(nèi)部整合電路總線(Inter-1ntegratedCircuitBus,I2C-BUS)協(xié)定(protocol)。進一步來說，備用單元140以內(nèi)部整合電路總線協(xié)定與備用單元控制器280進行通信，換言之，備用單元140為內(nèi)部整合電路從屬裝置，備用單元控制器280為內(nèi)部整合電路主控裝置。在本揭露實施例中，快閃存儲器150、快閃存儲器控制器190與主控裝置270皆設置在同一電路板上，其中快閃存儲器150與快閃存儲器控制器190焊在該電路板上。[0036]此外，在本揭露實施例中，在該電路板上保留信號線DATl和DAT2的測試墊(testpad)TPl和TP2，因此當快閃存儲器控制器190不正常運作(不管任何原因所產(chǎn)生的不正常運作)時，將備用單元控制器280連接至信號線DATl和DAT2的測試墊TPl和TP2，使得備用單元控制器280可經(jīng)由數(shù)據(jù)線DATl和DAT2的通道以內(nèi)部整合電路總線協(xié)定來控制備用單元140，并且備用單元140可控制快閃存儲器存取狀態(tài)機11I和靜態(tài)隨機存取存儲器112?？扉W存儲器控制器190不正常操作的原因有很多種，包括快閃存儲器控制器190內(nèi)任何一個元件發(fā)生錯誤，或者是不正確的處理數(shù)據(jù)F1D(包含固件firmware)導致處理單元130無法正常工作。[0037]備用單元控制器280可通過備用單元140修改快閃存儲器150內(nèi)的錯誤內(nèi)容，使得處理單元130不會因為快閃存儲器150內(nèi)的錯誤的處理內(nèi)容H)而停止運作。在某些實施例中，當處理單元130因損毀而不能正常操作，或快閃存儲器150的某些內(nèi)容使得處理單元130不能正常操作時，備用單元140亦可將快閃存儲器150內(nèi)的所有內(nèi)容輸出至備用單元控制器280，以達到拯救數(shù)據(jù)的目的。[0038]圖3本揭露的快閃存儲器偵錯方法的一流程圖，如圖3所示，快閃存儲器偵錯方法包括下列步驟。[0039]于步驟S31，判斷快閃存儲器控制器190是否正常運作。當快閃存儲器控制器190無法正常運作時，進入步驟S32，經(jīng)由快閃存儲器控制器190的備用單元140通過數(shù)據(jù)線DATl和DAT2接收外部信號ES。于步驟S33，依照外部信號ES控制讀寫單元110。[0040]圖4本揭露的快閃存儲器偵錯方法的另一流程圖，如圖4所示，步驟S41?S43與步驟S31?S33相同。當快閃存儲器控制器190正常運作時，進入步驟S44，經(jīng)由狀態(tài)單元120輸出一休眠信號DS給備用單元140。于步驟S45，當備用單元190收到休眠信號DS時，暫停備用單元140的運作。[0041]綜上所述，當快閃存儲器150的某些錯誤內(nèi)容使得處理單元130而不能正常操作時，不必將快閃存儲器控制器190或快閃存儲器150解焊(desolder)，或者是增加額外的測試點來存取快閃存儲器150的內(nèi)容，只需將備用單元控制器280接上原本傳輸通道260的其中兩個腳位(footprint)或測試點TPl和TP2，即可分析或拯救快閃存儲器150的內(nèi)部數(shù)據(jù)。[0042]以上敘述許多實施例的特征，使所屬【
技術領域：
】中具有通常知識者能夠清楚理解本說明書的形態(tài)。所屬【
技術領域：
】中具有通常知識者能夠理解其可利用本發(fā)明揭示內(nèi)容為基礎以設計或更動其他工藝及結構而完成相同于上述實施例的目的及/或達到相同于上述實施例的優(yōu)點。所屬【
技術領域：
】中具有通常知識者亦能夠理解不脫離本發(fā)明的精神和范圍的等效構造可在不脫離本發(fā)明的精神和范圍內(nèi)作任意的更動、替代與潤飾?！緳嗬蟆?.一種快閃存儲器控制器，包括:一讀寫單元，連接一快閃存儲器，并用以執(zhí)行一寫入指令或一讀取指令；一狀態(tài)單元，用以判斷該快閃存儲器控制器的狀態(tài)；一處理單元，連接該讀寫單元與該狀態(tài)單元，用以操作該讀寫單元；以及一備用單元，連接一第一數(shù)據(jù)線、一第二數(shù)據(jù)線與該讀寫單元，其中當該快閃存儲器控制器無法正常運作時，該備用單元通過該第一數(shù)據(jù)線與該第二數(shù)據(jù)線接收一外部信號，并依照該外部信號控制該讀寫單元。2.如權利要求1所述的快閃存儲器控制器，其中當該快閃存儲器控制器正常運作時，該狀態(tài)單元輸出一休眠信號給該備用單元。3.如權利要求2所述的快閃存儲器控制器，其中當該備用單元收到該休眠信號時，該備用單元暫停運作。4.如權利要求1所述的快閃存儲器控制器，其中該第一數(shù)據(jù)線為DAT1，且該第二數(shù)據(jù)線為DAT2。5.如權利要求1所述的快閃存儲器控制器，更包含一備用單元控制器，用以連接該第一數(shù)據(jù)線與該第二數(shù)據(jù)線。6.如權利要求5所述的快閃存儲器控制器，其中該備用單元控制器用以發(fā)送該外部信號。7.如權利要求1所述的快閃存儲器控制器，其中該外部信號符合內(nèi)部整合電路總線規(guī)范。8.如權利要求1所述的快閃存儲器控制器，其中該讀寫單元包括:一快閃存儲器存取狀態(tài)機，用以從該快閃存儲器讀取數(shù)據(jù)；以及一靜態(tài)隨機存取存儲器，用以儲存數(shù)據(jù)。9.如權利要求1所述的快閃存儲器控制器，其中該快閃存儲器控制器為嵌入式快閃存儲器控制器。10.一種快閃存儲器控制方法，適用于具有一讀寫單元、一狀態(tài)單元和一處理單元的一快閃存儲器控制器與一快閃存儲器，包括:判斷該快閃存儲器控制器是否正常運作；當該快閃存儲器控制器無法正常運作時，經(jīng)由該快閃存儲器控制器的一備用單元通過一第一數(shù)據(jù)線與一第二數(shù)據(jù)線接收一外部信號；以及依照該外部信號控制該讀寫單元。11.如權利要求10所述的快閃存儲器控制方法，包括:當該快閃存儲器控制器正常運作時，經(jīng)由該狀態(tài)單元輸出一休眠信號給該備用單元。12.如權利要求11所述的快閃存儲器控制方法，更包括:當該備用單元收到該休眠信號時，暫停該備用單元的運作。13.如權利要求10所述的快閃存儲器控制方法，其中該第一數(shù)據(jù)線為DAT1，且該第二數(shù)據(jù)線為DAT2。14.如權利要求10所述的快閃存儲器控制方法，其中一備用單元控制器用以連接該第一數(shù)據(jù)線與該第二數(shù)據(jù)線。15.如權利要求14所述的快閃存儲器控制方法，其中該備用單元控制器用以發(fā)送該外部信號。16.如權利要求10所述的快閃存儲器控制方法，其中該外部信號符合內(nèi)部整合電路總線規(guī)范。17.如權利要求10所述的快閃存儲器控制方法，其中該快閃存儲器控制器為嵌入式快閃存儲器控制器。`【文檔編號】G11C29/12GK103680638SQ201210414398【公開日】2014年3月26日申請日期:2012年10月26日優(yōu)先權日:2012年9月3日【發(fā)明者】歐旭斌申請人:慧榮科技股份有限公司