專利名稱：一種有多個規(guī)格等級可以選擇的記憶體及其操作方法
技術領域：
本發(fā)明涉及一種記憶體及其制備方法，利用備份原理，在同一芯片中復制記憶體細胞，從而大大提升芯片的可靠性，降低文件損壞風險。此發(fā)明屬于集成電路的技術領域。
背景技術：
在電子工業(yè)界，針對軍用、商用和民用的產品規(guī)格的不同 要求顯著不同。軍用儀器一般在極端環(huán)境下長時間作業(yè)，對產品的可靠性要求極高。而民用產品如手機、電腦等更新?lián)Q代極快，因此對其電子元件的特性，如可擦寫次數(shù)，錯誤率，使用壽命等，要求相對較低。針對不同的規(guī)格要求，記憶體生產商往往需要設計、籌劃相對應的生產程序和生產線，從而導致成本飆升。本發(fā)明的目的在于設計一款能同時應用在軍用、商用和民用的記憶體，提升現(xiàn)有設計重復使用率，降低產品成本。在芯片業(yè)界，通常的規(guī)格是
1.民用電子產品規(guī)格要求比較低，在(Γ55攝氏度的工作環(huán)境下需達到5 10年的產品壽命。對容量要求高，用于儲存大型系統(tǒng)軟件，多媒體文件等等；
2.工業(yè)用電子產品規(guī)格要求就高很多，在-4(Γ125攝氏度的工作環(huán)境下需達到10 20年的產品壽命；
3.軍工產品和汽車工業(yè)電子產品規(guī)格要求近乎嚴苛，在-55 175攝氏度的工作環(huán)境下需達到20年以上的產品壽命。每種規(guī)格都有自己相應的制備過程。本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，降低芯片成本，并且安全可靠。一塊芯片的成本包含1)芯片產品的設計費用，2)光罩的費用(一次性的)，3)硅片的費用，4)營運成本。同一種產品，如2GB的記憶體芯片，在面對不同的軍用和民用客戶時，由于制備步驟不同，芯片都會被要求重新設計。因此，盡管記憶容量一樣，但記憶體生產商仍需要使用不同的設計圖紙和生產線，重復以上的所有四個步驟。其結果就是，產品從重新設計到交貨的時間延長，同時造成效率低下，資源浪費。應用了本發(fā)明之后，以同樣規(guī)格制造的2GB芯片可同時出售給民用或軍用客戶。本發(fā)明的另一大作用是為新研發(fā)芯片提供可靠的測試平臺。芯片制備工藝日新月異，在產品試樣品中使用本發(fā)明可以確保芯片在不成熟的工藝中運行，設計團隊可以做冗余線路的調試，而不必等工藝團隊調試完成才開始做。雙管齊下，這樣也縮短了產品從開始設計到成品銷售所需的時間。

發(fā)明內容
本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，提供一種降低芯片成本和減少產品到市場的時間的非揮發(fā)性記憶體及其制備方法，其結構緊湊，降低芯片成本，安全可靠。按照本發(fā)明提供的技術方案，所述一種有多個規(guī)格等級可以選擇的記憶體，包括若干存儲比特單元及存儲比特相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元。所述存儲比特單元包括控制極端、源極端及漏極端；若干存儲比特單元規(guī)則排布形成行存儲群組及列存儲群組，行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，列存儲群組內對應的BL位線端通過多路選擇器與檢測放大器相連，放大并轉換成數(shù)字信號輸出。所述存儲比特的位線WL控制單元，可以選擇性同時控制一條，二條或多條的WL位線來進行控制讀取存儲比特單元的信號。所述存儲比特的位線WL控制單元，直接和存儲比特單元的WL位線相連結。所述一個控制不同規(guī)格等級記憶體的選擇器單元直接連結和控制存儲比特的位線WL控制單元，來實現(xiàn)控制不同規(guī)格等級記憶體。所述一個控制不同規(guī)格等級記憶體的選擇器可以是一種激光熔絲(fuse)，也可以是一種小容量的非揮發(fā)性嵌入式記憶體來達到選擇功能。一種有多個規(guī)格等級可以選擇的記憶體的操作方法，包括存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元；行存儲群組及列存儲群組，行存儲 群組及列存儲群組內均包括若干存儲比特單元；行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，且列存儲群組內對應的BL位線端通過多路選擇器與檢測放大器相連，對行存儲群組與列存儲群組內存儲比特單元的操作方法包括數(shù)據(jù)寫入操作、數(shù)據(jù)讀取操作及數(shù)據(jù)擦除操作；
當控制不同規(guī)格等級記憶體的選擇器單元輸出控制不同規(guī)格等級記憶體的控制信號給存儲比特的位線WL控制單元。所述控制信號是控制不同規(guī)格等級的記憶體；所述控制信號是指一次控制一條位線WL，一次控制二條位線WL或一次控制多條位線WL。將第二操作偏壓始終加載于SL位線端上；選取行存儲群組與列存儲群組交叉確定的快閃存儲比特單元，并將第一操作偏壓加載于對應的一條WL位線端上，或將第一操作偏壓同時加載于對應的二條WL位線端上,或或將第一操作偏壓同時加載于對應的多條WL位線端上，第三操作偏壓加載于其余的WL位線端上；通過多路選擇器選擇對應的BL位線端，并將第四操作偏壓加載于選擇對應的BL位線端上，第五操作偏壓加載于其余的BL位線端上;
當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，使得選中的BL位線端與WL位線端交叉確定的存儲比特單元達所需的電壓，且第二操作偏壓、第三操作偏壓與第五操作偏壓對應配合，使得行存儲群組與列存儲群組內其余存儲比特單元的電壓與所需的電壓不匹配時，以能向所述交叉確定的存儲比特單元內寫入所需的數(shù)據(jù)，實現(xiàn)對存儲器架構的數(shù)據(jù)寫入操作；
當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，以能測定流過所述交叉確定的快閃存儲比特單元的電流值，同時，第二操作偏壓、第三操作偏壓與第五操作偏壓對應配合，關斷行存儲群組與列存儲群組內其余存儲比特單元的電流輸出，以能讀取所述交叉確定的快閃存儲比特單元的存儲狀態(tài)，實現(xiàn)對快閃存儲器架構的數(shù)據(jù)讀取操作；
當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，以使得與第一操作偏壓相連的存儲比特單元的源極端與控制端的電壓差與所需的擦除電壓匹配，且第三操作偏壓與第四操作偏壓對應配合，使得與第三操作偏壓相連的存儲比特單元的源極端與控制端的電壓差與所需的擦除電壓不匹配時，以能存儲與第一操作偏壓相連對應的行存儲群組，實現(xiàn)對存儲器架構的數(shù)據(jù)擦除操作。當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元讀取時，第一操作偏壓為5V，第二操作偏壓為0V，第三操作偏壓為0V，第四操作偏壓為IV，第五操作偏壓為OV或浮置。當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元寫入時，第一操作偏壓為9V，第二操作偏壓為0V，第三操作偏壓為0V，第四操作偏壓為5V，第五操作偏壓為0V。當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元擦除時，第一操作偏壓為-9V，第二操作偏壓為9V，第三操作偏壓為0V，第四操作偏壓及第五操作偏壓均為浮 置。所述存儲比特單元為電子隧穿氧化層快閃存儲器。本發(fā)明的優(yōu)點包括若干存儲比特單元及存儲比特相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元?？刂撇煌?guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體。存儲比特的位線WL控制單元接到同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL ;可以一次控制相對應的一條WL位線，或同時控制對應的二條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。這樣一個不同規(guī)格等級記憶體可以同時用在不同規(guī)格等級的系統(tǒng)上。這樣記憶體的使用成本降底和減少產品到市場的時間，適用范圍廣。


圖I為本發(fā)明的有多個規(guī)格等級可以選擇的記憶體的結構示意圖。圖2為本發(fā)明的行存儲群組與列存儲群若干存儲比特單元示意圖。圖3為本發(fā)明的多路轉換器(MUX)。圖4為本發(fā)明的多路轉換器(MUX)的邏輯簡圖。圖5為本發(fā)明的MUX和一塊具體的32x32記憶模塊組合到一起，形成一個邏輯模塊。附圖標記說明200-—種有多個規(guī)格等級可以選擇的記憶體、201-個控制不同規(guī)格等級記憶體的選擇器單元、202-相對應的控制單元、203-若干存儲比特單元及存儲比特、202a- —個多路轉換器(MUX)、202b-多路轉換器(MUX)的邏輯簡圖。
具體實施例方式下面結合具體附圖和實施例對本發(fā)明作進一步說明。對于記憶體的產品，用一個記憶體的單個比特做出來的產品，通長規(guī)格一條位線(word-line)通常控制一個比特的活動，如圖(I)所示。一般來講一個數(shù)字控制信號只可以控制‘開’或‘關’兩種情形。本發(fā)明的最基本原理是發(fā)出一個控制信號，靈活地根據(jù)客戶要求，隨時可調控一條或多條位線word-line。這個控制信號以多路轉換器(MUX)實現(xiàn)。這就是一個控制信號的延申。這里舉個實例，以控制一條word line和控制二條word line來解釋。假設控制信號是O的時候，芯片里每個時鐘段只能有一條word line被打開或控制，那時每個記憶細胞中只有一個單位比特在工作。當控制信號是I的時候，同時有二條word line被打開或控制,等于每個記憶細胞有二個單位比特在工作。這樣二個單位比特作同樣事情，就有了百分之一百的冗余(redundancy)的效果。就算其中一個比特壞掉了，但因還有一個比特正常工作，存儲的內容并未遭到破壞。這便大大提高了芯片的可靠性(reliability)。當每個記憶細胞只有一個工作單位比特時，只能負四十攝氏度到八十五攝氏度 之間運行，方能保證記憶塊出錯率低于千分之一。當工作環(huán)境變成商用(負四十攝氏度到一百二十五攝氏度)，或是軍工和汽車工(負四十攝氏度到一百五十攝氏度)時，芯片的出錯率便大大提升，幾乎達到百分之五，使大量文件損壞而無法被讀出。在這種情況下，本發(fā)明使用用兩個單位比特做相同應用，就有了百分之一百的冗余(redundancy)。雖然芯片單個邏輯門出錯率依舊，但同一記憶細胞中所有比特(兩個或以上)同時全部出錯的機率仍遠低于千分之一，因此能在更嚴酷的環(huán)境下達到相同的可靠度。雖然本在同樣面積的芯片中，本發(fā)明使得存儲的容量減半，但典型商用或軍用產品多注重可靠程度，對記憶塊容量的要求則相對較低。本發(fā)明可以在民用生產線上生產出同時符合容量和可靠度的軍用產品。另一面，利用本發(fā)明后，設計一個產品可同時進入兩個或多個不同要求的市場，可以同時進入民用市場，工業(yè)市場，或軍用市場等。并大大減低設計和生產成本，并縮短所需交貨時間。如圖I所示為了實現(xiàn)可以有多個規(guī)格等級選擇的記憶體，所述一種有多個規(guī)格等級可以選擇的記憶體200，包括若干存儲比特單元及存儲比特203相對應的控制單元202，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元201。如圖2所示所述若干存儲比特單元及存儲比特203的示意圖包括12個比特單元，是由四行和3列的存儲比特排列組成的。行存儲群組及列存儲群組，行存儲群組及列存儲群組內均包括若干存儲比特單元203 ;行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，這樣就形成了 4條存儲比特的位線WL，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，這樣就形成了 3條bitlines位線和3條SL位線。如圖3 4所示所述一個多路轉換器(MUX) 202a控制著兩條或多條位線(wordline)。此處以控制兩條為例。當控制信號en為O時，輸出信號C等于輸入信號B。而當控制信號en為I時，輸出信號C等于輸入信號A。也就是說，如果記憶體芯片客戶是民用的話，我們將en設置為0，A和B控制不同的記憶體細胞模塊。而對商用甚至軍用客戶，en便會被設置成1，變成一個輸入信號A控制原屬A和B操控的兩個記憶模塊。兩個記憶模塊也同時被賦予一樣的存儲內容，達成冗余效果。圖4中的202b是實現(xiàn)C信號的邏輯公式如下
權利要求
1.一種有多個規(guī)格等級可以選擇的記憶體架構包括若干存儲比特單元及存儲比特相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元，所述存儲比特單元包括控制極端、源極端及漏極端；若干存儲比特單元規(guī)則排布形成行存儲群組及列存儲群組，行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，列存儲群組內對應的BL位線端通過多路選擇器與檢測放大器相連，放大并轉換成數(shù)字信號輸出。
2.根據(jù)權利要求I所述的有多個規(guī)格等級可以選擇的記憶體架構中的存儲比特的位線WL控制單元，其特征是所述特殊多路轉換器(MUX) IP,以實現(xiàn)字線熔合。
3.根據(jù)權利要求I所述的有多個規(guī)格等級可以選擇的記憶體架構中一個控制不同規(guī) 格等級記憶體的選擇器單元，其特征是一種激光熔絲(fuse)。
4.根據(jù)權利要求I所述的有多個規(guī)格等級可以選擇的記憶體架構中一個控制不同規(guī)格等級記憶體的選擇器單元，其特征是一種小容量的非揮發(fā)性嵌入式記憶體。
5.一種有多個規(guī)格等級可以選擇的記憶體架構包括若干存儲比特單元及存儲比特相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元組成，控制不同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體，存儲比特的位線WL控制單元接到同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL ;可以一次控制相對應的一條WL位線，或同時控制對應的二條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。
6.根據(jù)權利要求5所述的有多個規(guī)格等級可以選擇的記憶體架構中的存儲比特，其特征是快閃存儲比特單元。
7.一種有多個規(guī)格等級可以選擇的記憶體200的操作方法，包括存儲比特的位線WL控制單元202和一個控制不同規(guī)格等級記憶體的選擇器單元201 ;行存儲群組及列存儲群組，行存儲群組及列存儲群組內均包括若干存儲比特單元203 ;行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，且列存儲群組內對應的BL位線端通過多路選擇器與檢測放大器相連，對行存儲群組與列存儲群組內存儲比特單元的操作方法包括數(shù)據(jù)寫入操作、數(shù)據(jù)讀取操作及數(shù)據(jù)擦除操作； 當控制不同規(guī)格等級記憶體的選擇器單元輸出控制不同規(guī)格等級記憶體的控制信號給存儲比特的位線WL控制單元，所述控制信號是控制不同規(guī)格等級的記憶體；所述控制信號是指一次控制一條位線WL，一次控制二條位線WL或一次控制多條位線WL ； 將第二操作偏壓始終加載于SL位線端上；選取行存儲群組與列存儲群組交叉確定的快閃存儲比特單元，并將第一操作偏壓加載于對應的一條WL位線端上，或將第一操作偏壓同時加載于對應的二條WL位線端上,或將第一操作偏壓同時加載于對應的多條WL位線端上，第三操作偏壓加載于其余的WL位線端上；通過多路選擇器選擇對應的BL位線端，并將第四操作偏壓加載于選擇對應的BL位線端上，第五操作偏壓加載于其余的BL位線端上； 當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，使得選中的BL位線端與WL位線端交叉確定的存儲比特單元達所需的電壓，且第二操作偏壓、第三操作偏壓與第五操作偏壓對應配合，使得行存儲群組與列存儲群組內其余存儲比特單元的電壓與所需的電壓不匹配時，以能向所述交叉確定的存儲比特單元內寫入所需的數(shù)據(jù)，實現(xiàn)對存儲器架構的數(shù)據(jù)寫入操作； 當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，以能測定流過所述交叉確定的快閃存儲比特單元的電流值，同時，第二操作偏壓、第三操作偏壓與第五操作偏壓對應配合，關斷行存儲群組與列存儲群組內其余存儲比特單元的電流輸出，以能讀取所述交叉確定的快閃存儲比特單元的存儲狀態(tài)，實現(xiàn)對快閃存儲器架構的數(shù)據(jù)讀取操作； 當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，以使得與第一操作偏壓相連的存儲比特單元的源極端與控制端的電壓差與所需的擦除電壓匹配，且第三操作偏壓與第四操作偏壓對應配合，使得與第三操作偏壓相連的存儲比特單元的源極端與控制端的電 壓差與所需的擦除電壓不匹配時，以能存儲與第一操作偏壓相連對應的行存儲群組，實現(xiàn)對存儲器架構的數(shù)據(jù)擦除操作。
8.根據(jù)權利要求7所述的一種有多個規(guī)格等級可以選擇的記憶體200的操作方法架構，其特征是當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元讀取時，第一操作偏壓為5V，第二操作偏壓為0V，第三操作偏壓為0V，第四操作偏壓為IV，第五操作偏壓為OV或浮置。
9.根據(jù)權利要求7所述的一種有多個規(guī)格等級可以選擇的記憶體200的操作方法架構，其特征是將第一操作偏壓同時加載于對應的二條WL位線端上。
10.根據(jù)權利要求7所述的一種有多個規(guī)格等級可以選擇的記憶體200的操作方法架構，其特征是將第一操作偏壓同時加載于對應的多條WL位線端上。
全文摘要
本發(fā)明涉及一種有多個規(guī)格等級可以選擇的記憶體及其操作方法，若干存儲比特單元及存儲比特相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元組成。控制不同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體。存儲比特的位線WL控制單元接到同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL；可以一次控制相對應的一條WL位線，或同時控制對應的二條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。本發(fā)明結構緊湊，減少產品到市場的時間，能降低芯片的使用成本，適用范圍廣。
文檔編號G11C16/24GK102969020SQ20121047356
公開日2013年3月13日 申請日期2012年11月21日 優(yōu)先權日2012年11月21日
發(fā)明者不公告發(fā)明人 申請人:無錫來燕微電子有限公司