專利名稱：一種實現(xiàn)低功耗模式的芯片及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片領(lǐng)域，尤其涉及一種實現(xiàn)低功耗模式的芯片及方法。
背景技術(shù)：
芯片通常要求供電電源在一個確定的電壓范圍內(nèi)才能正常工作。對于電池VBAT應用場合，通常要求芯片的電源電壓在1.8V到3. 6V之間。當電池VBAT電壓低于1. 8V時，雖然系統(tǒng)不能正常工作，但是用戶往往期望芯片運行過程中保存在內(nèi)部RAM的重要數(shù)據(jù)不丟失，當重新更換電池以后還能繼續(xù)使用原先存儲在內(nèi)部RAM中的數(shù)據(jù)。雖然芯片完全掉電時會丟失存儲在內(nèi)部RAM的數(shù)據(jù)，但只要芯片的電源電壓高于0. 7V，RAM還是能夠保持其內(nèi)部的數(shù)據(jù)的。另外，更換電池VBAT的時候，芯片電源電壓會完全沒有，為了保證在更換電池VBAT的這段時間內(nèi)芯片依然有供電電源，在外部電源VDD和地VSS之間通常會并聯(lián)ー個大電容Cl以作為備份電源使用，如圖1所示。為了延長電池電壓從1. 8V降低到0. 7V的時間，這要求芯片在這段期間內(nèi)消耗盡量小的電流，如圖2所示的目前通用的電池應用芯片內(nèi)部結(jié)構(gòu)示意圖，通常由以下幾個部分組成電源電壓低壓檢測電路1，用于檢測電源電壓，當芯片電源電壓下降到指定電平以后，芯片即發(fā)出報警或者執(zhí)行復位操作；基準參考源電路2，用于為電源電壓低壓檢測電路I提供精準的偏置，使得低壓復位電路能夠正常工作；程序存儲器3，用于存儲執(zhí)行程序的非易失性存儲器単元，可以是閃存存儲器，也可以是單次編程存儲器單元；隨機存儲器4，用于存儲芯片在運行過程中的ー些重要信息，隨機存儲器4是易失性存儲器単元，當芯片完全掉電吋，隨機存儲器4中的存儲單元會丟失，在芯片不完全掉電吋，隨機存儲器4能夠在一定電壓范圍內(nèi)保持存儲器中的內(nèi)容，這個電壓通常在0. 7V以上；數(shù)字邏輯單元5，用于控制低壓復位電路對電源電壓低壓檢測電路I和基準參考源電路2執(zhí)行復位操作，數(shù)字邏輯單元5包括低壓復位電路、中央處理器単元(CPU)、定時器、脈沖發(fā)生器等単元。現(xiàn)有技術(shù)中，往往提供多種工作模式來控制如圖2所示的芯片的工作電流，如待機模式，停機模式等。雖然這些工作模式能減小芯片從1. 8V降低到0. 7V的這段時間內(nèi)的工作電流，但是在實際應用中，用戶往往不知道供電電源何時會突然掉電，可能在正常工作模式下掉電，也可能在停機模式下，因此，供電電源突然掉電具有一定的不確定性。當供電電源在正常工作模式下掉電，此時芯片耗電電流往往較大，會有百微安級甚至是毫安級的耗電電流，使得電池VBAT內(nèi)的剩余電量或者電容Cl內(nèi)存儲的電量迅速放光。當供電電源在停機模式下掉電時，耗電電流會非常小，電池VBAT內(nèi)的剩余電量或者電容Cl存儲的電量能夠維持相當長一段時間，但是由于停機模式通常易被外部按鍵喚醒，如果實際操作的時候意外碰到這些按鍵，芯片很快從停機模式轉(zhuǎn)入到正常模式，瞬間會消耗大量的電流，同樣會使電池VBAT內(nèi)的剩余電量或者電容Cl內(nèi)存儲的電量迅速放光。特別是在MCU(微處理器)芯片中，供電電源突然掉電導致RAM數(shù)據(jù)出現(xiàn)不確定性的情況尤為突出。因此，需要提出ー種判斷芯片電源電壓何時掉電的方法，以便使芯片發(fā)生電源電壓掉電后，芯片立刻切換到低功耗工作模式，減小芯片的工作電流，從而延長內(nèi)部RAM數(shù)據(jù)的掉電保持時間，解決現(xiàn)有技術(shù)中因掉電時間不確定而導致內(nèi)部RAM在某些情況下保持數(shù)據(jù)時間短的問題，以及如何有效減小因誤觸發(fā)導致的芯片電流瞬間增大，從而降低RAM數(shù)據(jù)保持時間的概率問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種實現(xiàn)低功耗模式的芯片及方法，以便能夠判斷芯片電源電壓何時掉電，進而解決因掉電時間不確定而導致內(nèi)部RAM可能不能保持數(shù)據(jù)的問題，以及有效地減小了誤觸發(fā)導致的芯片電流瞬間增大的概率問題。為解決上述問題，提供一種實現(xiàn)低功耗模式的芯片，包括基準參考源電路，所述基準參考源電路輸出一指定電平和偏置；與所述基準參考源電路連接的電源電壓低壓檢測電路，所述電源電壓低壓檢測電路接收所述指定電平和偏置以及采樣芯片電源電壓，并將所述芯片電源電壓同指定電平進行比較，輸出ー標志信號；分別與所述電源電壓低壓檢測電路和基準參考源電路連接的低功耗邏輯控制電路，所述低功耗邏輯控制電路根據(jù)所述標志信號輸出ー控制信號，并將一基準參考源電路的使能位和電源電壓低壓檢測電路的使能位分別輸出至所述基準參考源電路和電源電壓低壓檢測電路；與所述低功耗邏輯控制電路連接的數(shù)字邏輯單元，所述數(shù)字邏輯單元根據(jù)接收到的所述控制信號判斷芯片電源電壓低于指定電平時，輸出基準參考源電路的使能位從而使能基準參考源電路，輸出電源電壓低壓檢測電路的使能位從而使能電源電壓低壓檢測電路，芯片進入低功耗模式，在ー時鐘信號的控制下，電源電壓低壓檢測電路定時采樣芯片電源電壓的變化；所述數(shù)字邏輯單元根據(jù)接收到的所述控制信號判斷芯片電源電壓高于指定電平，芯片退出低功耗模式。進ー步的，當采樣到的所述芯片電流電壓高于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為高電平；當采樣到的所述芯片電流電壓小于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為低電平。進ー步的，當所述標志信號由高電平跳變?yōu)榈碗娖綍r，所述低功耗邏輯控制電路輸出的控制信號為高電平；當所述標志信號為低電平跳變?yōu)楦唠娖綍r，所述低功耗邏輯控制電路輸出的控制信號為低電平。進ー步的，當所述數(shù)字邏輯單元接收到的控制信號為高電平時，芯片進入低功耗模式；當芯片在所述低功耗模式下，所述數(shù)字邏輯單元接收到的控制信號為低電平時，芯片退出所述低功耗模式。進ー步的，所述低功耗邏輯控制電路包括狀態(tài)機電路，所述狀態(tài)機電路接收到的標志信號為高電平跳變到低電平時，輸出一第一使能信號、一電壓采樣狀態(tài)、一第二使能信號以及高電平的所述控制信號；當芯片在所述低功耗模式下，所述狀態(tài)機電路接收到的標志信號為低電平跳變?yōu)楦唠娖綍r，輸出所述數(shù)字邏輯電路的一第三使能信號、一第四使能信號以及所述電源電壓低壓檢測電路輸出的標志信號和所述低功耗邏輯控制電路輸出的低電平的控制信號；第一選擇器，所述第一選擇器接收到的控制信號為高電平吋，選擇輸出所述第一使能信號為基準參考源電路的使能位；所述第一選擇器接收到的控制信號為低電平時，選擇輸出所述第三使能信號為基準參考源電路的使能位；第二選擇器，所述第二選擇器接收到的控制信號為高電平時，選擇輸出電壓采樣狀態(tài)作為復位信號至所述數(shù)字邏輯單元；所述第二選擇器接收到的控制信號為低電平吋，選擇輸出所述標志信號作為復位信號至所述數(shù)字邏輯單元；第三選擇器，所述第三選擇器接收到的控制信號為高電平吋，選擇輸出所述第二使能信號為電源電壓低壓檢測電路的使能位；所述第三選擇器接收到的控制信號為低電平吋，選擇輸出所述第四使能信號為電源電壓低壓檢測電路的使能位。進ー步的，在上述所述的實現(xiàn)低功耗模式的芯片中，還包括分別與所述數(shù)字邏輯單元連接的隨機存儲器，當所述數(shù)字邏輯單元接收到的控制信號為高電平時，通過所述數(shù)字邏輯單元控制所述隨機存儲器進入所述低功耗模式；當所述數(shù)字邏輯單元接收到的控制信號為低電平時，通過所述數(shù)字邏輯單元控制所述隨機存儲器退出所述低功耗模式。進ー步的，所述數(shù)字邏輯單元通過復位信號控制所述隨機存儲器工作狀態(tài)。進ー步的，在上述所述的實現(xiàn)低功耗模式的芯片中，還包括分別與所述數(shù)字邏輯單元連接的程序存儲器，當所述數(shù)字邏輯單元接收到的控制信號為高電平時，通過所述數(shù)字邏輯單元控制所述程序存儲器進入所述低功耗模式；當所述數(shù)字邏輯單元接收到的控制信號為低電平時，通過所述數(shù)字邏輯單元控制所述程序存儲器退出所述低功耗模式。進ー步的，所述數(shù)字邏輯單元通過復位信號控制所述程序存儲器工作狀態(tài)。進ー步的，在上述所述的實現(xiàn)低功耗模式的芯片中，還包括與所述低功耗邏輯控制電路和數(shù)字邏輯單元連接的低壓低功耗振蕩器，所述低壓低功耗振蕩器通過所述數(shù)字邏輯單元控制工作并通過所述低功耗邏輯控制電路向基準參考源電路和電源電壓低壓檢測電路輸出所述時鐘信號。進ー步的，所述數(shù)字邏輯單元或所述芯片的外部單元輸出所述時鐘信號。進ー步的，在上述所述的實現(xiàn)低功耗模式的芯片中，所述芯片為MCU芯片。根據(jù)本發(fā)明的另一面，本發(fā)明提供一種實現(xiàn)低功耗模式的方法，包括當?shù)凸倪壿嬁刂齐娐返氖鼓芪晃词鼓軙r，所述低功耗邏輯控制電路輸出ー控制信號，芯片進入低功耗模式禁止狀態(tài)，基準參考源電路和電源電壓低壓檢測電路分別接收數(shù)字邏輯單元輸出的一第三使能信號和一第四使能信號；當所述第三使能信號和第四使能信號有效時，使能所述低功耗邏輯控制電路，以使芯片進入低功耗模式使能狀態(tài)；將所述電源電壓低壓檢測電路采樣到的一芯片電源電壓同一指定電平進行比較，輸出ー標志信號；所述低功耗邏輯控制電路根據(jù)接收到的所述標志信號輸出所述控制信號；所述數(shù)字邏輯單元根據(jù)接收到的所述控制信號判斷當所述芯片電源電壓低于指定電平，所述數(shù)字邏輯單元輸出基準參考源電路的使能位從而使能基準參考源電路和輸出電源電壓低壓檢測電路的使能位從而使能電源電壓低壓檢測電路，芯片進入低功耗模式，所述基準參考源電路和電源電壓低壓檢測電路分別接收所述低功耗邏輯控制電路輸出的一第一使能信號和一第一使能信號，在ー時鐘信號的控制下，所述電源電壓低壓檢測電路定時采樣芯片電源電壓的變化；當所述電源電壓低壓檢測電路檢測到芯片電源電壓高于指定電平，芯片退出低功耗模式。進ー步的，當采樣到的所述芯片電流電壓高于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為高電平；當采樣到的所述芯片電流電壓小于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為低電平。進ー步的，當所述標志信號由高電平跳變?yōu)榈碗娖綍r，所述低功耗邏輯控制電路輸出的控制信號為高電平；當所述標志信號為低電平跳變?yōu)楦唠娖綍r，所述低功耗邏輯控制電路輸出的控制信號為低電平。進ー步的，所述數(shù)字邏輯單元接收到的控制信號為高電平時，芯片進入低功耗模式；當芯片在所述低功耗模式下，所述數(shù)字邏輯單元接收到的控制信號為低電平時，芯片退出所述低功耗模式。進ー步的，所述低功耗邏輯控制電路包括當狀態(tài)機電路、第一選擇器、第二選擇器和第三選擇器，所述狀態(tài)機電路接收到的所述標志信號為高電平跳變到低電平時，輸出一電壓采樣狀態(tài)、所述第一使能信號、第二使能信號以及高電平的控制信號；當芯片在所述低功耗模式下，所述狀態(tài)機電路接收到的所述標志信號為低電平跳變到高電平時，輸出所述第三使能信號、第四使能信號以及標志信號和低電平的控制信號；所述第一選擇器接收到的所述控制信號為高電平時，所述第一選擇器將接收到的第一使能信號輸送至基準參考源電路；所述第一選擇器接收到的所述控制信號為低電平時，所述第一選擇器將接收到的第三使能信號輸送至基準參考源電路；所述第二選擇器接收到的所述控制信號為高電平時，所述第二選擇器將接收到的電壓采樣狀態(tài)輸送至所述數(shù)字邏輯單元；所述第二選擇器接收到的所述控制信號為低電平時，所述第二選擇器將接收到的所述標志信號輸送至所述數(shù)字邏輯單元；所述第三選擇器接收到的所述控制信號為高電平時，所述第三選擇器將接收到的第二使能信號輸送至電源電壓低壓檢測電路；所述第三選擇器接收到的所述控制信號為低電平時，所述第三選擇器將接收到的第四使能信號輸送至電源電壓低壓檢測電路。進ー步的，在上述所述的實現(xiàn)低功耗模式的方法中，還包括所述數(shù)字邏輯單元接收到的控制信號為高電平時，所述數(shù)字邏輯單元通過所述電壓采樣狀態(tài)控制ー隨機存儲器進入所述低功耗模式；所述數(shù)字邏輯單元接收到的控制信號為低電平時，所述數(shù)字邏輯單元通過所述標志信號控制所述隨機存儲器退出所述低功耗模式。進ー步的，在上述所述的實現(xiàn)低功耗模式的方法中，還包括所述數(shù)字邏輯單元接收到的控制信號為高電平吋，所述數(shù)字邏輯單元通過所述電壓采樣狀態(tài)控制ー程序存儲器進入所述低功耗模式；所述數(shù)字邏輯單元接收到的控制信號為低電平時，所述數(shù)字邏輯單元通過所述標志信號控制所述程序存儲器退出所述低功耗模式。進ー步的，在上述所述的實現(xiàn)低功耗模式的方法中，還包括所述數(shù)字邏輯單元控制一低壓低功耗振蕩器工作，并使所述低壓低功耗振蕩器通過所述低功耗邏輯控制電路向所述基準參考源電路和電源電壓低壓檢測電路輸出所述時鐘信號。進ー步的，所述數(shù)字邏輯單元或所述芯片的外部單元輸出所述時鐘信號。與現(xiàn)有技術(shù)相比，本發(fā)明通過在電源電壓低壓采樣電路、基準參考源電路與數(shù)字邏輯單元之間增加一低功耗邏輯控制電路，實現(xiàn)ー低功耗模式的芯片，當所述低功耗模式的芯片進入一低功耗模式時，在ー時鐘信號的控制下，所述低功耗邏輯控制電路使能電源電壓低壓采樣電路和基準參考源電路定時采樣芯片電源電壓的變化，以減少芯片的動作電流。因此，當芯片處于正常工作模式，突然發(fā)生芯片電源電壓掉電時，芯片立刻切換到低功耗模式下工作，延長了內(nèi)部RAM的數(shù)據(jù)掉電保持時間，解決了現(xiàn)有技術(shù)中因掉電時間不確定而導致RAM在某些情況下可能不能保持數(shù)據(jù)的問題。此外，由于所述低功耗模式在采樣的芯片電源電壓升至才能喚醒，有效地減小了誤觸發(fā)導致芯片電流瞬間增大的概率，增強了系統(tǒng)的可靠性。另外，當芯片進入低功耗模式下工作時，可以通過配置所述數(shù)字邏輯單元，以便控制所述數(shù)字邏輯單元的數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制與其連接的程序存儲器和隨機存儲器的工作狀態(tài)，使所述程序存儲器和隨機存儲器復位，以進ー步減少芯片可能產(chǎn)生的漏電流。


圖1為現(xiàn)有技術(shù)中保持芯片內(nèi)部RAM數(shù)據(jù)外接電容的示意圖；圖2為現(xiàn)有技術(shù)中電池應用芯片內(nèi)部的結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例中電池應用芯片內(nèi)部的結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例中低功耗邏輯控制電路內(nèi)部的結(jié)構(gòu)示意圖；圖5為本發(fā)明實施例中實現(xiàn)低功耗模式的方法中的低功耗邏輯控制電路的工作流程示意圖；圖6為圖5中的低功耗邏輯控制電路定時檢測芯片電源電壓的信號波形示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。如圖3所示，結(jié)合4，對本發(fā)明提供一種實現(xiàn)低功耗模式的芯片進行詳細說明。所述的實現(xiàn)低功耗模式的芯片包括基準參考源電路100、電源電壓低壓采樣電路102、低功耗邏輯控制電路104和數(shù)字邏輯單元106。具體的，所述基準參考源電路100用于輸出一指定電平和偏置。所述基準參考源電路100的輸出電壓隨溫度和芯片電源電壓VDD的變化非常小。具體的，所述電源電壓低壓檢測電路102與所述基準參考源電路100連接，所述電源電壓低壓檢測電路102用于接收所述指定電平和偏置以及采樣芯片電流電壓VDD，井根據(jù)當采樣到的所述芯片電流電壓VDD高于指定電平時，清除標志信號EXT_DET，重新輸出標志信號EXT_DET為高電平；當采樣到的所述芯片電流電壓VDD小于指定電平時，清除標志信號EXT_DET，重新輸出標志信號EXT_DET為低電平。在常用的芯片中，優(yōu)選的，所述電源電壓低壓采樣電路102為低電壓復位電路或者低電壓采樣電路。由于所述基準參考源電路100的輸出電壓隨溫度和芯片電源電壓VDD的變化非常小，所述基準參考源電路100向電源電壓低壓采樣電路102提供準確的指定電平和偏置。具體的，所述低功耗邏輯控制電路104與所述基準參考源電路100和電源電壓低壓采樣電路102連接，即所述電源電壓低壓檢測電路102使能位VBGEN和基準參考源電路100使能位DETEN由低功耗邏輯控制電路104提供，且所述電源電壓低壓檢測電路102向低功耗邏輯控制電路104輸出標志信號。所述低功耗邏輯控制電路104用于根據(jù)當所述標志信號EXT_DET由高電平跳變?yōu)榈碗娖綍r輸出ー控制信號MODE為高電平；當所述標志信號EXT_DET為低電平跳變?yōu)楦唠娖綍r輸出所述控制信號MODE為低電平。具體的，所述數(shù)字邏輯單元106與低功耗邏輯控制電路連接，所述數(shù)字邏輯單元106用于根據(jù)當接收到所述控制信號MODE為高電平時，使芯片進入低功耗模式，在ー時鐘信號CLK的控制下，并通過控制所述低功耗邏輯控制電路104控制基準參考源電路100和電源電壓低壓采樣電路102定時采樣芯片電源電壓VDD的變化；當芯片在所述低功耗模式下，用于根據(jù)當接收到所述控制信號MODE為低電平時，使芯片退出所述低功耗模式。所述數(shù)字邏輯單元106是芯片的數(shù)字邏輯核心，主要包括中央處理單元(CPU)模塊和其他模塊等，所述其他模塊包括如定時器、脈沖發(fā)生器、串ロ通信邏輯、輸入輸出端ロ控制和時鐘產(chǎn)生等1吳塊。具體的，參見圖4，所述低功耗邏輯控制電路102包括狀態(tài)機電路202、第一選擇器204、第二選擇器206和第三選擇器208，其具體分析如下所述狀態(tài)機電路202，用于根據(jù)當接收到的所述標志信號EXT_DET為高電平跳變到低電平時，輸出一第一使能信號INT_VBGEN、一第二使能信號INT_DETEN、ー電壓采樣狀態(tài)INT_DET以及將所述控制信號MODE置為高電平(即低功耗模式使能)輸出；當芯片在所述低功耗模式下，用于根據(jù)當接收到的所述標志信號EXT_DET為低電平跳變?yōu)楦唠娖絽?，將所述?shù)字邏輯電路106的一第三使能信號EXT_VBGEN、一第四使能信號EXT_DETEN輸出以及將所述電源電壓低壓檢測電路103的標志信號EXT_DET輸出和將所述低功耗邏輯控制電路輸出的控制信號MODE置為低電平(即低功耗模式未使能)輸出。所述第一選擇器204，用于根據(jù)當接收到的所述控制信號MODE為高電平時，選擇輸出所述第一使能信號INT_VBGEN為基準參考源電路的使能位至基準參考源電路100 ;當接收到的所述控制信號MODE為低電平時，選擇輸出所述第三使能信號EXT_VBGEN為基準參考源電路的使能位至基準參考源電路。在本實施例中，為分別配合進入低功耗模式下的使能工作以及未進入低功耗模式下的使能工作，所述基準參考源電路100的使能位VBGEN分別根據(jù)接收到的所述第一使能信號INT_VBGEN或第三使能信號EXT_VBGEN使能。所述第二選擇器206，用于根據(jù)當接收到的所述控制信號MODE為高電平時，選擇輸出電壓采樣狀態(tài)INT_DET作為復位信號VDET至所述數(shù)字邏輯單元106 ;當接收到的所述控制信號MODE為低電平吋，選擇輸出所述標志信號EXT_DET作為復位信號VDET至所述數(shù)字邏輯單元106。在本實施例中，為分別配合進入低功耗模式下的使能工作以及未進入低功耗模式下的使能工作，所述數(shù)字邏輯單元分別根據(jù)接收到的所述電壓采樣狀態(tài)INT_DET或標志信號EXT_DET復位其所包括的各數(shù)字邏輯模塊及相關(guān)模塊狀態(tài)。所述第三選擇器208，用于根據(jù)當接收到的所述控制信號MODE為高電平時，選擇輸出所述第二使能信號INT_DETEN為電源電壓低壓檢測電路的使能位至電源電壓低壓檢測電路102 ;當接收到的所述控制信號MODE為低電平吋，選擇輸出所述第四使能信號EXT_DETEN為電源電壓低壓檢測電路的使能位至電源電壓低壓檢測電路。在本實施例中，為分別配合進入低功耗模式下的使能工作以及未進入低功耗模式下的使能工作，所述電源電壓低壓檢測電路102的使能位DETEN分別根據(jù)接收到的所述第二使能信號INT_DETEN或第四使能信號EXT_DETEN使能。此外，所述低功耗模式的芯片中，還包括與所述數(shù)字邏輯單元106連接的程序存儲器108。其中，所述程序存儲器108用于存儲芯片運行的程序代碼，且可以是電可擦除只讀存儲器(EEPROM)、單次可編程存儲器(OTP)或者是閃存(FLASH)。當所述數(shù)字邏輯單元106接收所述控制信號MODE為高電平時，通過所述數(shù)字邏輯單元106控制所述程序存儲器108進入所述低功耗模式；當所述數(shù)字邏輯單元106接收到所述控制信號MODE為低電平時，通過所述數(shù)字邏輯單元106控制所述程序存儲器108退出所述低功耗模式。并且，所述數(shù)字邏輯單元106可通過復位信號VDET控制所述程序存儲器108工作狀態(tài)。另外，所述低功耗模式的芯片中，還可以包括與所述數(shù)字邏輯單元106連接的隨機存儲器110。其中，所述隨機存儲器110用于存儲芯片運行時產(chǎn)生的重要數(shù)據(jù)結(jié)果或者芯片的工作狀態(tài)。當所述數(shù)字邏輯單元106接收所述控制信號MODE為高電平時，通過所述數(shù)字邏輯單元106控制所述隨機存儲器110進入所述低功耗模式；當所述數(shù)字邏輯單元106接收到所述控制信號MODE為低電平時，通過所述數(shù)字邏輯單元106控制所述隨機存儲器110退出所述低功耗模式。并且，所述數(shù)字邏輯單元106可通過復位信號VDET控制所述隨機存儲器110工作狀態(tài)。此外，所述低功耗模式的芯片中，還包括分別與所述數(shù)字邏輯單元106連接的程序存儲器108和隨機存儲器110。其中，所述程序存儲器108用于存儲芯片運行的程序代碼，且可以是電可擦除只讀存儲器(EEPROM)、單次可編程存儲器(OTP)或者是閃存(FLASH);所述隨機存儲器110用于存儲芯片運行時產(chǎn)生的重要數(shù)據(jù)結(jié)果或者芯片的工作狀態(tài)。當所述數(shù)字邏輯單元106接收所述控制信號MODE為高電平時，通過所述數(shù)字邏輯單元106控制所述程序存儲器108和隨機存儲器110進入所述低功耗模式；當所述數(shù)字邏輯單元106接收到所述控制信號MODE為低電平時，通過所述數(shù)字邏輯單元106控制所述程序存儲器108和隨機存儲器110退出所述低功耗模式。并且，所述數(shù)字邏輯單元106可通過復位信號VDET控制所述程序存儲器108和隨機存儲器110工作狀態(tài)。進ー步的，芯片進入低功耗模式，所述時鐘信號由所述數(shù)字邏輯單元向所述低功耗邏輯控制電路104輸出或由所述芯片外部向所述低功耗邏輯控制電路104提供，通過所述低功耗邏輯控制電路104向所述電源電壓低壓檢測電路102輸出所述時鐘信號CLK，所述電源電壓低壓檢測電路102在所述時鐘信號CLK的控制下，定時采樣芯片電源電壓的變化?；蛘?，所述時鐘信號CLK也可以由ー低壓低功耗振蕩器112提供。所述低壓低功耗振蕩器112分別與所述低功耗邏輯控制電路104和數(shù)字邏輯單元106連接，當所述數(shù)字邏輯單元106接收到所述控制信號MODE為高電平時，提供時鐘啟動使能信號CLKEN給低壓低功耗振蕩器112使能。所述低壓低功耗振蕩器112是芯片內(nèi)部集成的CMOS振蕩電路，當使能所述低壓低功耗振蕩器112后，用于向所述低功耗邏輯控制電路104提供時鐘信號CLK，且結(jié)合所述第一使能信號INT_VBGEN和第二使能信號INT_DETEN可以定時開啟所述基準參考源電路100和的電源電壓低壓檢測電路102定時邏輯。本實施例中，通過所述狀態(tài)機電路202接收時鐘信號CLK ;所述低壓低功耗振蕩器112也可以在所述低功耗模式的芯片外部，所述低壓低功耗振蕩器112的振蕩頻率約為20KHZ (千赫茲)，功耗電流小于I微安。當?shù)凸哪Ｊ降男酒M入低功耗模式后，所述低壓低功耗振蕩器112會一直工作,直至退出低功耗模式為止。在本實施例中，所述實現(xiàn)低功耗模式的芯片為MCU芯片。所述低功耗邏輯控制電路104用于根據(jù)所述標志信號EXT_DET的高低電平變化控制低功耗模式的芯片進入低功耗模式和退出低功耗模式，所述低功耗邏輯控制電路104有內(nèi)部使能位或禁止位，熟悉本領(lǐng)域的技術(shù)人員應該知道，所述使能位或禁止位可通過程序配置內(nèi)部寄存器實現(xiàn)。而所述數(shù)字邏輯單元106根據(jù)接收到的所述控制信號MODE或復位信號VDET控制所述數(shù)字邏輯單元106的數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制所述程序存儲器108和隨機存儲器110的工作狀態(tài)；如禁止時鐘產(chǎn)生模塊使得整個所述數(shù)字邏輯單元106都不再動作，以減少芯片的動態(tài)電流；如配置輸入輸出端ロ控制模塊為輸入通道和輸出通道完全關(guān)閉以減小因輸入信號浮空而可能導致的漏電流問題等，即在本實施例中，當?shù)凸哪Ｊ降男酒M入低功耗模式后，除所述低功耗邏輯控制電路104 —直工作，且所述基準參考源電路100和電源電壓低壓檢測電路102定時開啟外，配置所述數(shù)字邏輯單元106的輸入輸出端ロ控制模塊為輸入輸出都不便能狀態(tài)以減小芯片可能產(chǎn)生的漏電流。參見圖3，結(jié)合圖5和圖6，對本發(fā)明提供的一種實現(xiàn)低功耗模式的方法進行詳細分析。所述實現(xiàn)低功耗模式的方法包括如圖3所示，提供一實現(xiàn)低功耗模式的芯片，為了描述簡便，將所述實現(xiàn)低功耗模式的芯片簡稱芯片。請參見圖5，當?shù)凸倪壿嬁刂齐娐?04的內(nèi)部使能位未使能時，所述低功耗邏輯控制電路104輸出的ー控制信號MODE置為低電平,所述芯片處于低功耗模式禁止狀態(tài)301，所述芯片不會進入低功耗模式。數(shù)字邏輯單元106接收到的所述控制信號MODE為低電平后，所述數(shù)字邏輯單元106向電源電壓低壓檢測電路102的使能位DETEN輸出一第三使能信號EXT_VBGEN和向基準參考源電路100的使能位VBGEN輸出ー第四使能信號 EXT_DETEN。當所述數(shù)字邏輯單元106配置所述第三使能信號EXT_VBGEN和第四使能信號EXT_DETEN輸出為高電平，同時使能所述低功耗邏輯控制電路102時，在上述狀態(tài)下，所述電源電壓低壓檢測電路102將一直采樣芯片電源電壓VDD，所述芯片進入低功耗模式使能狀態(tài)302。當所述電源電壓低壓檢測電路102采樣到芯片電源電壓VDD低于指定電平吋，所述控制信號MODE置為高電平，當所述電源電壓低壓檢測電路102未采樣到芯片電源電壓VDD低于指定電平時，所述控制信號MODE—直保持為低電平。如所述低功耗邏輯控制電路102輸出的所述控制信號MODE為高電平時，所述芯片將進入低功耗模式，在所述低功耗模式下，所述基準參考源電路100向電源電壓低壓檢測電路102提供指定電平和偏置，而所述電源電壓低壓檢測電路102定時采樣芯片電源電壓VDD的變化。在所述低功耗模式使能狀態(tài)302下，所述第三使能信號EXT_VBGEN和第四使能信號EXT_DETEN分別使能所述基準參考源電路100和電源電壓低壓檢測電路102 —直監(jiān)測芯片電源電壓VDD的變化。根據(jù)所述電源電壓低壓檢測電路102采樣的芯片電源電壓VDD與所述指定電壓的相比結(jié)果，來判定所述電源電壓低壓檢測電路102輸出的標志信號EXT_DET是高電平還是低電平，即若所述電源電壓低壓檢測電路102采樣到的所述芯片電源電壓VDD從高于指定電平掉落到低于指定電平時，所述電源電壓低壓檢測電路102輸出標志信號為低電平；若所述電源電壓低壓檢測電路102采樣到的所述芯片電源電壓VDD從低于指定電平上升到高于指定電平時，所述電源電壓低壓檢測電路102輸出標志信號為高電平。并且，根據(jù)所述標志信號EXT_DET的高低電平的變化303來判定所述實現(xiàn)低功耗模式的芯片是否進入所述低功耗模式，即如果所述電源電壓低壓檢測電路102輸出的標志信號EXT_DET —直維持高電平，所述芯片始終停留在所述低功耗模式使能狀態(tài)302下；當所述低功耗邏輯控制電路104檢測到所述標志信號EXT_DET由高電平跳變到低電平(即EXT_DET= 1’bO)時，所述數(shù)字邏輯單元106根據(jù)所述低功耗邏輯控制電路104輸出的控制信號MODE為高電平，使所述芯片進入所述低功耗模式304 ;在所述低功耗模式304中，當所述低功耗邏輯控制電路104檢測到所述標志信號MODE為由低電平跳變到高電平(即EXT_DET = I’ bl)時，所述數(shù)字邏輯單元106根據(jù)所述低功耗邏輯控制電路104輸出的控制信號MODE為低電平，使所述芯片退出所述低功耗模式。具體的，在ー時鐘信號CLK的控制下，所述低功耗邏輯控制電路102中的狀態(tài)機電路202根據(jù)所述標志信號EXT_DET的高低電平變化303，控制所述基準參考源電路100的使能位VBGEN和電源電壓低壓檢測電路102的使能位DETEN以實現(xiàn)定時采樣芯片電源電壓VDD ;根據(jù)所述標志信號EXT_DET的高低電平變化303，所述低功耗控制邏輯104輸出相應的控制信號MODE，根據(jù)所述控制信號MODE的高低，所述低功耗控制邏輯102中的第一選擇器204選擇第一使能信號INT_VBGEN(即進入低功耗模式之后的基準參考源電路100的使能位VBGEN)或第三使能信號EXT_VBGEN(即進入低功耗模式之前的基準參考源電路100使能位VBGEN);所述低功耗控制邏輯102中的第二選擇器206選擇電壓采樣狀態(tài)INT_DET (即進入低功耗模式之后的復位信號)或標志信號EXT_DET(即進入低功耗模式之前的復位信號作為復位信號VDET ;所述低功耗控制邏輯102中的第三選擇器208選擇第二使能信號INT_DETEN(即進入低功耗模式之后的電源電壓低壓檢測電路102的使能位DETEN)或第四使能信號EXT_DETEN(即進入低功耗模式之前的電源電壓低壓檢測電路102的使能位DETEN)。在本實例中，也就是說，當所述狀態(tài)機電路202檢測到所述標志信號EXT_DET由高電平跳變到低電平(即EXT_DET = 1’bO)時，所述狀態(tài)機電路202輸出高電平的控制信號，則進入低功耗模式，此時，所述第一選擇器、第二選擇器和第三選擇器在所述控制信號MODE為高電平的控制下，分別將所述狀態(tài)機電路202產(chǎn)生的第一使能信號INT_VBGEN、電壓采樣狀態(tài)INT_DET，以及第二使能信號INT_DETEN選擇輸出。在使能進入低功耗模式后，如果所述狀態(tài)機電路202檢測到所述標志信號EXT_DET從低電平跳變到高電平時，所述狀態(tài)機電路202輸出低電平的控制信號，則使能退出低功耗模式，則所述第一選擇器、第二選擇器和第三選擇器在所述控制信號MODE為低電平的控制下，分別通過所述狀態(tài)機電路202將所述數(shù)字邏輯單元106輸出的第三使能信號EXT_VBGEN、標志信號EXT_DET，以及第四使能信號EXT_DETEN選擇輸出。在本實施例中，所述數(shù)字邏輯單元106從ー程序存儲器114中讀取程序代碼進行程序運行，所述實現(xiàn)低功耗模式的方法還包括當所述數(shù)字邏輯單元106接收到的所述控制信號MODE為高電平時，所述數(shù)字邏輯單元106通過所述電壓采樣狀態(tài)INT_DET控制所述程序存儲器108進入所述低功耗模式；當所所述數(shù)字邏輯單元106接收到的所述控制信號MODE為低電平時，所述數(shù)字邏輯單元106通過所述標志信號EXT_DET控制所述程序存儲器108退出所述低功耗模式。在本實施例中，所述數(shù)字邏輯單元106還可以對ー隨機存儲器116進行操作以保存工作過程中的重要數(shù)據(jù)，所述實現(xiàn)低功耗模式的方法還可以包括當所述數(shù)字邏輯單元106接收到的所述控制信號MODE為高電平時，所述數(shù)字邏輯單元106通過所述電壓采樣狀態(tài)INT_DET控制所述隨機存儲器110進入所述低功耗模式；當所所述數(shù)字邏輯單元106接收到的所述控制信號MODE為低電平時，所述數(shù)字邏輯單元106通過所述標志信號EXT_DET控制所述隨機存儲器110退出所述低功耗模式。在本實施例中，所述實現(xiàn)低功耗模式的方法中還包括通過所述數(shù)字邏輯單元106向所述低功耗邏輯控制電路輸出所述時鐘信號CLK，或由所述芯片外部向所述低功耗邏輯控制電路提供所述時鐘信號CLK?；蛘撸鰧崿F(xiàn)低功耗模式的方法中，可通過所述數(shù)字邏輯單元106使能一低壓低功耗振蕩器112以使所述低壓低功耗振蕩器112向低功耗邏輯控制電路輸出時鐘信號CLK。具體，請參見圖6，所述低壓低功耗振蕩器112內(nèi)部進行設置，可以使所述低壓低功耗振蕩器在128個時鐘周期中采樣一次所述標志信號EXT_DET，在采樣時間內(nèi)，如在第124個時鐘周期時，使能基準參考源電路(即基準參考源電路100的使能位VBGEN為高電平)；在第126個時鐘周期時，使能電源電壓低壓檢測電路(即電源電壓低壓檢測電路102的使能位DETEN為高電平)；此時，所述芯片進入了低功耗模式使能狀態(tài)302，在第127個時鐘周期時采樣所述標志信號EXT_DET的結(jié)果，如果電源電壓低壓檢測電路102輸出的標志信號EXT_DET為高電平，表示芯片電源電壓VDD高于指定電平，則所述芯片退出低功耗工作模式重新進入到低功耗模式使能狀態(tài)302，如果電源電壓低壓檢測電路輸出的標志信號EXT_DET為低電平，表示芯片電源電壓VDD依然低于指定電平，則所述芯片依然保持在低功耗模式304下；第128個時鐘周期清除基準參考源電路100的使能位VBGEN和電源電壓低壓檢測電路102的使能位DETEN(只有4個時鐘周期使能電源電壓低壓檢測電路和基準參考源電路)。而在所述芯片處于低功耗模式禁止狀態(tài)301時，所述電源電壓低壓檢測電路102實時采樣芯片電源電壓VDD。在所述低功耗模式304下，所述芯片進入低功耗模式下工作，通過所述控制信號MODE對所述數(shù)字邏輯電路106中的各數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制所述程序存儲器108和隨機存儲器110的工作狀態(tài)；如禁止時鐘產(chǎn)生模塊使得整個所述數(shù)字邏輯單元106都不再動作，以減少所述芯片的動態(tài)電流；如配置輸入輸出端ロ控制模塊為輸入通道和輸出通道完全關(guān)閉以減少因輸入信號浮空而可能導致的漏電流問題等，即通過所述低壓低功耗振蕩器112定時使能所述基準參考源電路100和電源電壓低壓檢測電路102以減小系統(tǒng)的平均功耗。這是因為以所述低功耗模式禁止狀態(tài)301下的所述基準參考源電路100和電源電壓低壓檢測電路102的總靜態(tài)電流為例，如所述基準參考源電路100工作時消耗電流16微安，所述電源電壓低壓檢測電路102工作時消耗電流32微安，則工作時所述總靜態(tài)電流為48微安，而本發(fā)明的芯片在128個時鐘周期內(nèi)，所述基準參考源電路100只有4個時鐘周期使能，所述電源電壓低壓檢測電路102只有2個時鐘周期使能，其長時間的平均電流為I微安(32/128*2+16/128*4)，大大降低了系統(tǒng)功耗。與現(xiàn)有技術(shù)相比，本發(fā)明通過在電源電壓低壓采樣電路、基準參考源電路與數(shù)字邏輯單元之間增加一低功耗邏輯控制電路，實現(xiàn)ー低功耗模式的芯片，當所述低功耗模式的芯片進入一低功耗模式時，在ー時鐘信號CLK的控制下，所述低功耗邏輯控制電路使能電源電壓低壓采樣電路和基準參考源電路定時采樣芯片電源電壓的變化，以減少芯片的動作電流。因此，當芯片處于正常工作模式，突然發(fā)生芯片電源電壓掉電時，芯片立刻切換到低功耗模式下工作，延長了內(nèi)部RAM的數(shù)據(jù)掉電保持時間，解決了現(xiàn)有技術(shù)中因掉電時間不確定而導致RAM在某些情況下可能不能保持數(shù)據(jù)的問題。此外，由于所述低功耗模式在采樣的芯片電源電壓升至才能喚醒，有效地減小了誤觸發(fā)導致芯片電流瞬間增大的概率，增強了系統(tǒng)的可靠性。另外，當芯片進入低功耗模式下工作時，可以通過配置所述數(shù)字邏輯單元，以便控制所述數(shù)字邏輯單元的數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制與其連接的程序存儲器和隨機存儲器的工作狀態(tài)，使所述程序存儲器和隨機存儲器復位，以進ー步減少芯片可能產(chǎn)生的漏電流。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種實現(xiàn)低功耗模式的芯片，包括 基準參考源電路，所述基準參考源電路輸出一指定電平和偏置； 與所述基準參考源電路連接的電源電壓低壓檢測電路，所述電源電壓低壓檢測電路接收所述指定電平和偏置以及采樣芯片電源電壓，并將所述芯片電源電壓同指定電平進行比較，輸出一標志信號； 分別與所述電源電壓低壓檢測電路和基準參考源電路連接的低功耗邏輯控制電路，所述低功耗邏輯控制電路根據(jù)所述標志信號輸出一控制信號，并將一基準參考源電路的使能位和電源電壓低壓檢測電路的使能位分別輸出至所述基準參考源電路和電源電壓低壓檢測電路； 與所述低功耗邏輯控制電路連接的數(shù)字邏輯單元，所述數(shù)字邏輯單元根據(jù)接收到的所述控制信號判斷芯片電源電壓低于指定電平時，輸出基準參考源電路的使能位從而使能基準參考源電路，輸出電源電壓低壓檢測電路的使能位從而使能電源電壓低壓檢測電路，芯片進入低功耗模式，在一時鐘信號的控制下，電源電壓低壓檢測電路定時采樣芯片電源電壓的變化；所述數(shù)字邏輯單元根據(jù)接收到的所述控制信號判斷芯片電源電壓高于指定電平，芯片退出低功耗模式。
2.如權(quán)利要求1所述的實現(xiàn)低功耗模式的芯片，其特征在于，當采樣到的所述芯片電流電壓高于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為高電平；當采樣到的所述芯片電流電壓小于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為低電平。
3.如權(quán)利要求2所述的實現(xiàn)低功耗模式的芯片，其特征在于，當所述標志信號由高電平跳變?yōu)榈碗娖綍r，所述低功耗邏輯控制電路輸出的控制信號為高電平；當所述標志信號為低電平跳變?yōu)楦唠娖綍r，所述低功耗邏輯控制電路輸出的控制信號為低電平。
4.如權(quán)利要求3所述的實現(xiàn)低功耗模式的芯片，其特征在于，當所述數(shù)字邏輯單元接收到的控制信號為高電平時，芯片進入低功耗模式；當芯片在所述低功耗模式下，所述數(shù)字邏輯單元接收到的控制信號為低電平時，芯片退出所述低功耗模式。
5.如權(quán)利要求3所述的實現(xiàn)低功耗模式的芯片，其特征在于，所述低功耗邏輯控制電路包括 狀態(tài)機電路，所述狀態(tài)機電路接收到的標志信號為高電平跳變到低電平時，輸出一第一使能信號、一電壓采樣狀態(tài)、一第二使能信號以及高電平的所述控制信號；當芯片在所述低功耗模式下，所述狀態(tài)機電路接收到的標志信號為低電平跳變?yōu)楦唠娖綍r，輸出所述數(shù)字邏輯電路的一第三使能信號、一第四使能信號以及所述電源電壓低壓檢測電路輸出的標志信號和所述低功耗邏輯控制電路輸出的低電平的控制信號； 第一選擇器，所述第一選擇器接收到的控制信號為高電平時，選擇輸出所述第一使能信號為基準參考源電路的使能位；所述第一選擇器接收到的控制信號為低電平時，選擇輸出所述第三使能信號為基準參考源電路的使能位； 第二選擇器，所述第二選擇器接收到的控制信號為高電平時，選擇輸出電壓采樣狀態(tài)作為復位信號至所述數(shù)字邏輯單元；所述第二選擇器接收到的控制信號為低電平時，選擇輸出所述標志信號作為復位信號至所述數(shù)字邏輯單元； 第三選擇器，所述第三選擇器接收到的控制信號為高電平時，選擇輸出所述第二使能信號為電源電壓低壓檢測電路的使能位；所述第三選擇器接收到的控制信號為低電平時，選擇輸出所述第四使能信號為電源電壓低壓檢測電路的使能位。
6.如權(quán)利要求3所述的實現(xiàn)低功耗模式的芯片，其特征在于，還包括分別與所述數(shù)字邏輯單元連接的隨機存儲器，當所述數(shù)字邏輯單元接收到的控制信號為高電平時，通過所述數(shù)字邏輯單元控制所述隨機存儲器進入所述低功耗模式；當所述數(shù)字邏輯單元接收到的控制信號為低電平時，通過所述數(shù)字邏輯單元控制所述隨機存儲器退出所述低功耗模式。
7.如權(quán)利要求6所述的實現(xiàn)低功耗模式的芯片，其特征在于，所述數(shù)字邏輯單元通過復位信號控制所述隨機存儲器工作狀態(tài)。
8.如權(quán)利要求3所述的實現(xiàn)低功耗模式的芯片，其特征在于，還包括分別與所述數(shù)字邏輯單元連接的程序存儲器，當所述數(shù)字邏輯單元接收到的控制信號為高電平時，通過所述數(shù)字邏輯單元控制所述程序存儲器進入所述低功耗模式；當所述數(shù)字邏輯單元接收到的控制信號為低電平時，通過所述數(shù)字邏輯單元控制所述程序存儲器退出所述低功耗模式。
9.如權(quán)利要求8所述的實現(xiàn)低功耗模式的芯片，其特征在于，所述數(shù)字邏輯單元通過復位信號控制所述程序存儲器工作狀態(tài)。
10.如權(quán)利要求1所述的實現(xiàn)低功耗模式的芯片，其特征在于，還包括與所述低功耗邏輯控制電路和數(shù)字邏輯單元連接的低壓低功耗振蕩器，所述低壓低功耗振蕩器通過所述數(shù)字邏輯單元控制工作并通過所述低功耗邏輯控制電路向基準參考源電路和電源電壓低壓檢測電路輸出所述時鐘信號。
11.如權(quán)利要求1所述的實現(xiàn)低功耗模式的芯片，其特征在于，所述數(shù)字邏輯單元或所述芯片的外部單元輸出所述時鐘信號。
12.如權(quán)利要求1至11中任意一項所述的實現(xiàn)低功耗模式的芯片，其特征在于，所述芯片為MCU芯片。
13.一種實現(xiàn)低功耗模式的方法，包括 當?shù)凸倪壿嬁刂齐娐返氖鼓芪晃词鼓軙r，所述低功耗邏輯控制電路輸出一控制信號，芯片進入低功耗模式禁止狀態(tài)，基準參考源電路和電源電壓低壓檢測電路分別接收數(shù)字邏輯單元輸出的一第三使能信號和一第四使能信號； 當所述第三使能信號和第四使能信號有效時，使能所述低功耗邏輯控制電路，以使芯片進入低功耗模式使能狀態(tài)； 將所述電源電壓低壓檢測電路采樣到的一芯片電源電壓同一指定電平進行比較，輸出一標志信號； 所述低功耗邏輯控制電路根據(jù)接收到的所述標志信號輸出所述控制信號； 所述數(shù)字邏輯單元根據(jù)接收到的所述控制信號判斷當所述芯片電源電壓低于指定電平，所述數(shù)字邏輯單元輸出基準參考源電路的使能位從而使能基準參考源電路和輸出電源電壓低壓檢測電路的使能位從而使能電源電壓低壓檢測電路，芯片進入低功耗模式，所述基準參考源電路和電源電壓低壓檢測電路分別接收所述低功耗邏輯控制電路輸出的一第一使能信號和一第一使能信號，在一時鐘信號的控制下，所述電源電壓低壓檢測電路定時采樣芯片電源電壓的變化；當所述電源電壓低壓檢測電路檢測到芯片電源電壓高于指定電平，芯片退出低功耗模式。
14.如權(quán)利要求13所述的實現(xiàn)低功耗模式的方法，其特征在于，當采樣到的所述芯片電流電壓高于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為高電平；當采樣到的所述芯片電流電壓小于指定電平時，所述電源電壓低壓檢測電路輸出的標志信號為低電平。
15.如權(quán)利要求14所述的實現(xiàn)低功耗模式的方法，其特征在于，當所述標志信號由高電平跳變?yōu)榈碗娖綍r，所述低功耗邏輯控制電路輸出的控制信號為高電平；當所述標志信號為低電平跳變?yōu)楦唠娖綍r，所述低功耗邏輯控制電路輸出的控制信號為低電平。
16.如權(quán)利要求15所述的實現(xiàn)低功耗模式的芯片，其特征在于，所述數(shù)字邏輯單元接收到的控制信號為高電平時，芯片進入低功耗模式；當芯片在所述低功耗模式下，所述數(shù)字邏輯單元接收到的述控制信號為低電平時，芯片退出所述低功耗模式。
17.如權(quán)利要求15所述的實現(xiàn)低功耗模式的方法，其特征在于，所述低功耗邏輯控制電路包括當狀態(tài)機電路、第一選擇器、第二選擇器和第三選擇器， 所述狀態(tài)機電路接收到的所述標志信號為高電平跳變到低電平時，輸出一電壓采樣狀態(tài)、所述第一使能信號、第二使能信號以及高電平的控制信號；當芯片在所述低功耗模式下，所述狀態(tài)機電路接收到的所述標志信號為低電平跳變到高電平時，輸出所述第三使能信號、第四使能信號以及標志信號和低電平的控制信號； 所述第一選擇器接收到的所述控制信號為高電平時，所述第一選擇器將接收到的第一使能信號輸送至基準參考源電路；所述第一選擇器接收到的所述控制信號為低電平時，所述第一選擇器將接收到的第三使能信號輸送至基準參考源電路； 所述第二選擇器接收到的所述控制信號為高電平時，所述第二選擇器將接收到的電壓采樣狀態(tài)輸送至所述數(shù)字邏輯單元；所述第二選擇器接收到的所述控制信號為低電平時，所述第二選擇器將接收到的所述標志信號輸送至所述數(shù)字邏輯單元； 所述第三選擇器接收到的所述控制信號為高電平時，所述第三選擇器將接收到的第二使能信號輸送至電源電壓低壓檢測電路；所述第三選擇器接收到的所述控制信號為低電平時，所述第三選擇器將接收到的第四使能信號輸送至電源電壓低壓檢測電路。
18.如權(quán)利要求15所述的實現(xiàn)低功耗模式的方法，其特征在于，還包括所述數(shù)字邏輯單元接收到的控制信號為高電平時，所述數(shù)字邏輯單元通過所述電壓采樣狀態(tài)控制一隨機存儲器進入所述低功耗模式；所述數(shù)字邏輯單元接收到的控制信號為低電平時，所述數(shù)字邏輯單元通過所述標志信號控制所述隨機存儲器退出所述低功耗模式。
19.如權(quán)利要求15所述的實現(xiàn)低功耗模式的方法，其特征在于，還包括所述數(shù)字邏輯單元接收到的控制信號為高電平時，所述數(shù)字邏輯單元通過所述電壓采樣狀態(tài)控制一程序存儲器進入所述低功耗模式；所述數(shù)字邏輯單元接收到的控制信號為低電平時，所述數(shù)字邏輯單元通過所述標志信號控制所述程序存儲器退出所述低功耗模式。
20.如權(quán)利要求13所述的實現(xiàn)低功耗模式的方法，其特征在于，還包括通過所述數(shù)字邏輯單元控制一低壓低功耗振蕩器工作，并使所述低壓低功耗振蕩器通過所述低功耗邏輯控制電路向所述基準參考源電路和電源電壓低壓檢測電路輸出所述時鐘信號。
21.如權(quán)利要求13所述的實現(xiàn)低功耗模式的方法，其特征在于，所述數(shù)字邏輯單元或所述芯片的外部單元輸出所述時鐘信號。
全文摘要
本發(fā)明提供一種實現(xiàn)低功耗模式的芯片，包括輸出一指定電平和偏置的基準參考源電路；將采樣的芯片電流電壓同指定電平進行比較輸出一標志信號的電源電壓低壓檢測電路；根據(jù)標志信號的高低電平的變化相應輸出一控制信號的低功耗邏輯控制電路；數(shù)字邏輯單元，數(shù)字邏輯單元接收到高電平的控制信號，芯片進入低功耗模式，在一時鐘信號的控制下，使能基準參考源電路和電源電壓低壓檢測電路定時采樣芯片電源電壓的變化，當芯片在低功耗模式下，數(shù)字邏輯單元接收到低電平的控制信號，芯片退出低功耗模式。本發(fā)明還提供一種實現(xiàn)低功耗模式的方法，以解決突然掉電時延遲保持數(shù)據(jù)時間的問題以及減小誤觸發(fā)導致的芯片電流瞬間增大的概率問題。
文檔編號G11C11/413GK103019132SQ20121047981
公開日2013年4月3日 申請日期2012年11月21日 優(yōu)先權(quán)日2012年11月21日
發(fā)明者馮兵, 陳國棟 申請人:杭州士蘭微電子股份有限公司