專(zhuān)利名稱(chēng)：一種應(yīng)用于交織sram抗軟錯(cuò)誤累積效應(yīng)的擦洗方法
技術(shù)領(lǐng)域：
本發(fā)明涉及交織SRAM抗軟錯(cuò)誤累積的技術(shù)領(lǐng)域，特別涉及應(yīng)用于交織S RAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法。
背景技術(shù)：
以下縮略語(yǔ)、英文和關(guān)鍵術(shù)語(yǔ)定義列表:1、SMU:Single_word Multiple-bit Upset (單字節(jié)多位翻轉(zhuǎn))或簡(jiǎn)稱(chēng) MBU:Multiple-bit Upset (多位翻轉(zhuǎn))。2、SRAM:Static random access memory (靜態(tài)隨機(jī)讀寫(xiě)存儲(chǔ)器)3、SCU:Single Cell Upset (單存儲(chǔ)單兀翻轉(zhuǎn))4、MCU:Multiple Cell Upset (多存儲(chǔ)單兀翻轉(zhuǎn))5、SBU:Multiple_bit Upset (單位翻轉(zhuǎn))7、ID !Interleaving distance (交織距離)8> SEC:Signle error correcting (糾正單個(gè)位上錯(cuò)誤)隨著集成電路制造工藝的關(guān)鍵尺寸不斷縮小，芯片集成密度越來(lái)越高。當(dāng)芯片處于空間高輻射環(huán)境下時(shí)，容 易導(dǎo)致存儲(chǔ)單元內(nèi)的存儲(chǔ)信息發(fā)生軟錯(cuò)誤。軟錯(cuò)誤通常是由于芯片處于輻射環(huán)境下，高能帶粒子射入半導(dǎo)體靈敏區(qū)，產(chǎn)生部分額外的載流子，引發(fā)單粒子翻轉(zhuǎn)錯(cuò)誤，使存儲(chǔ)的信息出錯(cuò)。單個(gè)高能粒子不僅能使單個(gè)存儲(chǔ)單元發(fā)生翻轉(zhuǎn)(S⑶，Single CellUpset),還能使芯片上一定范圍內(nèi)的多個(gè)存儲(chǔ)單元發(fā)生翻轉(zhuǎn)(MCU，Multiple Cell Upset)。工藝節(jié)點(diǎn)越小，MCU發(fā)生次數(shù)所占比例越大。如果有多個(gè)翻轉(zhuǎn)位處于一個(gè)字內(nèi)，即稱(chēng)發(fā)生單字節(jié)多位翻轉(zhuǎn)(SMU, Single-word Multiple-bit Upset)或簡(jiǎn)稱(chēng)多位翻轉(zhuǎn)(MBU, Multiple-bitUpset)效應(yīng)；如果每個(gè)字節(jié)內(nèi)最多只有一個(gè)翻轉(zhuǎn)，則稱(chēng)發(fā)生單位翻轉(zhuǎn)效應(yīng)(SBU, Single-bit Upset)。針對(duì)軟錯(cuò)誤，雖然可以采用糾正多位錯(cuò)誤的糾錯(cuò)碼(如BCH碼、LDPC碼等)對(duì)SMU效應(yīng)進(jìn)行糾錯(cuò)，但過(guò)多的冗余校驗(yàn)位增加了 SRAM芯片面積。因此，提出一種交織的SRAM結(jié)構(gòu)可以降低單字節(jié)多位(SMU)翻轉(zhuǎn)效應(yīng)。在交織的SRAM結(jié)構(gòu)下，有必要提出一種高效實(shí)用的擦洗方案來(lái)解決存儲(chǔ)器系統(tǒng)軟錯(cuò)誤累積的問(wèn)題。在SRAM中采取交織結(jié)構(gòu)可以有效地減少多單元翻轉(zhuǎn)(MCU, Multiplecell upset)發(fā)生概率，尤其是使用單位糾錯(cuò)碼進(jìn)行糾錯(cuò)時(shí)。因?yàn)榻豢椊Y(jié)構(gòu)的SRAM—個(gè)字節(jié)內(nèi)的比特并不相鄰，而是相距交織距離(ID, Interleavingdistance)的整數(shù)倍。交織距離定義為一個(gè)字節(jié)內(nèi)不同比特之間的距離。SRAM芯片在輻射環(huán)境下會(huì)產(chǎn)生軟錯(cuò)誤。軟錯(cuò)誤可以分為SBU和SMU，前者可以由SEC糾正。雖然采用交織結(jié)構(gòu)和SEC糾錯(cuò)碼能夠有效地糾正一個(gè)字節(jié)內(nèi)的單位錯(cuò)誤，但是芯片處在高能粒子輻射的環(huán)境下時(shí)間越長(zhǎng)，則軟錯(cuò)誤會(huì)不斷積累，從而導(dǎo)致失效。這時(shí)需要每隔一段時(shí)間對(duì)SRAM進(jìn)行擦洗。隨著晶體管尺寸的不斷縮小以及供電電壓的不斷降低，MCU所占比例越來(lái)越大，因此擦洗對(duì)系統(tǒng)可靠性非常關(guān)鍵。
在空間輻射環(huán)境下，由于高能粒子對(duì)SRAM存儲(chǔ)器存儲(chǔ)單元的作用，可以使得存儲(chǔ)數(shù)據(jù)發(fā)生翻轉(zhuǎn)。雖然外圍SEC糾錯(cuò)電路能夠?qū)σ粋€(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)位進(jìn)行糾正，但是，軟錯(cuò)誤會(huì)隨著時(shí)間累積。如果存儲(chǔ)單元中的軟錯(cuò)誤無(wú)法得到即時(shí)的清除，可能會(huì)導(dǎo)致SMU效應(yīng)，最終導(dǎo)致系統(tǒng)失效。解決這種問(wèn)題的一個(gè)常用的辦法是每隔一段時(shí)間對(duì)SRAM存儲(chǔ)單元進(jìn)行擦洗，糾正現(xiàn)有的存儲(chǔ)單元上的錯(cuò)誤。所謂擦洗，即時(shí)從SRAM中讀取存儲(chǔ)在其中的數(shù)據(jù)，送入外圍SEC電路，找出發(fā)生翻轉(zhuǎn)的存儲(chǔ)單元的位置，然后進(jìn)行寫(xiě)操作糾正。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法，解決應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法存在的擦洗效率低、沒(méi)有有效利用SEC電路的問(wèn)題。為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法，包含:所述交織SRAM的交織距離為m個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元即bit ；以連續(xù)η個(gè)存儲(chǔ)單元為一擦洗單位，將所述交織SRAM順序劃分成若干個(gè)擦洗單位，并將位于奇數(shù)位的擦洗單位設(shè)為第一擦洗部分，余下的設(shè)為擦洗第二部分；依次循環(huán)對(duì)所述第一部擦洗分和第二擦洗部分進(jìn)行擦洗； 利用位于所述交織SRAM外圍的SEC電路對(duì)每個(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)位進(jìn)行糾正；所述擦洗方法還包含:使每個(gè)字節(jié)相鄰的兩個(gè)存儲(chǔ)單元在前后兩輪擦洗中。進(jìn)一步地,所述每個(gè)擦洗單位的存儲(chǔ)單元個(gè)數(shù)小于或等于m。進(jìn)一步地，所述交織距離m為4，所述每個(gè)擦洗單位的存儲(chǔ)單元個(gè)數(shù)包含3或4。進(jìn)一步地，所述交織距離m為8，所述每個(gè)擦洗單位的存儲(chǔ)單元個(gè)數(shù)包含8。本發(fā)明提供的應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法，將所述交織SRAM順序劃分成若干個(gè)擦洗單位，并將位于奇數(shù)位的擦洗單位設(shè)為第一擦洗部分，余下的設(shè)為擦洗第二部分，然后依次循環(huán)對(duì)所述第一部擦洗分和第二擦洗部分進(jìn)行擦洗，解決了應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法存在的擦洗效率低、沒(méi)有有效利用SEC電路的問(wèn)題。


圖1為現(xiàn)有的第一種擦洗方案的示意圖；圖2為現(xiàn)有的第二種擦洗方案的示意圖；圖3為本發(fā)明實(shí)施例提供的應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法的示意圖。
具體實(shí)施例方式圖1至圖3中，交織SRAM的結(jié)構(gòu)為交織距離ID為4，即m為4。圖1為現(xiàn)有的第一種擦洗方案，圖中每一個(gè)方框代表一個(gè)SRAM存儲(chǔ)單元，即bit，該SRAM的結(jié)構(gòu)為交織距離ID=4。每一輪都擦洗全部SRAM的存儲(chǔ)單元。該現(xiàn)有技術(shù)一存在的問(wèn)題是:效率低下，糾正錯(cuò)誤緩慢，未能充分利用位于SRAM外圍SEC糾錯(cuò)電路的特點(diǎn)。圖2為現(xiàn)有的第二種擦洗方案，將處于奇數(shù)位的存儲(chǔ)單元設(shè)為第一擦洗部分，余下的設(shè)為第二擦洗部分，依次循環(huán)間隔對(duì)第一擦洗部分和第二擦洗部分進(jìn)行擦洗。從該現(xiàn)有技術(shù)二的擦洗方案可以看出，仍有可能一輪擦洗后，出現(xiàn)一個(gè)字節(jié)內(nèi)的多個(gè)錯(cuò)誤。雖然出現(xiàn)這中情況的概率很小，因?yàn)樾枰啻鎯?chǔ)單元翻轉(zhuǎn)MCU的橫向深度大于交織距離(ID=4)，但是在考慮軟錯(cuò)誤積累的情況下，出現(xiàn)這種情形仍然是有一定可能性的。圖3為本發(fā)明實(shí)施例提供的應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法的示意圖，以連續(xù)存儲(chǔ)單元個(gè)數(shù)η為4，設(shè)為一個(gè)擦洗單位，將該交織SRAM順序劃分成若干個(gè)擦洗單位，并將位于奇數(shù)位的擦洗單位設(shè)為第一擦洗部分，余下的設(shè)為擦洗第二部分，即如圖中的bitl、bit3和bit5屬于第一擦洗部分,bit2和bit4屬于擦洗第二部分。依次循環(huán)對(duì)第一部擦洗分和第二擦洗部分進(jìn)行擦洗，同時(shí)利用位于交織SRAM外圍的SEC電路對(duì)每個(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)位進(jìn)行糾正。例如，第一輪擦洗帶X標(biāo)記的存儲(chǔ)單元，即第一擦洗部分，第二輪擦洗不帶標(biāo)記的存儲(chǔ)單元，即第二擦洗部分，同時(shí)在每輪擦洗中，對(duì)未擦洗的存儲(chǔ)單元利用SEC電路對(duì)每個(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)位進(jìn)行糾正?？梢钥闯觯恳惠啿料粗?，如果仍然出現(xiàn)單字節(jié)多位翻轉(zhuǎn)效應(yīng)(SMU)，需要多位翻轉(zhuǎn)的橫向深度為8，遠(yuǎn)遠(yuǎn)大于SRAM的交織距離ID=4。雖然在考慮軟錯(cuò)誤累積的情況下，發(fā)生這種情況還是有一定概率。但對(duì)于單個(gè)粒子弓丨起的MCU效應(yīng)，達(dá)到這么大的橫向距離概率是非常小的。所以本發(fā)明實(shí)施例提供的應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法，有效地提高了 SRAM存儲(chǔ)單元的擦洗效率，使用較低的功耗與時(shí)間，保證了交織SRAM的可靠性。最后所應(yīng)說(shuō)明的是，以上具體實(shí)施方式
僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制，盡管參照實(shí)例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1.一種應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法，包含: 所述交織SRAM的交織距離為m個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元即bit ； 以連續(xù)η個(gè)存儲(chǔ)單元為一擦洗單位，將所述交織SRAM順序劃分成若干個(gè)擦洗單位，并將位于奇數(shù)位的擦洗單位設(shè)為第一擦洗部分，余下的設(shè)為擦洗第二部分； 依次循環(huán)對(duì)所述第一部擦洗分和第二擦洗部分進(jìn)行擦洗； 利用位于所述交織SRAM外圍的SEC電路對(duì)每個(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)位進(jìn)行糾正； 其特征在于，所述擦洗方法還包含: 使每個(gè)字節(jié)相鄰的兩個(gè)存儲(chǔ)單元在前后兩輪擦洗中。
2.如權(quán)利要求1所述的擦洗方法，其特征在于: 所述每個(gè)擦洗單位的存儲(chǔ)單元個(gè)數(shù)小于或等于m。
3.如權(quán)利要求2所述的擦洗方法，其特征在于: 所述交織距離m為4，所述每個(gè)擦洗單位的存儲(chǔ)單元個(gè)數(shù)包含3或4。
4.如權(quán)利要求2所述的擦洗方法，其特征在于: 所述交織距離m為8，所述每個(gè)擦洗單位的存儲(chǔ)單元個(gè)數(shù)包含8。
全文摘要
本發(fā)明公開(kāi)了一種應(yīng)用于交織SRAM抗軟錯(cuò)誤累積效應(yīng)的擦洗方法，包含所述交織SRAM的交織距離為m個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元即bit；以連續(xù)n個(gè)存儲(chǔ)單元為一擦洗單位，將所述交織SRAM順序劃分成若干個(gè)擦洗單位，并將位于奇數(shù)位的擦洗單位設(shè)為第一擦洗部分，余下的設(shè)為擦洗第二部分；依次循環(huán)對(duì)所述第一部擦洗分和第二擦洗部分進(jìn)行擦洗；利用位于所述交織SRAM外圍的SEC電路對(duì)每個(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)位進(jìn)行糾正；使每個(gè)字節(jié)相鄰的兩個(gè)存儲(chǔ)單元在前后兩輪擦洗中。本發(fā)明提供的擦洗方法，解決了現(xiàn)有的擦洗方法存在的擦洗效率低、沒(méi)有有效利用SEC電路的問(wèn)題。
文檔編號(hào)G11C29/08GK103117093SQ20121055991
公開(kāi)日2013年5月22日 申請(qǐng)日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者劉鑫, 趙發(fā)展, 韓鄭生 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所