專利名稱：帶補償電路的電流模式靈敏放大器及使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路中的放大器技術(shù)領(lǐng)域，尤其涉及一種帶補償電路的電流模式靈敏放大器及使用方法。
背景技術(shù)：
隨著工藝的進(jìn)步，器件尺寸進(jìn)一步縮小，可以將邏輯電路和存儲器同時集成到同一塊芯片中，嵌入式存儲器及其外圍電路將顯著影響整個芯片系統(tǒng)的速度和功耗。靈敏放大器是SRAM (Static RandomAccess Memory,靜態(tài)隨機存儲器)外圍電路的重要組成部分，它的性能優(yōu)劣對整個SRAM的性能有極大的影響。在SRAM電路中典型的電壓擺幅為IOOmV,如果把位線上的信號直接加到外部電路上，那么外部電路就會由于無法辨認(rèn)信號的邏輯值而無法正常工作。靈敏放大器最主要的功能就是放大SRAM中位線上的電壓信號。靈敏放大器要將位線上的電壓放大至全擺幅并在輸出端輸出。由于集成度的提高，SRAM中位線上的負(fù)載電容日益增大，這已經(jīng)成為靈敏放大器性能提高的一個主要限制。圖1為本發(fā)明背景技術(shù)中所述電流模式靈敏放大器的電路圖，如圖1所示，現(xiàn)有的電流模式靈敏放大器采用局部放大電路和全局放大電路。局部放大電路探測位線上的電流差信號并將其轉(zhuǎn)換為數(shù)據(jù)線DL和/DUDigital Line)上電壓差信號，全局放大電路將數(shù)據(jù)線上的電壓差信號放大輸出。電流檢測并不依賴于大負(fù)載位線的充放電，這種電流模式靈敏放大器可以有效的改善靈敏放大器的性能。由于工藝誤差存在，作為全局放大電路的輸入，數(shù)據(jù)線DL和/DL上的電壓差必須足夠大。但是如果數(shù)據(jù)線DL上電容太大，在局部放大過程中的電流脈沖不足以讓數(shù)據(jù)線DL和/DL上的電壓差達(dá)到要求，這樣會影響電路的工作速度。同時，在全局放大的過程中，全局放大電路流向數(shù)據(jù)線DL的電流脈沖將對數(shù)據(jù)線DL充電，使得數(shù)據(jù)線DL的電平高于數(shù)據(jù)線/DL上的電平，圖2為本發(fā)明背景技術(shù)中所述電流模式靈敏放大器的數(shù)據(jù)線上信號的仿真波形圖，仿真波形如圖2所示，這樣也會影響電路的工作速度，同時帶來嚴(yán)重的可靠性問題。

發(fā)明內(nèi)容
本發(fā)明提供一種帶補償電路的電流模式靈敏放大器及使用方法，用于解決現(xiàn)有技術(shù)的靈敏放大器工作速度較慢，安全可靠性較低的問題。本發(fā)明提供的帶補償電路的電流模式靈敏放大器，包括局部放大電路，用于探測位線上的電流差信號并將其轉(zhuǎn)換成數(shù)據(jù)線上的電壓差信號，局部放大電路的輸入端與儲存單元Cell的兩條位線分別相連，輸出端與兩條數(shù)據(jù)線分別相連；全局放大電路,用于將數(shù)據(jù)線上電壓差信號放大輸出，全局放大電路的輸入端與兩條數(shù)據(jù)線相連，輸出端輸出放大的電壓差信號；預(yù)充電路，用于在待機時將數(shù)據(jù)線DL和數(shù)據(jù)線/DL預(yù)充到地GND，位于兩條數(shù)據(jù)線DL和數(shù)據(jù)線/DL之間；補償電路，用于保持并增大數(shù)據(jù)線上的電壓差信號，位于局部放大電路和兩條數(shù)據(jù)線之間。進(jìn)一步，本發(fā)明所述的帶補償電路的電流模式靈敏放大器，所述局部放大電路由PMOS 管 P3、PM0S 管 P4、PM0S 管 P5、PM0S 管 P6 和 NMOS 管 NUNMOS 管 N2、NM0S 管 N7 組成，其中，來自于儲存單元Cell的位線BL (Bit Line)連接PMOS管P3的源極，來自于儲存單元Cell的位線/BL連接PMOS管P4的源極；PM0S管P3的漏極與PMOS管P5的源極相連，PMOS管P4的漏極與PMOS管P6的源極相連，PMOS管P3與PMOS管P4的柵極和列選信號CS相連；PM0S管P5的漏極與NMOS管NI的源極相連，PMOS管P6的漏極與NMOS管N2的源極相連，NMOS管NI的柵極通過NMOS管N7的源極和漏極與NMOS管N2的柵極相連，NMOS管N7的柵極連接列選信號CS ;此外，PMOS管P5的柵極與NMOS管NI的柵極以及PMOS管P6的漏極相連，PMOS管P6的柵極與NMOS管N2的柵極以及PMOS管P5的漏極相連；NM0S管NI的漏極連接數(shù)據(jù)線DL，NMOS管N2的漏極連接數(shù)據(jù)線/DL ；進(jìn)一步，本發(fā)明所述的帶補償電路的電流模式靈敏放大器，所述全局放大電路，包括 PMOS 管 P7、PMOS 管 P8、PMOS 管 P9，NMOS 管 N3、NMOS 管 N4、NMOS 管 N8 和兩個反相器(Sign Inverter 或者 Not Gate) NG1、NG2 組成，其中，數(shù)據(jù)線DL連接NMOS管N3的漏極，數(shù)據(jù)線/DL連接NMOS管N4的漏極；NM0S管N3的源極連接PMOS管P7的漏極，NMOS管N4的源極連接PMOS管P8的漏極，PMOS管P7和PMOS管P8的源極連接PMOS管P9的漏極，PMOS管P9的源極連接電源VDD，PMOS管P9的柵極連接全局放大電路控制信號GEN (Globe Enable), PMOS管P7的柵極連接NMOS管N3柵極、PMOS管P8的漏極以及反相器NG2輸入端，PMOS管P8的柵極連接NMOS管N4柵極、PMOS管P7的漏極以及反相器NGl輸入端，NMOS管N3的柵極通過NMOS管N8的源極和漏極連接NMOS管N4的柵極，NMOS管N8的柵極連接全局放大電路控制信號GEN ;反相器NGl輸出端輸出數(shù)據(jù)線DL電壓Vout，反相器NG2輸出端輸出數(shù)據(jù)線/DL電壓/Vout，反相器NGl的輸出端通過電容Q接地，反相器NG2的輸出端通過電容Q接地；進(jìn)一步，本發(fā)明所述的帶補償電路的電流模式靈敏放大器，所述數(shù)據(jù)線間的預(yù)充電路，包括NMOS管N5、NMOS管N6，其中，數(shù)據(jù)線DL連接NMOS管N5的源極，數(shù)據(jù)線/DL連接NMOS管N6的源極，NMOS管N5和NMOS管N6的漏極接地，NMOS管N5和NMOS管N6的柵極經(jīng)過預(yù)充電信號PRE相連；數(shù)據(jù)線DL和/DL分別通過電容CDl接地；進(jìn)一步，本發(fā)明所述的帶補償電路的電流模式靈敏放大器，所述補償電路，包括PMOS 管 P10、PMOS 管 P11、PMOS 管 P12、PMOS 管 P13 和 NMOS 管 N9、NMOS 管 NlO 組成，其中，數(shù)據(jù)線DL連接PMOS管PlO的漏極，數(shù)據(jù)線/DL連接PMOS管P12的漏極；PM0S管PlO的源極連接PMOS管Pll的漏極，PMOS管Pll的源極連接電源VDD，PMOS管Pll的柵極連接補償電路控制信號EN，PMOS管PlO的柵極與NMOS管N9的柵極相連，NMOS管N9的源極連接PMOS管PlO的漏極，NMOS管N9的漏極接地，NMOS管N9的柵極還連接PMOS管P5的漏極和PMOS管P6的柵極；PM0S管P12的源極連接PMOS管P13的漏極，PMOS管P13的源極連接電源VDD，PM0S管P13的柵極連接補償電路控制信號EN，PM0S管P12的柵極與NMOS管NlO的柵極相連，NMOS管NlO的源極連接PMOS管P12的漏極，NMOS管NlO的漏極接地，NMOS管NlO的柵極還連接PMOS管P6的漏極和PMOS管P5的柵極。進(jìn)一步，本發(fā)明所述的帶補償電路的電流模式靈敏放大器的使用方法，包括步驟SI，探測儲存單元Cell的兩條位線上的電流差信號并將其轉(zhuǎn)換成兩條數(shù)據(jù)線上的電壓差信號；步驟S2，通過補償電路保持并增大數(shù)據(jù)線上的所述電壓差信號；步驟S3，將數(shù)據(jù)線上的所述電壓差信號放大后輸出。本發(fā)明所述帶補償電路的電流模式靈敏放大器通過加入補償電路，與現(xiàn)有的電流模式靈敏放大器相比，提高了電路的工作速度，同時降低了電路的功耗。本發(fā)明所述的使用方法通過補償電路保持并增大數(shù)據(jù)線上的所述電壓差信號，提高了輸出電壓信號的電壓差。


圖1為本發(fā)明背景技術(shù)中所述電流模式靈敏放大器的電路圖；圖2為本發(fā)明背景技術(shù)中所述電流模式靈敏放大器的數(shù)據(jù)線上信號的仿真波形圖；圖3為本發(fā)明實施方式中所述帶補償電路的電流模式靈敏放大器的電路功能圖；圖4為本發(fā)明實施方式中所述帶補償電路的電流模式靈敏放大器的電路圖；圖5為本發(fā)明實施方式中所述兩種靈敏放大器輸出信號的仿真波形圖；圖6為本發(fā)明實施方式中所述帶補償電路的電流模式靈敏放大器的數(shù)據(jù)線DL和/DL上電壓信號的仿真波形圖；圖7為本發(fā)明實施方式中所述兩種靈敏放大器的數(shù)據(jù)線/DL上電壓信號的仿真波形圖。
具體實施例方式為了更好地理解本發(fā)明，下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步描述。圖3為本發(fā)明實施方式中所述帶補償電路的電流模式靈敏放大器的電路功能圖，如圖3所示，本發(fā)明實施例提供的帶補償電路的電流模式靈敏放大器，包括局部放大電路，用于探測位線上的電流差信號并將其轉(zhuǎn)換成數(shù)據(jù)線上的電壓差信號，局部放大電路的輸入端與儲存單元Cell的兩條位線分別相連，輸出端與兩條數(shù)據(jù)線分別相連；全局放大電路,用于將數(shù)據(jù)線上電壓差信號放大輸出，全局放大電路的輸入端與兩條數(shù)據(jù)線相連，輸出端輸出放大的電壓差信號；數(shù)據(jù)線間的預(yù)充電路，用于在待機時將數(shù)據(jù)線DL和數(shù)據(jù)線/DL預(yù)充到地GND，位于兩條數(shù)據(jù)線DL和數(shù)據(jù)線/DL之間；補償電路，用于保持并增大數(shù)據(jù)線上的電壓差信號，位于局部放大電路和兩條數(shù)據(jù)線之間。
圖4為本發(fā)明實施方式中所述帶補償電路的電流模式靈敏放大器的電路圖，如圖4所示，進(jìn)一步，本發(fā)明提供的帶補償電路的電流模式靈敏放大器，包括局部放大電路、全局放大電路、數(shù)據(jù)線間的預(yù)充電路、補償電路，其中局部放大電路，用于探測位線上的電流差信號并將其轉(zhuǎn)換成數(shù)據(jù)線上電壓差信號，由 PMOS(Positive M0S)管 P3、PMOS 管 P4、PMOS 管 P5、PMOS 管 P6 和 NMOS (NegativeMOS)管N1、NMOS管N2、NMOS管N7組成，來自于儲存單元Cell的位線BL連接PMOS管P3的源極，來自于儲存單元Cell的另一條位線/BL連接PMOS管P4的源極；PM0S管P3的漏極與PMOS管P5的源極相連，PMOS管P4的漏極與PMOS管P6的源極相連，PMOS管P3與PMOS管P4的柵極和列選信號CS (Colum Select)相連；PM0S管P5的漏極與NMOS管NI的源極相連，PMOS管P6的漏極與NMOS管N2的源極相連，NMOS管NI的柵極通過NMOS管N7的源極和漏極與NMOS管N2的柵極相連，NMOS管N7的柵極連接列選信號CS ;此外，PMOS管P5的柵極與NMOS管NI的柵極以及PMOS管P6的漏極相連，PMOS管P6的柵極與NMOS管N2的柵極以及PMOS管P5的漏極相連；NM0S管NI的漏極連接數(shù)據(jù)線DL (Digital Line), NMOS管N2的漏極連接另一條數(shù)據(jù)線/DL ；全局放大電路，用于將數(shù)據(jù)線上電壓差信號放大輸出，由PMOS管P7、PMOS管P8、PMOS 管 P9，NMOS 管 N3、NMOS 管 N4、NMOS 管 N8 和兩個反相器(Sign Inverter 或者 NotGate )，反相器NG1、反相器NG2組成，數(shù)據(jù)線DL連接NMOS管N3的漏極，數(shù)據(jù)線/DL連接NMOS管N4的漏極；NM0S管N3的源極連接PMOS管P7的漏極，NMOS管N4的源極連接PMOS管P8的漏極，PMOS管P7和PMOS管P8的源極連接PMOS管P9的漏極，PMOS管P9的源極連接電源VDD，PMOS管P9的柵極連接全局放大電路控制信號GEN (Globe Enable), PMOS管P7的柵極連接NMOS管N3柵極、PMOS管P8的漏極以及反相器NG2輸入端，PMOS管P8的柵極連接NMOS管N4柵極、PMOS管P7的漏極以及反相器NGl輸入端，NMOS管N3的柵極通過NMOS管NS的源極和漏極連接NMOS管N4的柵極，NMOS管NS的柵極連接全局放大電路控制信號GEN ;反相器NGl輸出端輸出數(shù)據(jù)線DL電壓Vout，反相器NG2輸出端輸出數(shù)據(jù)線/DL電壓/Vout,反相器NGl的輸出端通過電容Q接地，反相器NG2的輸出端通過電容Q接地；數(shù)據(jù)線間的預(yù)充電路，用于在待機時將數(shù)據(jù)線DL和數(shù)據(jù)線/DL預(yù)充到地GND，數(shù)據(jù)線DL連接NMOS管N5的源極，數(shù)據(jù)線/DL連接NMOS管N6的源極，NMOS管N5和NMOS管N6的漏極接地，NMOS管N5和NMOS管N6的柵極經(jīng)過預(yù)充電信號PRE (Precharge)相連；數(shù)據(jù)線DL和/DL分別通過電容Q1L接地；補償電路，用于保持并增大數(shù)據(jù)線上的電壓差信號，由PMOS管P10、PMOS管P11、PMOS管P12、PM0S管P13和NMOS管N9、NM0S管NlO組成，數(shù)據(jù)線DL連接PMOS管PlO的漏極，數(shù)據(jù)線/DL連接PMOS管P12的漏極；PM0S管PlO的源極連接PMOS管Pll的漏極，PMOS管Pll的源極連接電源VDD，PMOS管Pll的柵極連接補償電路控制信號EN (Enable)，PMOS管PlO的柵極與NMOS管N9的柵極相連，NMOS管N9的源極連接PMOS管PlO的漏極，NMOS管N9的漏極接地，NMOS管N9的柵極還連接PMOS管P5的漏極和PMOS管P6的柵極；PM0S管P12的源極連接PMOS管P13的漏極，PMOS管P13的源極連接電源VDD，PM0S管P13的柵極連接補償電路控制信號EN，PMOS管P12的柵極與NMOS管NlO的柵極相連，NMOS管NlO的源極連接PMOS管P12的漏極，NMOS管NlO的漏極接地，NMOS管NlO的柵極還連接PMOS管P6的漏極和PMOS管P5的柵極。
本發(fā)明實施例所述的帶補償電路的電流模式靈敏放大器的具體工作過程:待機時，列選信號CS處于高電平，PMOS管P3和PMOS管P4截止，阻斷位線BL和位線/BL上的電流，NMOS管N7導(dǎo)通，使得圖4中的A點和B點電壓值相等；全局放大電路控制信號GEN處于高電平，PMOS管P9截止，降低電路的功耗，NMOS管N8導(dǎo)通，使得圖4中的C點和D點電壓相等；預(yù)充電信號PRE處于高電平，作為預(yù)充管的NMOS管N5和NMOS管N6將數(shù)據(jù)線DL和數(shù)據(jù)線/DL上的電壓預(yù)充至地GND，電壓為OV ;補償電路控制信號EN處于高電平，PMOS管Pll和PMOS管P12截止，降低補償電路的功耗。在進(jìn)行讀操作時，假設(shè)行選信號RSl (Row Select)信號有效，預(yù)充電信號PRE處于低電平，作為預(yù)充管的NMOS管N5和NMOS管N6截止，將會有電流從位線/BL流向存儲單元Cell，位線/BL上的電平將低于位線BL的電平。此時一個低電平脈沖信號EN，即補償電路控制信號EN，使得PMOS管Pll和PMOS管P12導(dǎo)通，補償電路可以工作。列選信號CS信號變?yōu)榈碗娖?，PMOS管P3和PMOS管P4導(dǎo)通，將位線BL和位線/BL上的電流輸送到后面的電路。NMOS管N7截止，NMOS管N1、N2和PMOS管P5、P6組成交叉耦合反相器，將位線BL和位線/BL上的電壓差鎖存放大，當(dāng)局部放大電路工作完成時，圖4中A點的電平被拉高到VDD, B點電平被放電到和數(shù)據(jù)線/DL —樣(接近地GND)。在鎖存過程中，會有一個電流脈沖從NMOS管N2流向數(shù)據(jù)線/DL，因此數(shù)據(jù)線/DL上的電壓會高于數(shù)據(jù)線DL的電壓。而且，由于PMOS管P12導(dǎo)通，將在補償電路控制信號EN為低電平期間，對數(shù)據(jù)線/DL進(jìn)行額外的充電，進(jìn)一步增大數(shù)據(jù)線DL和數(shù)據(jù)線/DL上的電壓差，這有助于提高全局放大電路的工作速度。同時，圖4中A點為高電平，NMOS管N9導(dǎo)通，可以使得數(shù)據(jù)線DL上的電平一直保持在地GND附近，減少了數(shù)據(jù)線DL上負(fù)載電容的充放電功耗。在全局放大電路中，當(dāng)數(shù)據(jù)線DL和數(shù)據(jù)線/DL上建立足夠的電壓差時，全局放大電路控制信號GEN信號變?yōu)榈碗娖?，PMOS管P9導(dǎo)通，NMOS管N8管截止，NMOS管N3、N4和PMOS管P7、P8組成交叉耦合反相器，將數(shù)據(jù)線DL和數(shù)據(jù)線/DL上的電壓差鎖存放大，圖4中D點的電壓被拉高到VDD，圖4中C點的電壓被拉低到和數(shù)據(jù)線DL —樣(接近地GND)，C點和D點的電平經(jīng)過反相器NG1、NG2輸出。補償電路控制信號EN使用低電平脈沖控制，可以保證在全局放大完成后，補償電路控制信號EN又變?yōu)楦唠娖?，補償 電路截止，不再對數(shù)據(jù)線/DL充電，節(jié)省功耗。本發(fā)明實施例所述的帶補償電路的電流模式靈敏放大器的仿真結(jié)果及分析:利用HSPICE對上面的電路進(jìn)行仿真分析，該仿真實驗基于65nm工藝，電源電壓為IV。該仿真實驗采用如圖4所示的SRAM電路結(jié)構(gòu)。圖4中NG1、NG2表示反相器，電容負(fù)載CBL, Cdl % IOpF, Cl 為 IOfF。圖5為本發(fā)明實施方式中所述兩種靈敏放大器輸出信號的仿真波形圖，如圖5所示，通過比較兩種靈敏放大器仿真波形可以看出帶補償電路的電流模式靈敏放大器的工作速度要優(yōu)于現(xiàn)有的電流模式靈敏放大器。對于交叉耦合反相器的電路結(jié)構(gòu)來說，只有在發(fā)生狀態(tài)轉(zhuǎn)換時才會有直通功耗存在，因此電路工作速度的提高也會使得直通功耗減小。下表I是兩種靈敏放大器的性能比較:
權(quán)利要求
1.帶補償電路的電流模式靈敏放大器，其特征在于，包括: 局部放大電路，用于探測位線上的電流差信號并將其轉(zhuǎn)換成數(shù)據(jù)線上的電壓差信號，局部放大電路的輸入端與儲存單元Cell的兩條位線分別相連，輸出端與兩條數(shù)據(jù)線分別相連； 全局放大電路，用于將數(shù)據(jù)線上電壓差信號放大輸出，全局放大電路的輸入端與兩條數(shù)據(jù)線相連，輸出端輸出放大的電壓差信號； 預(yù)充電路，用于在待機時將數(shù)據(jù)線DL和數(shù)據(jù)線/DL預(yù)充到地GND，位于兩條數(shù)據(jù)線DL和數(shù)據(jù)線/DL之間； 補償電路，用于保持并增大數(shù)據(jù)線上的電壓差信號，位于局部放大電路和兩條數(shù)據(jù)線之間。
2.根據(jù)權(quán)利要求1所述的帶補償電路的電流模式靈敏放大器，其特征在于，所述局部放大電路由 PMOS 管 P3、PMOS 管 P4、PMOS 管 P5、PMOS 管 P6 和 NMOS 管 N1、NMOS 管 N2、NMOS管N7，其中， 來自于儲存單元Cell的位線BL連接PMOS管P3的源極，來自于儲存單元Cell的位線/BL連接PMOS管P4的源極；PM0S管P3的漏極與PMOS管P5的源極相連，PMOS管P4的漏極與PMOS管P6的源極相連，PMOS管P3與PMOS管P4的柵極和列選信號CS相連；PM0S管P5的漏極與NMOS管NI的源極相連，PMOS管P6的漏極與NMOS管N2的源極相連，NMOS管NI的柵極通過NMOS管N7的源極和漏極與NMOS管N2的柵極相連，NMOS管N7的柵極連接列選信號CS ;此外，PMOS管P5的柵極與NMOS管NI的柵極以及PMOS管P6的漏極相連，PMOS管P6的柵極與NMOS管N2的柵極以及PMOS管P5的漏極相連；NM0S管NI的漏極連接數(shù)據(jù)線DL，NMOS管N2的漏極連接數(shù)據(jù)線/DL。
3.根據(jù)權(quán)利要求2所 述的帶補償電路的電流模式靈敏放大器，其特征在于，所述全局放大電路，包括PMOS管P7、PM0S管P8、PM0S管P9，NM0S管N3、NM0S管N4、NM0S管N8和兩個反相器NG1、NG2，其中， 數(shù)據(jù)線DL連接NMOS管N3的漏極，數(shù)據(jù)線/DL連接NMOS管N4的漏極；NM0S管N3的源極連接PMOS管P7的漏極，NMOS管N4的源極連接PMOS管P8的漏極，PMOS管P7和PMOS管P8的源極連接PMOS管P9的漏極，PMOS管P9的源極連接電源VDD，PM0S管P9的柵極連接全局放大電路控制信號GEN，PMOS管P7的柵極連接NMOS管N3柵極、PMOS管P8的漏極以及反相器NG2輸入端，PMOS管P8的柵極連接NMOS管N4柵極、PMOS管P7的漏極以及反相器NGl輸入端，NMOS管N3的柵極通過NMOS管N8的源極和漏極連接NMOS管N4的柵極，NMOS管N8的柵極連接全局放大電路控制信號GEN ;反相器NGl輸出端輸出數(shù)據(jù)線DL的電壓Vwt，反相器NG2輸出端輸出數(shù)據(jù)線/DL的電壓/Vout，反相器NGl的輸出端通過電容Q接地，反相器NG2的輸出端通過電容Q接地。
4.根據(jù)權(quán)利要求3所述的帶補償電路的電流模式靈敏放大器，其特征在于，所述數(shù)據(jù)線間的預(yù)充電路，包括NMOS管N5、NMOS管N6，其中， 數(shù)據(jù)線DL連接NMOS管N5的源極，數(shù)據(jù)線/DL連接NMOS管N6的源極，NMOS管N5和NMOS管N6的漏極接地，NMOS管N5和NMOS管N6的柵極經(jīng)過預(yù)充電信號PRE相連；數(shù)據(jù)線DL和/DL分別通過電容C11L接地。
5.根據(jù)權(quán)利要求1至4任一項所述的帶補償電路的電流模式靈敏放大器，其特征在于，所述補償電路，包括:PMOS 管 P10、PM0S 管 Pl 1、PM0S 管 P12、PM0S 管 P13 和 NMOS 管 N9、NM0S管NlO組成，其中， 數(shù)據(jù)線DL連接PMOS管PlO的漏極，數(shù)據(jù)線/DL連接PMOS管P12的漏極；PM0S管PlO的源極連接PMOS管Pll的漏極，PMOS管Pll的源極連接電源VDD，PM0S管Pll的柵極連接補償電路控制信號EN，PMOS管PlO的柵極與NMOS管N9的柵極相連，NMOS管N9的源極連接PMOS管PlO的漏極，NMOS管N9的漏極接地，NMOS管N9的柵極還連接PMOS管P5的漏極和PMOS管P6的柵極；PM0S管P12的源極連接PMOS管P13的漏極，PMOS管P13的源極連接電源VDD，PM0S管P13的柵極連接補償電路控制信號EN，PM0S管P12的柵極與NMOS管NlO的柵極相連，NMOS管NlO的源極連接PMOS管P12的漏極，NMOS管NlO的漏極接地，NMOS管NlO的柵極還連接PMOS管P6的漏極和PMOS管P5的柵極。
6.根據(jù)權(quán)利要求5所述的帶補償電路的電流模式靈敏放大器的使用方法，其特征在于，包括: 步驟SI，探測儲存單元Cell的兩條位線上的電流差信號并將其轉(zhuǎn)換成兩條數(shù)據(jù)線上的電壓差信號； 步驟S2，保持并增大數(shù)據(jù)線上的所述電壓差信號； 步驟S3，將數(shù)據(jù)線 上的所述電壓差信號放大后輸出。
全文摘要
本發(fā)明提供一種帶補償電路的電流模式靈敏放大器，其特征在于，包括局部放大電路，用于探測位線上的電流差信號并將其轉(zhuǎn)換成數(shù)據(jù)線上的電壓差信號，局部放大電路的輸入端與儲存單元Cell的兩條位線分別相連，輸出端與兩條數(shù)據(jù)線分別相連；全局放大電路，用于將數(shù)據(jù)線上電壓差信號放大輸出，全局放大電路的輸入端與兩條數(shù)據(jù)線相連，輸出端輸出放大的電壓差信號；預(yù)充電路，用于在待機時將數(shù)據(jù)線DL和數(shù)據(jù)線/DL預(yù)充到地GND，位于兩條數(shù)據(jù)線DL和數(shù)據(jù)線/DL之間；補償電路，用于保持并增大數(shù)據(jù)線上的電壓差信號，位于局部放大電路和兩條數(shù)據(jù)線之間。本發(fā)明提供的靈敏放大器，提高了電路的工作速度，同時降低了電路的功耗。
文檔編號G11C11/413GK103077740SQ20121058011
公開日2013年5月1日 申請日期2012年12月27日 優(yōu)先權(quán)日2012年12月27日
發(fā)明者賈嵩, 徐鶴卿, 孟慶龍, 吳峰鋒, 王源, 張鋼剛 申請人:北京大學(xué)